JP6770720B2 - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP6770720B2
JP6770720B2 JP2017208267A JP2017208267A JP6770720B2 JP 6770720 B2 JP6770720 B2 JP 6770720B2 JP 2017208267 A JP2017208267 A JP 2017208267A JP 2017208267 A JP2017208267 A JP 2017208267A JP 6770720 B2 JP6770720 B2 JP 6770720B2
Authority
JP
Japan
Prior art keywords
substrate
atmosphere
concentration
storage unit
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017208267A
Other languages
English (en)
Other versions
JP2019080026A (ja
Inventor
亮輔 岩本
亮輔 岩本
大西　理
理 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2017208267A priority Critical patent/JP6770720B2/ja
Priority to PCT/JP2018/025857 priority patent/WO2019082450A1/ja
Priority to CN201880060125.XA priority patent/CN111095487B/zh
Priority to KR1020207003605A priority patent/KR102585395B1/ko
Priority to TW107127577A priority patent/TWI788399B/zh
Publication of JP2019080026A publication Critical patent/JP2019080026A/ja
Application granted granted Critical
Publication of JP6770720B2 publication Critical patent/JP6770720B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67769—Storage means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明はシリコン半導体基板上にシリコンエピタキシャル層を形成してエピタキシャルウェーハを得る方法に関する。
従来より、シリコン半導体基板などの半導体基板の製造工程に用いられる基板処理装置として、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏｎ）装置などが知られている。シリコン半導体基板のエピタキシャル処理の一例として、シリコン半導体基板の表面に、単結晶シリコンからなるエピタキシャル層を気相エピタキシャル成長させる手法が開発されている。その製造方法としては、エピタキシャル成長用反応炉に収納されたサセプタに、基板を水平配置し、その後、垂直な回転軸を中心にしてサセプタを回転させながら基板を、ハロゲンランプなどの熱源により高温加熱（１０００℃〜１２００℃）し、シリコンソースガスを流す。これにより、基板表面に反応ガスの熱分解（および還元）によって生成されたシリコンが析出し、基板表面に単結晶シリコンからなるエピタキシャル層が成長する。
ここで、クリーンルームにおけるＮＯｘ濃度に関し、特許文献１、２には、クリーンルーム等の清浄作業空間からの排気を取り入れて、汚染物質を除去した後、該清浄作業空間に循環供給するにあたり、汚染物質の１つとして窒素酸化物（ＮＯｘ）を１ｐｐｂ以下（特許文献１）、０．１ｐｐｂ以下（特許文献２）にすることが記載されている。
特開２００９−１３８９７７号公報 特開２００９−１３８９７８号公報
ところで、シリコン半導体基板上にシリコンエピタキシャル層を形成する際に、基板裏面がシリコン研磨面である場合、シリコンソースガスの裏面への回り込み等によって、裏面にも微量なＰｏｌｙ−Ｓｉが堆積することがある。その微量なＰｏｌｙ−Ｓｉの発生が基板裏面内でムラがある場合にハローと呼ばれるクモリ、面荒れが発生すると考えられている。裏面ハローの発生は基板洗浄後からエピタキシャル反応を行うまでの時間が長くなるにつれて、顕著になり、ハローパターンも濃くなる傾向が有る。裏面ハローの発生は外観不良によるシリコンエピタキシャル工程の歩留り悪化につながり、課題となっている。
本発明は、上記課題を鑑みなされたものであり、基板洗浄後からの時間経過に依存した裏面ハローの発生を抑制し、高品位なエピタキシャルウェーハの製造が可能となる方法を提供することを目的とする。
本発明者は、裏面ハローの発生が基板の暴露時間(洗浄後からエピタキシャル成長に至るまでの時間)によって異なること、暴露環境の違いによるハロー発生傾向の違いから、基板の暴露雰囲気の影響によると推定した。そこで、暴露雰囲気を評価したところ、暴露雰囲気中のＮＯ２及びＮＯ３の濃度と裏面ハローの発生に相関があること、特にＮＯ２とＮＯ３の濃度の合計が１４０ｎｇ／ｍ３以下の暴露雰囲気で保管された裏面研磨シリコン基板を用いることで裏面ハローの発生が抑制できることを見出し、本発明に至った。
すなわち、本発明のエピタキシャルウェーハの製造方法は、裏面研磨されたシリコン半導体基板を洗浄後にＮＯ２とＮＯ３の濃度の合計が１４０ｎｇ／ｍ３以下の環境雰囲気中で保管し、該シリコン半導体基板上にシリコンエピタキシャル層を気相成長させることを特徴とする。
本発明によれば、裏面ハローの発生を抑制した高品位なエピタキシャルウェーハの製造が可能となる。
また、ＮＯ２とＮＯ３の濃度の合計が１０ｎｇ／ｍ３以下の環境雰囲気中でシリコン半導体基板を保管するのがより好ましい。これによれば、シリコン半導体基板上にシリコンエピタキシャル層を気相成長させた際に、基板裏面におけるヘイズレベルをより一層抑制でき、裏面ハローの発生をより一層抑制できる。
枚葉式エピタキシャル成長装置の概略構成図である。 エピタキシャルウェーハの製造手順を示したフローチャートである。 実施例、比較例における評価手順を示したフローチャートである。 基板洗浄後の暴露雰囲気中のＮＯ２濃度と、エピタキシャルウェーハの裏面におけるＤＷＮ−ＨａｚｅＰｅａｋ値の関係を示した図である。 基板洗浄後の暴露雰囲気中のＮＯ３濃度と、エピタキシャルウェーハの裏面におけるＤＷＮ−ＨａｚｅＰｅａｋ値の関係を示した図である。
以下、本発明の実施形態を図面を参照しながら説明する。本実施形態では、枚葉式エピタキシャル成長装置を用いたエピタキシャルウェーハの製造に本発明を適用した例を説明する。先ず、図１を参照して枚葉式エピタキシャル成長装置の構成を説明する。
図１の枚葉式エピタキシャル成長装置１は、洗浄後のシリコン半導体基板Ｗ（以下、単に基板Ｗと記載する場合がある）が複数枚を１ロットとして保管される基板保管部２と、その基板保管部２に隣接するように設けられた搬送路３と、搬送路３内に設けられ基板保管部２に保管された基板Ｗの１つを後述の反応炉５に搬送する搬送ロボット４と、搬送路３に隣接するように設けられて搬送ロボット４により搬送された基板Ｗの表面上にシリコンエピタキシャル層を気相成長させる反応を行うための反応炉５と、反応炉５内に設けられて基板Ｗの表裏面が水平となるように基板Ｗが載置されるサセプタ６と、反応炉５の周囲に設けられて反応炉５内を加熱するランプ７とを備えている。また、エピタキシャル成長装置１は、エピタキシャル成長の際にサセプタ６を回転させる駆動部（図示外）も備えている。
サセプタ６は、円盤状に形成されて上面が水平となるようにサポートシャフト８により支持されている。サセプタ６の上面には、基板Ｗを載置するためのポケット部６１が形成されている。ポケット部６１は、基板Ｗよりも若干大きい直径の円形に形成されている。またポケット部６１は、例えば基板Ｗの裏面外周部のみと接触し、それ以外の基板裏面部位との間では隙間を形成するように段差形状に形成される。なお、ポケット部６１は基板Ｗの裏面全面と接触するように形成されたものとしても良い。
基板保管部２と搬送路３の間にはゲートバルブ（図示外）が設けられている。ゲートバルブが閉じられている時には基板保管部２と搬送路３の間は基板Ｗの出入りが不能に遮断される。ゲートバルブが開いた時には基板保管部２と搬送路３の間は基板Ｗの出入りが可能に導通する。同様に、搬送路３と反応炉５の間にも、それらの導通、遮断を切り替えるためのゲートバルブ（図示外）が設けられている。
基板保管部２、搬送路３及び反応炉５は大気から遮断されている。また基板保管部２に異物（水分、酸素、金属等）が混入するのを防止するために、基板保管部２には窒素等の不活性ガスに置換するための構成が設けられている。具体的には、基板保管部２内を真空引きするポンプ（図示外）や、基板保管部２内に窒素等の不活性ガスを導入するガス管（図示外）が接続されている。このガス管は、窒素等の不活性ガス（基板保管部２の雰囲気ガス）を貯蔵する容器（図示外）に接続されている。同様に、搬送路３にも窒素等の不活性ガスを導入するガス管（図示外）が接続されている。なお、図１には、基板保管部２内の雰囲気を評価するために、純水等の捕集液を入れたインピンジャー１０と、基板保管部２内の雰囲気の一部をインピンジャー１０内に導く管１１とを図示している。
次に、本実施形態のエピタキシャルウェーハの製造手順を説明する。図２はその手順を示したフローチャートである。先ず、シリコン半導体基板Ｗを準備する（Ｓ１）。準備する基板Ｗの直径、結晶方位、導電型、抵抗率等は特に限定されない。準備する基板Ｗとして、表面、裏面の両方に対して鏡面研磨加工が施されたポリッシュドウェーハを準備する。
ポリッシュドウェーハの一般的な製造方法を説明すると、チョクラルスキー（Ｃｚｏｃｈｒａｌｓｋｉ；ＣＺ）法等を使用して特定の結晶方位を持った単結晶インゴットを製造する（単結晶成長工程）。製造した単結晶インゴットの側面を研削して外径を整え、単結晶インゴットの外周に結晶方位を示すノッチを１つ形成する（円筒研削工程）。単結晶インゴットを特定の結晶方位に沿って薄円板状のウェーハにスライスし（スライス工程）、該スライスしたウェーハの割れ、欠けを防止するためにその外周部を面取りする（面取り工程）。その後、面取りしたウェーハの両面を同時に研削して平坦化し（両頭研削工程）、面取り及び研削されたウェーハに残留する加工歪みをエッチングして除去する（エッチング工程）。更に、ウェーハ表面及び裏面を研磨して鏡面化する（研磨工程）。これらの工程を経てポリッシュドウェーハが得られる。
次に、準備した基板Ｗ（ポリッシュドウェーハ）に対してＳＣ−１洗浄及びＳＣ−２洗浄等から構成されるＲＣＡ洗浄などの洗浄を行って、基板Ｗから研磨剤や異物等を除去する（Ｓ２）。
次に、洗浄後の基板Ｗを複数枚を１ロットとして基板保管部２にセットし、エピタキシャル反応を行うまでこの基板保管部２にて待機させる（Ｓ３）。このとき、基板保管部２内の雰囲気中のＮＯ２とＮＯ３の濃度の合計が１４０ｎｇ／ｍ３以下となるように該雰囲気を管理する。例えばＮＯ２、ＮＯ３の各濃度が７０ｎｇ／ｍ３以下となるように管理すれば、ＮＯ２とＮＯ３の濃度の合計は１４０ｎｇ／ｍ３以下となる。なお、ＮＯ２、ＮＯ３の合計濃度が１４０ｎｇ／ｍ３以下となっているならば、ＮＯ２、ＮＯ３の一方の濃度が７０ｎｇ／ｍ３を超えていたとしてもよい。なお、基板保管部２内の雰囲気中のＮＯ２とＮＯ３の合計濃度を１０ｎｇ／ｍ３以下とするのがより好ましい。後述の実施例で示すように、合計濃度を１０ｎｇ／ｍ３以下とすることで、得られるエピタキシャルウェーハの裏面におけるヘイズレベルをより一層抑制できるからである。
なお、上記合計濃度が１４０ｎｇ／ｍ３以下となっているかは例えば以下のようにして確認することができる。すなわち、基板保管部２内の雰囲気の一部をポンプ（図示外）等により管１１を通してインピンジャー１０内の純水等の捕集液に通気して該捕集液に溶け込ませる。この捕集液中のＮＯ２ −イオン濃度及びＮＯ３ −イオン濃度をイオンクロマトグラフィ分析等の手法により測定する。得られたＮＯ２ −イオン濃度及びＮＯ３ −イオン濃度をそれぞれ基板保管部２の雰囲気中のＮＯ２濃度及びＮＯ３濃度を示すものとなるように換算し、換算後のＮＯ２濃度及びＮＯ３濃度の合計が１４０ｎｇ／ｍ３以下であることを確認する。
ＮＯ２、ＮＯ３濃度の低減は、例えば、基板保管部２内をポンプにて真空引きした後、窒素等の高純度不活性ガスを基板保管部２内に導入することが考えられる。また、基板保管部２の循環雰囲気中のＮＯｘを捕集、除去するケミカルフィルターをガス導入管に設けて、循環雰囲気の純度を改善することも考えられる。
次に、基板保管部２に保管された基板Ｗの中から１つを選択して、選択した基板Ｗを反応炉５に搬送する（Ｓ４）。具体的には、基板保管部２と搬送路３の間のゲートバルブ及び搬送路３と反応炉５の間のゲートバルブをそれぞれ開いて、搬送ロボット４に基板保管部２に保管された基板Ｗの１つを反応炉５まで搬送させて、搬送した基板Ｗをサセプタ６のポケット部６１に載置させる。その後、各ゲートバルブを閉じる。図１の例では、基板保管部２に、基板Ｗを上下方向に収容するカセット（図示外）が設けられ、このカセットの下側に収容された基板Ｗから順番に反応が行われる例を示している。なお、搬送路３内の雰囲気は、例えば窒素等の不活性ガスに置換されている。
次に、反応炉５において基板Ｗの表面上にシリコン単結晶膜を気相成長により形成する（Ｓ５）。具体的には、サセプタ６を回転させつつ、ランプ７により基板Ｗを熱処理温度（例えば１０５０℃〜１２００℃）まで加熱する。次に、反応炉５内に水素ガスを導入して、基板Ｗの表面に形成されている自然酸化膜を除去するための気相エッチングを行う。なお、この気相エッチングは次工程である気相成長の直前まで行われる。次に、基板Ｗを気相成長温度（例えば１０５０℃〜１１８０℃）まで降温し、反応炉５内に、気相成長ガス、つまり原料ガス（例えばトリクロロシラン）、キャリアガス（例えば水素）及び必要に応じてドーパントガス（例えばＰＨ３）をそれぞれ略水平に供給することによって基板Ｗの表面上に所定膜厚のシリコン単結晶膜を気相成長させシリコンエピタキシャルウェーハとする。
その後、反応炉５を取り出し温度（例えば６５０℃）まで降温した後、ゲートバルブを開いて、搬送ロボット４により、反応炉５からシリコンエピタキシャルウェーハを搬出する（Ｓ６）。そして、搬出したシリコンエピタキシャルウェーハをクーリングチャンバー室（図示外）に搬送して、そのクーリングチャンバー室にて冷却した後、エピタキシャル成長装置１外に搬出する。
上記Ｓ４〜Ｓ６の工程を、基板保管部２に保管された１ロット分の基板Ｗに対して順番に１枚ずつ実施する。
以上が本実施形態のエピタキシャルウェーハの製造手順である。ここで、従来では、ロットの初期の基板では裏面ハローは発生しないが、ロット後半になるに従い（基板保管部での保管時間が長くなるに従い）、裏面ハローが発生する傾向が有る。一方、本実施形態では、雰囲気中のＮＯ２、ＮＯ３の合計濃度が１４０ｎｇ／ｍ３以下に管理された基板保管部２で保管された基板を用いるので、下記実施例で示すように、基板保管部２での保管時間が長くなったとしても、裏面ハローの発生（ヘイズレベル）を抑制した高品位なエピタキシャルウェーハを得ることができる。
なお、基板保管部２の雰囲気に存在するＮＯ２、ＮＯ３の低減により裏面ハローを抑制できることのメカニズムについて推定すると、基板保管部２の雰囲気にＮＯ２、ＮＯ３が存在することで、基板の表面、裏面が酸化性雰囲気に曝されて徐々に酸化が進み、表面、裏面に酸化膜が形成される。酸化膜の付き方は、雰囲気ガスの基板への流れ方、当たり方によって、面内で酸化膜が厚い場所、薄い場所ができると予想される。この酸化膜が、エピタキシャル成長前の熱処理で完全に取れず、取り切れた場所と残った場所とで、基板裏面でのＰｏｌｙ−Ｓｉの付着量にムラができることでハローが発生する。したがって、ＮＯ２とＮＯ３の合計濃度が１４０ｎｇ／ｍ３以下となるように基板保管部２の雰囲気を管理することで、基板保管部２内が酸化性雰囲気になることを抑制し、ハロー発生を抑制できると考えられる。
以下、実施例及び比較例を挙げて本発明をさらに具体的に説明するが、これらは本発明を限定するものではない。
（実施例、比較例）
図１と同様の構成の枚葉式エピタキシャル成長装置において、直径３００ｍｍ、主表面の面方位（１００）のＰ型シリコン単結晶基板を用いて成膜を行った。シリコン単結晶基板は裏面研磨されている基板を準備した。その後、実施例としてＮＯ２とＮＯ３の合計濃度が１４０ｎｇ／ｍ３以下となるよう雰囲気を管理した２例の基板保管部と、比較例としてＮＯ２とＮＯ３の合計濃度が１４０ｎｇ／ｍ３を超える雰囲気の２例の基板保管部にそれぞれ準備した基板を洗浄後６時間暴露し、同一装置でエピタキシャル成長を行った。その際、基板保管部のＮＯ２濃度及びＮＯ３濃度の測定をイオンクロマトグラフィ分析で行った。具体的には、基板保管部の雰囲気をポンプで引き上げて、インピンジャー内の純水に通気して溶け込ませ、この純水中のＮＯ２ −イオン濃度及びＮＯ３ −イオン濃度をイオンクロマトグラフィにより測定した。得られた純水中のＮＯ２ −イオン濃度及びＮＯ３ −イオン濃度をそれぞれ基板保管部の雰囲気中のＮＯ２濃度及びＮＯ３濃度を示すものとなるよう換算した。なお、上記６時間は、１ロットの後半の基板における雰囲気暴露時間を想定している。
エピタキシャル層成膜では、原料ガスをＴＣＳ（トリクロロシラン）とし、ＴＣＳの流量を１０Ｌ／ｍｉｎとし、キャリアガスとして水素の流量を５０Ｌ／ｍｉｎとし、膜厚１０μｍのノンドープ層の反応を行った。そして、反応したエピタキシャルウェーハの裏面外観評価、ヘイズレベルを評価した。なお、ヘイズとは、エピタキシャルウェーハの表面、裏面に発生した微小な凹凸であり、暗室内で集光ランプ等を用いてエピタキシャルウェーハの表面、裏面を観察すると、光が乱反射して白く曇って見えるものである。ヘイズレベルは裏面ハローの発生に相関する指標であり、ヘイズレベルが大きいと裏面ハローが発生する可能性が高い。
裏面外観評価は暗室にて、集光灯下（２０万ルクス）での裏面観察、評価を行った。ヘイズレベルは、ＫＬＡＴｅｎｃｏｒ社のパーティクルカウンタＳＰ１におけるＤＷ（Ｄａｒｋｆｉｅｌｄ Ｗｉｄｅ）モードにて得られるＤＷＮ−ＨａｚｅＰｅａｋ値にて評価した。
また、参考例として、基板洗浄後１０分以内にエピタキシャル反応をしたエピタキシャルウェーハも準備し、同評価を行った。参考例では、実施例の２例及び比較例の２例の各ＮＯ２濃度及びＮＯ３濃度の暴露雰囲気に対して、基板洗浄後１０分以内にエピタキシャル反応を行った。
上記評価手順を図３に示す。図３において、実施例におけるＳ３１の工程は、図２のＳ３の工程と同じであり、すなわち、基板保管部の雰囲気中のＮＯ２濃度及びＮＯ３濃度の合計が１４０ｎｇ／ｍ３以下となるように管理した。これに対して、比較例におけるＳ３１の工程では、基板保管部の雰囲気中のＮＯ２濃度及びＮＯ３濃度の合計が１４０ｎｇ／ｍ３を超えるように管理した。また、図３では、Ｓ６の工程の後にＳ７の工程（上記裏面外観評価及びヘイズレベル評価）を追加している。それ以外は、図２の手順と同じである。
（参考例）
参考例では、いずれのＮＯ２濃度及びＮＯ３濃度においても、ウェーハ裏面にハローと思われるクモリは確認されず、ＤＷＮ−ＨａｚｅＰｅａｋ値は１０ｐｐｍ程度であった。
（実施例）
実施例でのイオンクロマトグラフィ分析により得られたＮＯ２／ＮＯ３濃度（すなわち、雰囲気を溶け込ませた純水中のＮＯ２ −／ＮＯ３ −イオン濃度を、基板保管部の雰囲気中のＮＯ２／ＮＯ３濃度を示すものとなるよう換算したもの）は１例目では１．２／１．５（ｎｇ／ｍ３）、２例目では５４．１／６３．２（ｎｇ／ｍ３）であった。裏面外観評価ではいずれのウェーハもハローと思われるクモリは確認されず、ＤＷＮ−ＨａｚｅＰｅａｋ値も１０ｐｐｍ以下と参考例と同等の品質であった。特に、１例目のほうがより低い値（８ｐｐｍ以下）を示し、より良い結果であった。
（比較例）
比較例でのイオンクロマトグラフィ分析により得られたＮＯ２／ＮＯ３濃度（すなわち、雰囲気を溶け込ませた純水中のＮＯ２ −／ＮＯ３ −イオン濃度を、基板保管部の雰囲気中のＮＯ２／ＮＯ３濃度を示すものとなるよう換算したもの）は１例目では１６１．０／１２２．７（ｎｇ／ｍ３）、２例目では４５１．２／２２３．８（ｎｇ／ｍ３）であった。裏面外観評価ではいずれのウェーハもハローと思われるクモリが確認され、ＤＷＮ−ＨａｚｅＰｅａｋ値は１例目では３３．５ｐｐｍ、２例目では５９．８ｐｐｍと参考例と比べて、悪化した。
実施例と比較例でのＮＯｘイオン濃度とＤＷＮ−ＨａｚｅＰｅａｋ値の関係を図４、図５に示す。図４はＮＯ２濃度とＤＷＮ−ＨａｚｅＰｅａｋ値の関係を示し、図５はＮＯ３濃度とＤＷＮ−ＨａｚｅＰｅａｋ値の関係を示している。図４、図５より、ＮＯ２、ＮＯ３の減少に伴って、ＤＷＮ−ＨａｚｅＰｅａｋ値が低下しており、７０ｎｇ／ｍ３付近以下では参考例と同等でＤＷＮ−ＨａｚｅＰｅａｋ値に変動が無いことが分かる。
このように、本発明を適用することで、基板保管部での保管時間（雰囲気暴露時間）が長いエピタキシャルウェーハであっても裏面ハロー低減が可能であることを示しており、特に基板保管部の雰囲気中のＮＯ２及びＮＯ３の合計濃度を１４０ｎｇ／ｍ３以下（より好ましくは１０ｎｇ／ｍ３以下）にすることで、裏面ハロー抑制を効果的に実施できる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであったとしても本発明の技術的範囲に包含される。例えば基板サイズは３００ｍｍに限らず、２００ｍｍ以下の基板や、３００ｍｍより大きい基板にも適用できる。また、シリコンを成膜する気相成長装置であれば、枚葉式エピタキシャル成長炉に限らず、バッチ式等に適用しても良い。
１ 枚葉式エピタキシャル成長装置
２ 基板保管部
３ 搬送路
４ 搬送ロボット
５ 反応炉
６ サセプタ
６１ サセプタのポケット部
７ ランプ
８ サポートシャフト
１０ インピンジャー

Claims (1)

  1. 裏面研磨されたシリコン半導体基板を洗浄後にＮＯ２とＮＯ３の濃度の合計が１０ｎｇ／ｍ３以下の環境雰囲気中で保管し、該シリコン半導体基板上にシリコンエピタキシャル層を気相成長させることを特徴とするエピタキシャルウェーハの製造方法。
JP2017208267A 2017-10-27 2017-10-27 エピタキシャルウェーハの製造方法 Active JP6770720B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017208267A JP6770720B2 (ja) 2017-10-27 2017-10-27 エピタキシャルウェーハの製造方法
PCT/JP2018/025857 WO2019082450A1 (ja) 2017-10-27 2018-07-09 エピタキシャルウェーハの製造方法
CN201880060125.XA CN111095487B (zh) 2017-10-27 2018-07-09 外延晶片的制造方法
KR1020207003605A KR102585395B1 (ko) 2017-10-27 2018-07-09 에피택셜 웨이퍼의 제조 방법
TW107127577A TWI788399B (zh) 2017-10-27 2018-08-08 磊晶晶圓之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017208267A JP6770720B2 (ja) 2017-10-27 2017-10-27 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2019080026A JP2019080026A (ja) 2019-05-23
JP6770720B2 true JP6770720B2 (ja) 2020-10-21

Family

ID=66246829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017208267A Active JP6770720B2 (ja) 2017-10-27 2017-10-27 エピタキシャルウェーハの製造方法

Country Status (5)

Country Link
JP (1) JP6770720B2 (ja)
KR (1) KR102585395B1 (ja)
CN (1) CN111095487B (ja)
TW (1) TWI788399B (ja)
WO (1) WO2019082450A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7485729B2 (ja) * 2021-07-07 2024-05-16 アプライド マテリアルズ インコーポレイテッド エピタキシャル成長のための統合湿式洗浄
CN113463181B (zh) * 2021-09-03 2021-11-02 江苏矽时代材料科技有限公司 一种半导体单晶硅生长装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4070949B2 (ja) * 1999-09-29 2008-04-02 三益半導体工業株式会社 ウェーハ、エピタキシャルウェーハ及びそれらの製造方法
WO2001023649A1 (en) * 1999-09-29 2001-04-05 Shin-Etsu Handotai Co., Ltd. Wafer, epitaxial filter, and method of manufacture thereof
WO2002053267A1 (fr) * 2000-12-27 2002-07-11 Nikon Corporation Element de filtre de ventilateur, dispositif d'exposition et leur procede de fabrication
JP2004176978A (ja) * 2002-11-26 2004-06-24 Nippon Shokubai Co Ltd 半導体製造装置に供給する空気の浄化・空調方法および半導体製造装置の空気浄化・空調ユニット
JP5202934B2 (ja) 2007-12-04 2013-06-05 伸和コントロールズ株式会社 超高純度空気の調製方法
JP2009138977A (ja) 2007-12-04 2009-06-25 Shinwa Controls Co Ltd 高純度空気の調製方法
JP2012054364A (ja) * 2010-08-31 2012-03-15 Nobuyuki Akiyama シリコン薄膜の製造方法、シリコン薄膜太陽電池の製造方法、シリコン薄膜、シリコン薄膜太陽電池
JP2018134564A (ja) * 2015-05-25 2018-08-30 伸和コントロールズ株式会社 空気清浄化システム

Also Published As

Publication number Publication date
WO2019082450A1 (ja) 2019-05-02
CN111095487B (zh) 2023-08-15
TWI788399B (zh) 2023-01-01
KR20200070215A (ko) 2020-06-17
CN111095487A (zh) 2020-05-01
TW201923847A (zh) 2019-06-16
KR102585395B1 (ko) 2023-10-10
JP2019080026A (ja) 2019-05-23

Similar Documents

Publication Publication Date Title
TWI651767B (zh) 形成應力鬆弛緩衝層的方法
US6596095B2 (en) Epitaxial silicon wafer free from autodoping and backside halo and a method and apparatus for the preparation thereof
KR100726301B1 (ko) 자동도핑과 후면 헤일로를 포함하지 않는 에피택셜 실리콘 웨이퍼
KR20010092733A (ko) 고유 게터링을 가지는 에피택시얼 실리콘 웨이퍼 및 그제조 방법
WO2014192870A1 (ja) 基板処理装置、半導体装置の製造方法および基板処理方法
JP6770720B2 (ja) エピタキシャルウェーハの製造方法
JP2018186252A (ja) エピタキシャル成長装置及びエピタキシャル成長方法
WO2009116233A1 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
WO2003088332A1 (fr) Procede de formation d'une couche epitaxiale de silicium
JP2019091848A (ja) 気相成長装置の炉内部品の洗浄方法
JP2007073594A (ja) エピタキシャルシリコンウェーハの製造方法
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP2013131617A (ja) シリコンエピタキシャルウェーハの製造方法
JP2002020200A (ja) エピタキシャルシリコンウェーハの製造方法
JP2007080958A (ja) エピタキシャルウエーハの製造方法及びそれにより製造されたエピタキシャルウエーハ
JP7063259B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP7103210B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP2015035460A (ja) エピタキシャルウェーハの製造方法
WO2008050476A1 (fr) Procédé de fabrication d'une plaquette de silicium épitaxiale et plaquette de silicium épitaxiale
KR101078101B1 (ko) 규소 에피택셜층의 형성 방법
JP2019121625A (ja) 気相成長装置の洗浄方法
KR20110073781A (ko) 웨이퍼의 세정 방법
JP2003020296A (ja) エピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200910

R150 Certificate of patent or registration of utility model

Ref document number: 6770720

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250