WO2009116233A1 - シリコンエピタキシャルウェーハ及びその製造方法 - Google Patents

シリコンエピタキシャルウェーハ及びその製造方法 Download PDF

Info

Publication number
WO2009116233A1
WO2009116233A1 PCT/JP2009/000889 JP2009000889W WO2009116233A1 WO 2009116233 A1 WO2009116233 A1 WO 2009116233A1 JP 2009000889 W JP2009000889 W JP 2009000889W WO 2009116233 A1 WO2009116233 A1 WO 2009116233A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon
substrate
oxide film
susceptor
silicon oxide
Prior art date
Application number
PCT/JP2009/000889
Other languages
English (en)
French (fr)
Inventor
荒井剛
Original Assignee
信越半導体株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 信越半導体株式会社 filed Critical 信越半導体株式会社
Priority to US12/866,946 priority Critical patent/US8216920B2/en
Publication of WO2009116233A1 publication Critical patent/WO2009116233A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile

Definitions

  • the present invention relates to a method of manufacturing a silicon epitaxial wafer by placing a substrate on a susceptor and growing a silicon epitaxial layer in an epitaxial growth apparatus, and a silicon epitaxial wafer manufactured by the method.
  • Epitaxial growth technology is a technology for vapor-phase growth of single crystal thin film layers used in the manufacture of integrated circuits such as bipolar transistors and MOSLSI, and is a uniform single crystal thin film that conforms to the crystal orientation of the substrate on a clean semiconductor single crystal substrate. This is a very important technique because it can grow a crystal and can form a steep impurity gradient in a junction having a large dopant concentration difference.
  • This growth apparatus includes a reaction chamber provided with an epitaxial growth susceptor for placing a single crystal silicon substrate therein, a heating means including a halogen lamp provided outside the reaction chamber, and the like.
  • An apparatus for processing one by one of the molds is called a single wafer epitaxial growth apparatus.
  • FIG. 4 is a schematic view showing an example of a general single wafer epitaxial growth apparatus conventionally used.
  • This single-wafer epitaxial growth apparatus 41 has a reaction chamber 43 in which a silicon substrate 42 on which an epitaxial layer is stacked is disposed, and is used for introducing a source gas and a carrier gas into the reaction chamber 43.
  • a gas inlet 44 and a gas outlet 45 for discharging the gas are provided.
  • the reaction chamber 43 is provided with a susceptor 46 on which the silicon substrate 42 is placed.
  • a heating means 48 such as a halogen lamp for heating the silicon substrate 42 is provided.
  • a general method of forming an epitaxial layer on the silicon substrate 42 using the single wafer epitaxial growth apparatus 41 shown in FIG. 4 will be described.
  • the single crystal silicon substrate 42 is placed on the susceptor 46, and the susceptor The substrate 42 is heated to a predetermined temperature by the heating means 48 while the silicon single crystal substrate 42 is rotated by a support shaft 49 that supports 46 and a rotation mechanism (not shown) that rotates (spins) the support shaft 49.
  • a raw material gas such as trichlorosilane diluted with a carrier gas such as hydrogen is supplied from the gas inlet 44 at a predetermined flow rate for a predetermined time.
  • a silicon epitaxial wafer in which an epitaxial layer is laminated on the substrate 42 can be obtained.
  • JP-A-59-50095 discloses various susceptors. Such susceptors can be roughly divided into a type that supports almost the entire back surface of the substrate and a type that supports only a part of the substrate (for example, Japanese Patent Application Laid-Open No. 59-50095 and Japanese Patent Application Laid-Open No. 5-238882, JP-A-7-58039, JP-A-2004-319623).
  • the bottom surface of the counterbore is flat, or the columnar convex part having a diameter smaller than the diameter of the substrate to be placed is formed on the bottom surface of the counterbore, And those having a meshed portion in contact with the substrate.
  • this type of susceptor is in contact with almost the entire back surface of the substrate, there is a problem in that the mounting surface (back surface) of the substrate is damaged. Furthermore, if scratches remain on the back surface of the substrate, it causes dust generation in the subsequent device manufacturing process.
  • Japanese Patent Application Laid-Open No. 2005-235906 discloses a susceptor that forms an inclined surface on the outer periphery of a counterbore and supports the substrate so that an edge portion of the substrate contacts the inclined surface in order to reduce scratches generated on the back surface of the substrate. Is disclosed. Furthermore, Japanese Unexamined Patent Application Publication No. 2003-1000085 discloses that a silicon oxide film is formed on the back surface of the substrate so that the back surface of the substrate is not damaged by lift pins. However, even if the substrate supporting method is devised in this way, the problem of dust generation in the device manufacturing process still occurs.
  • the present invention has been made in view of such problems, and an object thereof is to provide a silicon epitaxial wafer that can reduce dust generation in a device manufacturing process and a method for manufacturing the same.
  • a silicon oxide film is formed on the entire back surface of the silicon substrate.
  • the present invention also relates to a silicon epitaxial wafer in which an epitaxial layer is grown on a silicon substrate, wherein at least the edge portion and the outer periphery of the back main surface of the silicon substrate are free from contact scratches caused by a susceptor.
  • a silicon epitaxial wafer is provided, and in particular, the back surface of the silicon substrate is preferably free from contact scratches by the susceptor over the entire surface.
  • the epitaxial layer by forming the epitaxial layer by placing the substrate having the silicon oxide film on the back main surface excluding the edge portion of the substrate on the susceptor via the silicon oxide film, at least the edge portion of the silicon substrate and An epitaxial layer can be grown without causing contact scratches with the susceptor over the entire area from the outer periphery of the back main surface to 1 mm inside or the entire back surface, and also suppresses dust generation from the substrate in the subsequent steps. be able to. Therefore, the yield and quality of wafer manufacturing and further device manufacturing can be improved.
  • the removal region of the silicon oxide film is at most 1 mm from the outer periphery to the inner side of the back main surface.
  • the silicon oxide film to be removed is at most 1 mm inward from the outer periphery of the back main surface, so that the back surface of the silicon substrate is grown during the growth of the epitaxial layer. Can suppress autodoping.
  • the step of removing the silicon oxide film is preferably performed by mirror polishing, and the edge portion of the silicon substrate is preferably a mirror surface.
  • the silicon oxide film at the edge portion can be accurately removed by mirror polishing, and the silicon epitaxial wafer free from dust generation can be manufactured because the edge portion of the silicon substrate is a mirror surface. .
  • the step of forming the silicon oxide film is preferably performed by a CVD method.
  • a CVD silicon oxide film can be easily formed, and after growing an epitaxial layer, a silicon oxide film can be easily formed. Can be removed.
  • an epitaxial layer can be grown on the back surface of the silicon substrate without causing contact scratches with the susceptor. Dust can be suppressed. Therefore, it is possible to improve the yield of wafer manufacture and further device manufacture and the quality of wafer products.
  • Sectional drawing which showed in detail the contact relationship with a susceptor in the method of manufacturing the silicon epitaxial wafer of this invention.
  • the schematic diagram which looked at the substrate from the back.
  • Dust generation in epitaxial wafer manufacturing and subsequent device manufacturing generates dust directly from the polysilicon deposited on the edge and scratches on the substrate, as well as silicon oxide film inside the scratches by film formation / removal process such as silicon oxide film Remains and dust is generated by peeling. Therefore, various susceptors have been developed conventionally. However, no matter how much the support method of the substrate by the susceptor is changed, the problem of dust generation in the device manufacturing process cannot be solved.
  • the inventor has conducted intensive research on the scratches on the substrate that cause the generation of dust.
  • contact scratches with the susceptor have been prevented by supporting the vicinity of the outer periphery of the back surface of the silicon substrate (inside the edge portion) with the susceptor.
  • scratches occur at the contact point with the susceptor.
  • a susceptor that supports in contact with the outer periphery of the back surface of the substrate when the substrate is placed and heated to 1100 ° C. in a hydrogen atmosphere, the susceptor and the substrate are locally adhered, and then the temperature is lowered. The adhesion point peels off, and the peeled portion becomes a scratch.
  • the occurrence position of the scratch depends on the contact angle with the susceptor. For example, in the case of a susceptor having a 1 ° inclination of the installation portion of the substrate formed on the outer periphery of the counterbore, the scratch occurs within a width of 1 mm from the back main surface. If the angle of the installation portion is made shallower, the contact point with the susceptor becomes further inside than the outer periphery of the back main surface, and scratches are also generated by peeling at the contact point.
  • the present inventor has further researched and manufactured a silicon epitaxial wafer without damaging the back surface of the substrate on which the epitaxial layer is grown.
  • the present invention was completed by conceiving that the substrate should not be in direct contact and polysilicon should not be grown.
  • FIG. 1 is a cross-sectional view showing in detail the contact relationship with a susceptor in the method for producing a silicon epitaxial wafer of the present invention.
  • FIG. 3 is a figure for demonstrating the process flow of the manufacturing method of the silicon epitaxial wafer concerning this invention.
  • a silicon oxide film 4 is formed on the entire back surface of the silicon substrate W prepared in step A.
  • the silicon substrate W prepared at this time is not particularly limited.
  • the formation of the silicon oxide film 4 is not particularly limited and can be performed by a thermal oxidation method, but is preferably performed by a CVD method (Chemical Vapor Deposition).
  • CVD Chemical Vapor Deposition
  • the silicon oxide film created by the CVD method on the back surface is dense, so the outside of the dopant contained in the substrate during the growth of the epitaxial layer.
  • the conditions of the CVD method are not limited, and for example, a CVD method performed under normal pressure can be applied.
  • step B as shown in FIGS. 1 and 2, the silicon oxide film 4 formed on at least the edge portion 3 of the silicon substrate W is removed.
  • FIG. 2 is a schematic view of the substrate W as seen from the back immediately after the removal of the silicon oxide film is completed.
  • the silicon oxide film may be removed further to the inner side than the edge portion, but it is necessary to leave a portion in contact with the lowest susceptor. This is because the silicon oxide film is for preventing the susceptor and the substrate from coming into direct contact.
  • the silicon oxide film is removed too much to the inside of the substrate, for example, if the substrate contains a dopant such as boron in a high concentration, a large amount of dopant diffuses out from the back surface when growing the epitaxial layer. As a result, autodoping of the silicon epitaxial layer may proceed. Therefore, when an epitaxial layer is grown on a substrate where autodoping is a concern, it is preferable that the removal area of the silicon oxide film is 1 mm from the outer periphery 1a of the back main surface to 1b inward. Thus, when the substrate contains a dopant, autodoping of the growing epitaxial layer can be suppressed by not removing the silicon oxide film formed on the back main surface so much to the inside.
  • a dopant such as boron in a high concentration
  • the removal of the silicon oxide film 4 is performed, for example, by immersing the silicon oxide film on the remaining silicon oxide film in HF or by superposing the main surfaces of the front and back surfaces of a plurality of substrates on which the silicon oxide film is formed on the back surface. For example, it can be performed by immersing the edge portion in an HF aqueous solution in a batch system of 100 sheets.
  • it is preferable to perform the step B of removing the silicon oxide film by mirror polishing.
  • the oxide film By removing the silicon oxide film 4 formed on the edge portion 3 of the silicon substrate W by mirror polishing, the oxide film can be surely removed, and a silicon epitaxial wafer without polysilicon growth can be manufactured in the epitaxial growth process. it can. Moreover, since the edge portion is smoothed, abnormal growth of polysilicon called nodules at the edge portion can be prevented in the epitaxial process.
  • step C the silicon substrate W is placed on the susceptor 16 via the silicon oxide film 4 formed in step B.
  • the susceptor 16 having a columnar convex portion formed at the center of the counterbore of the susceptor as shown in FIG. 3C can be used.
  • the susceptor used in the present invention may have, for example, a ring-shaped convex portion formed at the center.
  • the susceptor 16 used in the present invention must support the substrate W via the silicon oxide film 4.
  • a recess is further formed inside the recess, which is a counterbore, and a susceptor that supports the edge part or the edge part or the back main surface of the substrate W from the outer periphery to 1 mm inward is used.
  • a susceptor that supports the edge part or the edge part or the back main surface of the substrate W from the outer periphery to 1 mm inward is used.
  • a susceptor having a cylindrical or ring diameter of the convex portion that is about 1 mm to 2 mm smaller than the remaining silicon oxide film is used. It is preferable to do.
  • the susceptor is placed on the silicon substrate W so that the substrate W is supported at the center of the counterbore.
  • step D the epitaxial layer 5 is grown on the surface 2 of the silicon substrate W while the silicon substrate W is held by the susceptor 16 via the silicon oxide film 4.
  • the epitaxial layer 5 is formed by, for example, arranging a susceptor as described above in a reaction chamber of a single wafer type epitaxial growth apparatus introduced in FIG. (Hydrogen) alone, while rotating the substrate W, the temperature is raised to 1130 ° C., which is the reaction temperature of the source gas, and then the growth temperature of the epitaxial layer is set to about 1130 ° C. And hydrogen can be grown by supplying them from the gas inlet at a constant flow rate. The reaction time and the flow rate of the source gas are appropriately changed according to the thickness of the epitaxial layer to be formed.
  • a step E in which the silicon oxide film 4 is entirely removed from the back surface is performed to manufacture the silicon epitaxial wafer 10. If it is necessary to leave the silicon oxide film 4 on the back surface of the substrate W, this step E may be omitted.
  • a substrate having a silicon oxide film on the back main surface of the substrate W is placed on the susceptor via the silicon oxide film to form an epitaxial layer, whereby contact scratches with the susceptor are formed on the back surface of the silicon substrate.
  • the epitaxial layer can be grown without generation of dust, and dust generation from the substrate can be suppressed in the subsequent processes. Therefore, the yield and quality of wafer manufacturing and further device manufacturing can be improved. Furthermore, since no silicon oxide film remains on the edge portion, unnecessary polysilicon growth during epitaxial layer growth can be suppressed.
  • the silicon epitaxial wafer manufactured by the method of the present invention is a silicon epitaxial wafer 10 in which an epitaxial layer 5 is grown on a silicon substrate W, from at least the edge portion 3 of the silicon substrate W and the outer periphery 1a of the back main surface.
  • the region up to 1 mm inside 1 b is free from contact scratches caused by the susceptor.
  • Such a silicon epitaxial wafer having no contact scratch with the susceptor can suppress dust generation from the substrate even in the subsequent process. Therefore, the yield and quality of wafer manufacturing and further device manufacturing can be improved.
  • the back surface of the silicon substrate of the silicon epitaxial wafer 10 is free from contact scratches by the susceptor over the entire surface, and such a silicon epitaxial wafer can surely suppress dust generation from contact scratches by the susceptor of the substrate.
  • the silicon epitaxial wafer preferably has a mirror surface at the edge of the silicon substrate W, which can surely prevent the growth of polysilicon and the growth of nodules and crowns, and further from the edge of the substrate. Dust generation can be prevented.
  • Examples 1 and 2 A silicon epitaxial wafer was manufactured according to the flow shown in FIG.
  • a silicon single crystal substrate having a diameter of 300 mm, p-type, boron-doped (6 ⁇ 10 18 atoms / cm 3 ) p + silicon single crystal and an edge portion 3 having a width of 0.5 mm was prepared.
  • the back main surface 1 of the substrate W has a diameter of 299 mm.
  • a CVD silicon oxide film having a thickness of 3500 mm (350 nm) was formed on the entire back surface of the silicon substrate W by a CVD method under normal pressure.
  • the CVD oxide film formed in the region from the outer periphery of the edge portion of the substrate and the back main surface to 1 mm inside was removed by mirror polishing. Therefore, the diameter of the CVD oxide film 4 formed on the back main surface of the substrate was about 297 mm.
  • the silicon substrate W was placed on the susceptor 16 via the silicon oxide film 4.
  • a counterbore having a diameter of 302 mm and a cylindrical convex portion having a diameter of 280 mm and a height of 0.09 mm at the center of the counterbore was used (see FIG. 3C).
  • the susceptor in Example 2 has a counterbore diameter of 302 mm and a ring-shaped convex part having an outer diameter of 296 mm, an inner diameter of 279 mm, and a height of 0.09 mm at the center of the counterbore (not used). (Illustrated).
  • the carrier gas hydrogen
  • the temperature is raised to 1130 ° C., which is the reaction temperature of the source gas, to grow the epitaxial layer.
  • the temperature was about 1130 ° C., and the reaction gas was supplied from the gas inlet at a flow rate of trichlorosilane (SiHCl 3 ) 10 SLM and hydrogen (H 2 ) 50 SLM.
  • SiHCl 3 trichlorosilane
  • H 2 hydrogen
  • the CVD oxide film 4 formed on the back surface of the substrate W was removed with HF.
  • a silicon epitaxial wafer in which the entire back surface of the substrate W was free from contact scratches by the susceptor could be manufactured.
  • a substrate W having the same specifications as the substrate W prepared in the example was prepared (no backside CVD oxide film).
  • the substrate W was placed on a step portion having an inclination (an angle of about 1 °) in the counterbore of the susceptor so that the substrate was supported within a range of about 1 mm from the outer periphery of the back main surface of the substrate.
  • the carrier gas hydrogen
  • the substrate W is rotated, the temperature is raised to 1130 ° C., which is the reaction temperature of the source gas, to grow the epitaxial layer.
  • the temperature was about 1130 ° C., and the reaction gas was supplied from the gas inlet at a flow rate of trichlorosilane (SiHCl 3 ) 10 SLM and hydrogen (H 2 ) 50 SLM. Then, an epitaxial layer having a thickness of about 5 ⁇ m was formed on the substrate W.
  • SiHCl 3 trichlorosilane
  • H 2 hydrogen
  • a substrate W having the same specifications as the substrate W prepared in Comparative Example 1 was prepared.
  • the substrate W was placed on a susceptor having a ring-shaped convex portion having a counterbore diameter of 302 mm, an outer diameter of 280 mm, an inner diameter of 279 mm, and a height of 0.09 mm at the center of the counterbore.
  • the carrier gas hydrogen
  • the substrate W is rotated, the temperature is raised to 1130 ° C., which is the reaction temperature of the source gas, to grow the epitaxial layer.
  • the temperature was about 1130 ° C., and the reaction gas was supplied from the gas inlet at a flow rate of trichlorosilane (SiHCl 3 ) 10 SLM and hydrogen (H 2 ) 50 SLM. Then, an epitaxial layer having a thickness of about 5 ⁇ m was formed on the substrate W.
  • SiHCl 3 trichlorosilane
  • H 2 hydrogen
  • Comparative Example 3 First, a substrate W having the same specifications as the substrate W prepared in Comparative Example 1 was prepared. Next, a CVD silicon oxide film having a thickness of 3500 mm (350 nm) was formed on the entire back surface of the silicon substrate by a CVD method under normal pressure.
  • the silicon substrate was placed on the susceptor via a silicon oxide film.
  • a susceptor having a columnar convex part with a counterbore diameter of 302 mm and a center part of the counterbore having a diameter of 296 mm and a height of 0.09 mm was used.
  • the carrier gas hydrogen
  • the temperature is raised to 1130 ° C., which is the reaction temperature of the source gas, to grow the epitaxial layer.
  • the temperature was about 1130 ° C., and the reaction gas was supplied from the gas inlet at a flow rate of trichlorosilane (SiHCl 3 ) 10 SLM and hydrogen (H 2 ) 50 SLM.
  • SiHCl 3 trichlorosilane
  • H 2 hydrogen
  • the CVD oxide film formed on the back surface of the substrate W was removed with HF.
  • a silicon epitaxial wafer was manufactured.
  • a large amount of polysilicon was generated during the growth of the epitaxial layer, and a product that could be shipped as a product could not be obtained.
  • an epitaxial layer can be grown on the back surface of the silicon substrate without causing contact scratches with the susceptor. Therefore, dust generation from the substrate can also be suppressed in the subsequent processes, and the yield of wafer manufacturing and further device manufacturing and the quality of wafer products can be improved.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　本発明は、シリコン基板をサセプタに載置してエピタキシャル層を成長させることによりシリコンエピタキシャルウェーハを製造する方法において、少なくとも、シリコン基板Ｗの裏面全面にシリコン酸化膜４を形成する工程と、シリコン基板Ｗの少なくともエッジ部３に形成されたシリコン酸化膜４を除去する工程と、シリコン酸化膜４を介してサセプタ１６上にシリコン基板Ｗを載置する工程とを含み、該サセプタ１６でシリコン酸化膜４を介してシリコン基板Ｗを保持したまま、シリコン基板上にエピタキシャル層５を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法である。これにより、デバイス製造工程において発塵を低減できるシリコンエピタキシャルウェーハ及びその製造方法が提供される。

Description

シリコンエピタキシャルウェーハ及びその製造方法
　本発明は、基板をサセプタに載置してエピタキシャル成長装置内でシリコンエピタキシャル層を成長させることでシリコンエピタキシャルウェーハを製造する方法及びその方法によって製造されるシリコンエピタキシャルウェーハに関する。
　
　エピタキシャル成長技術は、バイポーラトランジスタやＭＯＳＬＳＩ等の集積回路の製造に用いられる単結晶薄膜層を気相成長させる技術であり、清浄な半導体単結晶基板上に基板の結晶方位に合せて均一な単結晶薄膜を成長させたり、ドーパント濃度差が大きい接合の急峻な不純物勾配を形成することができたりするので、極めて重要な技術である。
　このようなエピタキシャル成長を行うための装置としては、縦型（パンケーキ型）、バレル型（シリンダー型）、さらに横型の３種類が一般的である。これらの成長装置の基本的な原理は共通している。この成長装置は単結晶シリコン基板を載置するためのエピタキシャル成長用サセプタを内部に備えた反応室や、反応室の外部に設けられるハロゲンランプ等からなる加熱手段等を備えて構成されており、縦型のうち１枚ずつ処理する装置を枚葉式エピタキシャル成長装置と呼んでいる。
　ここで、例えばこの枚葉式エピタキシャル成長装置について図４を参照して説明する。図４は、従来より用いられている一般的な枚葉式エピタキシャル成長装置の一例を示す概略図である。
　この枚葉式エピタキシャル成長装置４１は、表面にエピタキシャル層が積層されるシリコン基板４２が内部に配置される反応室４３を有しており、該反応室４３に原料ガス・キャリアガスを導入するためのガス導入口４４とガスを排出するガス排出口４５が設けられている。また、反応室４３内にはシリコン基板４２を載置するサセプタ４６を具備する。
　また、少なくとも、反応室４３の外部には、シリコン基板４２を加熱する例えばハロゲンランプ等の加熱手段４８を備えている。
　そして、図４に示す枚葉式エピタキシャル成長装置４１を用いて、シリコン基板４２上にエピタキシャル層を形成する一般的な方法について説明すると、まずサセプタ４６上に単結晶シリコン基板４２を載置し、サセプタ４６を支持する支持軸４９およびそれを回転（自転）させる不図示の回転機構によってシリコン単結晶基板４２を回転させつつ、加熱手段４８によって基板４２を所定の温度に加熱して、反応室４３内に、例えば水素等のキャリアガスで希釈したトリクロロシラン等の原料ガスを、所定時間、所定流量でガス導入口４４から供給することにより行われている。これにより基板４２上にエピタキシャル層を積層させたシリコンエピタキシャルウェーハを得ることができる。
　上記シリコンエピタキシャルウェーハの製造において、品質の向上が従来から図られているが、その１つの方法として、サセプタに形成されたザグリ形状の変形がなされてきた。例えば特開昭５９－５００９５号公報には、様々なサセプタが開示されている。このようなサセプタは、大きく分けて、基板の裏面のほぼ全面を支持するタイプと、基板の一部のみを支持するタイプに分けることができる（例えば、特開昭５９－５００９５号公報、特開平５－２３８８８２号公報、特開平７－５８０３９号公報、特開２００４－３１９６２３号公報参照）。
　基板の裏面のほぼ全面を支持するタイプでは、ザグリの底面が平坦なものや、載置する基板の直径より小さめの直径を有する円柱状の凸部がザグリの底面に形成されているもの、また、基板と接触する部分がメッシュ状になっているもの等が挙げられる。
　しかし、このようなタイプのサセプタは基板の裏面のほぼ全面と接触するため、基板の載置面（裏面）を傷つけてしまうという問題点があった。さらに基板の裏面に傷が残っていると、後のデバイス製造工程において発塵の原因となった。
　一方、基板の一部のみを支持するタイプでは、リング状の凸部が載置される基板のエッジ部より内側に形成されたものや、ザグリの中央部にさらに凹部が形成されたデバイスの作製されない基板の外周部（エッジ部より内側）を保持するといったものがある。
　しかし、このようなタイプのサセプタは基板の裏主面の全体を傷つけることはないが、一部分でしか基板を支持していないため、接触部での傷が深かったり、基板が撓んだり、基板のエッジ部からスリップが発生したりといった問題があった。
　また特開２００５－２３５９０６号公報では、基板の裏面に発生する傷を低減するため、ザグリの外周に傾斜面を形成し、該傾斜面に基板のエッジ部が接触するように基板を支持するサセプタが開示されている。さらに特開２００３－１００８５５号公報においては、リフトピンで基板の裏面を傷つけないよう、基板の裏面にシリコン酸化膜を形成することが開示されている。
　しかし、このように基板の支持方法を工夫しても、デバイス製造工程における発塵の問題は、依然として発生していた。
　
　本発明はこのような問題に鑑みてなされたもので、デバイス製造工程において発塵を低減できるシリコンエピタキシャルウェーハ及びその製造方法を提供することを目的とする。
　上記目的を達成するため、本発明は、シリコン基板をサセプタに載置してエピタキシャル層を成長させることによりシリコンエピタキシャルウェーハを製造する方法において、少なくとも、前記シリコン基板の裏面全面にシリコン酸化膜を形成する工程と、前記シリコン基板の少なくともエッジ部に形成されたシリコン酸化膜を除去する工程と、前記シリコン酸化膜を介して前記サセプタ上に前記シリコン基板を載置する工程とを含み、該サセプタで前記シリコン酸化膜を介して前記シリコン基板を保持したまま、前記シリコン基板上にエピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法を提供する。
　また本発明は、シリコン基板上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハであって、前記シリコン基板の少なくともエッジ部及び裏主面の外周から１ｍｍ内側までの領域は、サセプタによる接触傷がないものであることを特徴とするシリコンエピタキシャルウェーハを提供し、特に前記シリコン基板の裏面は、全面にわたってサセプタによる接触傷がないものが好ましい。
　このように、基板のエッジ部を除く裏主面にシリコン酸化膜を有する基板を、該シリコン酸化膜を介してサセプタに載置してエピタキシャル層を形成することにより、シリコン基板の少なくともエッジ部及び裏主面の外周から１ｍｍ内側までの領域若しくは裏面の全面にわたってサセプタとの接触傷が発生することなくエピタキシャル層を成長させることができ、且つ、その後の工程においても、基板からの発塵を抑えることができる。そのため、ウェーハ製造やさらにデバイス製造の歩留まり及び品質を向上することができる。
　そして、前記シリコン基板がドーパントを含有する場合、前記シリコン酸化膜の除去工程において、前記シリコン酸化膜の除去領域を多くても裏主面の外周から内側に向かって１ｍｍまでとすることが好ましい。
　このように、シリコン基板がドーパントを含有する場合、除去するシリコン酸化膜は、多くても裏主面の外周から内側に向かって１ｍｍまでとすることで、エピタキシャル層の成長中にシリコン基板の裏面からのオートドープを抑制することができる。
　この場合、前記シリコン酸化膜を除去する工程は、鏡面研磨により行うことが好ましく、また、前記シリコン基板のエッジ部は、鏡面であることが好ましい。
　このように、鏡面研磨によりエッジ部のシリコン酸化膜を精度良く除去することができ、また、シリコン基板のエッジ部が鏡面であることにより、さらに発塵のないシリコンエピタキシャルウェーハを製造することができる。
　さらに、前記シリコン酸化膜を形成する工程は、ＣＶＤ法により行うことが好ましい。
　このように、ＣＶＤ法によりシリコン基板の裏面全面にシリコン酸化膜を形成することにより、簡単にＣＶＤシリコン酸化膜を形成することができる上に、エピタキシャル層を成長させた後、簡単にシリコン酸化膜を除去することができる。
　本発明に従うシリコンエピタキシャルウェーハ及びその製造方法であれば、シリコン基板の裏面にサセプタとの接触傷が発生することなくエピタキシャル層を成長させることができ、且つ、その後の工程においても、基板からの発塵を抑えることができる。従って、ウェーハ製造やさらにデバイス製造の歩留まり及びウェーハ製品の品質を向上することができる。
　
本発明のシリコンエピタキシャルウェーハを製造する方法においてサセプタとの接触関係を詳細に示した断面図。 基板を裏からみた概略図。 本発明にかかるシリコンエピタキシャルウェーハの製造方法の工程フローを説明するための図。 一般的な枚葉式エピタキシャル成長装置の概略図。
　エピタキシャルウェーハ製造及びその後のデバイス製造での発塵は、エッジ部に堆積したポリシリコンや基板にある傷から直接発塵する他、シリコン酸化膜等の膜形成・除去プロセスで傷内部にシリコン酸化膜が残留し、これが剥離することにより発塵となる。そのため、従来から様々なサセプタが開発されてきた。しかし、いくらサセプタでの基板の支持方法を変更しても、デバイス製造工程での発塵の問題は解消することができなかった。
　上記発塵の原因となる基板の傷について本発明者は鋭意研究を行った。
　現在、直径３００ｍｍを越すシリコンエピタキシャルウェーハを製造するには、シリコン基板の裏主面の外周付近（エッジ部より内側）をサセプタで支持することにより、サセプタとの接触傷の発生を防止してきた。しかし、このような支持方法でもサセプタとの接触点で傷が発生してしまう。
　基板裏主面の外周と接触して支持するタイプのサセプタでは、基板を載置して水素雰囲気中で１１００℃まで昇温すると、サセプタと基板が局所的に張り付き、次に温度を下げることで接着点が剥がれ、剥がれた部分が傷となるのである。
　この傷を電子顕微鏡で観察すると、傷の内部に深いクラックを含んでいることを発見できた。傷の発生位置は、サセプタとの接触角度によるが、例えばザグリの外周部に形成された基板の設置部の傾きが１°であるサセプタは、傷が裏主面から１ｍｍの幅の間に発生し、設置部の角度を浅くすると、サセプタとの接触点が裏主面の外周よりさらに内側となり、接触点でやはり剥離により傷が発生する。
　傷の防止手段としては、特開２００３－１００８５５号公報のようにＣＶＤ酸化膜等によるサセプタとの接触部分の保護が考えられた。しかし、シリコン基板の裏主面の外周で支持するサセプタを使用する場合、裏主面の外周までさらにはエッジ部までＣＶＤ酸化膜が存在することとなり、好ましくなかった。それは、傷防止のためのシリコン酸化膜がエッジ部に存在すると、エピタキシャル層成長時にシリコン酸化膜上にポリシリコンが成長して、逆に発塵の原因となるからである。
　そこでさらに本発明者は研究を重ね、エピタキシャル層を成長させる基板の裏面に傷をつけることなくシリコンエピタキシャルウェーハを製造し、後の工程でも発塵しないシリコンエピタキシャルウェーハを提供するには、サセプタにシリコン基板を直接接触させず、且つポリシリコンを成長させないようにすればよいことに想到し、本発明を完成させた。
　以下、本発明の実施形態を、図面を参照しながら説明するが、本発明はこれに限定されるものではない。
　図１は、本発明のシリコンエピタキシャルウェーハを製造する方法においてサセプタとの接触関係を詳細に示した断面図である。また、図３は、本発明にかかるシリコンエピタキシャルウェーハの製造方法の工程フローを説明するための図である。
　本発明のシリコンエピタキシャルウェーハの製造方法は、まず、工程Ａにおいて用意されたシリコン基板Ｗの裏面の全面にシリコン酸化膜４を形成する。
　このとき用意するシリコン基板Ｗは特に限定されない。
　シリコン酸化膜４の形成は、特に限定されず熱酸化法でも行うことができるが、ＣＶＤ法（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ：化学的気相成長法）により行うことが好ましい。
　このように、ＣＶＤ法でシリコン基板の裏面全面にシリコン酸化膜を形成することにより、簡単にＣＶＤシリコン酸化膜を形成することができる上に、エピタキシャル層を成長させた後、シリコンエピタキシャルウェーハを傷つけずに簡単にシリコン酸化膜を除去することができる。また例えば基板がドーパントを含んでいる場合、裏面（エピタキシャル層を形成しない面）にＣＶＤ法で作成されたシリコン酸化膜は緻密であるため、エピタキシャル層の成長中に基板に含んだドーパントの外方拡散を防止することができ、いわゆるエピタキシャル層のオートドープによる抵抗率変化を抑制することができる。
　上記ＣＶＤ法の条件は限定されず、例えば常圧下で行うＣＶＤ法を適用することができる。
　次に工程Ｂにおいて、図１及び図２のように、シリコン基板Ｗの少なくともエッジ部３に形成されたシリコン酸化膜４を除去する。図２は、シリコン酸化膜の除去が終了した直後の基板Ｗを裏からみた概略図である。
　このときシリコン酸化膜は、エッジ部よりもさらに内側まで除去しても良いが、最低サセプタと接触する部分は残しておく必要がある。このシリコン酸化膜は、サセプタと基板が直接接触しないようにするためのものであるからである。
　また、あまり基板の内側までシリコン酸化膜を除去しすぎると、例えば基板がボロン等のドーパントを高濃度に含有している場合は、エピタキシャル層を成長させる際に裏面から多量にドーパントが外方拡散して、シリコンエピタキシャル層のオートドープが進む恐れがある。そのため、オートドープが懸念される基板にエピタキシャル層を成長させる場合は、シリコン酸化膜の除去領域を多くても裏主面の外周１ａから内側に向かって１ｂまで１ｍｍとすることが好ましい。
　このように、基板がドーパントを含む場合、裏主面に形成されたシリコン酸化膜をあまり内側まで除去しないことにより、成長中のエピタキシャル層のオートドープを抑制できる。
　シリコン酸化膜４の除去は、例えば残留させるシリコン酸化膜上にマスクをしてＨＦに浸漬したり、裏面にシリコン酸化膜を形成した複数枚の基板をその表裏面の主面同士を重ね合わせて、例えば１００枚単位のバッチ式でエッジ部をＨＦ水溶液に浸漬することで行うことができる。しかし、製造されたシリコンエピタキシャルウェーハをさらに傷のないものとする場合は、シリコン酸化膜を除去する工程Ｂは、鏡面研磨により行うことが好ましい。
　シリコン基板Ｗのエッジ部３に形成されたシリコン酸化膜４を鏡面研磨により除去することで、確実に酸化膜を除去して、エピタキシャル成長工程でポリシリコンの成長のないシリコンエピタキシャルウェーハを製造することができる。しかもエッジ部が平滑化するので、エピタキシャル工程において、エッジ部にノジュールと呼ばれるポリシリコンの異常成長を防止することができる。
　続いて工程Ｃにおいて、工程Ｂで形成したシリコン酸化膜４を介してサセプタ１６上にシリコン基板Ｗを載置する。
　このときサセプタ１６は、図３（Ｃ）のようにサセプタのザグリの中央に円柱状の凸部が形成されているものを使用することができる。また、本発明で使用するサセプタは、例えばリング状の凸部が中央に形成されているものであってもよい。
　しかし本発明で使用するサセプタ１６は、基板Ｗをシリコン酸化膜４を介して支持するものでなければならない。そのため、ザグリである凹部の内側にさらに凹部が形成されており、ザグリの段差で、エッジ部、又は、基板Ｗの裏主面の外周から内側に向かって１ｍｍまでの範囲で支持するサセプタは使用できない。
　従って、ザグリの中央に円柱状やリング状の凸部が形成されているサセプタにおいても、その凸部の円柱若しくはリングの直径は、残留させたシリコン酸化膜より約１ｍｍから２ｍｍ程度小さいサセプタを使用することが好ましい。
　シリコン基板Ｗのサセプタの載置位置は、図３にも示したように、ザグリの中央に基板Ｗが支持されるように載置する。
　次に工程Ｄにおいて、サセプタ１６でシリコン酸化膜４を介してシリコン基板Ｗを保持したまま、シリコン基板Ｗの表面２にエピタキシャル層５を成長させる。
　エピタキシャル層５は、例えば、図４で紹介したような枚葉式のエピタキシャル成長装置の反応室に上述のようなサセプタを配置して、裏面に酸化膜を形成したシリコン基板を保持してキャリアガス（水素）のみを供給し、基板Ｗを回転させながら、原料ガスの反応温度である１１３０℃にまで昇温させて、次に、エピタキシャル層の成長温度を約１１３０℃とし、反応ガスとしてのトリクロロシランと水素を一定の流量でガス導入口から供給することにより成長させることができる。反応時間及び、原料ガスの流量は、形成するエピタキシャル層の厚さに応じて適宜変更する。
　この工程Ｄの後、シリコン酸化膜４を裏面から全部除去する工程Ｅを行い、シリコンエピタキシャルウェーハ１０を製造する。基板Ｗの裏面にシリコン酸化膜４を残す必要がある場合は、この工程Ｅは省略してもよい。
　このように、基板Ｗの裏主面にシリコン酸化膜を有する基板を、該シリコン酸化膜を介してサセプタに載置してエピタキシャル層を形成することにより、シリコン基板の裏面にサセプタとの接触傷が発生することなくエピタキシャル層を成長させることができ、且つ、その後の工程においても、基板からの発塵を抑えることができる。そのため、ウェーハ製造やさらにデバイス製造の歩留まり及び品質を向上することができる。
　さらに、エッジ部にシリコン酸化膜が残留していないので、エピタキシャル層成長時の無用なポリシリコンの成長を抑制することができる。
　上記本発明の方法で製造されたシリコンエピタキシャルウェーハは、シリコン基板Ｗ上にエピタキシャル層５を成長させたシリコンエピタキシャルウェーハ１０であって、シリコン基板Ｗの少なくともエッジ部３及び裏主面の外周１ａから１ｍｍ内側１ｂまでの領域は、サセプタによる接触傷がないものである。
　このようなサセプタとの接触傷がないシリコンエピタキシャルウェーハは、その後の工程においても、基板からの発塵を抑えることができる。そのため、ウェーハ製造やさらにデバイス製造の歩留まり及び品質を向上することができる。
　特にシリコンエピタキシャルウェーハ１０のシリコン基板の裏面が全面にわたってサセプタによる接触傷がないものが好ましく、このようなシリコンエピタキシャルウェーハは、確実に基板のサセプタによる接触傷からの発塵を抑制することができる。
　さらに、上記シリコンエピタキシャルウェーハは、シリコン基板Ｗのエッジ部が鏡面であるものが好ましく、これにより確実にポリシリコンの成長を防止できるとともに、ノジュールやクラウンの成長も防止され、さらに基板のエッジ部からの発塵を防止することができる。
　
　以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１、２）
　図３に示すフローでシリコンエピタキシャルウェーハの製造を行った。
　まず、基板Ｗとして直径３００ｍｍ、ｐ型、ボロンドープ（６×１０１８ａｔｏｍｓ／ｃｍ３）のｐ＋シリコン単結晶で０．５ｍｍ幅のエッジ部３を有するシリコン単結晶基板を準備した。このとき、基板Ｗの裏主面１は直径２９９ｍｍである。
　次に、シリコン基板Ｗの裏面全面に常圧下のＣＶＤ法により厚さ３５００Å（３５０ｎｍ）のＣＶＤシリコン酸化膜を形成した。
　続いて、鏡面研磨により、基板のエッジ部及び裏主面の外周から１ｍｍ内側までの領域に形成されたＣＶＤ酸化膜を除去した。従って、基板の裏主面に形成されたＣＶＤ酸化膜４の直径は約２９７ｍｍとなった。
　次に、シリコン基板Ｗをシリコン酸化膜４を介してサセプタ１６上に載置した。
　このとき実施例１でのサセプタは、ザグリの直径が３０２ｍｍで該ザグリの中央に直径が２８０ｍｍで高さが０．０９ｍｍの円柱状の凸部を有するものを使用した（図３（Ｃ）参照）。また、実施例２でのサセプタは、ザグリの直径が３０２ｍｍで該ザグリの中央に外径が２９６ｍｍ、内径が２７９ｍｍで高さが０．０９ｍｍのリング状の凸部を有するものを使用した（不図示）。
　続いて、枚葉式のエピタキシャル成長装置の反応室にキャリアガス（水素）のみを供給し、基板Ｗを回転させながら、原料ガスの反応温度である１１３０℃にまで昇温させて、エピタキシャル層の成長温度を約１１３０℃とし、反応ガスとしてトリクロロシラン（ＳｉＨＣｌ３）１０ＳＬＭ、水素（Ｈ２）５０ＳＬＭ、の流量でガス導入口から供給した。そして、基板Ｗ上に約５μｍの厚さのエピタキシャル層を形成した。
　次に、基板Ｗの裏面に形成したＣＶＤ酸化膜４をＨＦで除去した。
　これにより、基板Ｗの裏面全面にサセプタによる接触傷がないシリコンエピタキシャルウェーハが製造できた。
　
（比較例１）
　まず、実施例で準備した基板Ｗと同様の仕様の基板Ｗを準備した（裏面ＣＶＤ酸化膜なし）。次に、サセプタのザグリ内に傾斜（約１°の角度）を持つ段差部分に基板Ｗを載置し、基板の裏主面外周から約１ｍｍ以内の範囲で基板を支持するようにした。
　続いて、枚葉式のエピタキシャル成長装置の反応室にキャリアガス（水素）のみを供給し、基板Ｗを回転させながら、原料ガスの反応温度である１１３０℃にまで昇温させて、エピタキシャル層の成長温度を約１１３０℃とし、反応ガスとしてトリクロロシラン（ＳｉＨＣｌ３）１０ＳＬＭ、水素（Ｈ２）５０ＳＬＭ、の流量でガス導入口から供給した。そして、基板Ｗ上に約５μｍの厚さのエピタキシャル層を形成した。
　これにより製造された比較例１のシリコンエピタキシャルウェーハにおいて、基板の裏面をハロゲン灯を使用して観察したところ、サセプタとの接触位置で多数の傷が発見された。
　
（比較例２）
　まず、比較例１で準備した基板Ｗと同様の仕様の基板Ｗを準備した。次に、ザグリの直径が３０２ｍｍで該ザグリの中央に外径が２８０ｍｍ、内径が２７９ｍｍで高さが０．０９ｍｍのリング状の凸部を有するサセプタに基板Ｗを載置した。
　続いて、枚葉式のエピタキシャル成長装置の反応室にキャリアガス（水素）のみを供給し、基板Ｗを回転させながら、原料ガスの反応温度である１１３０℃にまで昇温させて、エピタキシャル層の成長温度を約１１３０℃とし、反応ガスとしてトリクロロシラン（ＳｉＨＣｌ３）１０ＳＬＭ、水素（Ｈ２）５０ＳＬＭ、の流量でガス導入口から供給した。そして、基板Ｗ上に約５μｍの厚さのエピタキシャル層を形成した。
　その結果、製造されたシリコンエピタキシャルウェーハにおいて、基板の裏主面にサセプタとの接触傷が観察された。さらに、接触部分にエピタキシャル層が成長し、基板の裏主面から高さが約５７ｎｍのシリコンの出っ張りが生じた部分も多く観察された。
　
（比較例３）
　まず、比較例１で準備した基板Ｗと同様の仕様の基板Ｗを準備した。
　次に、シリコン基板の裏面全面に常圧下のＣＶＤ法により厚さ３５００Å（３５０ｎｍ）のＣＶＤシリコン酸化膜を形成した。
　次に、シリコン基板をシリコン酸化膜を介してサセプタ上に載置した。
　このときサセプタは、ザグリの直径が３０２ｍｍで該ザグリの中央に直径が２９６ｍｍで高さが０．０９ｍｍの円柱状の凸部を有するものを使用した。
　続いて、枚葉式のエピタキシャル成長装置の反応室にキャリアガス（水素）のみを供給し、基板Ｗを回転させながら、原料ガスの反応温度である１１３０℃にまで昇温させて、エピタキシャル層の成長温度を約１１３０℃とし、反応ガスとしてトリクロロシラン（ＳｉＨＣｌ３）１０ＳＬＭ、水素（Ｈ２）５０ＳＬＭ、の流量でガス導入口から供給した。そして、基板Ｗ上に約５μｍの厚さのエピタキシャル層を形成した。
　次に、基板Ｗの裏面に形成したＣＶＤ酸化膜をＨＦで除去した。
　これにより、シリコンエピタキシャルウェーハを製造したが、エッジ部にＣＶＤ酸化膜が残留していたため、エピタキシャル層成長中にポリシリコンが大量に発生し、製品として出荷できるものを得ることができなかった。
　上記実施例１、２及び比較例１～３で製造されたシリコンエピタキシャルウェーハについて、その裏面の傷の観測結果を下記表１に示す。
Figure JPOXMLDOC01-appb-T000001
　この表１の結果から、本発明のシリコンエピタキシャルウェーハの製造方法であれば、シリコン基板の裏面にサセプタとの接触傷が発生することなくエピタキシャル層を成長させることができる。従って、その後の工程においても、基板からの発塵を抑えることができ、ウェーハ製造やさらにデバイス製造の歩留まり及びウェーハ製品の品質を向上することができる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (7)

  1. 　シリコン基板をサセプタに載置してエピタキシャル層を成長させることによりシリコンエピタキシャルウェーハを製造する方法において、少なくとも、
    　前記シリコン基板の裏面全面にシリコン酸化膜を形成する工程と、
    　前記シリコン基板の少なくともエッジ部に形成されたシリコン酸化膜を除去する工程と、
    　前記シリコン酸化膜を介して前記サセプタ上に前記シリコン基板を載置する工程とを含み、
    　該サセプタで前記シリコン酸化膜を介して前記シリコン基板を保持したまま、前記シリコン基板上にエピタキシャル層を成長させることを特徴とするシリコンエピタキシャルウェーハの製造方法。
    　
  2. 　前記シリコン基板がドーパントを含有する場合、前記シリコン酸化膜の除去工程において、前記シリコン酸化膜の除去領域を多くても裏主面の外周から内側に向かって１ｍｍまでとすることを特徴とする請求項１に記載のシリコンエピタキシャルウェーハの製造方法。
    　
  3. 　前記シリコン酸化膜を除去する工程は、鏡面研磨により行うことを特徴とする請求項１又は請求項２に記載のシリコンエピタキシャルウェーハの製造方法。
    　
  4. 　前記シリコン酸化膜を形成する工程は、ＣＶＤ法により行うことを特徴とする請求項１乃至請求項３のいずれか１項に記載のシリコンエピタキシャルウェーハの製造方法。
    　
  5. 　シリコン基板上にエピタキシャル層を成長させたシリコンエピタキシャルウェーハであって、前記シリコン基板の少なくともエッジ部及び裏主面の外周から１ｍｍ内側までの領域は、サセプタによる接触傷がないものであることを特徴とするシリコンエピタキシャルウェーハ。
    　
  6. 　前記シリコン基板の裏面は、全面にわたってサセプタによる接触傷がないものであることを特徴とする請求項５に記載のシリコンエピタキシャルウェーハ。
    　
  7. 　前記シリコン基板のエッジ部は、鏡面であることを特徴とする請求項５又は請求項６に記載のシリコンエピタキシャルウェーハ。
PCT/JP2009/000889 2008-03-17 2009-02-27 シリコンエピタキシャルウェーハ及びその製造方法 WO2009116233A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/866,946 US8216920B2 (en) 2008-03-17 2009-02-27 Silicon epitaxial wafer and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-068069 2008-03-17
JP2008068069A JP5347288B2 (ja) 2008-03-17 2008-03-17 シリコンエピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2009116233A1 true WO2009116233A1 (ja) 2009-09-24

Family

ID=41090648

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/000889 WO2009116233A1 (ja) 2008-03-17 2009-02-27 シリコンエピタキシャルウェーハ及びその製造方法

Country Status (5)

Country Link
US (1) US8216920B2 (ja)
JP (1) JP5347288B2 (ja)
KR (1) KR101559977B1 (ja)
TW (1) TWI435377B (ja)
WO (1) WO2009116233A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5571409B2 (ja) * 2010-02-22 2014-08-13 株式会社荏原製作所 半導体装置の製造方法
WO2011125305A1 (ja) * 2010-04-08 2011-10-13 信越半導体株式会社 シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法
RU2013145617A (ru) * 2011-03-29 2015-05-10 Наткор Текнолоджи, Инк. Способ регулирования толщины пленки оксида кремния
DE112012005302T5 (de) * 2012-01-19 2014-09-11 Shin-Etsu Handotai Co., Ltd. Verfahren zur Fertigung eines Epitaxialwafers
JP5845143B2 (ja) * 2012-06-29 2016-01-20 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、および、エピタキシャルシリコンウェーハ
DE102015223807A1 (de) 2015-12-01 2017-06-01 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht in einer Abscheidekammer, Vorrichtung zur Herstellung einer Halbleiterscheibe mit epitaktischer Schicht und Halbleiterscheibe mit epitaktischer Schicht
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005490A (ja) * 2003-06-12 2005-01-06 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
JP2005235906A (ja) * 2004-02-18 2005-09-02 Shin Etsu Handotai Co Ltd ウェーハ保持具及び気相成長装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5950095A (ja) 1982-09-10 1984-03-22 ジェミニ　リサーチ，　インコーポレイテッド 化学反応器
US5242501A (en) * 1982-09-10 1993-09-07 Lam Research Corporation Susceptor in chemical vapor deposition reactors
JPH05238882A (ja) 1992-02-28 1993-09-17 Toshiba Mach Co Ltd 気相成長用サセプタ
JPH0758039A (ja) 1993-08-20 1995-03-03 Toshiba Ceramics Co Ltd サセプタ
JP3693470B2 (ja) * 1997-08-08 2005-09-07 東芝セラミックス株式会社 保護膜付きシリコンウェーハの製造方法およびその製造装置
JP2000237955A (ja) * 1999-02-18 2000-09-05 Speedfam-Ipec Co Ltd 端面研磨装置におけるウエハ吸着部への液体の供給および真空引き機構
JP4137407B2 (ja) * 2001-05-21 2008-08-20 日本オプネクスト株式会社 光半導体装置の製造方法
JP2003100855A (ja) * 2001-09-27 2003-04-04 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ処理装置、シリコン単結晶ウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2003142405A (ja) * 2001-10-31 2003-05-16 Mitsubishi Electric Corp 半導体基板の製造方法
JP4019998B2 (ja) * 2003-04-14 2007-12-12 信越半導体株式会社 サセプタ及び気相成長装置
EP1643544A4 (en) * 2003-06-26 2009-07-01 Shinetsu Handotai Kk METHOD FOR MANUFACTURING EPITAXIAL SILICON WAFER AND EPITAXIAL SILICON WAFER
US8852349B2 (en) * 2006-09-15 2014-10-07 Applied Materials, Inc. Wafer processing hardware for epitaxial deposition with reduced auto-doping and backside defects
JP5260023B2 (ja) * 2007-10-19 2013-08-14 三菱重工業株式会社 プラズマ成膜装置
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Ｓｕｍｃｏ エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005490A (ja) * 2003-06-12 2005-01-06 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法
JP2005235906A (ja) * 2004-02-18 2005-09-02 Shin Etsu Handotai Co Ltd ウェーハ保持具及び気相成長装置

Also Published As

Publication number Publication date
JP2009224594A (ja) 2009-10-01
KR101559977B1 (ko) 2015-10-13
US20100327415A1 (en) 2010-12-30
US8216920B2 (en) 2012-07-10
TWI435377B (zh) 2014-04-21
KR20100123722A (ko) 2010-11-24
TW201005803A (en) 2010-02-01
JP5347288B2 (ja) 2013-11-20

Similar Documents

Publication Publication Date Title
JP4798163B2 (ja) エピタキシャル成長用サセプタ
JP4589283B2 (ja) エピタキシャルシリコンウェハの製造方法
US8021968B2 (en) Susceptor and method for manufacturing silicon epitaxial wafer
JP5347288B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR101144825B1 (ko) 실리콘 에피택셜 웨이퍼의 제조 방법 및 실리콘 에피택셜 웨이퍼
JP5472308B2 (ja) エピタキシャルウェーハの製造方法および製造装置
JP4661982B2 (ja) エピタキシャル成長用サセプタ
US7479187B2 (en) Method for manufacturing silicon epitaxial wafer
JP5299359B2 (ja) エピタキシャル成長装置
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5040333B2 (ja) 気相成長用サセプタ及び気相成長装置並びに気相成長方法
JP2013123004A (ja) シリコンエピタキシャルウェーハの製造方法
CN112201568A (zh) 一种用于硅片的外延生长的方法和设备
JP2013191889A (ja) シリコンエピタキシャルウェーハ
JP2005197380A (ja) ウェーハ支持装置
JP5459257B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2011014771A (ja) エピタキシャル成長方法
JP2008294217A (ja) 気相成長装置及び気相成長方法
JP2002231634A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP5206613B2 (ja) エピタキシャルウェーハ用サセプタ、およびその製造方法、並びにそれを用いたエピタキシャル成長装置
JP2010021441A (ja) エピタキシャル基板ウェーハ
JP2004335528A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
CN115747962A (zh) 晶圆的外延生长方法及设备
JP2010027880A (ja) エピタキシャルウェーハの製造方法。

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09723194

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12866946

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20107020637

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09723194

Country of ref document: EP

Kind code of ref document: A1