JP2004335528A - シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2004335528A
JP2004335528A JP2003125269A JP2003125269A JP2004335528A JP 2004335528 A JP2004335528 A JP 2004335528A JP 2003125269 A JP2003125269 A JP 2003125269A JP 2003125269 A JP2003125269 A JP 2003125269A JP 2004335528 A JP2004335528 A JP 2004335528A
Authority
JP
Japan
Prior art keywords
silicon
single crystal
crystal substrate
oxide film
silicon single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003125269A
Other languages
English (en)
Inventor
Hidehiko Nakano
秀彦 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2003125269A priority Critical patent/JP2004335528A/ja
Publication of JP2004335528A publication Critical patent/JP2004335528A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】シリコン単結晶基板の裏面からのFe等の重金属汚染を防止する。
【解決手段】シリコンエピタキシャルウェーハWは、抵抗率が0.02Ω・cmよりも高いp型又はn型の低ドープのシリコン単結晶基板1の主表面11にシリコンエピタキシャル層2が形成されたものである。このシリコンエピタキシャルウェーハWにおいては、シリコンエピタキシャル層2の抵抗率がシリコン単結晶基板1の抵抗率の100倍以下となっている。また、シリコン単結晶基板1の裏面12には、CVD法によるシリコン酸化膜3が形成されている。
【選択図】図1

Description

【0001】
【発明の属する技術分野】
本発明は、シリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法に関する。
【0002】
【従来の技術】
従来、シリコンエピタキシャルウェーハの製造方法として、サセプタ上に載置されたシリコン単結晶基板を加熱するとともにシリコン単結晶基板の主表面上に原料ガスを供給し、これによってシリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させる方法が知られている。
【0003】
この方法を用い、抵抗率が0.02Ω・cm以下であるp型又はn型のシリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させる場合には、シリコン単結晶基板内のドーパント濃度が高いため、ドーパントが気相中に一旦放出されてシリコンエピタキシャル層にドーピングされる、いわゆるオートドープが発生し易い。そのため、この場合には、シリコン単結晶基板の裏面にシリコン酸化膜を形成することによりオートドープを防止した状態で気相成長を行う(例えば特許文献1参照)。
一方、0.02Ω・cmよりも抵抗率の高いp型又はn型のシリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させる場合には、シリコン単結晶基板内のドーパント濃度が低いため、オートドープが発生し難い。そのため、この場合には、シリコン酸化膜を裏面に形成せずに気相成長を行う。
【0004】
【特許文献1】
特開平2−197128号公報
【0005】
【発明が解決しようとする課題】
しかしながら、裏面にシリコン酸化膜を形成しないまま剥き出しとなっているシリコン単結晶基板をサセプタ上に載置して気相成長を行う際、サセプタ上に付着したFe等の重金属がシリコン単結晶基板の裏面から内部に拡散してシリコン単結晶基板を汚染する場合がある。このような場合、抵抗率が0.02Ω・cm以下であるp型又はn型の高ドープのシリコン単結晶基板であれば、Fe等の重金属は、高濃度に添加されたドーパントによってある程度ゲッタリングされる。一方、0.02Ω・cmよりも抵抗率の高いp型又はn型の低ドープのシリコン単結晶基板の場合、高ドープのものよりも重金属がゲッタリングされ難く、シリコンエピタキシャルウェーハの裏面側に付着したFe等の重金属が、半導体の製造における次工程に持ち込まれてしまう。このため、重金属汚染は、低ドープのシリコン単結晶基板の場合に特に問題となる。なお、ゲッタリングとは、重金属元素の挙動特性を利用してこれら重金属元素をシリコン単結晶基板中の所定の箇所に集め、その結果、他の箇所における重金属元素の濃度を下げる方法である。
【0006】
本発明は、シリコン単結晶基板の裏面からのFe等の重金属汚染を防止することができるシリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明のシリコンエピタキシャルウェーハは、抵抗率が0.02Ω・cmよりも高いシリコン単結晶基板と、
シリコン単結晶基板の裏面に形成されたシリコン酸化膜と、
シリコン単結晶基板の主表面上に形成され、抵抗率がシリコン単結晶基板の100倍以下であるシリコンエピタキシャル層とを有することを特徴とする。
【0008】
ここで、抵抗率が0.02Ω・cmよりも高いシリコン単結晶基板とは、いわゆるp型又はn型の低ドープのシリコン単結晶基板である。また、シリコン単結晶基板の抵抗率の上限は特にないが、シリコンエピタキシャル層を気相成長させるためのシリコン単結晶基板の抵抗率は、通常100Ω・cm以下である。
また、シリコン酸化膜中では、シリコン単結晶基板中と比較してFe等の重金属の拡散速度が低い。
本発明によれば、シリコン単結晶基板が低ドープのものであっても、その裏面にシリコン酸化膜が形成されているので、従来と異なり、シリコンエピタキシャルウェーハの裏面側に付着するFe等の重金属を、半導体の製造における次工程に持ち込むことを防止することができる。
また、シリコン単結晶基板の裏面にシリコン酸化膜が形成された状態でシリコン単結晶基板の主表面上にシリコンエピタキシャル層が形成されているので、このシリコンエピタキシャル層を形成する工程において、サセプタ上などに付着したFe等の重金属をシリコン酸化膜の表面又は内部に留めることができる。つまり、Fe等の重金属がシリコン単結晶基板の裏面から内部に拡散するのを防止することができる。シリコン酸化膜はシリコン単結晶基板の裏面から除去することができるため、シリコン酸化膜の表面又は内部に存在する重金属をシリコン酸化膜とともに除去することができる。
【0009】
また、本発明のシリコンエピタキシャルウェーハの製造方法は、シリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させてシリコンエピタキシャルウェーハを製造する方法において、
抵抗率が0.02Ω・cmよりも高いシリコン単結晶基板の裏面にシリコン酸化膜を形成する酸化膜形成工程と、
前記シリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させる気相成長工程と、
前記シリコン単結晶基板の裏面から前記シリコン酸化膜をフッ酸により除去する酸化膜除去工程とをこの順に行うことを特徴とする。
【0010】
本発明によれば、シリコン単結晶基板が低ドープのものであっても、その裏面にシリコン酸化膜を形成することによって、従来と異なり、気相成長工程において、サセプタ上などに付着したFe等の重金属をシリコン酸化膜の表面又は内部に留めることができる。つまり、Fe等の重金属がシリコン単結晶基板の裏面から内部に拡散するのを防止することができる。また、酸化膜除去工程においてシリコン単結晶基板の裏面からフッ酸を用いてシリコン酸化膜を除去することにより、シリコン酸化膜の表面又は内部に存在する重金属をシリコン酸化膜とともに除去することができる。
【0011】
酸化膜除去工程は、気相成長工程の直後の洗浄において行うことが好ましい。気相成長工程の直後の洗浄とは、半導体の製造において気相成長工程の後に複数回行われる洗浄のうち、最初に行われるものである。この場合には、シリコンエピタキシャルウェーハの裏面側に付着したFe等の重金属を、半導体の製造における次工程に持ち込むことを防止することができる。
【0012】
シリコン酸化膜は、CVD法により形成することが好ましい。CVD法は、熱酸化法よりも低温でシリコン酸化膜を形成することができる。従って、その分、シリコン単結晶基板にかかる熱的ストレスを低減することができる。
【0013】
また、シリコンエピタキシャル層の抵抗率がシリコン単結晶基板の抵抗率の100倍以下である場合には、気相成長の際にオートドープの影響が実質的になく、オートドープ防止用のシリコン酸化膜をシリコン単結晶基板の裏面に形成する必要がない。本発明のシリコン酸化膜は、オートドープ防止用ではなく、シリコン単結晶基板の裏面から内部にFe等の重金属が拡散することを防止する、重金属汚染防止用である。
なお、シリコンエピタキシャル層の抵抗率の下限は特にないが、通常0.01Ω・cm以上である。
【0014】
【発明の実施の形態】
以下、本発明に係るシリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法の実施の形態について、図面を参照して説明する。
図1は、本発明のシリコンエピタキシャルウェーハWの縦断面図である。この図に示すように、シリコンエピタキシャルウェーハWは、抵抗率が0.02Ω・cmよりも高いp型又はn型の低ドープのシリコン単結晶基板1の主表面11にシリコンエピタキシャル層2が形成されたものである。このシリコンエピタキシャルウェーハWにおいては、シリコンエピタキシャル層2の抵抗率がシリコン単結晶基板1の抵抗率の100倍以下となっている。また、シリコン単結晶基板1の裏面12には、CVD法によるシリコン酸化膜3が形成されている。
【0015】
このようなシリコンエピタキシャルウェーハWは、裏面12からシリコン酸化膜3を除去することによって、シリコン単結晶基板1とシリコンエピタキシャル層2とを有するシリコンエピタキシャルウェーハW’(図2(e)参照)を形成可能となっている。
【0016】
以下、本発明のシリコンエピタキシャルウェーハW’の製造方法について説明する。
シリコンエピタキシャルウェーハW’を製造するには、まず、例えばFZ法あるいはCZ法等により製造されたシリコン単結晶インゴットに対して、面取り工程、スライス工程、ラッピング工程及びエッチング工程を順に行い、図2(a)に示すようなシリコン単結晶基板1を生成する。
【0017】
次に、常圧CVD法などによりシリコン単結晶基板1の裏面12にシリコン酸化膜3を形成し、図2(b)に示すような基板K1を生成する(酸化膜形成工程)。なお、この酸化膜形成工程においては、シリコン酸化膜3はシリコン単結晶基板1の側面にも形成される。
【0018】
ここで、酸化膜形成工程について、より具体的に説明する。酸化膜形成工程には、例えば図3に示すような連続処理型の常圧CVD装置5が用いられる。常圧CVD装置5は、シリコン単結晶基板1を搬送するベルトコンベア52と、搬送されるシリコン単結晶基板1を加熱する加熱装置51と、搬送されるシリコン単結晶基板1に上方から原料ガスを吹き付ける原料ガス供給装置53とを有するものである。
【0019】
このような常圧CVD装置5を用いた酸化膜形成工程においては、まず、ベルトコンベア52の上面に裏面12側を上にしてシリコン単結晶基板1を配置し、加熱装置51によって350〜450℃に加熱しつつ図中左側から右側に搬送する。そして、この搬送の間にシリコン単結晶基板1の裏面12に原料ガス供給装置53から原料ガスをキャリアガスとともに吹き付けることにより、シリコン単結晶基板1の裏面12にシリコン酸化膜3を200nmより大きく、1000nm以下の厚さで形成する。ここで、シリコン酸化膜3の厚さを200nmより大きくしたのは、200nm以下の場合には重金属汚染を十分に防止することができないためである。また、シリコン酸化膜3の厚さを1000nm以下としたのは、1000nmより大きい場合には、該シリコン酸化膜3にひび割れが発生しやすくなり、そのひび割れを通してシリコン単結晶基板1内に重金属が拡散してしまうためである。また、原料ガスとしてはモノシラン(SiH)ガスと酸素ガスとの混合ガスが好ましく、キャリアガスとしては窒素ガス等の不活性ガスが好ましい。
【0020】
次に、シリコン単結晶基板1の側面に形成されたシリコン酸化膜3を希フッ酸により除去するとともに、シリコン単結晶基板1の主表面11を鏡面研磨し、図2(c)に示すような基板K2を生成する(鏡面研磨工程)。続いて、基板K2の主表面11上にシリコンエピタキシャル層2を形成し、図2(d)に示すようなシリコンエピタキシャルウェーハWを生成する(気相成長工程)。
ここで、気相成長工程について、より具体的に説明する。気相成長工程には、例えば図4に示すような枚葉型の気相成長装置6が用いられる。この気相成長装置6は、内部に基板K2が配置される反応炉61を備えている。反応炉61の頂壁61a及び底壁61bは透光性の石英で形成されており、反応炉61の側壁61eにはガス供給口61cとガス排出口61dとが形成されている。ガス供給口61cには反応ガスを供給するガス供給装置(図示せず)が接続されている。反応炉61の上下には、頂壁61a,底壁61bを通して反応炉61の内部に向かって輻射を行う加熱装置65a,65bが配設されている。反応炉61の内部には、座ぐり部62cを有する略円盤状のサセプタ62が、支持部材63に支持された状態で配置されている。サセプタ62の座ぐり部62c内に載置された基板K2は、加熱装置65aによって上方から加熱されるとともに、加熱装置65bによってサセプタ62を介して下方から加熱されるようになっている。支持部材63には回転駆動装置(図示せず)が接続されており、この回転駆動装置の駆動によってサセプタ62が回転するようになっている。
【0021】
このような気相成長装置6を用いた気相成長工程においては、まず、反応炉61内に配置された円盤状のサセプタ62の座ぐり部62c内に、基板K2を載置する。次に、載置された基板K2を上下から加熱装置65a,65bにより1100〜1200℃に加熱するとともに、支持部材63を介して前記回転駆動装置によりサセプタ62と基板K2とを回転させる。そしてこの状態で、図中に矢印で示すように、反応炉61内に所定の組成及び流量で反応ガスをキャリアガスとともに供給し、これによって気相成長を行う。ここで、反応ガスとしてはトリクロロシラン(SiHCl)ガスが好ましく、キャリアガスとしては水素ガスが好ましい。以上の気相成長工程において、シリコン単結晶基板1の裏面にはシリコン酸化膜3が形成されているので、サセプタ62上に付着していたFe等の重金属は、従来と異なりシリコン単結晶基板1中に拡散せず、シリコン単結晶基板1の裏面12に形成されているシリコン酸化膜3の表面又は内部に留まることとなる。
【0022】
そして、気相成長工程の直後の洗浄において希フッ酸を用いることにより、シリコンエピタキシャルウェーハWの裏面12からシリコン酸化膜3を除去する(酸化膜除去工程)。これにより、シリコン酸化膜3の表面又は内部に存在する重金属はシリコン酸化膜3とともに除去され、重金属に汚染されていないシリコンエピタキシャルウェーハW’が製造されることとなる。
【0023】
以上のようなシリコンエピタキシャルウェーハW’の製造方法によれば、シリコン単結晶基板1の裏面12にシリコン酸化膜3を形成することによって、気相成長工程においてサセプタ62上のFe等の重金属をシリコン酸化膜3の表面又は内部に留めることができる。つまり、Fe等の重金属がシリコン単結晶基板1の裏面12から内部に拡散するのを防止することができる。また、酸化膜除去工程においてシリコン単結晶基板1の裏面12から希フッ酸を用いてシリコン酸化膜3を除去することにより、シリコン酸化膜3の表面又は内部に存在する重金属をシリコン酸化膜3とともに除去することができる。従って、シリコンエピタキシャルウェーハWの裏面側に付着したFe等の重金属を、半導体の製造における次工程に持ち込むことを防止することができる。
【0024】
なお、上記実施の形態においては、シリコン酸化膜3の形成に連続処理型のCVD装置5を用いることとして説明したが、横型や縦型、拡散炉型などのCVD装置を用いることとしても良い。
また、気相成長装置として枚葉型の気相成長装置6を用いることとして説明したが、バレル型やパンケーキ型などの気相成長装置を用いることとしても良い。
【0025】
【発明の効果】
本発明のシリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法によれば、低ドープのシリコン単結晶基板の裏面にシリコン酸化膜を形成することによって、ゲッタリング能力の低いシリコン単結晶基板の裏面からFe等の重金属が内部に拡散するのを防止することができる。また、気相成長工程の直後の洗浄においてシリコン単結晶基板の裏面からシリコン酸化膜を除去することにより、シリコン酸化膜の表面又は内部に存在するFe等の重金属をシリコン酸化膜とともに除去する。これにより、シリコンエピタキシャルウェーハの裏面側に付着したFe等の重金属を、半導体の製造における次工程に持ち込むことを防止することができる。
【図面の簡単な説明】
【図1】本発明に係るシリコンエピタキシャルウェーハを示す縦断面図である。
【図2】本発明に係るシリコンエピタキシャルウェーハの製造方法を説明するための図である。
【図3】CVD装置の概略構成を示す縦断面図である。
【図4】気相成長装置の概略構成を示す縦断面図である。
【符号の説明】
1 シリコン単結晶基板
2 シリコンエピタキシャル層
3 シリコン酸化膜
11 シリコン単結晶基板の主表面
12 シリコン単結晶基板の裏面
W,W’ シリコンエピタキシャルウェーハ

Claims (5)

  1. 抵抗率が0.02Ω・cmよりも高いシリコン単結晶基板と、
    該シリコン単結晶基板の裏面に形成されたシリコン酸化膜と、
    前記シリコン単結晶基板の主表面上に形成され、抵抗率が前記シリコン単結晶基板の100倍以下であるシリコンエピタキシャル層とを有することを特徴とするシリコンエピタキシャルウェーハ。
  2. シリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させてシリコンエピタキシャルウェーハを製造する方法において、
    抵抗率が0.02Ω・cmよりも高いシリコン単結晶基板の裏面にシリコン酸化膜を形成する酸化膜形成工程と、
    前記シリコン単結晶基板の主表面上にシリコンエピタキシャル層を気相成長させる気相成長工程と、
    前記シリコン単結晶基板の裏面から前記シリコン酸化膜をフッ酸により除去する酸化膜除去工程とをこの順に行うことを特徴とするシリコンエピタキシャルウェーハの製造方法。
  3. 前記酸化膜除去工程を、前記気相成長工程の直後の洗浄において行うことを特徴とする請求項2記載のシリコンエピタキシャルウェーハの製造方法。
  4. 前記シリコン酸化膜をCVD法により形成することを特徴とする請求項2または3記載のシリコンエピタキシャルウェーハの製造方法。
  5. 前記シリコンエピタキシャル層の抵抗率が前記シリコン単結晶基板の抵抗率の100倍以下となるように前記気相成長工程を行うことを特徴とする請求項2〜4の何れか一項に記載のシリコンエピタキシャルウェーハの製造方法。
JP2003125269A 2003-04-30 2003-04-30 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 Pending JP2004335528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003125269A JP2004335528A (ja) 2003-04-30 2003-04-30 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003125269A JP2004335528A (ja) 2003-04-30 2003-04-30 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2004335528A true JP2004335528A (ja) 2004-11-25

Family

ID=33502586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003125269A Pending JP2004335528A (ja) 2003-04-30 2003-04-30 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2004335528A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579261B2 (en) 2005-09-22 2009-08-25 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7659207B2 (en) 2005-09-22 2010-02-09 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
US7922813B2 (en) 2005-09-22 2011-04-12 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579261B2 (en) 2005-09-22 2009-08-25 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7659207B2 (en) 2005-09-22 2010-02-09 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafer
US7922813B2 (en) 2005-09-22 2011-04-12 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
US7935614B2 (en) 2005-09-22 2011-05-03 Siltronic Ag Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers

Similar Documents

Publication Publication Date Title
US20070062438A1 (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
WO2005069356A1 (ja) 単結晶薄膜の製造方法及びその単結晶薄膜デバイス
US8287649B2 (en) Vertical boat for heat treatment and method for heat treatment of silicon wafer using the same
JP3207832B2 (ja) エピタキシャル成長した半導体ウエーハを製造するためのcvd反応器及び方法
JP2010013341A (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP3055471B2 (ja) 半導体基板の製造方法及びその製造装置
US8530801B2 (en) Method and apparatus for manufacturing semiconductor wafer
JP5347288B2 (ja) シリコンエピタキシャルウェーハの製造方法
CN112201568A (zh) 一种用于硅片的外延生长的方法和设备
JP5273150B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
JP3312553B2 (ja) シリコン単結晶およびシリコン単結晶薄膜の製造方法
JP2003273037A (ja) Cvd反応器中で半導体ウェーハの表側をエピタキシャル被覆する方法、この種の被覆された半導体ウェーハおよびcvd反応器用サセプタ
JP4215447B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2004335528A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JPH11121311A (ja) 炭化ケイ素材およびその製造方法並びに炭化ケイ素ウエハ
US20070140828A1 (en) Silicon wafer and method for production of silicon wafer
JPH09266214A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
WO2011007494A1 (ja) 半導体エピタキシャルウエーハの製造方法及び半導体エピタキシャルウエーハ
TWI788399B (zh) 磊晶晶圓之製造方法
JP2002231634A (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2001035794A (ja) 半導体装置の製造方法および製造装置
JP2007250676A (ja) 異種材料の積層基板の製造方法
JP2011044505A (ja) シリコンエピタキシャルウェーハの製造方法
JP2009135229A (ja) 気相成長装置および気相成長方法