JP4137407B2 - 光半導体装置の製造方法 - Google Patents
光半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4137407B2 JP4137407B2 JP2001150731A JP2001150731A JP4137407B2 JP 4137407 B2 JP4137407 B2 JP 4137407B2 JP 2001150731 A JP2001150731 A JP 2001150731A JP 2001150731 A JP2001150731 A JP 2001150731A JP 4137407 B2 JP4137407 B2 JP 4137407B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- susceptor
- groove
- layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は半導体結晶成長技術に係わり、例えば、半導体レーザの製造技術に適用して有効な技術に関する。
【0002】
【従来の技術】
波長多重伝送光通信システムの光源として変調器集積半導体レーザが使用されている。変調器集積半導体レーザについては、例えば、工業調査会発行「電子材料」1999年11月号、P22〜P26に記載されている。同文献には、量子井戸構造は量子井戸に電界を加えると量子閉じ込めシュタルク効果が発生すること、この量子閉じ込めシュタルク効果を利用した光変調器は導波路単位長さ当たりの消光比(ON時とOFF時の光透過量の比)が高いことが記載されている。また、素子製造において、n型InP基板上にMOCVD(Metal Organic Chemical Vapor Deposition )法により、InGaAsP多重量子井戸活性層と吸収層を形成する旨記載されている。また、変調器集積半導体レーザの伝送特性を劣化させる波長チャープを低減するためには、変調器のバンドギャップの最適化が重要である旨記載されている。
【0003】
MOCVD装置としては、例えば、GaAs系MOCVD装置が知られている。このGaAs系MOCVD装置(2号機)については、インターネット、ホームページ、http://qdot.iis.u-tokyo.ac.jp/setsubi/mo2.htmlに開示されている。
【0004】
また、MOCVD(有機金属気相成長)法で結晶成長(エピタキシャル成長:Epitaxial growth)を行う際、半導体基板(ウエハ)を平坦なサセプタ上にセットしてMOCVDを行う技術については、コロナ社発行「III-V族半導体混晶(フォトニクスシリーズ6)、P138〜P140に記載されている。
【0005】
また、特開平7-58040 号公報には、半導体ウエハの変形を少なくし、均一に加熱することができる気相成長装置用サセプタが開示されている。このサセプタは、半導体ウエハの平面部を支持する円形座ぐり部を有する気相成長装置用サセプタにおいて、前記円形座ぐり部に同心する一つの円環状凸部を有し、前記円環状凸部の内側に断面が凹状部となる内側凹状部を設け、外側に断面が凹状部となる外側凹状部を設けられている。外側凹状部の深さは内側凹状部の1.2〜2.0倍である。
【0006】
【発明が解決しようとする課題】
半導体デバイスの製造における結晶成長技術はデバイス性能を左右する重要な技術である。結晶成長を行う装置の一つとしてMOCVD装置が知られている。従来のMOCVD装置では、ウエハと呼称される面積の大きな半導体の基板の表面(主面)に結晶を成長させる場合、ウエハを平坦なサセプタ上に載置して行っている。
【0007】
本出願人においても化合物半導体層の形成にはMOCVD装置を多用している。例えば、光デバイスの製造において、従来の平坦なサセプタを用いるMOCVD法で結晶を成長させた場合、ウエハの周辺部分では組成が変わって格子定数が小さくなり波長が短波長化することが分かった。
【0008】
この組成の変化は、例えば、ファブリペローレーザダイオード(FPLD:Fabry-Perot laser diode )の場合には発振波長の変化となり、分布帰還型レーザダイオード(DFBLD:Distributed feedback laser diode)の場合にはデチューニング量不均一による動特性低下となり、電界吸収型(EA:Electro Absorpution )変調器を有するDFBレーザダイオード(EA−DFBLD)では消光比と光出力のトレードオフ関係に余裕が少なくなり歩留り低下を引き起こす。そして、これらの現象はいずれも半導体レーザ素子の製造歩留り低下を引き起こすことになる。
【0009】
そこで、本発明者等はウエハの周縁での結晶組成の変化は、MOCVDによる熱に起因する結晶成長の違いであると認識し、ウエハを載置するサセプタの構造について分析検討した結果本発明をなした。
【0010】
本発明の目的は、基板の周縁においても中央部分と同様に均質な結晶成長が行える結晶成長方法を提供することにある。
【0011】
本発明の他の目的は、基板の周縁においても中央部分と同様に均質な結晶成長が行える結晶成長装置を提供することにある。
【0012】
本発明の他の目的は、高歩留りでかつ特性が安定する半導体デバイスの製造方法を提供することにある。
【0013】
本発明の他の目的は、高歩留りでかつ特性が安定する光デバイスの製造方法を提供することにある。
【0014】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0015】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0016】
(1)半導体基板(ウエハ)の主面側に部分的に回折格子を形成するとともに、1回の活性層形成を含む1乃至複数回の半導体層形成と1乃至複数回の加工の組み合わせ処理を行い、その後所定部に電極形成を行って半導体レーザ(DFBLD)を含む光デバイス構造を複数列形成する工程と、
前記半導体基板を前記列に直交する方向に沿って所定間隔に劈開して複数の短冊体を形成する工程と、
前記短冊体の両端面にそれぞれ所定の反射膜を形成する工程と、
前記短冊体を各光デバイス構造ごとに分割する工程とを有する光デバイスの製造方法であって、
前記半導体層を形成する工程では、
前記半導体基板の周縁に沿いかつ前記周縁に対応して延在する所定の幅を有する溝が上面(主面)に形成されたサセプタを前記処理空間内に配置した後、前記半導体基板の周縁が前記サセプタに接触することなく前記溝上に位置するように前記半導体基板を前記サセプタの上面上に載置させ、かつ前記半導体基板を囲むようにドーナツ状のダミー基板を配置し、
前記処理空間の温度、真空度、処理ガス供給量を含む各種処理条件を設定し、その後前記処理空間内に所定のガスを供給して前記サセプタを回転させながら前記半導体基板の主面に多層の半導体層を形成することを特徴とする。
【0017】
前記半導体レーザの活性層を多重量子井戸(MQW:multi-quantum well)構造に形成する。前記半導体層として、アルシンやホスフィンを含むガスを用いてInGaAsP層、InGaAs層及びInP層を形成して発振波長が1.55μm帯の半導体レーザを形成する。前記半導体基板に半導体レーザを制御する制御用光デバイス構造を作り込む。制御用光デバイス構造は、例えば変調器,増幅器、減衰器等であり、この例では制御用光デバイス構造として変調器部を作り込む。前記溝の深さは0.4〜0.5mm前後程度とし、前記半導体基板の周縁の前記溝上への突出長さは零よりも大きく10mmよりも小さい。
【0018】
このような光デバイス製造において結晶層を形成する結晶成長装置は以下の構成になっている。
【0019】
結晶成長を行う処理空間と、前記処理空間内に配置され回転制御されるステージと、前記ステージ上に載置され被処理物を載置するサセプタと、前記処理空間の温度、真空度、処理ガス供給量を含む各種処理条件を設定する処理雰囲気制御装置群とを有する結晶成長装置であって、
前記基板の周縁部分の加熱温度をその内側の領域の加熱温度よりも低い温度状態に設定できる温度制御手段を有する。具体的には、前記被処理物を周縁が前記サセプタに接触することなく載置できるように前記サセプタの上面(主面)には前記被処理物の周縁に沿いかつ前記周縁に対応して延在する所定幅の溝が設けられている。前記溝の深さは0.4〜0.5mm前後程度である。前記基板の周縁の前記溝上への突出長さは零よりも大きく10mmよりも小さい。
【0020】
前記(1)の手段によれば、(a)活性層(多重量子井戸構造)形成において、半導体基板(ウエハ)の周縁に対応する溝を有するサセプタが使用されるため、ウエハの周縁はサセプタに直接接触しない。この結果、ウエハの周縁はその内側のサセプタに直接接触する部分に比較して温度が上昇せず、半導体層の組成が変化し難くなり、ウエハの略全域において均質な半導体層を形成することができる。従って、この半導体層を使用して製造した半導体レーザを含む光デバイスの製造において、ウエハの外周近傍まで光デバイスを製造することができ、取得数増大によって光デバイスのコスト低減を図ることができる。
【0021】
(b)InGaAsP系結晶では、その製造時、原料のAsH3とPH3の熱分解効率の差が成長温度付近で大きい。従って、ウエハ全体がサセプタに接触する構成では、ウエハ周辺はその内側の部分に比較して高温となり、中央に比べてPの組成が大となり、組成波長が短く格子定数が小さくなる。しかし、本発明によれば、ウエハの周縁は溝が存在するため直接サセプタに接触しないとともに、溝の深さや幅が適正化されているため、ウエハの周縁は適度に加熱され、ウエハ全域は均一な温度となる。この結果、InGaAsP系の均質な半導体層を形成することができる。
【0022】
(c)光デバイスがDFBLDの場合には、発振波長の均一化はデチューニング量均一に結び付き動特性が改善され歩留りが向上する。
【0023】
(d)光デバイスが変調器集積半導体レーザ(DFBLD)である場合には、発振波長の均一化は消光比と光出力のトレードオフ関係に余裕を生じさせ、歩留り向上を図ることができる。
【0024】
(e)上記(c)により、1.5μm帯の半導体レーザを含む光デバイスを高精度かつ高歩留りで製造することができる。
【0025】
(f)結晶成長装置においては、被処理物を載置するサセプタの表面には前記被処理物に対応して溝が設けられている。この溝は、例えば、被処理物が半導体基板(ウエハ)である場合、ウエハの周縁に沿いかつ前記周縁に対応し、かつウエハの周縁がサセプタに直接接触しないような幅に形成されている。また、この溝の深さと幅は、ウエハの周縁の温度がその内側のサセプタに直接接触する部分の温度と同じ温度となるように設定されている。従って、ウエハの全域に均質均一な半導体層を形成することができる。
【0026】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0027】
(実施形態1)
本実施形態1では、先ず最初に図1乃至図15を参照しながら半導体基板(ウエハ)の表面(主面)に半導体層を形成する結晶成長方法と結晶成長装置について説明する。その後、半導体レーザ素子(半導体レーザ)の製造方法と、その半導体レーザ素子を組み込んだ半導体レーザモジュールの製造方法について説明する。
【0028】
図2は本発明の一実施形態(実施形態1)である結晶成長方法において使用する結晶成長装置(MOCVD装置)の概略を示す模式図である。
【0029】
図2のMOCVD装置は横型であり、結晶成長を行う処理空間を形成するチャンバー1と、このチャンバー1内に配置され被処理物を載置するステージを有するステージ部2と、前記ステージ部2に対する被処理物のローダ・アンローダを行うローダ・アンローダ装置3とを有している。被処理物としては、ここでは半導体基板(ウエハ)5について説明する。
【0030】
ローダ・アンローダ装置3のアーム4の先端上にはウエハ5が保持されるようになり、このローダ・アンローダ装置3によってチャンバー1にウエハ5がローディングされ、かつチャンバー1からウエハ5がアンローディングされる。即ち、チャンバー1には予備室7が接続されている。チャンバー1と予備室7との間にはゲートバルブのオン・オフによって開閉するゲート6が設けられている。
【0031】
ウエハのローディング・アンローディングを行う際、アーム4の先端は予備室7内に入れられ、予備室7は気密状態にされる。その後、予備室7は所定の雰囲気に設定され、ついでゲートバルブ6が開かれ、アーム4が前進してステージ上にウエハ5が供給される。また、ウエハのアンローディングを行う際はアーム4の先端にウエハを保持してウエハをチャンバー1の外に運び出す。本実施形態1ではウエハは図1に示すようなサセプタ9の上面(主面)上に載置されて取り扱われる。
【0032】
サセプタ9は、図1に示すように、円形のウエハ5の周縁に対応する溝10を有している。この溝10はウエハ5の周縁が直接サセプタ9に接触しないように所定の溝幅cとなるとともに、所定の深さbとなっている。また、溝内周面からウエハ5は所定長さ突出(突出長さa)するようになっている。従って、ウエハの直径が異なるごとにサセプタも異なる。図1に二点鎖線で示すように、ウエハ5の外周にはウエハの方向性を示す直線縁からなるオリエンテーション・フラット面(OF)11が設けられている。従って、このOF11に沿って溝10が設けられている。一例を挙げるならば、溝10の深さbは0.4〜0.5mm前後程度であり、ウエハ5の溝内周面からの突出長さaは零よりも大きく10mmよりも小さい。また、溝幅cは5〜16mm程度である。
【0033】
また、ウエハ5の外側にはウエハ5を囲むようにドーナツ状のダミーウエハ8が配置される。ダミーウエハ8の内周面とウエハ5の外周面との間には、例えば、0〜2mm程度のクリアランスが発生するようになる。
【0034】
サセプタ9は、例えば、カーボンで形成されている。そして、本実施形態ではウエハ5としてInPの半導体基板がサセプタ9上に載置される。また、ダミーウエハ8もウエハ5と同じくInPである。特に限定はされないが、ウエハ5は2インチ直径で厚さ450μm、ダミーウエハ8は3インチ直径で厚さ600μmである。
【0035】
ステージ部2の図示しないステージはチャンバー1の外側に配置されるモータ12によって回転する構成になっている。従って、処理中サセプタ9は回転し、ウエハ5の主面には均一に気相化学成長が行われるようになっている。
【0036】
また、MOCVD装置は、チャンバー1内の処理空間の温度、真空度、処理ガス供給量を含む各種処理条件を設定する処理雰囲気制御装置群を有している。処理雰囲気制御装置としては、例えば、チャンバー1内の温度を制御する温度制御システム、チャンバー1内の真空度を制御する真空排気システム、チャンバー1内に所定のガスを供給するガス供給システムである。
【0037】
温度制御システムは、チャンバー1の外壁を囲むように巻かれる高周波コイル13aと、この高周波コイル13aを制御する図示しない制御部とからなる。また、チャンバー1の壁は二重壁構造となるとともに、この二重壁内の空間と連通するように設けられた供給口13b及び排出口13cが設けられている。そして、前記供給口13bから冷却水13dが供給されてチャンバー壁内を冷却する。温度が上昇した排水13eは排出口13cから排出される。
【0038】
真空排気システムは、チャンバー1に接続される排気管14aと、この排気管14aに順次接続されるフィルタ14b、真空ポンプ14c、除外装置14dとで構成されている。図示しない制御部による制御によって真空ポンプ14cが動作することによってチャンバー1内の処理空間は所定の真空度になる。
【0039】
ガス供給システムはチャンバー1に接続される管路15aを有している。この管路15aはチャンバー1との接続部分では1本となるが、供給側では複数に分岐している。1本の管路15xでは、水素(H2)ガスが供給される。この水素ガスは精製器15bを通過して精製された後3本の管路15aに分岐され、また管路15aに合流される。その分岐された3本のうち1本はトリメチルインジウム(TMI)が収容されたシリンダ15fに繋がり、TMIを供給する構成になる。他の1本ではトリエチルガリウム(TEG)が収容されたシリンダ15gに繋がり、TEGを供給する構成になっている。また、精製器15b側の3本の分岐管路15aには流量制御装置(MFC)15c〜15eが取り付けられている。
【0040】
また、他の管路15yはアルシン(AsH3)が充填されたボンベ15jに接続され、MFC15mを介して管路15aに接続されている。また、他の管路15zはホスフィン(PH3)が充填されたボンベ15kに接続され、MFC15nを介して管路15aに接続されている。
【0041】
なお、本明細書中では、基板であるウエハを支持する支持部をサセプタと呼称する。図2に示すステージ部2はその上面側に回転するステージを有し、このステージ上にサセプタが載る構造となっている。また、基板を回転させないこの種装置では、基板を載置する部分を単にサセプタとも呼称する場合がある。
【0042】
前述のMOCVD装置を用いてウエハ5の主面に半導体層を形成する場合、例えば、図3に示すように、変調器集積半導体レーザの製造における活性層を含む多層の結晶層(半導体層)を形成した場合、ウエハの全域に亘って良好な半導体層が形成できる。
【0043】
即ち、図1に示すように、サセプタ9上にInPからなる半導体基板(ウエハ)5を載置するとともに、ウエハ5の外周にダミーウエハ8を配置する。このサセプタ9をチャンバー1内のステージ部2の所定位置に載置し、モータ12を駆動させてサセプタ9を矢印で示すように回転させる。一方、温度制御システム、真空排気システム及びガス供給システムを動作させてチャンバー1内を所定の温度と所定の真空度に維持しつつ後、所定のガスを送り込み、ウエハ5の主面に半導体層を形成する。この際、サセプタ9は所定の温度となる。従って、サセプタ9に接触する半導体基板部分は伝熱によっても加熱され、また、サセプタ9の溝10上に位置する半導体基板5の外周縁部分は溝底や溝外周部分のサセプタ部分からの輻射熱でも加熱されることになる。
【0044】
図3はウエハの一部、即ち、単一の変調器集積半導体レーザが形成されるウエハ部分を示すものである。InPからなる半導体基板(ウエハ)5の主面にはあらかじめ回折格子16を部分的に形成してある。また、選択結晶成長を行うために、ウエハ5の主面には平行に延在する2本の選択成長マスク23が部分的に形成されている。この選択成長マスク23は絶縁膜で形成されている。
【0045】
このウエハ5を図2のMOCVD装置に収容し、チャンバー1内の温度、真空度を適正に保ち、水素ガスをキャリアガスとしてアルシンやホスフィンをチャンバー1内に流し、ウエハ5の主面にInGaAsP層、InGaAs層、InP層等の半導体層を順次形成する。本実施形態1のウエハ5からは最終的には発振波長が1.55μm帯の変調器集積半導体レーザが形成される。
【0046】
InPからなる半導体基板(ウエハ)5の主面には、図3の部分拡大図に示すように、n型InGaAsPガイド層24,MQW構造からなる活性層25,p型InGaAsPガイド層26,p型InPクラッド層27及びInGaAsPキャップ層28が順次設けられる。MQW層はInGaAsPバリア層とInGaAsウェル層を繰り返し重ねた構造となり、ウェル層が9層となる。また、ウェル層の厚さは約5nm、バリア層は8nmになっている。
【0047】
この時点で本発明者は半導体基板(ウエハ)5の中央部分に対して周縁部分の変化がどの程度発生するかを測定した。測定はホトルミネッセンス(PL)測定法によって行った。即ち、レーザ発振器(出力0.2W)から出射するレーザ光(Arレーザによる波長が488nmのレーザ光)をウエハ5にスポット照射(スポット直径:1〜2mm)し、そのホトルミネッセンス光を分光器スリット(4mm)を通して検出器で検出し、図4に示すようなPL波長を得る(中央部の波長を0とした)。検出器としてPbS受光素子を使用する。このPbS受光素子は1.0μm〜1.6μm前後の波長の検出ができる。
【0048】
PLスキャンは、図4に示すようにウエハ5において右側から中心に向かうスキャン方式(測定点白丸)、左側から中心に向かうスキャン方式(測定点黒丸)、上側から中心に向かうスキャン方式(測定点四角)で行い、それぞれの相対PL波長を示す。太線は後述する通常用いられサセプタによるもの(通常品)による分布状態を示す。
【0049】
ここで、相対PL波長が±5mm以内の半導体レーザ(製品)をCグレード品とし、相対PL波長が±3mm以内の製品をBグレード品とし、相対PL波長が±1mm以内の製品をAグレード品とした場合、通常品分布では、相対PL波長が±5nm以内となる領域はウエハ(ウエーハ)の中心からウエハの端から6mm程度(±3nm以内で8.5mm程度)に至る領域である。従って、ウエハの端から6mm程度に至る領域では所定の発振波長を有する半導体レーザの製造はできないことになり、歩留りが低下する。
【0050】
これに対して、本実施形態1による結晶成長方法によれば、ウエハの端まで、即ちウエハの面内全域で相対PL波長は±5mm以内のばらつきになり、ウエハ周縁に近接する部分まで均一波長の半導体レーザを製造することができ、歩留りが格段向上することになる。
【0051】
相対PL波長が±3mm以内のBグレード品は、通常品分布ではウエハの端から8.5mm程度の領域では製造できなくなり、当然にしてさらに歩留りが低くなる。この場合本実施形態1によれば、Bグレード品であっても製造できない領域はウエハの端から2.5〜3mm程度の極狭い領域であり、通常のサセプタを使用した場合に比較して大幅に歩留り及び品質を高めることができる。
【0052】
Aグレード品に対しても本実施形態1によれば従来に比較して歩留り及び品質を高めることができる。
【0053】
つぎに、本発明者による実験に用いた2種類のサセプタを用いて結晶成長を行った場合の相対PL波長分布について説明する。図5は実験による2種類のサセプタ、通常のサセプタ及び本実施形態1によるサセプタを用いた場合の説明図であり、図5(a)は本実施形態1によるサセプタを用いた例、図5(b)は第1の実験品サセプタの例、図5(c)は第2の実験品サセプタの例、図5(d)は通常のサセプタの例である。各図において、上段にはサセプタ上に載るウエハの模式的平面図を示し、下段には模式的断面図を示すものである。またウエハの直径はいずれも2インチ(〜50mm)のものを使用している。
【0054】
図5(a)は本実施形態1による溝付きサセプタによって結晶成長を行う方法である。サセプタ9の主面にはウエハ5の周縁に対応して溝10が設けられている。溝10の深さbは1.2mm、溝幅cは11mm、ドーナツ状の溝10の内周の直径dは39mm、ドーナツ状の溝10の外周の直径eは61mmである。位置ずれ防止用のドーナツ状のダミーウエハ8は3インチInPウエハで内径は51.5mmである。溝10の内周の平坦面部分がウエハ5を密着状態で支持して結晶成長が行われる。従って、本実施形態1の構造のサセプタ9は凸型構造のサセプタとも呼称し、前記dを凸型の幅とも呼称する。
【0055】
図5(b)は第1の実験品サセプタの例であり、石英からなるサセプタ9bの主面にウエハ5bを載置し、ドーナツ状のカバーウエハ8bでウエハ5bの外周縁をカバーして結晶成長を行う方法である。ドーナツ状のカバーウエハ8bの内周下部は座繰りを設け、この座繰り部分がウエハ5bの外周縁を被うようになっている。カバーウエハ8bはシリコン製であり、座繰りの底の厚さhは0.2mmである。また、カバーウエハ8bの内径jは48mmである。
【0056】
図5(c)は第2の実験品サセプタの例であり、カーボン製のサセプタ9cである。このサセプタ9cはウエハ5cの直径よりも大きな平坦な底面を有する窪み17が設けられている。この窪み17の直径sは52mm、深さtは0.35mmである。ドーナツ状のダミーウエハ8cの内径uは46mmであり、内周縁はウエハ5c上に載る。
【0057】
図5(d)は通常使用されている石英製のサセプタ9dであり、平坦な主面にウエハ5dを載置する。そして、InPウエハを分割して小片18としたものを、ウエハ5dの周縁に接触するように複数配置したものである。
【0058】
ウエハは2インチの厚さ450μmのInP板であり、ダミーウエハは外径が3インチとなる厚さ600μmのドーナツ状のInP板である。
【0059】
図4の相対PL波長分布を示すグラフは既に説明した本実施形態1(図5(a)によるものである。また、同グラフで示す太い線の分布曲線は図5(d)による通常品分布曲線である。
【0060】
図6の相対PL波長分布を示すグラフは図5(b)による第1の実験品サセプタによるものである。また、同グラフで示す太い線の分布曲線は図5(d)による通常品分布曲線である。このグラフから分かるように、±5mm以上のばらつきが発生する領域は、ウエハ端から約9mmの範囲またはウエハ端から約12mmの範囲となる。この結果、ウエハからの光デバイスの取得数が低くなる。
【0061】
図7の相対PL波長分布を示すグラフは図5(c)による第2の実験品サセプタによるものである。また、同グラフで示す太い線の分布曲線は図5(d)による通常品分布曲線である。このグラフから分かるように、±5mm以上のばらつきが発生する領域は、ウエハ端から約8mmの範囲またはウエハ端から約9mmの範囲となる。この結果、ウエハからの光デバイスの取得数が低くなる。
【0062】
このことから、本実施形態1の溝10を有するサセプタ9を使用した結晶成長が品質向上及び歩留り向上を図ることができる。
【0063】
つぎに、本発明者はMQW構造の活性層の歪み量(ウェル層とバリア層との歪み)を大きくしたもの(製品A)と、活性層の歪み量を小さくしたもの(製品B)における相対PL波長分布の変化を調べた。
【0064】
歪み量を大きくしたもの(製品A)の場合、ウェル層の厚さを8nm(ウェル層数を7層)、バリア層の厚さを10nm、バリア層組成波長は1.3μmで、MQWウェル層の歪み量はリラックス(relax)状態で+0.6%、ストレイン(strain)状態でおよそ+1.2%である。
【0065】
歪み量を小さくしたもの(製品B)の場合、ウェル層の厚さを7nm(ウェル層数を6層)、バリア層の厚さを8nmとすると、バリア層組成波長は1.16μmで、MQWウェル層の歪み量は、リラックス状態で+0.3%とストレイン状態でおよそ+0.6%である。
【0066】
ここで、ストレイン(strain)状態とは、下地の基板格子の間隔にa,b軸が合っていてc軸が伸縮している状態(主に薄膜状態)であり、リラックス(relax)状態とは、基板格子間隔から開放され、a,b,c軸が合っている状態(主に厚膜状態)である。
【0067】
図8乃至図10は、サセプタ9の溝10の深さbを、0.2mm(図8)、0.5mm(図9)、0.7mm(図10)と変えて歪み量を大きくした活性層を形成した例(製品A)における相対PL波長分布を示すグラフである。凸型の幅はいずれの場合も39mmである。溝10の深さbが、0.5mm(図9)の場合はウエハ5の周縁近傍まで相対PL波長のばらつきが小さく、光デバイスの製造に適したものであることがわかる。これに対して、溝10の深さbを、0.2mm(図8)、0.7mm(図10)とした場合は、ウエハ周辺での相対PL波長のばらつきが大きく、使用した場合歩留りが低下することが分かる。
【0068】
また、図14は相対PL波長とサセプタ9の溝10の深さとの相関を示すグラフであり、ウエハの端から3mm、5mm、10mm及び15mmウエハの中心側に寄った位置での相対PL波長を示すグラフである。これらのグラフから、例えば、相対PL波長のばらつきが±5mm以内とする場合、溝10の深さbは0.4mmよりも下側のA点から0.55mmよりも僅か上のB点の範囲とすることで、相対PL波長を±5mm以内のばらつきとすることができる。従って、製品のグレードによって溝深さを選択使用すればよいことが分かり、溝10の深さは0.4〜0.5mm前後程度が適切であることが分かる。
【0069】
図11は溝深さbを0.2mmとし、凸型の幅を30mmに小さくした例、即ち、溝10の幅cを広くした例である。この例ではウエハの端から4mm程度内側の領域では相対PL波長が±5mm以上となることが分かる。また、4mm以上内側のばらつきも大きくなる。
【0070】
図12及び図13は歪み量を小さくした活性層を形成した例(製品B)における相対PL波長分布を示すグラフである。製品Bの分布は、図10と図11から分かるように製品AのPL分布と等しい。従ってサセプタは共通で使える。
【0071】
図15は溝10内へのウエハ5の周縁の突出長さaと相対PL波長との相関を示すグラフである。突出長さa=0mmであれば、図5(d)と近い状態なので分布は良くなく、突出長さa=10mmは今までの実験の多くがこのウエハ寸法位置からPL波長動き出しているので、これより小さくさせて熱を均一に加える必要があると考える。従って0〜10mmの間でかつ図15のグラフを考慮すると深さ0.45mmでは突出長さ3〜5mmが最適である。
【0072】
このように、本実施形態1の結晶成長方法では、溝10を有するサセプタ9を使用することによって、半導体基板(ウエハ)5の周縁部分の温度をその内側の領域の温度よりも低い温度状態に設定できる。このような温度制御手段使用することによってウエハの周縁近傍まで均一なホトルミネッセンス波長を発光する活性層を形成することができ、半導体レーザの歩留り向上を図ることができる。
【0073】
なお、前記温度制御手段としては、サセプタとダミーウエハ等の位置ずれ防止構造以外に、高周波コイル加熱手段、ランプ加熱手段、レーザ加熱手段等の複数の加熱手段を組み合わせて、半導体基板(ウエハ)の周縁部分の温度をその内側の領域の温度よりも低い温度状態に設定して均質・均一な半導体層を製造するようにしてもよい。
【0074】
つぎに、図16乃至図37を参照しながら本実施形態1に係わる光デバイスの製造方法について説明する。本実施形態1では光デバイスとして半導体レーザ素子の製造方法、特に変調器を集積した分布帰還型半導体レーザ(変調器集積半導体レーザ)の製造方法と、この半導体レーザ素子を組み込んだ半導体レーザモジュールについて説明する。図16乃至図29が半導体レーザ素子の製造に係わる図であり、図30乃至図37が半導体レーザモジュールの製造に係わる図である。
【0075】
本実施形態1では、1枚のウエハから変調器を有するDFB半導体レーザ(変調器集積半導体レーザ)を複数製造する技術について説明する。この変調器集積半導体レーザは、InP基板上に多重量子井戸(MQW)構造の活性層を形成する発振波長が1550nm帯となる波長多重伝送用の光源に好適な半導体レーザである。
【0076】
半導体レーザ素子(変調器付分布帰還型半導体レーザ素子)20は、図29に示すように光導波路方向に沿って半導体レーザ部21と、変調器部22とを有する四角形構造となっている。半導体レーザ部21には発振波長を決定するために光導波路に沿って回折格子16が設けられている。この回折格子16は、変調器部22には設けられていない。
【0077】
つぎに、このような変調器付分布帰還型半導体レーザ(素子)20の製造方法について説明する。半導体レーザ素子20の製造において、説明の便宜上、単一の半導体レーザ素子(半導体レーザチップ)を製造する状態で説明する。
【0078】
半導体レーザ素子20は、図16のフローチャートに示すように、回折格子形成(S101)、選択成長マスク形成(S102)、第一多層成長層形成(S103)、第二多層成長層形成(S104)、メサ形成(S105)、埋め込み成長層形成(S106)、キャップ層除去(S107)、分離溝形成(S108)、絶縁膜形成(S109)、p電極形成(S110)、裏面エッチング(S111)、n電極形成(S112)、劈開(短冊体形成:S113)、反射膜形成(S114)、分断(チップ化:S115)の各工程を経て製造される。
【0079】
最初に、図17に示すように、半導体基板(ウエハ)5上に選択的に回折格子16を形成する(S101)。図17は単一の半導体レーザ素子を形成する部分を示すものである。以後の説明においてもこのような部分的に半導体基板(ウエハ)5を示すものとする。また、半導体レーザ素子の製造においては、各工程で薄い半導体層を形成する。従って、以降の図面では、各半導体層が薄いこともあって、図を明瞭とするために一部は図を省略することもある。また、各所で符号を省略することもある。
【0080】
図17に示すように、半導体基板(ウエハ)5はn型InP基板からなり、その表面(主面、図17では上面)には、半導体レーザ部21を形成する領域fに回折格子16が形成され、制御用光デバイスである変調器部22を形成する領域gに回折格子は形成されていない。分布帰還型半導体レーザ素子20となった状態での素子(チップ)の長さは600μm、幅は400μm、厚さは100μmとなる。そして、チップの長さ方向に延在する前記領域fの長さLfは400μm、領域gの長さLgは160μm、領域fと領域gの間の分離溝(図23参照)は40μmとなる。
【0081】
つぎに、図18に示すように、半導体基板5の中央に沿って回折格子16に交差(直交)するように幅が同一となる2本の絶縁膜からなる選択成長マスク23が形成される(S102)。この選択成長マスク23は、例えば、SiO2膜とPSG(リンシリケートガラス)膜による積層膜となる。
【0082】
つぎに、前記選択成長マスク23を使用して、例えば、MOCVD(有機金属気相成長)法による選択成長法によって第一多層成長層が形成される(S103)。第一多層成長層形成によって、図19の部分拡大図に示すように、半導体基板5の主面上には、n型InGaAsPガイド層24,MQW(多重量子井戸)構造からなる活性層25,p型InGaAsPガイド層26,p型InPクラッド層27及びInGaAsPキャップ層28が順次設けられる。MQW層はInGaAsPバリア層とInGaAsウェル層を繰り返し重ねた構造となり、ウェル層が9層となる。また、ウエル層の厚さは約5nm、バリア層は8nmになっている。
【0083】
選択成長法では、半導体基板5の主面を覆う選択成長マスク23の幅や、マスクとマスクの間の目開き幅の違いによって形成される量子井戸の各層の厚さは異なる。従って、マスク幅や目開き幅は適当に選択する。本実施形態1では2本の選択成長マスク23の目開き幅Wは18μm以下、例えば、18μmとなっている。
【0084】
この第一多層成長層の形成は、図2に示すMOCVD装置で行い、かつ図1に示すサセプタ9を用いて行う。
【0085】
つぎに、前記選択成長マスク23を除去した後、図20に示すように、半導体基板5の主面側に第二多層成長層を形成する(S104)。この第二多層成長層の形成も、図2に示すMOCVD装置で行い、かつ図1に示すサセプタ9を用いて行う。第二多層成長層は、p型InP層29,p型InGaAs層30及び不純物を含まないアンドープのInP層(キャップ層)31とからなる。なお、前記InGaAsPキャップ層28は第二多層成長層形成時最初に除去される。
【0086】
つぎに、図21に示すように、半導体基板5の主面にストライプ状に絶縁膜32を形成した後、この絶縁膜をエッチングマスクとしてメサエッチングを行いストライプ状のメサ33をチップの略中央に沿って形成する(S105)。エッチングはn型InGaAsPガイド層24を越えて半導体基板5の表層まで行われる。メサ33の最も幅が狭い中段部分の幅は1〜2μm程度となる。このメサ33は光導波路部分を構成することになる。なお、エッチングを行わず、プロトンを打ち込んでストライプ状の光導波路部分を形成してもよい。
【0087】
つぎに、図22に示すように、前記メサ33の両側の窪んだ部分に鉄(Fe)をドープしたInP埋め込み成長層34を形成する(S106)。このInP埋め込み成長層34の形成も、図2に示すMOCVD装置で行い、かつ図1に示すサセプタ9を用いて行う。
【0088】
つぎに、図23に示すように、絶縁膜32を除去するとともに、InP層(キャップ層)31を除去する(S107)。その後、領域fと領域gとの間に幅40μmの分離溝35を形成する(S108)。この分離溝35はp型InGaAs層30を越えてp型InP層29の表層部分にまで到達するように設けられる。この結果、分離溝35の存在によって、半導体レーザに印加する電流が変調器に印加されず、また変調器に印加する電流が半導体レーザに印加されないようになる。
【0089】
つぎに、図24に示すように、半導体基板(ウエハ)5の主面側に選択的に絶縁膜36を形成する(S109)。絶縁膜36は領域f及び領域gのメサ33上には設けられないが、領域fではチップ端側に設けられ、領域gではその両端側には設けられる。
【0090】
つぎに、図25に示すように、半導体基板(ウエハ)5の主面側に電極形成層37が設けられ、その後この電極形成層37は選択的エッチングによって所定のパターンに形成され、図26に示すように、p電極が形成される(S110)。前記電極形成層37は、例えば、下層がCr、上層がAuからなる2層構造となっている。エッチングによって、領域fには半導体レーザ用のp電極38aが形成され、領域gには変調器用のp電極38bが形成される(図26参照)。これらp電極の一部はメサ33上から外れる部分にワイヤボンディングが可能な面積を有するワイヤボンディング用パッドが形成されている。
【0091】
つぎに、半導体基板(ウエハ)5は裏面研磨及び裏面エッチングが施され所定の厚さに形成される(S111)。この工程によって半導体基板(ウエハ)5の厚さは100μm程度にされる。
【0092】
つぎに、図27に示すように、半導体基板(ウエハ)5の裏面にn電極39が形成される(S112)。このn電極39は、例えば、半導体レーザ及び変調器ともに共通電極となる。n電極39は、例えば、AuGeNi,Pd,Auを順次積層形成した3層構造となっている。
【0093】
つぎに、図28に示すように、半導体基板(ウエハ)5を劈開させて短冊体40を形成する(S113)。この短冊体の幅Lは、600μmとなり、分布帰還型半導体レーザ素子の長さとなる。この短冊体40の両側面にはスパッタ等によって反射膜が形成される(S114)。半導体レーザ部の露出面側には高反射膜41が形成され、変調器部の露出面側には低反射膜42が形成される。前記低反射膜42は、たとえば、反射率が1%以下であり、高反射膜41は90%以上である。
【0094】
つぎに、短冊体40は所定間隔毎に分断されて、図29に示すように幅Kの分布帰還型半導体レーザ素子20が製造される。前記幅Kは400μmである。
【0095】
このような分布帰還型半導体レーザ素子20は、所定のパッケージに組み込まれて図37に示すような半導体レーザモジュール45となる。つぎに、図30乃至図37を参照しながら半導体レーザモジュール45の製造(組立)について説明する。
【0096】
半導体レーザモジュール45は、図30のフローチャートで示すように、チップ搭載(S201)、支持基板搭載(S202)、ワイヤボンディング(S203)、ファイバ組み込み(S204)、ゲル充填(S205)、真空脱泡処理(S206)、ベーク(S207)、パッケージ化(S208)の各工程を経て製造される。
【0097】
最初に、光ファイバをガイドするガイド付きのプラスチック製のケース51(図32参照)及び前記ケース51を塞ぐように取り付けられるプラスチック製のキャップ58(図36参照)ならびに一面に半導体レーザ素子20や受光素子を搭載しかつ半導体レーザ素子20に向かって延在する光ファイバを案内する溝47を有する支持基板(シリコンプラットフォーム)48(図31参照)等を用意する。
【0098】
シリコンプラットフォーム48は特に各部の詳細は説明しないが、図31に示すように、その一面(主面)に所定パターンのメタライズ層が設けられ、一部は搭載部やワイヤを接続するボンディングパッド部、さらには半導体レーザ素子20等の搭載時の位置決めマーク等を形成している。また、シリコンプラットフォーム48の主面に設けられた溝47に交差して排出溝49が設けられている。この排出溝49は光ファイバを固定する際流入する接着剤を外部に案内して、接着剤が半導体レーザ素子20側に流れないようにする役割を果たす。
【0099】
そこで、図31に示すように、シリコンプラットフォーム48のそれぞれ所定の搭載部に、半導体レーザ素子20や受光素子50を固定する(S201)。半導体レーザ素子20及び受光素子50はともに電極が上面と下面に設けられていることから、この接合構造によって下面の電極はそれぞれ搭載部と電気的に接続されることになる。前記受光素子50は半導体レーザ素子20の半導体レーザ部21から出射する後方レーザ光を受光して、レーザ光強度をモニターする。
【0100】
つぎに、図32に示すように、ケース51のベース板52に接合材、例えば銀ペーストによって前記シリコンプラットフォーム48を固定する(S202)。ケース51は、光ファイバケーブル53及びこの光ファイバケーブル53の先端から突出する光ファイバ54を案内するファイバガイド51bと、前記シリコンプラットフォーム48を取り付ける箱構造の本体部分51aとを有している。また、本体部分51aには金属板からなる前記ベース板52を有するとともに、本体部分51aの内外に延在する複数のリード55を有している。リード55は本体部分51aから突出したつけ根部分で下方に折り曲げられ、いわゆるデュアルインライン形となっている。一部のリード55の内端は前記ベース板52の側方に位置し、ワイヤが接続されるパッド部分を構成している。
【0101】
つぎに、半導体レーザ素子20及び受光素子50の上面電極と、シリコンプラットフォーム48の配線部分はワイヤで電気的に接続されるとともに、シリコンプラットフォーム48のパッドとリード55の内端も導電性のワイヤで電気的に接続される(S203)。ワイヤは図32において太い線で示すものであり、特に符号は省略する。
【0102】
つぎに、図33に示すようにファイバ組み込みが行われる(S204)。光ファイバケーブル53の先端は所定長さ被覆材が除去され、いずれも石英で形成されるコアとこのコアを被うクラッド(直径125μm)からなる光ファイバ54が突出している。また、クラッドの表面はメタライズ層で被われている。そこで、この光ファイバ54部分と光ファイバケーブル53部分を本体部分51aの溝56に嵌合させて図示しない接合材を使用して固定する。
【0103】
この固定に先立って、光ファイバ54の先端は、図31に示すシリコンプラットフォーム48の溝47に嵌め込まれ、かつシリコンプラットフォーム48に搭載された半導体レーザ素子20の変調器部22側の端のレーザ光出射部分に対面するように位置決め配置されて固定される。例えば、実際に半導体レーザ素子20を駆動させ、半導体レーザ素子20から出射されるレーザ光の光ファイバ54での取り込み量が最大になる状態で光ファイバ54の固定がなされる。図34は半導体レーザ素子20と光ファイバ54の先端との位置関係を示す模式図である。光ファイバ54の先端面と半導体レーザ素子20の出射面との距離Qは50μm程度になる。
【0104】
つぎに、図35に示すように、本体部分51aにシリコーンゲル57を充填し(S205)、その後真空脱泡処理を行い(S206)、シリコーンゲル57内に含まれる気泡(ボイド)の除去を行う。その後、ベークしてシリコーンゲル57の硬化処理を行う(S207)。これにより、耐湿性が良好になる。
【0105】
つぎに、図36に示すように、ケース51にキャップ58を被せ、図示しない接合材によってキャップ58をケース51に固定し、図37に示すようなパッケージ59を有する半導体レーザモジュール45を製造する(S208)。キャップ58はケース51と同様な外観形状になっている。
【0106】
これにより1枚の半導体基板(ウエハ)5から多数の分布帰還型半導体レーザ素子20を製造することができるとともに、これら分布帰還型半導体レーザ素子20を所定のパッケージに組み込むことによって図37に示すような半導体レーザモジュール45を複数製造することができる。
【0107】
本実施形態1によれば、以下の効果を奏する。
(1)活性層(多重量子井戸構造)25形成において、半導体基板(ウエハ)5の周縁に対応する溝10を有するサセプタ9が使用されるため、ウエハ5の周縁はサセプタに直接接触しない。この結果、ウエハ5の周縁はその内側のサセプタ部分に直接接触する部分に比較して温度が上昇せず、半導体層の組成が変化し難くなり、ウエハ5の略全域において均質な半導体層を形成することができる。従って、このような結晶成長を行なって製造する半導体レーザを含む光デバイスの製造において、ウエハの外周近傍まで光デバイスの製造に使用することができることになり、歩留り向上、コスト低減を図ることができる。
【0108】
(2)InGaAsP系結晶では、その製造時、原料のAsH3とPH3の熱分解効率の差が成長温度付近で大きい。従って、ウエハ全体がサセプタに接触する構成では、ウエハ周辺はその内側の部分に比較して高温となり、中央に比べてPの組成が大となり、組成波長が短く格子定数が小さくなる。しかし、本発明によれば、ウエハ5の周縁は溝10が存在するため直接サセプタ9に接触しないとともに、溝10の深さや幅が適正化されているため、ウエハ5の周縁は適度に加熱され、ウエハ全域は均一な温度となる。この結果、InGaAsP系の均質な半導体層を形成することができる。従って、発振波長が均一化された分布帰還型半導体レーザ素子20を製造することができる。
【0109】
(3)DFBLDの場合には、発振波長の均一化はデチューニング量均一に結び付き動特性が改善され歩留りが向上する。
【0110】
(4)変調器集積半導体レーザにおいて、発振波長の均一化は消光比と光出力のトレードオフ関係に余裕を生じさせ、歩留り向上を図ることができる。
【0111】
(5)結晶成長装置においては、被処理物を載置するサセプタ9の表面には前記被処理物に対応して溝10が設けられている。この溝10は、例えば、被処理物が半導体基板(ウエハ)5である場合、ウエハ5の周縁に対応し、かつウエハ5の周縁がサセプタ9に直接接触しないような幅に形成されている。また、この溝10の深さと幅は、ウエハ5の周縁の温度がその内側のサセプタ9に直接接触する部分の温度と同じ温度となるように設定されている。従って、ウエハ5の全域に均質均一な半導体層を形成することができる。
【0112】
(実施形態2)
図38乃至図41は本発明の他の実施形態(実施形態2)である光デバイスの製造方法に係わる図である。図38は結晶成長において使用するサセプタとウエハを示す模式的平面図、図39は図38のE−E線に沿う断面図、図40は図38のF−F線に沿う断面図、図41は相対PL波長と溝内に突出するウエハの周縁の突出長さとの相関を示すグラフである。
【0113】
本実施形態2では、図38に示すように、実施形態1の構成において、ダミーウエハを使用することなく、サセプタ9に設けた爪70で半導体基板(ウエハ)5の位置決めを行う構成になっている。実施形態1では、サセプタ9の上面(主面)にドーナツ状の溝10を設け、前記溝10の内側に半導体基板5を載置し、前記溝10の外側にダミーウエハ8を載置し、ダミーウエハ8の内周縁で半導体基板5の位置を規定している。
【0114】
これに対し、本実施形態2では、図39及び図40に示すように、サセプタ9の溝10の内側の溝内側サセプタ上面9gは、溝10の外側の溝外側サセプタ上面9hに比較して低くなるとともに、溝10の外側のサセプタ部分(外周壁)から部分的に突部が設けられて爪70が形成されている。この爪70は、特に限定はされないが、120度間隔で3個設けられている。そして、これら複数の爪70で半導体基板5の位置決めを行う。半導体基板5の外周縁と爪70の先端との間隔は、例えば、0〜2mm程度となっている。
【0115】
実際の例の一例を挙げるならば、厚さ0.4mmで直径が50mmの半導体基板5の場合、溝10の内周直径は43.5mm、溝10の外周直径は61mm、溝内側サセプタ上面9gからの溝10の深さは0.45mmである。
【0116】
また、溝外側サセプタ上面9hの高さは溝内側サセプタ上面9gに載置した半導体基板5の上面の高さと略同じになっている。これは、所定温度となるサセプタ9の溝10の底部分や溝外側部分からの輻射熱によっても、溝内側サセプタ上面9gの縁から突出する半導体基板部分を加熱させるためである。これは、半導体基板5の中央から外周縁に亘って均一に結晶成長を行わせるためである。
【0117】
このような構成のサセプタ9を使用して結晶成長を行った場合、図40のグラフに示すような相対PL波長の分布状態が得られる。横軸は溝内側サセプタ上面9gの直径寸法である。相対PL波長を±3nmとした場合、Aなる範囲が好ましい範囲となる。即ち、50mm直径の半導体基板5の場合、サセプタ9及び溝10の寸法を前述のように選択した場合、溝内側サセプタ上面9gの直径は、例えば、42〜43.5mm程度が好ましいことになる。
【0118】
本実施形態2の場合も実施形態1と同様に均一な結晶成長が行えることになる。本実施形態2では、ダミー基板を使用しない分、作業性が良くなる。
【0119】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、たとえば、前記実施形態では、回折格子は半導体基板に形成した後、光導波路を形成する多層成長層を形成したが、半導体基板の主面に活性層を含む多層成長層を形成した後、活性層上の半導体層の表面に回折格子を形成する方法にも同様に適用でき同様な効果を有する。
【0120】
また、前記実施形態では、半導体レーザを制御する制御用光デバイスとして変調器を組み込んだ例について説明したが、これに限定されるものではない。例えば、制御用光デバイスとしては他に増幅器や減衰器等があるがこれらを組み込んだ半導体レーザにおいても同様に適用できる。
【0121】
また、制御用光デバイスを組み込まないファブリペロー型の半導体レーザの製造に適用した場合、発振波長が均一な半導体レーザ素子を1枚のウエハから多数製造することができる。
【0122】
また、実施形態では化合物半導体の結晶成長例について説明したが、シリコン(Si)等の他の半導体の結晶成長技術にも同様に適用でき、半導体基板(ウエハ)の周縁近傍まで均一で均質な半導体層を形成できる。従って、高品質の半導体デバイスを高歩留りで製造することもでき、半導体デバイスの製造コスト低減も達成することができる。
【0123】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0124】
(1)半導体基板(ウエハ)の周縁においても中央部分と同様に均質,均一な結晶成長層を形成する結晶成長技術を提供することができる。
【0125】
(2)半導体基板(ウエハ)の周縁近傍まで均質で均一な結晶層を形成できるため、高品質の半導体デバイスを製造することができる。
【0126】
(3)1枚の半導体基板(ウエハ)からより多く半導体デバイスを製造することができ、コストの低減を図ることができる。
【0127】
(4)1枚の半導体基板(ウエハ)からより多く光デバイスを製造することができ、コストの低減を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施形態(実施形態1)である結晶成長方法において使用するサセプタとウエハを示す一部を断面として斜視図である。
【図2】本実施形態1の結晶成長方法において使用する結晶成長装置(MOCVD装置)の概略を示す模式図である。
【図3】本実施形態1の結晶成長方法によって半導体層が形成されたウエハの一部を示す模式図である。
【図4】本実施形態1の結晶成長方法によって形成された半導体層の相対PL波長分布を示すグラフである。
【図5】本実施形態1の結晶成長方法において用いるサセプタの構造及び実験による2種類のサセプタと通常のサセプタの構造を示す模式図である。
【図6】前記第1の実験品サセプタを用いて形成した半導体層の相対PL波長分布を示すグラフである。
【図7】前記第2の実験品サセプタを用いて形成した半導体層の相対PL波長分布を示すグラフである。
【図8】本実施形態1の構成のサセプタにおいて溝の深さbを0.2mmにしたもので形成した歪み量が大きい半導体層の相対PL波長分布を示すグラフである。
【図9】本実施形態1の構成のサセプタにおいて溝の深さbを0.5mmにしたもので形成した歪み量が大きい半導体層の相対PL波長分布を示すグラフである。
【図10】本実施形態1の構成のサセプタにおいて溝の深さbを0.7mmにしたもので形成した歪み量が大きい半導体層の相対PL波長分布を示すグラフである。
【図11】本実施形態1の構成のサセプタにおいて溝の深さbを0.2mm、凸型の幅を30mmにしたもので形成した歪み量が大きい半導体層の相対PL波長分布を示すグラフである。
【図12】本実施形態1の構成のサセプタにおいて溝の深さbを0.2mm、凸型の幅を30mmにしたもので形成した歪み量が小さい半導体層の相対PL波長分布を示すグラフである。
【図13】本実施形態1の構成のサセプタにおいて溝の深さbを0.7mm、凸型の幅を39mmにしたもので形成した歪み量が小さい半導体層の相対PL波長分布を示すグラフである。
【図14】本実施形態1の構成のサセプタにおける相対PL波長とサセプタの溝の深さとの相関を示すグラフである。
【図15】本実施形態1の構成のサセプタにおける相対PL波長と溝内に突出するウエハの周縁の突出長さとの相関を示すグラフである。
【図16】本実施形態1の半導体レーザ素子の製造方法を示すフローチャートである。
【図17】本実施形態1の半導体レーザ素子の製造方法において、回折格子を一部に形成した一部の半導体基板の斜視図である。
【図18】前記半導体レーザ素子の製造方法において、回折格子溝を横切るように2本の選択成長マスクを形成した半導体基板部分の斜視図である。
【図19】前記半導体レーザ素子の製造方法において、第一多層成長層を形成した半導体基板部分の斜視図である。
【図20】前記半導体レーザ素子の製造方法において、第二多層成長層を形成した半導体基板部分の斜視図である。
【図21】前記半導体レーザ素子の製造方法において、メサを形成した半導体基板部分の斜視図である。
【図22】前記半導体レーザ素子の製造方法において、埋め込み成長層を形成した半導体基板部分の斜視図である。
【図23】前記半導体レーザ素子の製造方法において、分離溝を形成した半導体基板部分の斜視図である。
【図24】前記半導体レーザ素子の製造方法において、絶縁膜を形成した半導体基板部分の斜視図である。
【図25】前記半導体レーザ素子の製造方法において、電極形成層を形成した半導体基板部分の斜視図である。
【図26】前記半導体レーザ素子の製造方法において、p電極を形成した半導体基板部分の斜視図である。
【図27】前記半導体レーザ素子の製造方法において、n電極を形成した半導体基板部分の斜視図である。
【図28】前記半導体レーザ素子の製造方法において、劈開によって形成した短冊体の劈開面に反射膜を形成した半導体基板部分の斜視図である。
【図29】前記半導体レーザ素子の製造方法において、短冊体を分断して得た半導体レーザ素子の斜視図である。
【図30】本実施形態1の製法で製造された半導体レーザ素子を組み込んで半導体レーザモジュールを製造する方法を示すフローチャートである。
【図31】前記半導体レーザモジュールの製造において、チップを搭載した支持基板を示す斜視図である。
【図32】前記半導体レーザモジュールの製造において、支持基板を搭載し、ワイヤボンディングが終了したケースを示す斜視図である。
【図33】前記半導体レーザモジュールの製造において、ケースにファイバを組み込む状態を示す模式的斜視図である。
【図34】前記ファイバ先端と半導体レーザ素子との位置関係を示す模式的平面図である。
【図35】前記半導体レーザモジュールの製造において、ゲルを充填したケースを示す模式的斜視図である。
【図36】前記半導体レーザモジュールの製造において、ケースにキャップを取り付ける状態を示す模式的斜視図である。
【図37】完成した半導体レーザモジュールを示す斜視図である。
【図38】本発明の他の実施形態(実施形態2)である結晶成長方法において使用するサセプタとウエハを示す模式的平面図である。
【図39】図38のE−E線に沿う断面図である。
【図40】図38のF−F線に沿う断面図である。
【図41】本実施形態2の構成のサセプタにおける相対PL波長と溝内に突出するウエハの周縁の突出長さとの相関を示すグラフである。
【符号の説明】
1…チャンバー、2…ステージ部、3…ローダ・アンローダ装置、4…アーム、5,5b,5c,5d…半導体基板(ウエハ)、6…ゲート、7…予備室、8,8b,8c,8d…ダミーウエハ、9,9b,9c,9d…サセプタ、9g…溝内側サセプタ上面、9h…溝外側サセプタ上面、10…溝、11…オリエンテーション・フラット面(OF)、12…モータ、13…温度制御システム、13a…高周波コイル、13b…供給口、13c…排出口、13d…冷却水、13e…排水、14…真空排気システム、14a…排気管、14b…フィルタ、14c…真空ポンプ、14d…除外装置、15…ガス供給システム、15a,15x,15y,15z…管路、15b…精製器、15c,15d,15e,15m,15n…MFC、15f,15g…シリンダ、15j,15k…ボンベ、16…回折格子、17…窪み、18…小片、20…半導体レーザ素子(変調器付分布帰還型半導体レーザ素子)、21…半導体レーザ部、22…変調器部、23…選択成長マスク、24…n型InGaAsPガイド層、25…活性層、26…p型InGaAsPガイド層、27…p型InPクラッド層、28…InGaAsPキャップ層、29…p型InP層、30…p型InGaAs層、31…アンドープのInP層、32…絶縁膜、33…メサ、34…InP埋め込み層、35…分離溝、36…絶縁膜、37…電極形成層、38a,38b…p電極、39…n電極、40…短冊体、41…高反射膜、42…低反射膜、45…半導体レーザモジュール、47…溝、48…シリコンプラットフォーム(支持基板)、49…排出溝、50…受光素子、51…ケース、51a…本体部分、51b…ファイバガイド、52…ベース板、53…光ファイバケーブル、54…光ファイバ、55…リード、56…溝、57…シリコーンゲル、58…キャップ、59…パッケージ、70…爪。
Claims (4)
- (a)結晶成長装置の処理空間内に配置されるサセプタ上にInP基板を載置する工程と、
(b)前記処理空間の温度、真空度、処理ガス供給量を含む各種処理条件を設定する工程と、
(c)MOCVD法により、前記処理空間内にアルシン及びホスフィンを含むガスを供給して前記InP基板上にInGaAsPのバリア層を有する多重量子井戸活性層を形成する工程と、
を有する光半導体装置の製造方法であって、
前記サセプタは、前記InP基板の周縁に沿いかつ前記周縁に対応して延在する溝を有し、
前記(c)工程は、前記InP基板の周縁が前記サセプタに接触することなく前記溝上に位置するように前記InP基板を前記サセプタ上に載置した状態、前記溝の深さが0.4〜0.5mm、前記InP基板の周縁の前記溝上への突出長さが零よりも大きく10mmよりも小さい状態で行うことを特徴とする光半導体装置の製造方法。 - 前記溝の外周壁から複数箇所で突出する爪を設け、これら複数の爪の先端で前記InP基板を位置決めすることを特徴とする請求項1に記載の光半導体装置の製造方法。
- 前記溝の外側の溝外側サセプタ上面の高さを前記溝の内側の溝内側サセプタ上面よりも高くすることを特徴とする請求項1に記載の光半導体装置の製造方法。
- 前記(c)工程は、前記InP基板を回転させながら行うことを特徴とする請求項1に記載の光半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001150731A JP4137407B2 (ja) | 2001-05-21 | 2001-05-21 | 光半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001150731A JP4137407B2 (ja) | 2001-05-21 | 2001-05-21 | 光半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002343727A JP2002343727A (ja) | 2002-11-29 |
JP4137407B2 true JP4137407B2 (ja) | 2008-08-20 |
Family
ID=18995697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001150731A Expired - Lifetime JP4137407B2 (ja) | 2001-05-21 | 2001-05-21 | 光半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4137407B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4844086B2 (ja) * | 2005-10-28 | 2011-12-21 | 三菱電機株式会社 | 半導体製造方法及びサテライト |
US20080030877A1 (en) * | 2006-08-07 | 2008-02-07 | Tcz Gmbh | Systems and methods for optimizing the crystallization of amorphous silicon |
JP2009088088A (ja) * | 2007-09-28 | 2009-04-23 | Sharp Corp | 基板処理装置および基板処理方法 |
JP5444607B2 (ja) * | 2007-10-31 | 2014-03-19 | 株式会社Sumco | エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法 |
JP5347288B2 (ja) * | 2008-03-17 | 2013-11-20 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
JP5292963B2 (ja) * | 2008-07-16 | 2013-09-18 | 株式会社デンソー | 成膜装置およびそれを用いた製造方法 |
JP2011018772A (ja) * | 2009-07-09 | 2011-01-27 | Nippon Steel Corp | 炭化珪素単結晶成膜装置用サセプタ |
KR101514159B1 (ko) * | 2010-09-29 | 2015-04-21 | 가부시키가이샤 아루박 | 박막 제조 방법 및 박막 제조 장치 |
JP6513451B2 (ja) * | 2015-03-30 | 2019-05-15 | 大陽日酸株式会社 | 高温加熱装置、気相成長装置、及び気相成長方法 |
JP2018037537A (ja) | 2016-08-31 | 2018-03-08 | 株式会社ニューフレアテクノロジー | 気相成長装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62221128A (ja) * | 1986-03-24 | 1987-09-29 | Hitachi Electronics Eng Co Ltd | 処理装置 |
JPH04182386A (ja) * | 1990-11-16 | 1992-06-29 | Sumitomo Metal Ind Ltd | エピタキシャル成長基板サセプタ |
US5556476A (en) * | 1994-02-23 | 1996-09-17 | Applied Materials, Inc. | Controlling edge deposition on semiconductor substrates |
JPH07249580A (ja) * | 1994-03-14 | 1995-09-26 | Fujitsu Ltd | 薄膜製造装置 |
JPH0936049A (ja) * | 1995-07-21 | 1997-02-07 | Mitsubishi Electric Corp | 気相成長装置およびこれによって製造された化合物半導体装置 |
JP2001044571A (ja) * | 1999-07-29 | 2001-02-16 | Nec Corp | 半導体光素子およびその製造方法 |
JP4592849B2 (ja) * | 1999-10-29 | 2010-12-08 | アプライド マテリアルズ インコーポレイテッド | 半導体製造装置 |
-
2001
- 2001-05-21 JP JP2001150731A patent/JP4137407B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002343727A (ja) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6001114B2 (ja) | オプトエレクトロニクス素子の製造方法 | |
US6990133B2 (en) | Laser diode and manufacturing method thereof | |
US7593445B2 (en) | Semiconductor optical device and optical transmission module | |
JP5304662B2 (ja) | 発光素子 | |
JP3449535B2 (ja) | 半導体素子の製造方法 | |
JP2016208040A (ja) | 端面発光エッチングファセットレーザ | |
JP6676578B2 (ja) | 半導体チップの製造方法 | |
JP4137407B2 (ja) | 光半導体装置の製造方法 | |
JP2019071457A (ja) | 半導体チップ、および半導体チップの製造方法 | |
JPH09186400A (ja) | サーフェスエミッション型半導体レーザの製造法 | |
US6396854B1 (en) | Encased semiconductor laser device in contact with a fluid and method of producing the laser device | |
WO2016195695A1 (en) | Monolithic wdm vcsels with spatially varying gain peak and fabry perot wavelength | |
JP2004087866A (ja) | 半導体光素子、その実装体および光モジュール | |
JPWO2020026730A1 (ja) | 半導体発光装置及び外部共振型レーザ装置 | |
US7279349B2 (en) | Semiconductor optical device and manufacturing method thereof | |
CN212542954U (zh) | 光电二极管 | |
JP2003243773A (ja) | 半導体発光素子の製造方法および半導体発光素子 | |
JPH11506273A (ja) | 最高30%のアルミニウムを含む半導体材料又はアルミニウムを含まない半導体材料から成る個別の閉じ込め層を有する放射放出半導体ダイオード | |
US8277877B1 (en) | Method for applying protective laser facet coatings | |
US6432735B1 (en) | High power single mode laser and method of fabrication | |
CN212542955U (zh) | 光电二极管芯片及光电二极管 | |
WO2021112170A1 (ja) | 赤外led素子 | |
US7573925B1 (en) | Semiconductor laser having a doped active layer | |
CN111786258A (zh) | 光电二极管芯片及制作方法 | |
JP4457578B2 (ja) | 半導体光素子を製造する方法、及び半導体光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4137407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |