JP5260023B2 - プラズマ成膜装置 - Google Patents

プラズマ成膜装置 Download PDF

Info

Publication number
JP5260023B2
JP5260023B2 JP2007272233A JP2007272233A JP5260023B2 JP 5260023 B2 JP5260023 B2 JP 5260023B2 JP 2007272233 A JP2007272233 A JP 2007272233A JP 2007272233 A JP2007272233 A JP 2007272233A JP 5260023 B2 JP5260023 B2 JP 5260023B2
Authority
JP
Japan
Prior art keywords
support base
substrate
forming apparatus
plasma
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007272233A
Other languages
English (en)
Other versions
JP2009099897A (ja
Inventor
秀考 加福
正 嶋津
竜一 松田
明彦 松倉
誠二 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2007272233A priority Critical patent/JP5260023B2/ja
Priority to PCT/JP2008/068525 priority patent/WO2009051087A1/ja
Priority to KR1020107008360A priority patent/KR101217409B1/ko
Priority to US12/681,090 priority patent/US20100236482A1/en
Priority to EP08839271A priority patent/EP2202786A1/en
Priority to TW097140049A priority patent/TW200937501A/zh
Publication of JP2009099897A publication Critical patent/JP2009099897A/ja
Application granted granted Critical
Publication of JP5260023B2 publication Critical patent/JP5260023B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、プラズマを用いて薄膜を形成するプラズマ成膜装置に関する。
プラズマを用いて、基板（ウェハ）上に薄膜を形成するプラズマ成膜装置が知られている。例えば、プラズマＣＶＤ装置では、真空チャンバ内の支持台上にウェハを載置し、支持台に設けられた静電チャックによりウェハを吸着保持させ、所望のガスをプラズマ化し、プラズマ化したガスの化学気相成長（ＣＶＤ：Chemical Vapor Deposition）により、薄膜をウェハ上に形成している。
特表２００１−５０８５９９号公報
集積回路の高集積化に伴い、微細な溝へ絶縁膜等を埋め込むことが必要となってきている。例えば、ＳｉＮ（シリコン窒化）膜を、プラズマＣＶＤ装置を用いて微細な溝に埋め込む場合、ウェハにバイアスを印加して成膜する必要がある。しかしながら、ウェハにバイアスを印加して成膜する場合、パーティクルが増加するという問題があった。
本発明は上記課題に鑑みなされたもので、基板にバイアスを印加して成膜する場合においても、パーティクルを低減することができるプラズマ成膜装置を提供することを目的とする。
上記課題を解決する第１の発明に係るプラズマ成膜装置は、
チャンバ内の支持台上に載置した基板にバイアスを印加すると共に、前記基板上にプラズマを用いて薄膜を形成するプラズマ成膜装置において、
前記支持台は、
前記基板との接触面の大きさが前記基板の外径より小さい円柱状の支持台本体と、
前記支持台本体の側面から外周方向に延設された鍔部とを備え、
前記鍔部と前記基板外周の裏面との間に所定の第１の隙間を形成し、当該第１の隙間を、０．２ｍｍ以上かつ２ｍｍ以下の範囲としたことを特徴とする。
上記課題を解決する第２の発明に係るプラズマ成膜装置は、
上記第１の発明に記載のプラズマ成膜装置において、
前記接触面の周縁部を前記支持台本体の側面にかけて丸めたことを特徴とする。
上記課題を解決する第３の発明に係るプラズマ成膜装置は、
上記第１、第２の発明に記載のプラズマ成膜装置において、
前記鍔部の根本部分を前記支持台本体の側面にかけて丸めたことを特徴とする。
上記課題を解決する第４の発明に係るプラズマ成膜装置は、
チャンバ内の支持台上に載置した基板にバイアスを印加すると共に、前記基板上にプラズマを用いて薄膜を形成するプラズマ成膜装置において、
前記支持台は、
前記基板との接触面の大きさが前記基板の外径より小さい切頭型円錐状の支持台本体を備え、
前記支持台本体の傾斜した側面と前記基板外周の裏面との間に所定の第１の隙間を形成したことを特徴とする。
上記課題を解決する第５の発明に係るプラズマ成膜装置は、
チャンバ内の支持台上に載置した基板にバイアスを印加すると共に、前記基板上にプラズマを用いて薄膜を形成するプラズマ成膜装置において、
前記支持台は、
前記基板との接触面の大きさが前記基板の外径より小さい円柱状の支持台本体と、
前記支持台本体の側面から外周方向に延設された鍔部と、
前記鍔部を下方に押さえつけて、前記支持台本体を支持台下部へ固定する固定部材と、
前記固定部材の上面に載置され、前記固定部材の上面を覆うカバー部材とを備え、
前記固定部材と前記基板外周の裏面との間に所定の第１の隙間を形成すると共に、前記カバー部材と前記基板外周の端部との間に所定の第２の隙間を形成したことを特徴とする。
上記課題を解決する第６の発明に係るプラズマ成膜装置は、
上記第５の発明に記載のプラズマ成膜装置において、
前記第２の隙間は、０．５ｍｍより大きくかつ１．５ｍｍ以下の範囲であることを特徴とする。
上記課題を解決する第７の発明に係るプラズマ成膜装置は、
上記第４〜第６のいずれか１つの発明に記載のプラズマ成膜装置において、
前記第１の隙間は、０．２ｍｍ以上かつ２ｍｍ以下の範囲であることを特徴とする。
上記課題を解決する第８の発明に係るプラズマ成膜装置は、
上記第１〜第８のいずれか１つの発明に記載のプラズマ成膜装置において、
前記薄膜は、窒化膜であることを特徴とする。
第１、第４、第７、第８の発明によれば、基板を載置する支持台の形状を工夫したので、基板裏面へのプロセスガスの回り込みを抑制し、支持台側への薄膜の付着を防止して、パーティクル源となる基板外周の裏面側傾斜部へ薄膜が付着することを防止することができ、その結果、パーティクルを低減することができる。成膜時のバイアスが大きい場合には、スパッタリングによる影響も大きくなりうるが、支持台の形状を工夫することにより、スパッタリングの影響を抑制し、パーティクル源となるウェハ外周の裏面側傾斜部への薄膜形成を防止することができ、その結果、パーティクルの増加も抑制することができる。
第２の発明によれば、支持台側とのこすれによる基板裏面の傷つきを防止し、例え、基板裏面に薄膜が成膜されたとしても、こすれにより薄膜が剥げないようにすることができる。
第３の発明によれば、鍔部の強度を向上させることができる。
第５、第６、第７、第８の発明によれば、基板を載置する支持台の形状を工夫すると共に、基板との間に適切な隙間を形成するように、基板の周囲に固定部材、カバー部材を配置したので、基板裏面へのプロセスガスの回り込みを抑制し、支持台側、固定部材側への薄膜の付着を防止して、パーティクル源となる基板外周の裏面側傾斜部へ薄膜が付着することを防止することができ、その結果、パーティクルを低減することができる。成膜時のバイアスが大きい場合には、スパッタリングによる影響も大きくなりうるが、支持台の形状、固定部材、カバー部材の配置を工夫することにより、スパッタリングの影響を抑制し、パーティクル源となるウェハ外周の裏面側傾斜部への薄膜形成を防止することができ、その結果、パーティクルの増加も抑制することができる。
前述したように、ウェハにバイアスを印加して成膜する場合、パーティクルが増加するという問題があったが、特に、ウェハの外周側において、薄膜中及び薄膜表面上のパーティクルが増加する傾向があった。そして、本発明者等がパーティクル増加の原因を調査したところ、これは、ウェハ２２の外周の裏面側傾斜部Ｂの部分まで薄膜２３が形成され、この部分の薄膜２３が剥がれて、パーティクル源となっていることが判明した（図９参照）。
ウェハ２２にバイアスを印加しない場合には、裏面側傾斜部Ｂの部分に薄膜２３の形成はなく、ウェハ２２にバイアスを印加する場合のみ、裏面側傾斜部Ｂの部分まで薄膜２３が形成されることが確認されている。又、ウェハ２２を載置する支持台２１は、静電チャックによりウェハ２２を吸着保持すると共に、ウェハ２２にバイアスを印加可能なものであるが、成膜を行う際には、ウェハ２２より外側の支持台２１の表面にも薄膜２５が形成されている。これらのことを勘案すると、この薄膜２５を、バイアスにより引き込まれたイオン２４がスパッタリングすることにより、裏面側傾斜部Ｂの部分に付着するように薄膜２３が形成されたものと予想される。そして、このように形成された裏面側傾斜部Ｂの部分の薄膜２３は、脆くて剥がれ易い性状であるため、これがパーティクル源となり、パーティクルが増加する原因となっていると思われる。
従って、パーティクル源となる裏面側傾斜部Ｂの薄膜２３の形成を防止すれば、ウェハ２２にバイアスを印加して成膜する場合においても、パーティクルを低減することが可能となる。そこで、本発明においては、支持台２１の形状を工夫することにより、裏面側傾斜部Ｂにおける薄膜２３の形成を防止するようにしている。以下、図１〜図８を参照して、本発明に係るプラズマ成膜装置の実施形態例を説明する。
図１は、本発明に係るプラズマ成膜装置の実施形態の一例を示す概略構成図である。
本発明に係るプラズマ成膜装置は、図１に示すように、金属製の円筒状の真空チャンバ１の内部が処理室２として構成されるものであり、真空チャンバ１の上部開口部には、絶縁材料からなる円板状の天井板３が、上部開口部を閉鎖するように配設されている。又、真空チャンバ１の下部には支持台４及び支持台４を保持する下部支持台１０が備えられ、半導体材料からなるウェハ５（基板）が支持台４の上面に載置される。真空チャンバ１は、例えば、アルミニウム等の金属から構成されて、その内壁がアルマイト処理されており、又、天井板３は、例えば、アルミナ等のセラミクスにより構成されている。
天井板３の上方には、例えば、複数の円形リングからなる高周波アンテナ６が配置されており、高周波アンテナ６には整合器７を介して、数百ｋＨｚ〜数百ＭＨｚの周波数の高周波（ＲＦ）電源８が接続されている。又、真空チャンバ１には、処理室２内に所望の複数のガスを導入する複数のガスノズル９が設けられている。
又、ウェハ５を支持する支持台４には、電極部１１が設けられており、電極部１１には整合器１２を介して低周波（ＬＦ）電源１３が接続されている。低周波電源１３は、高周波電源８より低い周波数を電極部１１に印加し、ウェハ５にバイアス電力を印加できるようになっている。なお、図示は省略しているが、支持台４には、静電チャック機構も設けられており、静電チャック用電源からの給電により、ウェハ５を支持台４表面に吸着保持できるようになっている。
上記構成のプラズマ成膜装置では、高周波アンテナ６に電力を供給することにより、天井板３を介して電磁波が真空チャンバ１に入射され、ガスノズル９を介して真空チャンバ１内に導入されたプロセスガスが、入射された電磁波によりプラズマ化されている。そして、プラズマ化されたプロセスガスを用いて、ウェハ５上に薄膜を形成している。例えば、ＳｉＮ膜を成膜する場合には、シラン（ＳｉＨ4）、アンモニア（ＮＨ3）、窒素（Ｎ2）等のプロセスガスが用いられる。
このとき、前述したように、微細な溝にＳｉＮ膜を埋め込む場合、ウェハ５にバイアスを印加して成膜する必要があるため、従来は、パーティクルが増加するという問題が生じていた。この問題を解決するため、本発明においては、支持台４の形状を工夫することにより、パーティクル源となるウェハ５の外周の裏面側傾斜部における薄膜の形成を防止している。この具体的な形状を、図２を参照して説明する。
図２は、本実施例における支持台４の具体的形状を示す概略構成図であり、これは、図１に示す領域Ａの拡大図となる。
図２に示すように、本実施例の支持台４は、ウェハ５と接触する接触面４ａを有する円柱状の支持台本体４ｂと、支持台本体４ｂの側面４ｄから外周方向に延設された鍔部４ｃとを有し、接触面４ａの外径Ｃが、ウェハ５の外径Ｗより小さく形成されたものである。
ウェハ５において、その外周約３ｍｍはエッジカットされるため、デバイスの形成には使用されていない。従って、外径Ｃは、エッジカットする領域を考慮して、Ｗ＞Ｃ≧Ｗ−（２×３ｍｍ）の範囲にあればよい。更には、ウェハ５の面内温度均一性を考慮すると、Ｗ＞Ｃ≧Ｗ−（２×２ｍｍ）の範囲にあることが望ましい。なお、本実施例では、Ｃ＝Ｗ−（２×１．８ｍｍ）、例えば、Ｗ＝３００ｍｍの場合、Ｃ＝２９６．４ｍｍとしている。
又、ウェハ５の裏面と鍔部４ｃの上面との隙間Ｇ１（第１の隙間）は、後述の実施例５で説明するように、スパッタリングされた薄膜がウェハ５に付着し難く、かつ、プロセスガスが裏面側に回り込み難い距離であればよく、例えば、２ｍｍ≧Ｇ１≧０．２ｍｍの範囲となるように設定される。この鍔部４ｃは、ウェハ５の裏面との間に適切な隙間を形成するためのものであり、このような適切な隙間を形成することにより、ウェハ５の外周の裏面側傾斜部の間近に接触面４ａが存在することを避けると共に、ウェハ５の裏面側へのプロセスガスの回り込みを抑制している。このように、本実施例では、支持台本体４ｂにおいて、ウェハ５の外周のエッジカット部に対応する位置に、ウェハ５の外周の裏面側傾斜部との近接を避けると共に、ウェハ５の裏面側へのプロセスガスの回り込みを抑制する適切な隙間Ｇ１を設けるようにしている。なお、支持台４に静電チャック機構を設ける場合には、後述の図６に示すように、この鍔部４ｃを下部支持台１０へ固定するためのクランプ部分として使用することもできる。
本実施例では、支持台４を上述した形状とすることにより、基板５の裏面へのプロセスガスの回り込みを抑制して、鍔部４ｃ上に薄膜が成膜され難いようにしており、加えて、鍔部４ｃの上面に薄膜が成膜され、バイアスにより引き込まれたイオンにより薄膜がスパッタリングされても、ウェハ５の裏面側までは到着し難く、その結果、パーティクル源となるウェハ５の外周の裏面側傾斜部への薄膜形成を防止することができ、最終的には、成膜時のパーティクルが低減することになる。
図３は、実施例１（図２）に示した支持台４の変形例を示す概略構成図である。なお、ここでは、図２と同じ構成のものには同じ符号を付し、その重複する説明は省略する。
図３に示すように、本実施例では、支持台４の接触面４ａと側面４ｄとの間に曲面形状（Ｒ形状）の曲面部４ｅを更に設けることにより、接触面４ａの周縁部を側面４ｄにかけて丸めており、実施例１の図２に示す接触面４ａの周縁部の角部分を排除した構成である。これは、静電チャック機能を有する支持台４の場合、通常、ＡｌＮ（窒化アルミ）等の絶縁性材料から形成されるが、Ｓｉ（シリコン）等の半導体材料からなるウェハ５とは、熱膨張係数が異なるため、接触面４ａの角部が存在し、ウェハ５の裏面と接触する状況では、熱膨張によるこすれが発生し、パーティクル発生の要因となりうるからである。
従って、支持台４の接触面４ａの周縁に曲面部４ｅを設けたことにより、実施例１の効果に加えて、支持台４側とのこすれによるウェハ５の裏面の傷つきを防止し、例え、ウェハ５の裏面に薄膜が成膜されたとしても、こすれにより薄膜が剥げないようにしている。
図４も、実施例１（図２）に示した支持台４の変形例を示す概略構成図である。なお、ここでも、図２と同じ構成のものには同じ符号を付し、その重複する説明は省略する。
図４に示すように、本実施例では、支持台４の鍔部４ｃと側面４ｄとの間に曲面形状（Ｒ形状）の曲面部４ｆを更に設けることにより、鍔部４ｃの根本部分を側面４ｄにかけて丸めており、実施例１の図２に示す鍔部４ｃの根本部分の角部分を排除した構成である。これは、静電チャック機能を有する支持台４の場合、通常、強度が高くないＡｌＮ等の絶縁性材料から形成されるが、曲面部４ｆを設けることにより、鍔部４ｃの強度を確保できるからである。
従って、支持台４の鍔部４ｃの根本部分に曲面部４ｆを設けたことにより、実施例１の効果に加えて、鍔部４ｃの強度を向上させることができ、例えば、後述の図６に示すように、固定金物１４を用いて、鍔部４ｃを固定する場合に特に有効となる。
なお、実施例３と上記実施例２とを組み合わせ、曲面部４ｅ、曲面部４ｆを共に設ける構成としてもよい。
図５も、実施例１（図２）に示した支持台４の変形例を示す概略構成図である。なお、ここでも、図２と同じ構成のものには同じ符号を付し、その重複する説明は省略する。
図５に示すように、本実施例は、支持台４において、下方側から鍔部４ｃまでを円柱形状とし、その上部側を切頭型円錐形状として、傾斜側面４ｇを形成し、その上面を接触面４ａとした構成である。換言すると、鍔部４ｃの上面を水平面とせずに、支持台本体４ｂの側面を、接触面４ａの角部分と鍔部４ｃの角部分との間を結ぶような傾斜を有する傾斜側面４ｇとした構成である。このように、鍔部４ｃの上面は、水平でなくてもよく、ウェハ５の外周側の裏面との間に適切な隙間を形成することができれば、図５に示すようなテーパ形状としてもよい。ウェハ５の外周側の裏面と傾斜側面４ｇとの間の隙間は、スパッタリングされた薄膜がウェハ５に付着し難く、かつ、プロセスガスが裏面側に回り込み難い距離であればよく、実施例１と同様に、ウェハ５の外周側の裏面とその鉛直下方の傾斜側面４ｇとの距離を所定範囲の隙間Ｇ１（２ｍｍ≧Ｇ１≧０．２ｍｍ）とすることが望ましい。
本実施例でも、支持台４を上述した形状とすることにより、基板５の裏面へのプロセスガスの回り込みを抑制して、傾斜側面４ｇ上に薄膜が成膜され難いようにしており、加えて、傾斜側面４ｇの表面に薄膜が成膜され、バイアスにより引き込まれたイオンにより薄膜がスパッタリングされても、ウェハ５の裏面側までは到着し難く、その結果、パーティクル源となるウェハ５の外周の裏面側傾斜部への薄膜形成を防止することができる。更に、静電チャック機能を有する支持台４の場合には、テーパ形状としたことにより、支持台４自体の強度を確保することができ、支持台４をクランプして固定する際は、テーパ形状に対応した形状の固定金物を使用することで、容易かつ確実に固定することができる。
図６も、実施例１（図２）に示した支持台４の変形例を示す概略構成図である。なお、ここでも、図２と同じ構成のものには同じ符号を付し、その重複する説明は省略する。
図６に示すように、本実施例では、実施例１の図２に示す支持台４の周囲に、更に、鍔部４ｃの上面をクランプする金属製の固定金物１４（固定部材）と、固定金物１４の上面に載置されて、固定金物１４の上面を覆う支持台カバー１５（カバー部材）とを設けたものである。固定金物１４は、リング状かつＬ字断面の形状であり、例えば、アルミニウムから形成されて、その表面がアルマイト処理されたものである。そして、鍔部４ｃにおいて、支持台４を下部支持台１０側へ押さえつけて、支持台４を固定するものである。又、支持台カバー１５は、リング状かつ矩形断面の形状であり、例えば、高純度のアルミナから形成されたものであり、固定金物１４の表面をプラズマから保護するためのものである。そして、支持台カバー１５は、その表面がウェハ５の表面と略同じ高さ位置となるように、更に詳細には、支持台カバー１５の表面の位置が、ウェハ５の外周の裏面側傾斜部よりは高く、ウェハ５の表面よりは低くなるような位置に配置される。
加えて、本実施例では、ウェハ５の裏面と固定金物１５の上面との隙間Ｇ１が所定の範囲となるように、ウェハ５の裏面側に固定金物１４を配置している。この隙間Ｇ１は、図７に示すように、大きすぎるとパーティクルが多くなる傾向にあり、隙間Ｇ１が２ｍｍ以下、望ましくは、１ｍｍ以下であれば、従来と比較して十分少ないパーティクル数となる。これは、隙間Ｇ１を小さくすることにより、プロセスガスのウェハ５裏面への回り込みが抑制されて、その結果、パーティクル源となるウェハ５の外周の裏面側傾斜部への薄膜形成を防止することができるからである。一方、隙間Ｇ１が小さすぎると、ウェハ５と固定金物１４とが接触し、こすれが発生するおそれがあることから、隙間Ｇ１は、加工精度を考慮して、確実な隙間が確保できるように、０．２ｍｍ以上とすることが望ましい。なお、図７においては、従来のパーティクル数を１００％として、比較表示を行っている。
上記隙間Ｇ１の数値範囲は、固定金物１４、支持台カバー１５が無い場合、即ち、上記実施例１（図２）〜実施例４（図５）の構成へも適用でき、その場合、ウェハ５の裏面と鍔部４ｃの上面との隙間Ｇ１（実施例４の場合は、ウェハ５の裏面と傾斜側面４ｇとの隙間Ｇ１）が２ｍｍ以下、望ましくは、１ｍｍ以下であり、かつ、０．２ｍｍ以上であればよい。
従って、支持台４の周囲を上述した構成とすることにより、更に、ウェハ５の裏面へのプロセスガスの流れ込みを防止して、鍔部４ｃ、固定金物１４上面への成膜を防止することができ、スパッタリングが起こっても、スパッタリングされる薄膜が無いため、スパッタリングされたものがウェハ５側へ付着することはない。その結果、ウェハ５の外周の裏面側傾斜部への薄膜形成を防止することができ、最終的には、成膜時のパーティクルが低減することになる。
本実施例は、上述した実施例５の変形例であり、その構成は、実施例５の図６に示した構成と同等である。従って、ここでは、図６及び図８を参照して説明を行う。
本実施例も、実施例５と同様に、支持台４の周囲に、更に、固定金物１４、支持台カバー１５を設けた構成である。実施例５では、ウェハ５の裏面と固定金物１４の上面との隙間Ｇ１についてのみ規定しており、ウェハ５の外周端部と支持台カバー１５の内径との隙間Ｇ２（第２の隙間）を規定する構成ではない。
これに対して、本実施例では、上面視において、ドーナツ形状の隙間Ｇ２を設け、隙間Ｇ２が所定の範囲となるように、ウェハ５の外周側に支持台カバー１５を配置している。支持台カバー１５の内径は、当然ウェハ５の外径Ｗより大きいものであるが、隙間Ｇ２は、図８に示すように、大きすぎるとパーティクルが多くなる傾向にあり、隙間Ｇ２が１．５ｍｍ以下であれば、従来と比較して十分少ないパーティクル数となる。これは、隙間Ｇ２を小さくすることにより、プロセスガスのウェハ５裏面への回り込みが抑制されて、その結果、パーティクル源となるウェハ５の外周の裏面側傾斜部への薄膜形成を防止することができるからである。又、隙間Ｇ２の下限値としては、支持台４へのウェハ５の搬送精度（±０．５ｍｍ）等を考慮して、支持台カバー１５とのこすれを確実に回避できるように、０．５ｍｍより大きいことが望ましい。なお、図８においても、従来のパーティクル数を１００％として、比較表示を行っている。
又、隙間Ｇ２を変化させて成膜を行った後、ウェハ５の外周の裏面側傾斜部を光学顕微鏡で観測してみると、隙間Ｇ２が１．５ｍｍより大きい場合には、その箇所に薄膜が付着し、ブリスタの発生が認められたが、隙間Ｇ２が１．５ｍｍ以下である場合には、その箇所にブリスタの発生が無かった。このことからも、パーティクル低減の効果があることが確認できた。
従って、支持台４の周囲を上述した構成とすることにより、更に、ウェハ５の裏面へのプロセスガスの流れ込みを防止して、鍔部４ｃ、固定金物１４上面への成膜を防止することができ、スパッタリングが起こっても、スパッタリングされる薄膜が無いため、スパッタリングされたものがウェハ５側へ付着することはない。その結果、ウェハ５の外周の裏面側傾斜部への薄膜形成を防止することができ、最終的には、成膜時のパーティクルが低減することになる。
なお、本実施例は、上記実施例５と組み合わせることも可能であり、隙間Ｇ１、Ｇ２が上記範囲内となるように、固定金物１４、支持台カバー１５を配置するようにすればよい。
本発明は、プラズマを用いて薄膜を形成するプラズマ成膜装置に適用可能なものであり、特に、バイアスを印加して、ＳｉＮ膜を形成するプラズマＣＶＤ装置に好適なものである。
本発明に係るプラズマ成膜装置の実施形態の一例を示す概略構成図である。 図２に示した支持台の変形例を示す概略構成図である。 図２に示した支持台の他の変形例を示す概略構成図である。 図２に示した支持台の他の変形例を示す概略構成図である。 図２に示した支持台の他の変形例を示す概略構成図である。 図２に示した支持台の周囲の構成の変形例を示す概略構成図である。 ウェハと固定金物との隙間Ｇ１に対するパーティクルの変化を示すグラフである。 ウェハと支持台カバーとの隙間Ｇ２に対するパーティクルの変化を示すグラフである。 パーティクルの発生原因を説明する図である。
符号の説明
４ 支持台
４ａ 接触面
４ｂ 支持台本体
４ｃ 鍔部
４ｄ 側面
４ｅ、４ｆ 曲面部
４ｇ 傾斜側面
５ ウェハ
１４ 固定金物
１５ 支持台カバー

Claims (8)

  1. チャンバ内の支持台上に載置した基板にバイアスを印加すると共に、前記基板上にプラズマを用いて薄膜を形成するプラズマ成膜装置において、
    前記支持台は、
    前記基板との接触面の大きさが前記基板の外径より小さい円柱状の支持台本体と、
    前記支持台本体の側面から外周方向に延設された鍔部とを備え、
    前記鍔部と前記基板外周の裏面との間に所定の第１の隙間を形成し、当該第１の隙間を、０．２ｍｍ以上かつ２ｍｍ以下の範囲としたことを特徴とするプラズマ成膜装置。
  2. 請求項１に記載のプラズマ成膜装置において、
    前記接触面の周縁部を前記支持台本体の側面にかけて丸めたことを特徴とするプラズマ成膜装置。
  3. 請求項１又は請求項２に記載のプラズマ成膜装置において、
    前記鍔部の根本部分を前記支持台本体の側面にかけて丸めたことを特徴とするプラズマ成膜装置。
  4. チャンバ内の支持台上に載置した基板にバイアスを印加すると共に、前記基板上にプラズマを用いて薄膜を形成するプラズマ成膜装置において、
    前記支持台は、
    前記基板との接触面の大きさが前記基板の外径より小さい切頭型円錐状の支持台本体を備え、
    前記支持台本体の傾斜した側面と前記基板外周の裏面との間に所定の第１の隙間を形成したことを特徴とするプラズマ成膜装置。
  5. チャンバ内の支持台上に載置した基板にバイアスを印加すると共に、前記基板上にプラズマを用いて薄膜を形成するプラズマ成膜装置において、
    前記支持台は、
    前記基板との接触面の大きさが前記基板の外径より小さい円柱状の支持台本体と、
    前記支持台本体の側面から外周方向に延設された鍔部と、
    前記鍔部を下方に押さえつけて、前記支持台本体を支持台下部へ固定する固定部材と、
    前記固定部材の上面に載置され、前記固定部材の上面を覆うカバー部材とを備え、
    前記固定部材と前記基板外周の裏面との間に所定の第１の隙間を形成すると共に、前記カバー部材と前記基板外周の端部との間に所定の第２の隙間を形成したことを特徴とするプラズマ成膜装置。
  6. 請求項５に記載のプラズマ成膜装置において、
    前記第２の隙間は、０．５ｍｍより大きくかつ１．５ｍｍ以下の範囲であることを特徴とするプラズマ成膜装置。
  7. 請求項４から請求項６のいずれか一項に記載のプラズマ成膜装置において、
    前記第１の隙間は、０．２ｍｍ以上かつ２ｍｍ以下の範囲であることを特徴とするプラズマ成膜装置。
  8. 請求項１から請求項７のいずれか一項に記載のプラズマ成膜装置において、
    前記薄膜は、窒化膜であることを特徴とするプラズマ成膜装置。
JP2007272233A 2007-10-19 2007-10-19 プラズマ成膜装置 Expired - Fee Related JP5260023B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007272233A JP5260023B2 (ja) 2007-10-19 2007-10-19 プラズマ成膜装置
PCT/JP2008/068525 WO2009051087A1 (ja) 2007-10-19 2008-10-14 プラズマ成膜装置
KR1020107008360A KR101217409B1 (ko) 2007-10-19 2008-10-14 플라즈마 성막 장치
US12/681,090 US20100236482A1 (en) 2007-10-19 2008-10-14 Plasma film forming apparatus
EP08839271A EP2202786A1 (en) 2007-10-19 2008-10-14 Plasma film forming apparatus
TW097140049A TW200937501A (en) 2007-10-19 2008-10-17 Plasma deposition apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007272233A JP5260023B2 (ja) 2007-10-19 2007-10-19 プラズマ成膜装置

Publications (2)

Publication Number Publication Date
JP2009099897A JP2009099897A (ja) 2009-05-07
JP5260023B2 true JP5260023B2 (ja) 2013-08-14

Family

ID=40567351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007272233A Expired - Fee Related JP5260023B2 (ja) 2007-10-19 2007-10-19 プラズマ成膜装置

Country Status (6)

Country Link
US (1) US20100236482A1 (ja)
EP (1) EP2202786A1 (ja)
JP (1) JP5260023B2 (ja)
KR (1) KR101217409B1 (ja)
TW (1) TW200937501A (ja)
WO (1) WO2009051087A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5347288B2 (ja) * 2008-03-17 2013-11-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP5374935B2 (ja) * 2008-06-23 2013-12-25 セイコーエプソン株式会社 Ｃｖｄ装置及び半導体装置の製造方法
CN102666917A (zh) * 2009-11-30 2012-09-12 朗姆研究公司 一种带有成角度侧壁的静电卡盘
JP5610850B2 (ja) 2010-05-28 2014-10-22 三菱重工業株式会社 窒化珪素膜の製造方法及び装置
JP5895240B2 (ja) * 2012-07-27 2016-03-30 パナソニックＩｐマネジメント株式会社 プラズマ処理装置およびプラズマ処理方法
JP6700118B2 (ja) * 2016-06-24 2020-05-27 東京エレクトロン株式会社 プラズマ成膜装置および基板載置台
JP6778553B2 (ja) * 2016-08-31 2020-11-04 株式会社日本製鋼所 原子層成長装置および原子層成長方法
JP2018127711A (ja) * 2017-02-10 2018-08-16 株式会社アルバック スパッタリング装置
TWI656235B (zh) * 2017-07-28 2019-04-11 漢民科技股份有限公司 化學氣相沉積系統
JP6914170B2 (ja) * 2017-11-07 2021-08-04 日本特殊陶業株式会社 セラミックス基材の保護方法
JP7248167B1 (ja) 2022-03-03 2023-03-29 住友大阪セメント株式会社 静電チャック部材及び静電チャック装置
JP7203260B1 (ja) * 2022-03-30 2023-01-12 住友大阪セメント株式会社 静電チャック部材、静電チャック装置及び静電チャック部材の製造方法
JP7248182B1 (ja) 2022-08-30 2023-03-29 住友大阪セメント株式会社 静電チャック部材及び静電チャック装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3106719B2 (ja) * 1991-11-18 2000-11-06 富士電機株式会社 Ｅｃｒプラズマ処理装置
JP3306677B2 (ja) * 1993-05-12 2002-07-24 東京エレクトロン株式会社 自己バイアス測定方法及び装置並びに静電吸着装置
JP3173692B2 (ja) * 1993-10-04 2001-06-04 東京エレクトロン株式会社 プラズマ処理方法
US5556476A (en) * 1994-02-23 1996-09-17 Applied Materials, Inc. Controlling edge deposition on semiconductor substrates
US6113702A (en) * 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
US5740009A (en) * 1996-11-29 1998-04-14 Applied Materials, Inc. Apparatus for improving wafer and chuck edge protection
JPH10303288A (ja) * 1997-04-26 1998-11-13 Anelva Corp プラズマ処理装置用基板ホルダー
JP2000012470A (ja) * 1998-06-19 2000-01-14 Shin Etsu Handotai Co Ltd 気相成長装置
JP4364335B2 (ja) * 1999-02-01 2009-11-18 キヤノンアネルバ株式会社 スパッタリング装置
US6375748B1 (en) * 1999-09-01 2002-04-23 Applied Materials, Inc. Method and apparatus for preventing edge deposition
JP4041722B2 (ja) * 2002-11-05 2008-01-30 キヤノンアネルバ株式会社 プラズマ処理装置
JP4417197B2 (ja) * 2004-07-30 2010-02-17 住友大阪セメント株式会社 サセプタ装置

Also Published As

Publication number Publication date
KR20100063800A (ko) 2010-06-11
TW200937501A (en) 2009-09-01
WO2009051087A1 (ja) 2009-04-23
JP2009099897A (ja) 2009-05-07
KR101217409B1 (ko) 2013-01-02
US20100236482A1 (en) 2010-09-23
EP2202786A1 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
JP5260023B2 (ja) プラズマ成膜装置
JP4935143B2 (ja) 載置台及び真空処理装置
TWI528492B (zh) 具有減少的電弧作用之靜電夾盤
US9202737B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US9202721B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US8691702B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
KR20160030812A (ko) 플라즈마 처리 장치
EP3114703B1 (en) Method for plasma dicing a semi-conductor wafer
TW201436020A (zh) 用於電漿切割半導體晶圓爲小塊的方法和設備
US20030066484A1 (en) Electrode cover, plasma apparatus utilizing the cover, and method of fitting the cover onto the plasma electrode
US10037891B2 (en) Manufacturing method of element chip
CN109962031B (zh) 一种受保护的静电吸盘及其应用
TWI618183B (zh) 電漿處理裝置及其靜電夾盤
WO2012049943A1 (ja) 窒化珪素膜形成装置及び方法
JP2010275574A (ja) スパッタリング装置および半導体装置製造方法
TW202137823A (zh) 載置台及電漿處理裝置
JPWO2012137408A1 (ja) 処理装置
JP3881290B2 (ja) プラズマ処理装置
JP2005264177A (ja) スパッタリング装置およびスパッタリング装置のアッパシールド位置調整方法
JP7361588B2 (ja) エッジリング及び基板処理装置
JP2008060487A (ja) プラズマ処理装置
JPH10176267A (ja) スパッタ装置
JPH04318175A (ja) バイアスｅｃｒプラズマｃｖｄ装置
KR20230063980A (ko) 정전 척 및 정전 척 제작 방법
WO2024091528A1 (en) Metallic shield for stable tape-frame substrate processing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees