JP5610850B2 - 窒化珪素膜の製造方法及び装置 - Google Patents

窒化珪素膜の製造方法及び装置 Download PDF

Info

Publication number
JP5610850B2
JP5610850B2 JP2010122251A JP2010122251A JP5610850B2 JP 5610850 B2 JP5610850 B2 JP 5610850B2 JP 2010122251 A JP2010122251 A JP 2010122251A JP 2010122251 A JP2010122251 A JP 2010122251A JP 5610850 B2 JP5610850 B2 JP 5610850B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
bias
source gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010122251A
Other languages
English (en)
Other versions
JP2011249625A (ja
Inventor
誠二 西川
誠二 西川
加福　秀考
秀考 加福
嶋津　正
正 嶋津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2010122251A priority Critical patent/JP5610850B2/ja
Priority to TW100116953A priority patent/TWI446446B/zh
Priority to US13/638,213 priority patent/US8889568B2/en
Priority to KR1020127025748A priority patent/KR101422981B1/ko
Priority to EP11786530.3A priority patent/EP2579301A4/en
Priority to PCT/JP2011/061364 priority patent/WO2011148831A1/ja
Publication of JP2011249625A publication Critical patent/JP2011249625A/ja
Application granted granted Critical
Publication of JP5610850B2 publication Critical patent/JP5610850B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体素子に用いる窒化珪素膜の製造方法及び装置に関する。
半導体素子に用いる窒化珪素膜の製造方法及び装置として、プラズマＣＶＤ法及びプラズマＣＶＤ装置が知られている。
特開２００９−１７７０４６号公報 特開２００２−３６８０８４号公報
窒化珪素膜（以降、ＳｉＮ膜と呼ぶ。）は、その高屈折率、高透過性の特性により、ＣＣＤ（Charge-Coupled Device）、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）のイメージセンサ用レンズに使用したり、そのバリア性の特性により、配線の最終保護膜に使用したりしている。現在、半導体素子の微細化に伴い、高アスペクト比の微小ホール（ホール径：φ１μｍ未満、アスペクト比１以上のホール）に、ＳｉＮ膜を埋込成膜する要求が増えてきている。
高アスペクト比の微小ホールにＳｉＮ膜を埋込成膜するためには、バイアスパワーを印加して、成膜を行う必要がある。本発明の発明者等は、特許文献１において、バイアスパワーを印加する際、適切なプロセス条件を用いて、ＳｉＮ膜を成膜することにより、膜応力を低減し、膜剥がれを抑制できることを、既に提案している。ところが、このようなプロセス条件を用いた場合でも、基板周辺部（表面〜ベベル部分）に微小なブリスタが発生することがあった。このようなブリスタが発生すると、ブリスタに起因するパーティクルが基板周辺部において増加するため、パーティクルの管理が厳しい半導体素子への適用が困難であった。
本発明は上記課題に鑑みなされたもので、バイアスパワーを印加して、窒化珪素膜を成膜する際、基板周辺部におけるブリスタの発生を抑制する窒化珪素膜の製造方法及び装置を提供することを目的とする。
上記課題を解決する第１の発明に係る窒化珪素膜の製造方法は、
半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造方法において、
不活性ガスによるプラズマを生成した後に、前記基板にバイアスを印加すると共に、前記バイアスを印加した後に、前記窒化珪素膜の原料ガスの供給を開始して、前記窒化珪素膜を形成することを特徴とする。
上記課題を解決する第２の発明に係る窒化珪素膜の製造方法は、
上記第１の発明に記載の窒化珪素膜の製造方法において、
前記窒化珪素膜の形成の前に、前記基板にバイアスを印加しないで他の窒化珪素膜を形成すると共に、前記他の窒化珪素膜の形成終了時、前記原料ガスの供給を停止し、前記バイアスを印加した後に、前記原料ガスの供給を再び開始して、前記窒化珪素膜を形成することを特徴とする。
上記課題を解決する第３の発明に係る窒化珪素膜の製造方法は、
上記第１の発明に記載の窒化珪素膜の製造方法において、
前記窒化珪素膜の形成の前に、不活性ガスを用いたプラズマ処理により前記基板の加熱を行うと共に、前記窒化珪素膜を形成する際に、前記バイアスを印加した状態で、前記原料ガスの供給を開始して、前記窒化珪素膜を形成することを特徴とする。
上記課題を解決する第４の発明に係る窒化珪素膜の製造方法は、
上記第１〜第３のいずれか１つの発明に記載の窒化珪素膜の製造方法において、
前記窒化珪素膜の形成開始の際、前記バイアスのパワーを一定に保持した後に、前記原料ガスの供給を開始することを特徴とする。
上記課題を解決する第５の発明に係る窒化珪素膜の製造方法は、
上記第１〜第４のいずれか１つの発明に記載の窒化珪素膜の製造方法において、
前記窒化珪素膜の形成終了の際、前記原料ガスの供給を停止し、残存する前記原料ガスが排気された後に、前記バイアスの印加を停止することを特徴とする。
上記課題を解決する第６の発明に係る窒化珪素膜の製造装置は、
半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造装置において、
前記基板にバイアスを印加するバイアス供給手段と、
前記窒化珪素膜の原料ガスを供給する原料ガス供給手段とを有し、
不活性ガスによるプラズマを生成した後に、前記バイアス供給手段が、前記基板にバイアスを印加すると共に、前記バイアスを印加した後に、前記原料ガス供給手段が、前記原料ガスの供給を開始して、前記窒化珪素膜を形成することを特徴とする。
上記課題を解決する第７の発明に係る窒化珪素膜の製造装置は、
上記第６の発明に記載の窒化珪素膜の製造装置において、
前記窒化珪素膜の形成の前に、前記バイアス供給手段が、前記基板にバイアスを印加しない状態で、前記原料ガス供給手段が、前記原料ガスの供給を行って、他の窒化珪素膜を形成すると共に、前記他の窒化珪素膜の形成終了時、前記原料ガス供給手段が、前記原料ガスの供給を停止し、前記バイアス供給手段が、前記基板にバイアスを印加した後に、前記原料ガス供給手段が、前記原料ガスの供給を再び開始することを特徴とする。
上記課題を解決する第８の発明に係る窒化珪素膜の製造装置は、
上記第６の発明に記載の窒化珪素膜の製造装置において、
更に、不活性ガスを供給する不活性ガス供給手段を有し、
前記窒化珪素膜の形成の前に、前記不活性ガス供給手段が、前記不活性ガスの供給を行って、前記不活性ガスを用いたプラズマ処理により前記基板の加熱を行うと共に、前記窒化珪素膜を形成する際、前記バイアス供給手段が、前記基板にバイアスを印加した状態で、前記原料ガス供給手段が、前記原料ガスの供給を開始することを特徴とする。
上記課題を解決する第９の発明に係る窒化珪素膜の製造装置は、
上記第６〜第８のいずれか１つの発明に記載の窒化珪素膜の製造装置において、
前記窒化珪素膜の形成開始の際、前記バイアス供給手段が、前記バイアスのパワーを一定に保持した後に、前記原料ガス供給手段が、前記原料ガスの供給を開始することを特徴とする。
上記課題を解決する第１０の発明に係る窒化珪素膜の製造装置は、
上記第６〜第９のいずれか１つの発明に記載の窒化珪素膜の製造装置において、
前記窒化珪素膜の形成終了の際、前記原料ガス供給手段が、前記原料ガスの供給を停止し、残存する前記原料ガスが排気された後に、前記バイアス供給手段が、前記バイアスの印加を停止することを特徴とする。
第１、第６の発明によれば、バイアスを印加して窒化珪素膜を形成する際、バイアスを印加した後に、原料ガスの供給を開始するので、バイアスパワーが低い状態で、窒化珪素膜が成膜されることを避けることができる。そのため、膜応力の増加を避けることができ、基板周辺部におけるブリスタの発生や膜剥がれを抑制することができる。その結果、パーティクルを低減することができる。
第２、第７の発明によれば、バイアスを印加して窒化珪素膜を形成する前に、バイアスを印加しない窒化珪素膜を形成すると共に、バイアスを印加して窒化珪素膜を形成する際には、バイアスを印加した後に、原料ガスの供給を開始するので、バイアスを印加した窒化珪素膜の下層に、密着層となるバイアスを印加しない窒化珪素膜を挿入することができ、かつ、バイアスパワーが低い状態で、窒化珪素膜が成膜されることを避けることができる。そのため、膜応力の増加を避けることができ、基板周辺部におけるブリスタの発生や膜剥がれを抑制することができる。その結果、パーティクルを低減することができる。
第３、第８の発明によれば、バイアスを印加して窒化珪素膜を形成する前に、不活性ガスによるプラズマ処理を行って、基板の加熱を行うと共に、バイアスを印加して窒化珪素膜を形成する際には、バイアスを印加した状態で、原料ガスの供給を開始するので、事前に基板の加熱処理を行って、残存ガスを放出し、原料ガス供給時（成膜時）には、基板からのガス放出を抑制することができ、かつ、バイアスパワーが低い状態で、窒化珪素膜が成膜されることを避けることができる。そのため、膜応力の増加を避けることができ、基板周辺部におけるブリスタの発生や膜剥がれを抑制することができる。その結果、パーティクルを低減することができる。
第４、第９の発明によれば、バイアスを印加して窒化珪素膜を形成する際、印加したバイアスのパワーを一定に保持した後に、原料ガスの供給を開始するので、バイアスパワーが低い状態で、窒化珪素膜が成膜されることをより確実に避けることができる。そのため、膜応力の増加をより確実に避けることができ、基板周辺部におけるブリスタの発生や膜剥がれをより確実に抑制することができる。その結果、パーティクルをより確実に低減することができる。
第５、第１０の発明によれば、原料ガスの供給を停止し、残存する原料ガスが排気された後に、バイアスの印加を停止するので、残存した原料ガスによる膜質の悪い窒化珪素膜の成膜を抑制することができる。そのため、膜応力の増加を避けることができ、基板周辺部におけるブリスタの発生や膜剥がれを抑制することができる。その結果、パーティクルを低減することができる。
本発明に係る窒化珪素膜の製造装置の実施形態の一例（実施例１）を示す構成図である。 従来の窒化珪素膜の製造方法を説明するタイムチャートである。 本発明に係る窒化珪素膜の製造方法の実施形態の一例（実施例１）を説明するタイムチャートである。 本発明に係る窒化珪素膜の製造方法の実施形態の他の一例（実施例２）を説明するタイムチャートである。 図４に示したタイムチャートを用いて成膜した窒化珪素膜の膜構造を示す断面図である。 本発明に係る窒化珪素膜の製造方法の実施形態の他の一例（実施例３）を説明するタイムチャートである。
以下、本発明に係る窒化珪素膜（ＳｉＮ膜）の製造方法及び装置について、その実施形態のいくつかを、図１〜図６を参照して、説明を行う。
（実施例１）
最初に、本実施例で用いるＳｉＮ膜の製造装置について、図１を参照して、その構成を説明する。なお、本発明は、バイアスパワーを印加して、ＳｉＮ膜を成膜するプラズマ処理装置であれば、どのようなものでも適用可能であるが、特に、高密度プラズマを用いたプラズマＣＶＤ装置が好適であり、図１では、当該プラズマＣＶＤ装置を例示している。
図１に示すように、プラズマＣＶＤ装置１０は、高い真空度を保持する真空容器１１を備えている。この真空容器１１は、筒状容器１２と天井板１３からなり、筒状容器１２の上部に天井板１３を取り付けることで、外気から密閉された空間を形成している。真空容器１１には、真空容器１１の内部を真空状態にする真空装置１４が設置されている。
天井板１３の上部にはプラズマを生成させるＲＦアンテナ１５が設置されている。このＲＦアンテナ１５には、整合器１６を介して高周波電源であるＲＦ電源１７が接続されている。即ち、ＲＦ電源１７から供給されたＲＦパワーはＲＦアンテナ１５によりプラズマに供給される。
筒状容器１２の側壁の上部には、成膜する膜の原料となる原料ガスや不活性ガスを真空容器１１内に供給するガス供給管１８が設置されている。ガス供給管１８には原料ガスや不活性ガスの供給量を制御するガス供給量制御器（原料ガス供給手段、不活性ガス供給手段）が設置されている。本実施例では、原料ガスとして、ＳｉＨ4、Ｎ2等を、不活性ガスとして、希ガスであるＡｒ等を供給している。これらのガスの供給により、真空容器１１の内部上方には、ＳｉＨ4、Ｎ2及びＡｒ等のプラズマが生成されることとなる。
筒状容器１２内の下方には、成膜対象である基板１９を保持する基板支持台２０が設置されている。この基板支持台２０は、基板１９を保持する基板保持部２１と、この基板保持部２１を支持する支持軸２２とにより構成されている。基板保持部２１の内部には加熱のためのヒータ２３が設置されており、このヒータ２３はヒータ制御装置２４により温度が調整されている。これにより、プラズマ処理中の基板１９の温度を制御することができる。
基板保持部２１には、基板１９に対しバイアスパワーを印加できるように、整合器２５を介してバイアス電源２６が接続されている（バイアス供給手段）。これにより、基板１９の表面にプラズマ中からイオンを引き込むことができる。さらに、基板保持部２１には、基板１９を静電気力で保持できるように静電電源２７が接続されている。この静電電源２７は、ＲＦ電源１７やバイアス電源２６のパワーが回り込まないように、ローパスフィルター２８を介して基板保持部２１に接続している。
そして、上述したプラズマＣＶＤ装置１０には、バイアス電源２６によるバイアスパワーと、ＲＦ電源１７によるＲＦパワーと、真空装置１４による圧力と、ヒータ制御装置２４による基板温度と、ガス供給量制御器によるガス供給量とを、各々制御可能な主制御装置２９が設置されている。ここで、図１中の一点鎖線は、主制御装置２９からバイアス電源２６、ＲＦ電源１７、真空装置１４、ヒータ制御装置２４、ガス供給量制御器へ制御信号を送信するための信号線を意味している。
上述したプラズマＣＶＤ装置１０において、主制御装置２９により、バイアスパワー、ＲＦパワー、圧力、成膜温度、ガス供給量を制御することで、プラズマ処理により、基板１９上にＳｉＮ膜の成膜が可能となる。
ここで、図２のタイムチャートを参照して、従来のＳｉＮ膜の製造方法及びその問題点を説明する。なお、図２においては、ＳｉＨ4流量とバイアスパワーのみを図示しているが、ＳｉＨ4以外のガスであるＮ2、ＡｒやＲＦパワーは、プラズマ生成のため、成膜前から供給されている。
図２に示すように、従来のＳｉＮ膜の製造方法においては、ＳｉＨ4及びバイアスパワーを、同じタイミング（時間ａ１）で供給を開始し、同じタイミング（時間ａ２）から一定に保持し、同じタイミング（時間ａ３）で供給を停止するようにしている。ところが、現実的には、両者の間に微妙な時間差が生じている。具体的には、制御信号の遅延であったり、ＳｉＨ4流量については、その配管長の影響があったりして、両者の間に微妙な時間差が生じることになる。
バイアスパワーが小さい状態でＳｉＮ膜を成膜すると、その膜応力が増加し、膜剥がれが発生するという問題があるが、バイアスパワーがＳｉＨ4より遅れて印加された場合には、まさに、バイアスパワーが小さい状態でＳｉＮ膜を成膜することになり、その結果、ＳｉＮ膜の膜応力が増加し、ブリスタや膜剥がれが発生する要因となっている。
又、バイアスパワーの印加時には、基板面内において、バイアスパワーの分布が発生し、基板周辺部において、バイアスパワーが低くなるという分布特性がある。そして、バイアスパワーがＳｉＨ4より遅れて印加された場合には、基板周辺部のバイアスパワーが更に低くなってしまい、その結果、特に、基板周辺部において、ＳｉＮ膜の膜応力が増加し、ブリスタや膜剥がれが発生する要因となっている。
そこで、本実施例では、基板周辺部も含め、バイアスパワーが小さい状態で、ＳｉＮ膜の成膜を行わないようにするため、図３に示すタイムチャートを用いることにより、所望のバイアスパワーを確実に印加した状態で、ＳｉＮ膜の成膜を実施するようにしており、これにより、ＳｉＮ膜の膜応力を低減し、ブリスタや膜剥がれの発生を抑制するようにしている。
ここで、図３のタイムチャートを参照して、本実施例のＳｉＮ膜の製造方法を説明する。なお、図３においても、ＳｉＨ4流量とバイアスパワーのみを図示しているが、ＳｉＨ4以外のガスであるＮ2、ＡｒやＲＦパワーは、プラズマ生成のため、成膜前から供給されている。
本実施例のＳｉＮ膜の製造方法においては、バイアスパワーを印加した後、ＳｉＨ4を供給することにより、ＳｉＨ4とバイアスパワーの開始のタイミングをずらしている。具体的には、図３に示すように、最初に、バイアスパワーの供給を開始し（時間ｂ１）、所定のバイアスパワーまで漸増させる（時間ｂ２）。この所定のバイアスパワーとは、基板周辺部においても、ＳｉＮ膜の膜応力が増加せず、ブリスタや膜剥がれが発生しない、バイアスパワーのことである。本実施例においては、所定のバイアスパワーの一例として、３００ｍｍ径のＳｉ基板に対して、２．７ｋＷのバイアスパワーを印加した。
次に、所定のバイアスパワーを一定に保持した後、つまり、基板面内におけるバイアスパワーの分布が安定した後、ＳｉＨ4の供給を開始し（時間ｂ３）、所定のＳｉＨ4流量まで漸増させる（時間ｂ４）。本実施例においては、所定のＳｉＨ4流量の一例として、１１５ｓｃｃｍのＳｉＨ4を供給した。本実施例は、バイアスパワーを印加した後に、ＳｉＨ4を供給すれば、基板周辺部を含めて、低いバイアスパワーでの成膜を避けることができるが、バイアスパワーの分布が基板面内で安定した後に、ＳｉＨ4の供給を開始することにより、基板周辺部を含めて、低いバイアスパワーでの成膜を、より確実に避けることができる。
そして、所望の膜厚となる時間、成膜を行った後、ＳｉＨ4及びバイアスパワーの供給を停止することになるが、ここでは、ＳｉＨ4の供給を停止した後、バイアスパワーの印加を停止することにより、ＳｉＨ4とバイアスパワーの停止のタイミングもずらしている。具体的には、図３に示すように、まず、ＳｉＨ4の供給を漸減していき（時間ｂ５）、ＳｉＨ4流量が０になるまで漸減させて、供給を停止する（時間ｂ６）。
最後に、真空容器１１内に残存するＳｉＨ4が排気された後、バイアスパワーの供給を漸減していき（時間ｂ７）、バイアスパワーが０になるまで漸減させて、供給を停止する（時間ｂ８）。このように、残存するＳｉＨ4が排気された後に、バイアスの印加を停止するので、基板周辺部を含めて、低いバイアスパワーでの成膜を避けて、残存したＳｉＨ4による膜質の悪いＳｉＮ膜の成膜を抑制するようにしている。
上述した製造方法により、ＳｉＮ膜の膜応力の増加を避けることができ、基板周辺部におけるブリスタの発生や膜剥がれを抑制することができる。その結果、パーティクルを低減することができる。
図２に示したタイムチャートと図３に示したタイムチャートとを用い、ＳｉＨ4とバイアスパワーの開始、停止のタイミングのみをずらし、他の条件（ＳｉＨ4流量、バイアスパワー、成膜する膜厚）を同一として、パーティクル数（粒径０．２μｍ以上）を測定したところ、本実施例のパーティクル数は、従来の２５．６％となり、略１／４に減少した。なお、図３に示したタイムチャートにおいて、各開始／停止のタイミングは、次の時間差とした。ｂ２−ｂ１＝５秒、ｂ３−ｂ２＝２秒、ｂ４−ｂ３＝４秒、ｂ６−ｂ５＝４秒、ｂ７−ｂ６＝４秒、ｂ８−ｂ７＝８秒。
（実施例２）
図４は、本実施例のＳｉＮ膜の製造方法を説明するタイムチャートである。なお、図４に示すタイムチャートも、図１に示したプラズマＣＶＤ装置等で実施可能であるので、ここでは、プラズマＣＶＤ装置自体の説明は省略する。
本実施例においても、実施例１と同様に、ＳｉＨ4とバイアスパワーの開始、停止のタイミングをずらして、ＳｉＮ膜の成膜を行っているが（プロセスＰ２）、本実施例においては、バイアスパワーを印加したＳｉＮ膜の成膜；プロセスＰ２の前に、バイアスパワーを印加しないＳｉＮ膜を成膜している（プロセスＰ１）。
これを、図４のタイムチャートと、図５に示すＳｉＮ膜の膜構造の断面図を参照して、説明する。なお、図４においても、ＳｉＨ4流量とバイアスパワーのみを図示しているが、ＳｉＨ4以外のガスであるＮ2、ＡｒやＲＦパワーは、プラズマ生成のため、成膜前から供給されている。
本実施例のＳｉＮ膜の製造方法においては、最初に、プロセスＰ１として、バイアスパワーを印加しないＳｉＮ膜（以降、アンバイアスＳｉＮ膜と呼ぶ。）３１を基板１９上に成膜している。具体的には、図４に示すように、バイアスパワーを印加しない状態で、ＳｉＨ4の供給を開始し（時間ｃ１）、所定のＳｉＨ4流量まで漸増させる（時間ｃ２）。Ｎ2、ＡｒやＲＦパワーは、このＳｉＨ4制御のタイミングと同期して、制御している。これらのプロセス条件を一定に保持し、所望の膜厚となる時間ｃ３まで、成膜を行い、その後、同じタイミング（時間ｃ３）で、このＳｉＨ4の供給を停止する。
なお、アンバイアスＳｉＮ膜としては、例えば、以下の成膜条件の範囲とすれば、後述する特性を得ることができる。
成膜温度：５０℃〜４００℃
ＳｉＨ4及びＮ2の総流量に対するＲＦパワー：７Ｗ／ｓｃｃｍ以下
ガス流量比：ＳｉＨ4／（ＳｉＨ4＋Ｎ2）＝０．０３６〜０．３３
その後、プロセスＰ２として、バイアスパワーを印加したＳｉＮ膜（以降、バイアスＳｉＮ膜と呼ぶ。）３２をアンバイアスＳｉＮ膜３１上に成膜している。このとき、ＳｉＨ4とバイアスパワーの開始のタイミングは、実施例１と同様にずらしている。具体的には、図４に示すように、まず、バイアスパワーの供給を開始し（時間ｄ１）、実施例１と同様に、所定のバイアスパワーまで漸増させる（時間ｄ２）。本実施例においても、所定のバイアスパワーの一例として、３００ｍｍ径のＳｉ基板に対して、２．７ｋＷのバイアスパワーを印加した。
次に、所定のバイアスパワーを一定に保持した後、つまり、基板面内におけるバイアスパワーの分布が安定した後、ＳｉＨ4の供給を開始し（時間ｄ３）、所定のＳｉＨ4流量まで漸増させる（時間ｄ４）。本実施例においても、所定のＳｉＨ4流量の一例として、１１５ｓｃｃｍのＳｉＨ4を供給した。本実施例でも、バイアスパワーを印加した後に、ＳｉＨ4を供給すれば、基板周辺部を含めて、低いバイアスパワーでの成膜を避けることができるが、バイアスパワーの分布が基板面内で安定した後に、ＳｉＨ4の供給を開始することにより、基板周辺部を含めて、低いバイアスパワーでの成膜を、より確実に避けることができる。
そして、所望の膜厚となる時間、成膜を行った後、実施例１と同様に、ＳｉＨ4の供給を停止した後、バイアスパワーの印加を停止することにより、ＳｉＨ4とバイアスパワーの停止のタイミングもずらしている。具体的には、図４に示すように、まず、ＳｉＨ4の供給を漸減していき（時間ｄ５）、ＳｉＨ4流量が０になるまで漸減させて、供給を停止する（時間ｄ６）。
最後に、真空容器１１内に残存するＳｉＨ4が排気された後、バイアスパワーの供給を漸減していき（時間ｄ７）、バイアスパワーが０になるまで漸減させて、供給を停止する（時間ｄ８）。このように、残存するＳｉＨ4が排気された後に、バイアスの印加を停止するので、基板周辺部を含めて、低いバイアスパワーでの成膜を避けて、残存したＳｉＨ4による膜質の悪いＳｉＮ膜の成膜を抑制するようにしている。
上述した製造方法により、ＳｉＮ膜の膜応力の増加を避けることができ、基板周辺部におけるブリスタの発生や膜剥がれを抑制することができる。その結果、パーティクルを低減することができる。
前述したように、バイアスパワーの印加時には、基板面内において、バイアスパワーの分布が発生し、基板周辺部において、バイアスパワーが低くなるという分布特性がある。更に、ＳｉＮ膜は一般的に膜応力が高く、Ｓｉ基板表面に直接成膜すると、その膜応力のために、基板周辺部において、ブリスタや膜剥がれが発生するおそれがある。そこで、本実施例においては、図５に示すように、基板１９とバイアスＳｉＮ膜３２との間に、これらの密着層となるアンバイアスＳｉＮ膜３２を挿入することにより、ＳｉＮ膜の膜応力の増加を抑制して、ブリスタや膜剥がれの発生を抑制している。このように、本実施例は、Ｓｉ基板表面に直接ＳｉＮ膜を成膜するときに特に有効である。
図２に示したタイムチャートと図４に示したタイムチャートとを用い、ＳｉＨ4とバイアスパワーの開始、停止のタイミングをずらし、他の条件（ＳｉＨ4流量、バイアスパワー、成膜するトータルの膜厚）を同一として、パーティクル数を測定した。なお、図２に示したタイムチャートを用いて成膜したＳｉＮ膜のトータルの膜厚は、１０００ｎｍとし、図４に示したタイムチャートを用いて成膜したアンバイアスＳｉＮ膜３１の膜厚は２００ｎｍ、バイアスＳｉＮ膜３２の膜厚は８００ｎｍであり、それらのトータルの膜厚は、１０００ｎｍとした。これらのＳｉＮ膜のパーティクル数（粒径０．２μｍ以上）を測定したところ、本実施例のパーティクル数は、従来の１３．２％となり、約１／８程に減少した。なお、図４に示したタイムチャートにおいて、各開始／停止のタイミングは、次の時間差とした。ｄ２−ｄ１＝５秒、ｄ３−ｄ２＝２秒、ｄ４−ｄ３＝４秒、ｄ６−ｄ５＝４秒、ｄ７−ｄ６＝４秒、ｄ８−ｄ７＝８秒。
（実施例３）
図６は、本実施例のＳｉＮ膜の製造方法を説明するタイムチャートである。なお、図６に示すタイムチャートも、図１に示したプラズマＣＶＤ装置等で実施可能であるので、ここでも、プラズマＣＶＤ装置自体の説明は省略する。
本実施例においても、実施例１と同様に、ＳｉＨ4とバイアスパワーの開始、停止のタイミングをずらして、ＳｉＮ膜の成膜を行っているが（プロセスＰ１２）、本実施例においては、バイアスパワーを印加したＳｉＮ膜の成膜；プロセスＰ１２の前に、不活性ガスを用いたプラズマ処理を行うことにより、基板１９の加熱を行っている（プロセスＰ１１）。
これを、図６のタイムチャートを参照して説明する。なお、図６においては、ＳｉＨ4流量とバイアスパワーのみを図示しているが、不活性ガス（Ａｒ）やＲＦパワーは、プロセスＰ１１において、プラズマ生成のために常に供給されており、Ｎ2は、プロセスＰ１２において、ＳｉＨ4と同じタイミングで供給を開始し、そして、ＳｉＨ4と同じタイミングで供給を停止している。
本実施例のＳｉＮ膜の製造方法においては、最初に、プロセスＰ１１として、バイアスパワーを印加した状態で、不活性ガスであるＡｒのプラズマ処理により、基板１９の加熱を行っている。具体的には、図６に示すように、バイアスパワーの供給を開始し（時間ｅ１）、所定のバイアスパワーまで漸増させる（時間ｅ２）。これらのプロセス条件を一定に保持し、所望の加熱時間となる時間ｅ３まで、加熱を行う。なお、本実施例においても、所定のバイアスパワーの一例として、３００ｍｍ径のＳｉ基板に対して、２．７ｋＷのバイアスパワーを印加しているが、これは、基板１９の加熱温度に応じて変更してよい。又、プロセスＰ１１においては、不活性ガスとして、Ａｒを用いているが、Ａｒ以外の希ガスでもよい。又、プロセスＰ１１において、バイアスを印加せず、ＲＦパワーのみを用いて、基板加熱を行ってもよい。この場合のバイアスパワーのタイムチャートは、図４に示したものと同等となる。
その後、プロセスＰ１２として、バイアスパワーを印加したＳｉＮ膜を基板１９上に成膜している。このとき、バイアスパワーは既に印加されて、更に、安定しているので、必然的に、ＳｉＨ4とバイアスパワーの開始のタイミングはずれることになる。具体的には、図６に示すように、ＳｉＨ4の供給を開始し（時間ｅ３）、所定のＳｉＨ4流量まで漸増させる（時間ｅ４）。本実施例においても、所定のＳｉＨ4流量の一例として、１１５ｓｃｃｍのＳｉＨ4を供給した。このとき、Ｎ2も同様に供給を開始する。本実施例では、プロセスＰ１１において、既にバイアスパワーを印加しており、バイアスパワーの分布も基板面内で安定しているので、プロセスＰ１１の後に、ＳｉＨ4の供給を開始することにより、基板周辺部を含めて、低いバイアスパワーでの成膜を、より確実に避けることができる。
そして、所望の膜厚となる時間、成膜を行った後、実施例１と同様に、ＳｉＨ4の供給を停止した後、バイアスパワーの印加を停止することにより、ＳｉＨ4とバイアスパワーの停止のタイミングもずらしている。具体的には、図６に示すように、まず、ＳｉＨ4の供給を漸減していき（時間ｅ５）、ＳｉＨ4流量が０になるまで漸減させて、供給を停止する（時間ｅ６）。
最後に、真空容器１１内に残存するＳｉＨ4が排気された後、バイアスパワーの供給を漸減していき（時間ｅ７）、バイアスパワーが０になるまで漸減させて、供給を停止する（時間ｅ８）。このように、残存するＳｉＨ4が排気された後に、バイアスの印加を停止するので、基板周辺部を含めて、低いバイアスパワーでの成膜を避けて、残存したＳｉＨ4による膜質の悪いＳｉＮ膜の成膜を抑制するようにしている。
上述した製造方法により、ＳｉＮ膜の膜応力の増加を避けることができ、基板周辺部におけるブリスタの発生や膜剥がれを抑制することができる。その結果、パーティクルを低減することができる。
又、成膜中に基板１９からガス放出があると、ガス放出によりブリスタが発生し、パーティクルの要因となる。しかしながら、本実施例のように、ＳｉＮ膜の成膜前に、基板１９を加熱処理することにより、成膜中の基板１９からのガス放出（例えば、基板１９表面に付着した水分等）を抑制することができ、その結果、ブリスタの発生を抑制し、パーティクルを低減することができる。
本発明は、半導体素子に用いる窒化珪素膜に適用するものであり、特に、ＣＣＤ／ＣＭＯＳのイメージセンサ用レンズや配線の最終保護膜（パシベーション）に好適なものである。
１０ プラズマＣＶＤ装置
１８ ガス供給管
１９ 基板
２６ バイアス電源
２９ 主制御装置
３１ アンバイアスＳｉＮ膜
３２ バイアスＳｉＮ膜

Claims (10)

  1. 半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造方法において、
    不活性ガスによるプラズマを生成した後に、前記基板にバイアスを印加すると共に、前記バイアスを印加した後に、前記窒化珪素膜の原料ガスの供給を開始して、前記窒化珪素膜を形成することを特徴とする窒化珪素膜の製造方法。
  2. 請求項１に記載の窒化珪素膜の製造方法において、
    前記窒化珪素膜の形成の前に、前記基板にバイアスを印加しないで他の窒化珪素膜を形成すると共に、前記他の窒化珪素膜の形成終了時、前記原料ガスの供給を停止し、前記バイアスを印加した後に、前記原料ガスの供給を再び開始して、前記窒化珪素膜を形成することを特徴とする窒化珪素膜の製造方法。
  3. 請求項１に記載の窒化珪素膜の製造方法において、
    前記窒化珪素膜の形成の前に、不活性ガスを用いたプラズマ処理により前記基板の加熱を行うと共に、前記窒化珪素膜を形成する際に、前記バイアスを印加した状態で、前記原料ガスの供給を開始して、前記窒化珪素膜を形成することを特徴とする窒化珪素膜の製造方法。
  4. 請求項１から請求項３のいずれか１つに記載の窒化珪素膜の製造方法において、
    前記窒化珪素膜の形成開始の際、前記バイアスのパワーを一定に保持した後に、前記原料ガスの供給を開始することを特徴とする窒化珪素膜の製造方法。
  5. 請求項１から請求項４のいずれか１つに記載の窒化珪素膜の製造方法において、
    前記窒化珪素膜の形成終了の際、前記原料ガスの供給を停止し、残存する前記原料ガスが排気された後に、前記バイアスの印加を停止することを特徴とする窒化珪素膜の製造方法。
  6. 半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造装置において、
    前記基板にバイアスを印加するバイアス供給手段と、
    前記窒化珪素膜の原料ガスを供給する原料ガス供給手段とを有し、
    不活性ガスによるプラズマを生成した後に、前記バイアス供給手段が、前記基板にバイアスを印加すると共に、前記バイアスを印加した後に、前記原料ガス供給手段が、前記原料ガスの供給を開始して、前記窒化珪素膜を形成することを特徴とする窒化珪素膜の製造装置。
  7. 請求項６に記載の窒化珪素膜の製造装置において、
    前記窒化珪素膜の形成の前に、前記バイアス供給手段が、前記基板にバイアスを印加しない状態で、前記原料ガス供給手段が、前記原料ガスの供給を行って、他の窒化珪素膜を形成すると共に、前記他の窒化珪素膜の形成終了時、前記原料ガス供給手段が、前記原料ガスの供給を停止し、前記バイアス供給手段が、前記基板にバイアスを印加した後に、前記原料ガス供給手段が、前記原料ガスの供給を再び開始することを特徴とする窒化珪素膜の製造装置。
  8. 請求項６に記載の窒化珪素膜の製造装置において、
    更に、不活性ガスを供給する不活性ガス供給手段を有し、
    前記窒化珪素膜の形成の前に、前記不活性ガス供給手段が、前記不活性ガスの供給を行って、前記不活性ガスを用いたプラズマ処理により前記基板の加熱を行うと共に、前記窒化珪素膜を形成する際、前記バイアス供給手段が、前記基板にバイアスを印加した状態で、前記原料ガス供給手段が、前記原料ガスの供給を開始することを特徴とする窒化珪素膜の製造装置。
  9. 請求項６から請求項８のいずれか１つに記載の窒化珪素膜の製造装置において、
    前記窒化珪素膜の形成開始の際、前記バイアス供給手段が、前記バイアスのパワーを一定に保持した後に、前記原料ガス供給手段が、前記原料ガスの供給を開始することを特徴とする窒化珪素膜の製造装置。
  10. 請求項６から請求項９のいずれか１つに記載の窒化珪素膜の製造装置において、
    前記窒化珪素膜の形成終了の際、前記原料ガス供給手段が、前記原料ガスの供給を停止し、残存する前記原料ガスが排気された後に、前記バイアス供給手段が、前記バイアスの印加を停止することを特徴とする窒化珪素膜の製造装置。
JP2010122251A 2010-05-28 2010-05-28 窒化珪素膜の製造方法及び装置 Expired - Fee Related JP5610850B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010122251A JP5610850B2 (ja) 2010-05-28 2010-05-28 窒化珪素膜の製造方法及び装置
TW100116953A TWI446446B (zh) 2010-05-28 2011-05-13 Production method and device for silicon nitride film
US13/638,213 US8889568B2 (en) 2010-05-28 2011-05-18 Method and apparatus for producing silicon nitride film
KR1020127025748A KR101422981B1 (ko) 2010-05-28 2011-05-18 질화 규소막의 제조 방법 및 장치
EP11786530.3A EP2579301A4 (en) 2010-05-28 2011-05-18 APPARATUS AND METHOD FOR PRODUCING SILICON NITRIDE FILM
PCT/JP2011/061364 WO2011148831A1 (ja) 2010-05-28 2011-05-18 窒化珪素膜の製造方法及び装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010122251A JP5610850B2 (ja) 2010-05-28 2010-05-28 窒化珪素膜の製造方法及び装置

Publications (2)

Publication Number Publication Date
JP2011249625A JP2011249625A (ja) 2011-12-08
JP5610850B2 true JP5610850B2 (ja) 2014-10-22

Family

ID=45003822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010122251A Expired - Fee Related JP5610850B2 (ja) 2010-05-28 2010-05-28 窒化珪素膜の製造方法及び装置

Country Status (6)

Country Link
US (1) US8889568B2 (ja)
EP (1) EP2579301A4 (ja)
JP (1) JP5610850B2 (ja)
KR (1) KR101422981B1 (ja)
TW (1) TWI446446B (ja)
WO (1) WO2011148831A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060378A (ja) * 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置
JP5872028B2 (ja) * 2013-09-30 2016-03-01 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP6363385B2 (ja) * 2014-04-21 2018-07-25 東京エレクトロン株式会社 封止膜の形成方法及び封止膜製造装置
US11600530B2 (en) * 2018-07-31 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR102072675B1 (ko) 2018-09-27 2020-03-02 (주) 폰플라자 휴대폰케이스

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243202A (en) 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JP4332263B2 (ja) 1998-10-07 2009-09-16 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
JP4606554B2 (ja) * 1999-09-29 2011-01-05 アプライド マテリアルズ インコーポレイテッド 成膜方法及び成膜装置
JP2001244262A (ja) * 2000-03-02 2001-09-07 Toshiba Corp 半導体装置の製造方法
JP5019676B2 (ja) * 2001-05-28 2012-09-05 アプライド マテリアルズ インコーポレイテッド Ｈｄｐｃｖｄ処理によるトレンチ充填
JP2002368084A (ja) 2001-06-12 2002-12-20 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003239071A (ja) * 2002-02-14 2003-08-27 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ成膜方法及び装置
JP4764841B2 (ja) * 2007-02-09 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5260023B2 (ja) 2007-10-19 2013-08-14 三菱重工業株式会社 プラズマ成膜装置
US7678715B2 (en) * 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
JP5297048B2 (ja) 2008-01-28 2013-09-25 三菱重工業株式会社 プラズマ処理方法及びプラズマ処理装置
US20110254078A1 (en) * 2008-09-30 2011-10-20 Tokyo Electron Limited Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device

Also Published As

Publication number Publication date
TWI446446B (zh) 2014-07-21
KR20120132540A (ko) 2012-12-05
EP2579301A4 (en) 2013-12-18
TW201207944A (en) 2012-02-16
US20130109154A1 (en) 2013-05-02
EP2579301A1 (en) 2013-04-10
WO2011148831A1 (ja) 2011-12-01
JP2011249625A (ja) 2011-12-08
US8889568B2 (en) 2014-11-18
KR101422981B1 (ko) 2014-07-23

Similar Documents

Publication Publication Date Title
JP5297048B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP5610850B2 (ja) 窒化珪素膜の製造方法及び装置
TWI328618B (en) High-throughput hdp-cvd processes for advanced gapfill applications
JP5487565B2 (ja) エピタキシャルウェーハおよびその製造方法
TWI735957B (zh) 薄膜處理製程
JP5922352B2 (ja) 窒化膜の製造装置及びその製造方法、並びにその製造プログラム
US20180148833A1 (en) Methods for depositing flowable silicon containing films using hot wire chemical vapor deposition
WO2014019499A1 (zh) 氮化硅薄膜的制造方法
TW202405219A (zh) 於化學氣相沉積期間增進鈦及矽化鈦選擇性之方法與設備
JP5495940B2 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
WO2011148830A1 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
JP2018170408A (ja) 凹部の埋め込み方法および処理装置
JP2010141127A (ja) Ｓｏｉウェーハの製造方法
JP2009164519A (ja) 低温ポリシリコン用保護膜の成膜方法、低温ポリシリコン用保護膜の成膜装置および低温ポリシリコンｔｆｔ
JP2016526796A (ja) 複合構造物を製造する方法
US9754781B2 (en) Semiconductor manufacturing method
JP2010270371A (ja) 基板処理装置
JP2005206897A (ja) ポリシリコン膜形成方法
JP2015070233A (ja) 半導体装置の製造方法
JP2007299841A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140902

LAPS Cancellation because of no payment of annual fees