KR20120132540A - 질화 규소막의 제조 방법 및 장치 - Google Patents

질화 규소막의 제조 방법 및 장치 Download PDF

Info

Publication number
KR20120132540A
KR20120132540A KR1020127025748A KR20127025748A KR20120132540A KR 20120132540 A KR20120132540 A KR 20120132540A KR 1020127025748 A KR1020127025748 A KR 1020127025748A KR 20127025748 A KR20127025748 A KR 20127025748A KR 20120132540 A KR20120132540 A KR 20120132540A
Authority
KR
South Korea
Prior art keywords
silicon nitride
nitride film
bias
source gas
substrate
Prior art date
Application number
KR1020127025748A
Other languages
English (en)
Other versions
KR101422981B1 (ko
Inventor
세이지 니시카와
히데타카 가후쿠
다다시 시마즈
Original Assignee
미츠비시 쥬고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 쥬고교 가부시키가이샤 filed Critical 미츠비시 쥬고교 가부시키가이샤
Publication of KR20120132540A publication Critical patent/KR20120132540A/ko
Application granted granted Critical
Publication of KR101422981B1 publication Critical patent/KR101422981B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

바이어스 파워를 인가하여 질화 규소막을 성막할 때, 기판 주변부에 있어서의 블리스터의 발생을 억제하는 질화 규소막의 제조 방법 및 질화 규소막의 제조 장치를 제공한다. 그 때문에, 반도체 소자에 사용하는 질화 규소막을, 플라즈마 처리에 의해 기판 상에 형성하는 질화 규소막의 제조 방법 및 장치에 있어서, 시간 (b1) 에 있어서 기판에 바이어스를 인가함과 함께, 바이어스를 인가한 후, 시간 (b3) 에 있어서, 질화 규소막의 원료 가스 SiH4 의 공급을 개시한다.

Description

질화 규소막의 제조 방법 및 장치{METHOD AND APPARATUS FOR PRODUCING SILICON NITRIDE FILM}
본 발명은, 반도체 소자에 사용하는 질화 규소막의 제조 방법 및 장치에 관한 것이다.
반도체 소자에 사용하는 질화 규소막의 제조 방법 및 장치로서, 플라즈마 CVD 법 및 플라즈마 CVD 장치가 알려져 있다.
일본 공개특허공보 2009-177046호 일본 공개특허공보 2002-368084호
질화 규소막 (이후, SiN 막이라고 부른다) 은, 그 고굴절률, 고투과성의 특성에 의해, CCD (Charge-Coupled Device), CMOS (Complementary Metal-Oxide Semiconductor) 의 이미지 센서용 렌즈에 사용하거나, 그 배리어성의 특성에 의해, 배선의 최종 보호막에 사용하거나 하고 있다. 현재, 반도체 소자의 미세화에 수반하여, 고 어스펙트비의 미소 홀 (홀 직경： φ1 ㎛ 미만, 어스펙트비 1 이상의 홀) 에 SiN 막을 매립 성막하는 요구가 많아지고 있다.
고 어스펙트비의 미소 홀에 SiN 막을 매립 성막하기 위해서는, 바이어스 파워를 인가하여, 성막을 실시할 필요가 있다. 본 발명의 발명자들은, 특허문헌 1 에 있어서, 바이어스 파워를 인가할 때, 적절한 프로세스 조건을 이용하여 SiN 막을 성막함으로써, 막 응력을 저감시키고, 막 박리를 억제할 수 있는 것을 이미 제안하고 있다. 그런데, 이와 같은 프로세스 조건을 사용한 경우에도, 기판 주변부 (표면∼베벨 부분) 에 미소한 블리스터가 발생하는 일이 있었다. 이와 같은 블리스터가 발생하면, 블리스터에서 기인하는 파티클이 기판 주변부에 있어서 증가되기 때문에, 파티클의 관리가 엄격한 반도체 소자에 대한 적용이 곤란하였다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 바이어스 파워를 인가하여 질화 규소막을 성막할 때, 기판 주변부에 있어서의 블리스터의 발생을 억제하는 질화 규소막의 제조 방법 및 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하는 제 1 발명에 관련된 질화 규소막의 제조 방법은,
반도체 소자에 사용하는 질화 규소막을, 플라즈마 처리에 의해 기판 상에 형성하는 질화 규소막의 제조 방법에 있어서,
상기 기판에 바이어스를 인가함과 함께, 상기 바이어스를 인가한 후에, 상기 질화 규소막의 원료 가스의 공급을 개시하여, 상기 질화 규소막을 형성하는 것을 특징으로 한다.
상기 과제를 해결하는 제 2 발명에 관련된 질화 규소막의 제조 방법은,
상기 제 1 발명에 기재된 질화 규소막의 제조 방법에 있어서,
상기 질화 규소막의 형성 전에, 상기 기판에 바이어스를 인가하지 않고 다른 질화 규소막을 형성함과 함께, 상기 다른 질화 규소막의 형성 종료시, 상기 원료 가스의 공급을 정지시키고, 상기 바이어스를 인가한 후에, 상기 원료 가스의 공급을 다시 개시하여, 상기 질화 규소막을 형성하는 것을 특징으로 한다.
상기 과제를 해결하는 제 3 발명에 관련된 질화 규소막의 제조 방법은,
상기 제 1 발명에 기재된 질화 규소막의 제조 방법에 있어서,
상기 질화 규소막의 형성 전에, 불활성 가스를 사용한 플라즈마 처리에 의해 상기 기판의 가열을 실시함과 함께, 상기 질화 규소막을 형성할 때에, 상기 바이어스를 인가한 상태에서, 상기 원료 가스의 공급을 개시하여, 상기 질화 규소막을 형성하는 것을 특징으로 한다.
상기 과제를 해결하는 제 4 발명에 관련된 질화 규소막의 제조 방법은,
상기 제 1∼제 3 중 어느 하나의 발명에 기재된 질화 규소막의 제조 방법에 있어서,
상기 질화 규소막의 형성 개시시, 상기 바이어스의 파워를 일정하게 유지한 후에, 상기 원료 가스의 공급을 개시하는 것을 특징으로 한다.
상기 과제를 해결하는 제 5 발명에 관련된 질화 규소막의 제조 방법은,
상기 제 1∼제 4 중 어느 하나의 발명에 기재된 질화 규소막의 제조 방법에 있어서,
상기 질화 규소막의 형성 종료시, 상기 원료 가스의 공급을 정지시키고, 잔존하는 상기 원료 가스가 배기된 후에, 상기 바이어스의 인가를 정지시키는 것을 특징으로 한다.
상기 과제를 해결하는 제 6 발명에 관련된 질화 규소막의 제조 장치는,
반도체 소자에 사용하는 질화 규소막을, 플라즈마 처리에 의해 기판 상에 형성하는 질화 규소막의 제조 장치에 있어서,
상기 기판에 바이어스를 인가하는 바이어스 공급 수단과,
상기 질화 규소막의 원료 가스를 공급하는 원료 가스 공급 수단을 갖고,
상기 바이어스 공급 수단이 상기 기판에 바이어스를 인가한 후에, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 개시하여, 상기 질화 규소막을 형성하는 것을 특징으로 한다.
상기 과제를 해결하는 제 7 발명에 관련된 질화 규소막의 제조 장치는,
상기 제 6 발명에 기재된 질화 규소막의 제조 장치에 있어서,
상기 질화 규소막의 형성 전에, 상기 바이어스 공급 수단이 상기 기판에 바이어스를 인가하지 않은 상태에서, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 실시하여, 다른 질화 규소막을 형성함과 함께, 상기 다른 질화 규소막의 형성 종료시, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 정지시키고, 상기 바이어스 공급 수단이 상기 기판에 바이어스를 인가한 후에, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 다시 개시하는 것을 특징으로 한다.
상기 과제를 해결하는 제 8 발명에 관련된 질화 규소막의 제조 장치는,
상기 제 6 발명에 기재된 질화 규소막의 제조 장치에 있어서,
추가로, 불활성 가스를 공급하는 불활성 가스 공급 수단을 갖고,
상기 질화 규소막의 형성 전에, 상기 불활성 가스 공급 수단이, 상기 불활성 가스의 공급을 실시하여, 상기 불활성 가스를 사용한 플라즈마 처리에 의해 상기 기판의 가열을 실시함과 함께, 상기 질화 규소막을 형성할 때, 상기 바이어스 공급 수단이 상기 기판에 바이어스를 인가한 상태에서, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 개시하는 것을 특징으로 한다.
상기 과제를 해결하는 제 9 발명에 관련된 질화 규소막의 제조 장치는,
상기 제 6∼제 8 중 어느 하나의 발명에 기재된 질화 규소막의 제조 장치에 있어서,
상기 질화 규소막의 형성 개시시, 상기 바이어스 공급 수단이, 상기 바이어스의 파워를 일정하게 유지한 후에, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 개시하는 것을 특징으로 한다.
상기 과제를 해결하는 제 10 발명에 관련된 질화 규소막의 제조 장치는,
상기 제 6∼제 9 중 어느 하나의 발명에 기재된 질화 규소막의 제조 장치에 있어서,
상기 질화 규소막의 형성 종료시, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 정지시키고, 잔존하는 상기 원료 가스가 배기된 후에, 상기 바이어스 공급 수단이 상기 바이어스의 인가를 정지시키는 것을 특징으로 한다.
제 1, 제 6 발명에 의하면, 바이어스를 인가하여 질화 규소막을 형성할 때, 바이어스를 인가한 후에 원료 가스의 공급을 개시하므로, 바이어스 파워가 낮은 상태에서 질화 규소막이 성막되는 것을 피할 수 있다. 그 때문에, 막 응력의 증가를 피할 수 있어, 기판 주변부에 있어서의 블리스터의 발생이나 막 박리를 억제할 수 있다. 그 결과, 파티클을 저감시킬 수 있다.
제 2, 제 7 발명에 의하면, 바이어스를 인가하여 질화 규소막을 형성하기 전에, 바이어스를 인가하지 않은 질화 규소막을 형성함과 함께, 바이어스를 인가하여 질화 규소막을 형성할 때에는, 바이어스를 인가한 후에 원료 가스의 공급을 개시하므로, 바이어스를 인가한 질화 규소막의 하층에, 밀착층이 되는 바이어스를 인가하지 않은 질화 규소막을 삽입할 수 있고, 또한, 바이어스 파워가 낮은 상태에서 질화 규소막이 성막되는 것을 피할 수 있다. 그 때문에, 막 응력의 증가를 피할 수 있어, 기판 주변부에 있어서의 블리스터의 발생이나 막 박리를 억제할 수 있다. 그 결과, 파티클을 저감시킬 수 있다.
제 3, 제 8 발명에 의하면, 바이어스를 인가하여 질화 규소막을 형성하기 전에, 불활성 가스에 의한 플라즈마 처리를 실시하고, 기판의 가열을 실시함과 함께, 바이어스를 인가하여 질화 규소막을 형성할 때에는, 바이어스를 인가한 상태에서, 원료 가스의 공급을 개시하므로, 사전에 기판의 가열 처리를 실시하여 잔존 가스를 방출하고, 원료 가스 공급시 (성막시) 에는, 기판으로부터의 가스 방출을 억제할 수 있고, 또한, 바이어스 파워가 낮은 상태에서 질화 규소막이 성막되는 것을 피할 수 있다. 그 때문에, 막 응력의 증가를 피할 수 있어, 기판 주변부에 있어서의 블리스터의 발생이나 막 박리를 억제할 수 있다. 그 결과, 파티클을 저감시킬 수 있다.
제 4, 제 9 발명에 의하면, 바이어스를 인가하여 질화 규소막을 형성할 때, 인가한 바이어스의 파워를 일정하게 유지한 후에 원료 가스의 공급을 개시하므로, 바이어스 파워가 낮은 상태에서 질화 규소막이 성막되는 것을 보다 확실하게 피할 수 있다. 그 때문에, 막 응력의 증가를 보다 확실하게 피할 수 있어, 기판 주변부에 있어서의 블리스터의 발생이나 막 박리를 보다 확실하게 억제할 수 있다. 그 결과, 파티클을 보다 확실하게 저감시킬 수 있다.
제 5, 제 10 발명에 의하면, 원료 가스의 공급을 정지시키고, 잔존하는 원료 가스가 배기된 후에 바이어스의 인가를 정지시키므로, 잔존한 원료 가스에 의한 막질이 나쁜 질화 규소막의 성막을 억제할 수 있다. 그 때문에, 막 응력의 증가를 피할 수 있어, 기판 주변부에 있어서의 블리스터의 발생이나 막 박리를 억제할 수 있다. 그 결과, 파티클을 저감시킬 수 있다.
도 1 은 본 발명에 관련된 질화 규소막의 제조 장치의 실시형태의 일례 (실시예 1) 를 나타내는 구성도이다.
도 2 는, 종래의 질화 규소막의 제조 방법을 설명하는 타임 차트이다.
도 3 은, 본 발명에 관련된 질화 규소막의 제조 방법의 실시형태의 일례 (실시예 1) 를 설명하는 타임 차트이다.
도 4 는, 본 발명에 관련된 질화 규소막의 제조 방법의 실시형태의 다른 일례 (실시예 2) 를 설명하는 타임 차트이다.
도 5 는, 도 4 에 나타낸 타임 차트를 이용하여 성막한 질화 규소막의 막 구조를 나타내는 단면도이다.
도 6 은, 본 발명에 관련된 질화 규소막의 제조 방법의 실시형태의 다른 일례 (실시예 3) 를 설명하는 타임 차트이다.
이하, 본 발명에 관련된 질화 규소막 (SiN 막) 의 제조 방법 및 장치에 대해, 그 실시형태 몇 가지를 도 1∼도 6 을 참조하여 설명을 실시한다.
(실시예 1)
먼저, 본 실시예에서 사용하는 SiN 막의 제조 장치에 대해, 도 1 을 참조하여, 그 구성을 설명한다. 또한, 본 발명은, 바이어스 파워를 인가하여, SiN 막을 성막하는 플라즈마 처리 장치이면, 어떠한 것이어도 적용할 수 있지만, 특히 고밀도 플라즈마를 사용한 플라즈마 CVD 장치가 바람직하고, 도 1 에서는, 당해 플라즈마 CVD 장치를 예시하고 있다.
도 1 에 나타내는 바와 같이, 플라즈마 CVD 장치 (10) 는, 높은 진공도를 유지하는 진공 용기 (11) 를 구비하고 있다. 이 진공 용기 (11) 는, 통상 (筒狀) 용기 (12) 와 천정판 (13) 으로 이루어지고, 통상 용기 (12) 의 상부에 천정판 (13) 을 장착함으로써, 외기 (外氣) 로부터 밀폐된 공간을 형성하고 있다. 진공 용기 (11) 에는, 진공 용기 (11) 의 내부를 진공 상태로 하는 진공 장치 (14) 가 설치되어 있다.
천정판 (13) 의 상부에는 플라즈마를 생성시키는 RF 안테나 (15) 가 설치되어 있다. 이 RF 안테나 (15) 에는, 정합기 (16) 를 개재하여 고주파 전원인 RF 전원 (17) 이 접속되어 있다. 즉, RF 전원 (17) 으로부터 공급된 RF 파워는 RF 안테나 (15) 에 의해 플라즈마에 공급된다.
통상 (筒狀) 용기 (12) 의 측벽 상부에는, 성막되는 막의 원료가 되는 원료 가스나 불활성 가스를 진공 용기 (11) 내에 공급하는 가스 공급관 (18) 이 설치되어 있다. 가스 공급관 (18) 에는 원료 가스나 불활성 가스의 공급량을 제어하는 가스 공급량 제어기 (원료 가스 공급 수단, 불활성 가스 공급 수단) 가 설치되어 있다. 본 실시예에서는, 원료 가스로서 SiH4, N2 등을, 불활성 가스로서 희가스인 Ar 등을 공급하고 있다. 이들 가스의 공급에 의해, 진공 용기 (11) 의 내부 상방에는, SiH4, N2 및 Ar 등의 플라즈마가 생성되게 된다.
통상 용기 (12) 내의 하방에는, 성막 대상인 기판 (19) 을 유지하는 기판 지지대 (20) 가 설치되어 있다. 이 기판 지지대 (20) 는, 기판 (19) 을 유지하는 기판 유지부 (21) 와, 이 기판 유지부 (21) 를 지지하는 지지축 (22) 에 의해 구성되어 있다. 기판 유지부 (21) 의 내부에는 가열을 위한 히터 (23) 가 설치되어 있고, 이 히터 (23) 는 히터 제어 장치 (24) 에 의해 온도가 조정되고 있다. 이로써, 플라즈마 처리 중의 기판 (19) 의 온도를 제어할 수 있다.
기판 유지부 (21) 에는, 기판 (19) 에 대해 바이어스 파워를 인가할 수 있도록, 정합기 (25) 를 개재하여 바이어스 전원 (26) 이 접속되어 있다 (바이어스 공급 수단). 이로써, 기판 (19) 의 표면에 플라즈마 중에서 이온을 끌어들일 수 있다. 또한 기판 유지부 (21) 에는, 기판 (19) 을 정전기력으로 유지할 수 있도록 정전 전원 (27) 이 접속되어 있다. 이 정전 전원 (27) 은, RF 전원 (17) 이나 바이어스 전원 (26) 의 파워가 돌아 들어가지 않도록, 로우 패스 필터 (28) 를 개재하여 기판 유지부 (21) 에 접속하고 있다.
그리고, 상기 서술한 플라즈마 CVD 장치 (10) 에는, 바이어스 전원 (26) 에 의한 바이어스 파워와, RF 전원 (17) 에 의한 RF 파워와, 진공 장치 (14) 에 의한 압력과, 히터 제어 장치 (24) 에 의한 기판 온도와, 가스 공급량 제어기에 의한 가스 공급량을 각각 제어할 수 있는 주제어 장치 (29) 가 설치되어 있다. 여기서, 도 1 중의 일점 쇄선은, 주제어 장치 (29) 로부터 바이어스 전원 (26), RF 전원 (17), 진공 장치 (14), 히터 제어 장치 (24), 가스 공급량 제어기에 제어 신호를 송신하기 위한 신호선을 의미하고 있다.
상기 서술한 플라즈마 CVD 장치 (10) 에 있어서, 주제어 장치 (29) 에 의해, 바이어스 파워, RF 파워, 압력, 성막 온도, 가스 공급량을 제어함으로써, 플라즈마 처리에 의해, 기판 (19) 상에 SiN 막의 성막이 가능해진다.
여기서, 도 2 의 타임 차트를 참조하여, 종래의 SiN 막의 제조 방법 및 그 문제점을 설명한다. 또한, 도 2 에 있어서는, SiH4 유량과 바이어스 파워만을 도시하고 있지만, SiH4 이외의 가스인 N2, Ar 이나 RF 파워는, 플라즈마 생성을 위해 성막 전부터 공급되고 있다.
도 2 에 나타내는 바와 같이, 종래의 SiN 막의 제조 방법에 있어서는, SiH4 및 바이어스 파워를 동일한 타이밍 (시간 (a1)) 에서 공급을 개시하고, 동일한 타이밍 (시간 (a2)) 으로부터 일정하게 유지하며, 동일한 타이밍 (시간 (a3)) 에서 공급을 정지시키도록 되어 있다. 그러나, 현실적으로는, 양자 간에 미묘한 시간 차가 발생하고 있다. 구체적으로는, 제어 신호의 지연이거나, SiH4 유량에 대해서는, 그 배관 길이의 영향이 있거나 하여, 양자 간에 미묘한 시간 차가 발생하게 된다.
바이어스 파워가 작은 상태에서 SiN 막을 성막하면, 그 막 응력이 증가되어, 막 박리가 발생한다는 문제가 있는데, 바이어스 파워가 SiH4 보다 늦게 인가된 경우에는, 확실히 바이어스 파워가 작은 상태에서 SiN 막을 성막하게 되고, 그 결과, SiN 막의 막 응력이 증가되어, 블리스터나 막 박리가 발생하는 요인이 되고 있다.
또, 바이어스 파워의 인가시에는, 기판면 내에 있어서, 바이어스 파워의 분포가 발생하고, 기판 주변부에 있어서, 바이어스 파워가 낮아진다는 분포 특성이 있다. 그리고, 바이어스 파워가 SiH4 보다 늦게 인가된 경우에는, 기판 주변부의 바이어스 파워가 더욱 낮아지고, 그 결과, 특히, 기판 주변부에 있어서, SiN 막의 막 응력이 증가되어, 블리스터나 막 박리가 발생하는 요인이 되고 있다.
그래서, 본 실시예에서는, 기판 주변부도 포함하여 바이어스 파워가 작은 상태에서, SiN 막의 성막을 실시하지 않도록 하기 위해, 도 3 에 나타내는 타임 차트를 사용함으로써, 원하는 바이어스 파워를 확실하게 인가한 상태에서, SiN 막의 성막을 실시하도록 되어 있고, 이로써, SiN 막의 막 응력을 저감시켜, 블리스터나 막 박리의 발생을 억제하도록 되어 있다.
여기서, 도 3 의 타임 차트를 참조하여, 본 실시예의 SiN 막의 제조 방법을 설명한다. 또한, 도 3 에 있어서도, SiH4 유량과 바이어스 파워만을 도시하고 있지만, SiH4 이외의 가스인 N2, Ar 이나 RF 파워는, 플라즈마 생성을 위해, 성막 전부터 공급되고 있다.
본 실시예의 SiN 막의 제조 방법에 있어서는, 바이어스 파워를 인가한 후, SiH4 를 공급함으로써, SiH4 와 바이어스 파워의 개시 타이밍을 어긋나게 하고 있다. 구체적으로는, 도 3 에 나타내는 바와 같이, 처음에, 바이어스 파워의 공급을 개시하고 (시간 (b1)), 소정의 바이어스 파워까지 점증시킨다 (시간 (b2)). 이 소정의 바이어스 파워란, 기판 주변부에서도, SiN 막의 막 응력이 증가되지 않아, 블리스터나 막 박리가 발생하지 않는 바이어스 파워를 말한다. 본 실시예에 있어서는, 소정의 바이어스 파워의 일례로서, 300 ㎜ 직경의 Si 기판에 대해, 2.7 kW 의 바이어스 파워를 인가하였다.
다음으로, 소정의 바이어스 파워를 일정하게 유지한 후, 요컨대, 기판면 내 에 있어서의 바이어스 파워의 분포가 안정된 후, SiH4 의 공급을 개시하고 (시간 (b3)), 소정의 SiH4 유량까지 점증시킨다 (시간 (b4)). 본 실시예에 있어서는, 소정의 SiH4 유량의 일례로서 115 sccm 의 SiH4 를 공급하였다. 본 실시예는, 바이어스 파워를 인가한 후에 SiH4 를 공급하면, 기판 주변부를 포함하여, 낮은 바이어스 파워에서의 성막을 피할 수 있지만, 바이어스 파워의 분포가 기판면 내에서 안정된 후에 SiH4 의 공급을 개시함으로써, 기판 주변부를 포함하여, 낮은 바이어스 파워에서의 성막을 보다 확실하게 피할 수 있다.
그리고, 원하는 막 두께가 되는 시간, 성막을 실시한 후, SiH4 및 바이어스 파워의 공급을 정지시키게 되는데, 여기서는, SiH4 의 공급을 정지시킨 후, 바이어스 파워의 인가를 정지시킴으로써, SiH4 와 바이어스 파워의 정지 타이밍도 어긋나게 하고 있다. 구체적으로는, 도 3 에 나타내는 바와 같이, 먼저, SiH4 의 공급을 점감 (漸減) 해 가고 (시간 (b5)), SiH4 유량이 0 이 될 때까지 점감시켜, 공급을 정지시킨다 (시간 (b6)).
마지막으로, 진공 용기 (11) 내에 잔존하는 SiH4 가 배기된 후, 바이어스 파워의 공급을 점감해 가고 (시간 (b7)), 바이어스 파워가 0 이 될 때까지 점감시켜, 공급을 정지시킨다 (시간 (b8)). 이와 같이, 잔존하는 SiH4 가 배기된 후에 바이어스의 인가를 정지시키므로, 기판 주변부를 포함하여, 낮은 바이어스 파워에서의 성막을 피해, 잔존한 SiH4 에 의한 막질이 나쁜 SiN 막의 성막을 억제하도록 되어 있다.
상기 서술한 제조 방법에 의해, SiN 막의 막 응력의 증가를 피할 수 있어, 기판 주변부에 있어서의 블리스터의 발생이나 막 박리를 억제할 수 있다. 그 결과, 파티클을 저감시킬 수 있다.
도 2 에 나타낸 타임 차트와 도 3 에 나타낸 타임 차트를 이용하여, SiH4 와 바이어스 파워의 개시, 정지 타이밍만을 어긋나게 하고, 다른 조건 (SiH4 유량, 바이어스 파워, 성막되는 막 두께) 을 동일하게 하여 파티클 수 (입경 0.2 ㎛ 이상) 를 측정한 결과, 본 실시예의 파티클 수는, 종래의 25.6 ％ 가 되어, 대략 1/4 로 감소되었다. 또한, 도 3 에 나타낸 타임 차트에 있어서, 각 개시/정지 타이밍은, 다음의 시간 차로 하였다. b2－b1=5 초, b3－b2=2 초, b4－b3=4 초, b6－b5=4 초, b7－b6=4 초, b8－b7=8 초.
(실시예 2)
도 4 는, 본 실시예의 SiN 막의 제조 방법을 설명하는 타임 차트이다. 또한, 도 4 에 나타내는 타임 차트도, 도 1 에 나타낸 플라즈마 CVD 장치 등에 의해 실시할 수 있으므로, 여기서는, 플라즈마 CVD 장치 자체의 설명은 생략한다.
본 실시예에 있어서도, 실시예 1 과 동일하게, SiH4 와 바이어스 파워의 개시, 정지 타이밍을 어긋나게 하여, SiN 막의 성막을 실시하고 있는데 (프로세스 P2), 본 실시예에 있어서는, 바이어스 파워를 인가한 SiN 막의 성막；프로세스 P2 전에 바이어스 파워를 인가하지 않은 SiN 막을 성막하고 있다 (프로세스 P1).
이것을 도 4 의 타임 차트와 도 5 에 나타내는 SiN 막의 막 구조의 단면도를 참조하여 설명한다. 또한, 도 4 에서도, SiH4 유량과 바이어스 파워만을 도시하고 있는데, SiH4 이외의 가스인 N2, Ar 이나 RF 파워는, 플라즈마 생성을 위해 성막 전부터 공급되고 있다.
본 실시예의 SiN 막의 제조 방법에 있어서는, 먼저, 프로세스 P1 로서, 바이어스 파워를 인가하지 않은 SiN 막 (이후, 언바이어스 SiN 막이라고 부른다) (31) 을 기판 (19) 상에 성막하고 있다. 구체적으로는, 도 4 에 나타내는 바와 같이, 바이어스 파워를 인가하지 않은 상태에서, SiH4 의 공급을 개시하고 (시간 (c1)), 소정의 SiH4 유량까지 점증시킨다 (시간 (c2)). N2, Ar 이나 RF 파워는, 이 SiH4 제어 타이밍과 동기하여 제어되고 있다. 이들 프로세스 조건을 일정하게 유지하여, 원하는 막 두께가 되는 시간 (c3) 까지 성막을 실시하고, 그 후, 동일한 타이밍 (시간 (c3)) 에서 이 SiH4 의 공급을 정지시킨다.
또한, 언바이어스 SiN 막으로는, 예를 들어, 이하의 성막 조건의 범위로 하면, 후술하는 특성을 얻을 수 있다.
성막 온도：50 ℃∼400 ℃
SiH4 및 N2 의 총 유량에 대한 RF 파워：7 W/sccm 이하
가스 유량비：SiH4/(SiH4＋N2)=0.036∼0.33
그 후, 프로세스 P2 로서, 바이어스 파워를 인가한 SiN 막 (이후, 바이어스 SiN 막이라고 부른다) (32) 을 언바이어스 SiN 막 (31) 상에 성막하고 있다. 이 때, SiH4 와 바이어스 파워의 개시 타이밍은, 실시예 1 과 동일하게 어긋나게 하고 있다. 구체적으로는, 도 4 에 나타내는 바와 같이, 먼저, 바이어스 파워의 공급을 개시하고 (시간 (d1)), 실시예 1 과 동일하게, 소정의 바이어스 파워까지 점증시킨다 (시간 (d2)). 본 실시예에 있어서도, 소정의 바이어스 파워의 일례로서, 300 ㎜ 직경의 Si 기판에 대해, 2.7 kW 의 바이어스 파워를 인가하였다.
다음으로, 소정의 바이어스 파워를 일정하게 유지한 후, 요컨대, 기판면 내 에 있어서의 바이어스 파워의 분포가 안정된 후, SiH4 의 공급을 개시하고 (시간 (d3)), 소정의 SiH4 유량까지 점증시킨다 (시간 (d4)). 본 실시예에 있어서도, 소정의 SiH4 유량의 일례로서, 115 sccm 의 SiH4 를 공급하였다. 본 실시예에서도, 바이어스 파워를 인가한 후에 SiH4 를 공급하면, 기판 주변부를 포함하여, 낮은 바이어스 파워에서의 성막을 피할 수 있지만, 바이어스 파워의 분포가 기판면 내에서 안정된 후에, SiH4 의 공급을 개시함으로써, 기판 주변부를 포함하여, 낮은 바이어스 파워에서의 성막을 보다 확실하게 피할 수 있다.
그리고, 원하는 막 두께가 되는 시간, 성막을 실시한 후, 실시예 1 과 동일하게, SiH4 의 공급을 정지시킨 후, 바이어스 파워의 인가를 정지시킴으로써, SiH4 와 바이어스 파워의 정지 타이밍도 어긋나게 하고 있다. 구체적으로는, 도 4 에 나타내는 바와 같이, 먼저, SiH4 의 공급을 점감해 가고 (시간 (d5)), SiH4 유량이 0 이 될 때까지 점감시켜, 공급을 정지시킨다 (시간 (d6)).
마지막으로, 진공 용기 (11) 내에 잔존하는 SiH4 가 배기된 후, 바이어스 파워의 공급을 점감해 가고 (시간 (d7)), 바이어스 파워가 0 이 될 때까지 점감시켜, 공급을 정지시킨다 (시간 (d8)). 이와 같이, 잔존하는 SiH4 가 배기된 후에 바이어스의 인가를 정지시키므로, 기판 주변부를 포함하여, 낮은 바이어스 파워에서의 성막을 피해, 잔존한 SiH4 에 의한 막질이 나쁜 SiN 막의 성막을 억제하도록 되어 있다.
상기 서술한 제조 방법에 의해, SiN 막의 막 응력의 증가를 피할 수 있어, 기판 주변부에 있어서의 블리스터의 발생이나 막 박리를 억제할 수 있다. 그 결과, 파티클을 저감시킬 수 있다.
전술한 바와 같이, 바이어스 파워의 인가시에는, 기판면 내에 있어서, 바이어스 파워의 분포가 발생하고, 기판 주변부에서, 바이어스 파워가 낮아진다는 분포 특성이 있다. 또한, SiN 막은 일반적으로 막 응력이 높아, Si 기판 표면에 직접 성막하면, 그 막 응력 때문에, 기판 주변부에서 블리스터나 막 박리가 발생할 우려가 있다. 그래서, 본 실시예에 있어서는, 도 5 에 나타내는 바와 같이, 기판 (19) 과 바이어스 SiN 막 (32) 사이에, 이들의 밀착층이 되는 언바이어스 SiN 막 (32) 을 삽입함으로써, SiN 막의 막 응력의 증가를 억제하여, 블리스터나 막 박리의 발생을 억제하고 있다. 이와 같이, 본 실시예는, Si 기판 표면에 직접 SiN 막을 성막할 때에 특히 유효하다.
도 2 에 나타낸 타임 차트와 도 4 에 나타낸 타임 차트를 이용하여, SiH4 와 바이어스 파워의 개시, 정지 타이밍을 어긋나게 하고, 다른 조건 (SiH4 유량, 바이어스 파워, 성막되는 토탈 막 두께) 을 동일하게 하여 파티클 수를 측정하였다. 또한, 도 2 에 나타낸 타임 차트를 이용하여 성막된 SiN 막의 토탈 막두께는, 1000 ㎚ 로 하고, 도 4 에 나타낸 타임 차트를 이용하여 성막된 언바이어스 SiN 막 (31) 의 막두께는 200 ㎚, 바이어스 SiN 막 (32) 의 막 두께는 800 ㎚ 이며, 그들의 토탈 막두께는 1000 ㎚ 로 하였다. 이들 SiN 막의 파티클 수 (입경 0.2 ㎛ 이상) 을 측정한 결과, 본 실시예의 파티클 수는, 종래의 13.2 ％ 가 되어, 약 1/8 정도로 감소되었다. 또한, 도 4 에 나타낸 타임 차트에 있어서, 각 개시/정지 타이밍은, 다음의 시간 차로 하였다. d2－d1=5 초, d3－d2=2 초, d4－d3=4 초, d6－d5=4 초, d7－d6=4 초, d8－d7=8 초.
(실시예 3)
도 6 은, 본 실시예의 SiN 막의 제조 방법을 설명하는 타임 차트이다. 또한, 도 6 에 나타내는 타임 차트도, 도 1 에 나타낸 플라즈마 CVD 장치 등에 의해 실시할 수 있으므로, 여기서도, 플라즈마 CVD 장치 자체의 설명은 생략한다.
본 실시예에 있어서도, 실시예 1 과 동일하게, SiH4 와 바이어스 파워의 개시, 정지 타이밍을 어긋나게 하여, SiN 막의 성막을 실시하고 있지만 (프로세스 P12), 본 실시예에 있어서는, 바이어스 파워를 인가한 SiN 막의 성막；프로세스 P12 전에, 불활성 가스를 사용한 플라즈마 처리를 실시함으로써, 기판 (19) 의 가열을 실시하고 있다 (프로세스 P11).
이것을, 도 6 의 타임 차트를 참조하여 설명한다. 또한, 도 6 에 있어서는, SiH4 유량과 바이어스 파워만을 도시하고 있는데, 불활성 가스 (Ar) 나 RF 파워는, 프로세스 P11 에 있어서, 플라즈마 생성을 위해서 항상 공급되고 있고, N2 는, 프로세스 P12 에 있어서, SiH4 와 동일한 타이밍에서 공급을 개시하고, 그리고, SiH4 와 동일한 타이밍에서 공급을 정지시킨다.
본 실시예의 SiN 막의 제조 방법에 있어서는, 먼저, 프로세스 P11 로서, 바이어스 파워를 인가한 상태에서, 불활성 가스인 Ar 의 플라즈마 처리에 의해, 기판 (19) 의 가열을 실시하고 있다. 구체적으로는, 도 6 에 나타내는 바와 같이, 바이어스 파워의 공급을 개시하고 (시간 (e1)), 소정의 바이어스 파워까지 점증시킨다 (시간 (e2)). 이들 프로세스 조건을 일정하게 유지하여, 원하는 가열 시간이 되는 시간 (e3) 까지 가열을 실시한다. 또한, 본 실시예에 있어서도, 소정의 바이어스 파워의 일례로서, 300 ㎜ 직경의 Si 기판에 대해, 2.7 kW 의 바이어스 파워를 인가하고 있는데, 이것은 기판 (19) 의 가열 온도에 따라 변경해도 된다. 또, 프로세스 P11 에 있어서는, 불활성 가스로서 Ar 을 사용하고 있는데, Ar 이외의 희가스여도 된다. 또, 프로세스 P11 에 있어서, 바이어스를 인가하지 않고, RF 파워만을 이용하여 기판 가열을 실시해도 된다. 이 경우의 바이어스 파워의 타임 차트는, 도 4 에 나타낸 것과 동등해진다.
그 후, 프로세스 P12 로서, 바이어스 파워를 인가한 SiN 막을 기판 (19) 상에 성막하고 있다. 이 때, 바이어스 파워는 이미 인가되어, 더욱 안정되어 있으므로, 필연적으로 SiH4 와 바이어스 파워의 개시 타이밍은 어긋나게 된다. 구체적으로는, 도 6 에 나타내는 바와 같이, SiH4 의 공급을 개시하고 (시간 (e3)), 소정의 SiH4 유량까지 점증시킨다 (시간 (e4)). 본 실시예에 있어서도, 소정의 SiH4 유량의 일례로서 115 sccm 의 SiH4 를 공급하였다. 이 때, N2 도 동일하게 공급을 개시한다. 본 실시예에서는, 프로세스 P11 에 있어서, 이미 바이어스 파워를 인가하고 있고, 바이어스 파워의 분포도 기판면 내에서 안정되어 있으므로, 프로세스 P11 후에 SiH4 의 공급을 개시함으로써, 기판 주변부를 포함하여, 낮은 바이어스 파워에서의 성막을 보다 확실하게 피할 수 있다.
그리고, 원하는 막 두께가 되는 시간, 성막을 실시한 후, 실시예 1 과 동일하게, SiH4 의 공급을 정지시킨 후, 바이어스 파워의 인가를 정지시킴으로써, SiH4 와 바이어스 파워의 정지 타이밍도 어긋나게 하고 있다. 구체적으로는, 도 6 에 나타내는 바와 같이, 먼저, SiH4 의 공급을 점감해 가고 (시간 (e5)), SiH4 유량이 0 이 될 때까지 점감시켜, 공급을 정지시킨다 (시간 (e6)).
마지막으로, 진공 용기 (11) 내에 잔존하는 SiH4 가 배기된 후, 바이어스 파워의 공급을 점감해 가고 (시간 (e7)), 바이어스 파워가 0 이 될 때까지 점감시켜, 공급을 정지시킨다 (시간 (e8)). 이와 같이, 잔존하는 SiH4 가 배기된 후에 바이어스의 인가를 정지시키므로, 기판 주변부를 포함하여, 낮은 바이어스 파워에서의 성막을 피해, 잔존한 SiH4 에 의한 막질이 나쁜 SiN 막의 성막을 억제하도록 되어 있다.
상기 서술한 제조 방법에 의해, SiN 막의 막 응력의 증가를 피할 수 있어, 기판 주변부에 있어서의 블리스터의 발생이나 막 박리를 억제할 수 있다. 그 결과, 파티클을 저감시킬 수 있다.
또, 성막 중에 기판 (19) 으로부터 가스 방출이 있으면, 가스 방출에 의해 블리스터가 발생하여, 파티클의 요인이 된다. 그러나, 본 실시예와 같이, SiN 막의 성막 전에 기판 (19) 을 가열 처리함으로써, 성막 중의 기판 (19) 으로부터의 가스 방출 (예를 들어, 기판 (19) 표면에 부착된 수분 등) 을 억제할 수 있고, 그 결과, 블리스터의 발생을 억제하여, 파티클을 저감시킬 수 있다.
산업상 이용가능성
본 발명은, 반도체 소자에 사용하는 질화 규소막에 적용하는 것으로, 특히, CCD/CMOS 의 이미지 센서용 렌즈나 배선의 최종 보호막 (패시베이션) 에 바람직한 것이다.
10 : 플라즈마 CVD 장치
18 : 가스 공급관
19 : 기판
26 : 바이어스 전원
29 : 주제어 장치
31 : 언바이어스 SiN 막
32 : 바이어스 SiN 막

Claims (10)

  1. 반도체 소자에 사용하는 질화 규소막을, 플라즈마 처리에 의해 기판 상에 형성하는 질화 규소막의 제조 방법에 있어서,
    상기 기판에 바이어스를 인가함과 함께, 상기 바이어스를 인가한 후에, 상기 질화 규소막의 원료 가스의 공급을 개시하여, 상기 질화 규소막을 형성하는 것을 특징으로 하는 질화 규소막의 제조 방법.
  2. 제 1 항에 있어서,
    상기 질화 규소막의 형성 전에, 상기 기판에 바이어스를 인가하지 않고 다른 질화 규소막을 형성함과 함께, 상기 다른 질화 규소막의 형성 종료시, 상기 원료 가스의 공급을 정지시키고, 상기 바이어스를 인가한 후에, 상기 원료 가스의 공급을 다시 개시하여, 상기 질화 규소막을 형성하는 것을 특징으로 하는 질화 규소막의 제조 방법.
  3. 제 1 항에 있어서,
    상기 질화 규소막의 형성 전에, 불활성 가스를 사용한 플라즈마 처리에 의해 상기 기판의 가열을 실시함과 함께, 상기 질화 규소막을 형성할 때에, 상기 바이어스를 인가한 상태에서, 상기 원료 가스의 공급을 개시하여, 상기 질화 규소막을 형성하는 것을 특징으로 하는 질화 규소막의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 질화 규소막의 형성 개시시, 상기 바이어스의 파워를 일정하게 유지한 후에, 상기 원료 가스의 공급을 개시하는 것을 특징으로 하는 질화 규소막의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 질화 규소막의 형성 종료시, 상기 원료 가스의 공급을 정지시키고, 잔존하는 상기 원료 가스가 배기된 후에, 상기 바이어스의 인가를 정지시키는 것을 특징으로 하는 질화 규소막의 제조 방법.
  6. 반도체 소자에 사용하는 질화 규소막을, 플라즈마 처리에 의해 기판 상에 형성하는 질화 규소막의 제조 장치에 있어서,
    상기 기판에 바이어스를 인가하는 바이어스 공급 수단과,
    상기 질화 규소막의 원료 가스를 공급하는 원료 가스 공급 수단을 갖고,
    상기 바이어스 공급 수단이 상기 기판에 바이어스를 인가한 후에, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 개시하여, 상기 질화 규소막을 형성하는 것을 특징으로 하는 질화 규소막의 제조 장치.
  7. 제 6 항에 있어서,
    상기 질화 규소막의 형성 전에, 상기 바이어스 공급 수단이 상기 기판에 바이어스를 인가하지 않은 상태에서, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 실시하여, 다른 질화 규소막을 형성함과 함께, 상기 다른 질화 규소막의 형성 종료시, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 정지시키고, 상기 바이어스 공급 수단이 상기 기판에 바이어스를 인가한 후에, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 다시 개시하는 것을 특징으로 하는 질화 규소막의 제조 장치.
  8. 제 6 항에 있어서,
    추가로, 불활성 가스를 공급하는 불활성 가스 공급 수단을 갖고,
    상기 질화 규소막의 형성 전에, 상기 불활성 가스 공급 수단이, 상기 불활성 가스의 공급을 실시하고, 상기 불활성 가스를 사용한 플라즈마 처리에 의해 상기 기판의 가열을 실시함과 함께, 상기 질화 규소막을 형성할 때, 상기 바이어스 공급 수단이 상기 기판에 바이어스를 인가한 상태에서, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 개시하는 것을 특징으로 하는 질화 규소막의 제조 장치.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 질화 규소막의 형성 개시시, 상기 바이어스 공급 수단이 상기 바이어스의 파워를 일정하게 유지한 후에, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 개시하는 것을 특징으로 하는 질화 규소막의 제조 장치.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 질화 규소막의 형성 종료시, 상기 원료 가스 공급 수단이 상기 원료 가스의 공급을 정지시키고, 잔존하는 상기 원료 가스가 배기된 후에, 상기 바이어스 공급 수단이 상기 바이어스의 인가를 정지시키는 것을 특징으로 하는 질화 규소막의 제조 장치.
KR1020127025748A 2010-05-28 2011-05-18 질화 규소막의 제조 방법 및 장치 KR101422981B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-122251 2010-05-28
JP2010122251A JP5610850B2 (ja) 2010-05-28 2010-05-28 窒化珪素膜の製造方法及び装置
PCT/JP2011/061364 WO2011148831A1 (ja) 2010-05-28 2011-05-18 窒化珪素膜の製造方法及び装置

Publications (2)

Publication Number Publication Date
KR20120132540A true KR20120132540A (ko) 2012-12-05
KR101422981B1 KR101422981B1 (ko) 2014-07-23

Family

ID=45003822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025748A KR101422981B1 (ko) 2010-05-28 2011-05-18 질화 규소막의 제조 방법 및 장치

Country Status (6)

Country Link
US (1) US8889568B2 (ko)
EP (1) EP2579301A4 (ko)
JP (1) JP5610850B2 (ko)
KR (1) KR101422981B1 (ko)
TW (1) TWI446446B (ko)
WO (1) WO2011148831A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102072675B1 (ko) 2018-09-27 2020-03-02 (주) 폰플라자 휴대폰케이스

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060378A (ja) * 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置
JP5872028B2 (ja) * 2013-09-30 2016-03-01 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP6363385B2 (ja) * 2014-04-21 2018-07-25 東京エレクトロン株式会社 封止膜の形成方法及び封止膜製造装置
US11600530B2 (en) * 2018-07-31 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JP4332263B2 (ja) * 1998-10-07 2009-09-16 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
JP4606554B2 (ja) * 1999-09-29 2011-01-05 アプライド マテリアルズ インコーポレイテッド 成膜方法及び成膜装置
JP2001244262A (ja) * 2000-03-02 2001-09-07 Toshiba Corp 半導体装置の製造方法
JP5019676B2 (ja) * 2001-05-28 2012-09-05 アプライド マテリアルズ インコーポレイテッド Ｈｄｐｃｖｄ処理によるトレンチ充填
JP2002368084A (ja) 2001-06-12 2002-12-20 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003239071A (ja) * 2002-02-14 2003-08-27 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ成膜方法及び装置
JP4764841B2 (ja) * 2007-02-09 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5260023B2 (ja) 2007-10-19 2013-08-14 三菱重工業株式会社 プラズマ成膜装置
US7678715B2 (en) 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
JP5297048B2 (ja) 2008-01-28 2013-09-25 三菱重工業株式会社 プラズマ処理方法及びプラズマ処理装置
US20110254078A1 (en) * 2008-09-30 2011-10-20 Tokyo Electron Limited Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102072675B1 (ko) 2018-09-27 2020-03-02 (주) 폰플라자 휴대폰케이스

Also Published As

Publication number Publication date
JP5610850B2 (ja) 2014-10-22
JP2011249625A (ja) 2011-12-08
KR101422981B1 (ko) 2014-07-23
TWI446446B (zh) 2014-07-21
WO2011148831A1 (ja) 2011-12-01
EP2579301A4 (en) 2013-12-18
US8889568B2 (en) 2014-11-18
EP2579301A1 (en) 2013-04-10
US20130109154A1 (en) 2013-05-02
TW201207944A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
KR101158377B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템
KR20120132540A (ko) 질화 규소막의 제조 방법 및 장치
EP2722871A1 (en) A method of depositing an amorphous silicon film
WO2005121396A3 (en) Controlled deposition of silicon-containing coatings adhered by an oxide layer
US20120223419A1 (en) Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure
EP2034044A3 (en) Impurity control in HDP-CVD DEP/ETCH/DEP processes
WO2018098202A1 (en) Methods for depositing flowable silicon containing films using hot wire chemical vapor deposition
JP5495940B2 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
JP5681209B2 (ja) シリコンオンインシュレータウェハを処理する方法
WO2011148830A1 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
CN104064511A (zh) 硅片接触孔工艺方法
JP2013516085A5 (ko)
WO2014049414A1 (en) Direct bonding process
JP6470275B2 (ja) 複合構造物を製造する方法
JP2758860B2 (ja) 半導体装置の製造方法
US9754781B2 (en) Semiconductor manufacturing method
JP2010087019A (ja) 半導体装置の製造方法、熱酸化処理方法及び熱酸化処理装置
WO2013054802A1 (ja) プラズマ処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee