JP5495940B2 - 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 - Google Patents

半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 Download PDF

Info

Publication number
JP5495940B2
JP5495940B2 JP2010116848A JP2010116848A JP5495940B2 JP 5495940 B2 JP5495940 B2 JP 5495940B2 JP 2010116848 A JP2010116848 A JP 2010116848A JP 2010116848 A JP2010116848 A JP 2010116848A JP 5495940 B2 JP5495940 B2 JP 5495940B2
Authority
JP
Japan
Prior art keywords
film
silicon nitride
nitride film
bias
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010116848A
Other languages
English (en)
Other versions
JP2011243889A (ja
Inventor
誠二 西川
秀考 加福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2010116848A priority Critical patent/JP5495940B2/ja
Priority to EP11783423.4A priority patent/EP2573803A4/en
Priority to US13/638,200 priority patent/US20130071671A1/en
Priority to KR1020127025472A priority patent/KR101346863B1/ko
Priority to PCT/JP2011/060809 priority patent/WO2011145489A1/ja
Priority to TW100116954A priority patent/TW201207945A/zh
Publication of JP2011243889A publication Critical patent/JP2011243889A/ja
Application granted granted Critical
Publication of JP5495940B2 publication Critical patent/JP5495940B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体素子に用いる窒化珪素膜、窒化珪素膜の製造方法及び装置に関する。
半導体素子に用いる窒化珪素膜の製造方法及び装置として、プラズマＣＶＤ法及びプラズマＣＶＤ装置が知られている。
特開２００９−１７７０４６号公報 特開２００６−３３２５３８号公報
窒化珪素膜（以降、ＳｉＮ膜と呼ぶ。）は、その高屈折率、高透過性の特性により、ＣＣＤ（Charge-Coupled Device）、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）のイメージセンサ用レンズに使用したり、そのバリア性の特性により、配線の最終保護膜に使用したりしている。現在、半導体素子の微細化に伴い、高アスペクト比の微小ホール（ホール径：φ１μｍ未満、アスペクト比１以上のホール）に、ＳｉＮ膜を埋込成膜する要求が増えてきている。
高アスペクト比の微小ホールにＳｉＮ膜を埋込成膜するためには、バイアスパワーを印加して、成膜を行う必要がある。本発明の発明者等は、特許文献１において、適切なプロセス条件を用いて、バイアスパワーを印加して、ＳｉＮ膜を成膜することを、提案している。ところが、バイアスパワーを印加して成膜したＳｉＮ膜は、膜中にＳｉ−Ｈ結合を含むため、半導体製造工程で行われるアニール処理（４００℃）を施すと水素が離脱する。そして、その水素離脱に伴い、膜応力が変化するため、膜応力変化に起因する性能低下を招く問題があった。例えば、ＣＣＤ／ＣＭＯＳイメージセンサにおけるノイズの増大を招いたり、配線のストレスマイグレーションを招いたりしていた。
本発明は上記課題に鑑みなされたもので、バイアスパワーを印加して成膜した窒化珪素膜の膜応力の変化を抑制する半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置を提供することを目的とする。
上記課題を解決する第１の発明に係る半導体素子の窒化珪素膜は、
プラズマ処理により基板上に形成され、半導体素子に用いる窒化珪素膜において、
前記基板にバイアスを印加して形成した第１の窒化珪素膜と前記基板にバイアスを印加しないで形成した第２の窒化珪素膜とを有し、前記第１の窒化珪素膜を、前記第２の窒化珪素膜と水素を透過しない特性を有する金属酸化膜又は金属窒化膜からなる水素透過防止膜との間に挟み込む構造としたことを特徴とする。
上記課題を解決する第２の発明に係る窒化珪素膜の製造方法は、
半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造方法において、
当該窒化珪素膜として、前記基板にバイアスを印加して第１の窒化珪素膜を形成し、前記基板にバイアスを印加しないで第２の窒化珪素膜を形成すると共に、前記第２の窒化珪素膜と水素を透過しない特性を有する金属酸化膜又は金属窒化膜からなる水素透過防止膜との間に挟み込むように、前記第１の窒化珪素膜を形成することを特徴とする。
上記課題を解決する第３の発明に係る窒化珪素膜の製造装置は、
半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造装置において、
前記基板にバイアスを印加するバイアス供給手段を備え、
当該窒化珪素膜として、第１の窒化珪素膜と第２の窒化珪素膜とを形成すると共に、前記第２の窒化珪素膜と水素を透過しない特性を有する金属酸化膜又は金属窒化膜からなる水素透過防止膜との間に挟み込むように、前記第１の窒化珪素膜を形成する際に、前記バイアス供給手段は、前記第１の窒化珪素膜を形成するときには前記基板にバイアスを印加し、前記第２の窒化珪素膜を形成するときには前記基板にバイアスを印加しないことを特徴とする。
本発明によれば、バイアスを印加して形成した第１の窒化珪素膜を、バイアスを印加しないで形成した第２の窒化珪素膜と水素を透過しない特性を有する水素透過防止膜との間に挟み込むので、半導体製造工程で行われるアニール処理における膜応力の変化を抑制することができる。これにより、窒化珪素膜の埋込性を維持しつつ、半導体製造工程で行われるアニール処理を可能とした。
又、本発明によれば、金属酸化膜又は金属窒化膜が窒化珪素膜と接する場合には、金属酸化膜又は金属窒化膜の水素透過防止膜としての特性を利用して、バイアスを印加しないで形成した第２の窒化珪素膜との間に、バイアスを印加して形成した第１の窒化珪素膜を挟み込むので、より簡単な構造で、窒化珪素膜の膜応力の変化を抑制することができる。
本発明に係る窒化珪素膜の製造装置の実施形態の一例を示す構成図である。 （ａ）は、バイアスパワーを印加して成膜した窒化珪素膜の膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。 （ａ）は、バイアスパワーを印加しないで成膜した窒化珪素膜の膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。 （ａ）は、バイアスパワーを印加しないで成膜した窒化珪素膜とバイアスパワーを印加して成膜した窒化珪素膜とを積層した膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。 本発明に係る窒化珪素膜、窒化珪素膜の製造方法の実施形態の一例を示す図であり、（ａ）は、バイアスパワーを印加して成膜した窒化珪素膜を、バイアスパワーを印加しないで成膜した窒化珪素膜で挟み込んで積層した膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。
以下、本発明に係る窒化珪素膜、窒化珪素膜の製造方法及び装置について、その実施形態を、図１〜図５を参照して、説明を行う。
（実施例１）
最初に、本実施例で用いる窒化珪素膜（ＳｉＮ膜）の製造装置について、図１を参照して、その構成を説明する。なお、本発明は、バイアスパワーを印加して、ＳｉＮ膜を成膜するプラズマ処理装置であれば、どのようなものでも適用可能であるが、特に、高密度プラズマを用いたプラズマＣＶＤ装置が好適であり、図１では、当該プラズマＣＶＤ装置を例示している。
図１に示すように、プラズマＣＶＤ装置１０は、高い真空度を維持する真空容器１１を備えている。この真空容器１１は、筒状容器１２と天井板１３からなり、筒状容器１２の上部に天井板１３を取り付けることで、外気から密閉された空間を形成している。真空容器１１には、真空容器１１の内部を真空状態にする真空装置１４が設置されている。
天井板１３の上部にはプラズマを生成させるＲＦアンテナ１５が設置されている。このＲＦアンテナ１５には、整合器１６を介して高周波電源であるＲＦ電源１７が接続されている。即ち、ＲＦ電源１７から供給されたＲＦパワーはＲＦアンテナ１５によりプラズマに供給される。
筒状容器１２の側壁の上部には、成膜する膜の原料となる原料ガスや不活性ガスを真空容器１１内に供給するガス供給管１８が設置されている。ガス供給管１８には原料ガスや不活性ガスの供給量を制御するガス供給量制御器が設置されている。本実施例では、原料ガスとして、ＳｉＨ4、Ｎ2等を、不活性ガスとして、希ガスであるＡｒ等を供給している。これらのガスの供給により、真空容器１１の内部上方には、ＳｉＨ4、Ｎ2及びＡｒ等のプラズマが生成されることとなる。
筒状容器１２内の下方には、成膜対象である基板１９を保持する基板支持台２０が設置されている。この基板支持台２０は、基板１９を保持する基板保持部２１と、この基板保持部２１を支持する支持軸２２とにより構成されている。基板保持部２１の内部には加熱のためのヒータ２３が設置されており、このヒータ２３はヒータ制御装置２４により温度が調整されている。これにより、プラズマ処理中の基板１９の温度を制御することができる。
基板保持部２１には、基板１９に対しバイアスパワーを印加できるように、整合器２５を介してバイアス電源２６が接続されている（バイアス供給手段）。これにより、基板１９の表面にプラズマ中からイオンを引き込むことができる。さらに、基板保持部２１には、基板１９を静電気力で保持できるように静電電源２７が接続されている。この静電電源２７は、ＲＦ電源１７やバイアス電源２６のパワーが回り込まないように、ローパスフィルター２８を介して基板保持部２１に接続している。
そして、上述したプラズマＣＶＤ装置１０には、バイアス電源２６によるバイアスパワーと、ＲＦ電源１７によるＲＦパワーと、真空装置１４による圧力と、ヒータ制御装置２４による基板温度と、ガス供給量制御器によるガス供給量とを、各々制御可能な主制御装置２９が設置されている。ここで、図１中の一点鎖線は、主制御装置２９からバイアス電源２６、ＲＦ電源１７、真空装置１４、ヒータ制御装置２４、ガス供給量制御器へ制御信号を送信するための信号線を意味している。
上述したプラズマＣＶＤ装置１０において、主制御装置２９により、バイアスパワー、ＲＦパワー、圧力、成膜温度、ガス供給量を制御することで、プラズマ処理により、基板１９上にＳｉＮ膜の成膜が可能となる。このプラズマＣＶＤ装置１０は、バイアスパワーを印加して、ＳｉＮ膜を成膜するだけでなく、当然ながら、バイアスパワーを印加しないで、ＳｉＮ膜を成膜することができる。
ここで、バイアスパワーを印加して成膜したＳｉＮ膜（以降、バイアスＳｉＮ膜と呼ぶ。）と、バイアスパワーを印加しないで成膜したＳｉＮ膜（以降、アンバイアスＳｉＮ膜と呼ぶ。）について、半導体製造工程で行われるアニール処理に伴う応力の変化を測定してみた。
図２、図３は、各ＳｉＮ膜の応力測定について説明するものである。具体的には、図２は、バイアスＳｉＮ膜の場合であり、図２（ａ）は、その膜構造を示す断面図であり、図２（ｂ）は、その応力変化を測定したグラフである。又、図３は、アンバイアスＳｉＮ膜の場合であり、図３（ａ）は、その膜構造を示す断面図であり、図３（ｂ）は、その応力変化を測定したグラフである。
各ＳｉＮ膜の応力測定については、応力測定装置として、ＫＬＡ−Ｔｅｎｃｏｒ製、ＦＬＸ−２３２０を用いた。又、応力測定方法としては、応力測定装置内のヒータにて、ＳｉＮ膜成膜後の基板を常温→４５０℃まで１時間で昇温し、４５０℃で３０分間保持した後に温度降下させ、その間の応力の変化を測定した。この応力測定方法では、半導体製造工程で行われるアニール処理の温度４００℃より温度負荷が大きい４５０℃を用いた。
又、各ＳｉＮ膜の成膜条件は、以下の通りとした。
［バイアスＳｉＮ膜］
ＲＦパワー：２．０ｋＷ、バイアスパワー：２．４ｋＷ、ＳｉＨ4：４０ｓｃｃｍ、Ｎ2：８０ｓｃｃｍ、Ａｒ：２０ｓｃｃｍ、圧力２５ｍＴｏｒｒ、膜厚４５１３Å
［アンバイアスＳｉＮ膜］
ＲＦパワー：３．０ｋＷ、バイアスパワー：０Ｗ、ＳｉＨ4：３０ｓｃｃｍ、Ｎ2：８００ｓｃｃｍ、Ａｒ：０ｓｃｃｍ、圧力２５ｍＴｏｒｒ、膜厚４２２６Å
なお、この成膜条件は一例であり、アンバイアスＳｉＮ膜の場合、以下の成膜条件の範囲とすれば、後述する特性を得ることができる。
成膜温度：５０℃〜４００℃
ＳｉＨ4及びＮ2の総流量に対するＲＦパワー：７Ｗ／ｓｃｃｍ以下
ガス流量比：ＳｉＨ4／（ＳｉＨ4＋Ｎ2）＝０．０３６〜０．３３
図２（ａ）に示すように、バイアスＳｉＮ膜３１は、上記成膜条件により、Ｓｉ基板１９上に成膜した。成膜したバイアスＳｉＮ膜３１をＳｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、−２５４ＭＰａの圧縮応力である。そして、図２（ｂ）に示すように、昇温→降温の過程を経て、応力が圧縮から引張りに変化し、アニール後は、６５ＭＰａの引張り応力となった。これは、バイアスＳｉＮ膜３１中の水素（特に、Ｓｉ−Ｈ結合の水素）が多いため、アニール処理により多くの水素が離脱し、その水素離脱に伴い、膜応力が変化したからである。
又、図３（ａ）に示すように、アンバイアスＳｉＮ膜３２も、上記成膜条件により、Ｓｉ基板１９上に成膜した。成膜したアンバイアスＳｉＮ膜３２を、Ｓｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、−２３０ＭＰａの圧縮応力である。そして、図３（ｂ）に示すように、４５０℃保持中に圧縮応力が小さくなるが、昇温時及び降温時の応力変化は略同じであり、アニール後は、−２２５ＭＰａの圧縮応力であり、アニール前後において略同等の圧縮応力となった。これは、アンバイアスＳｉＮ膜３２中の水素（特に、Ｓｉ−Ｈ結合の水素）が少ないため、アニール処理により離脱した水素も少なく、膜応力の変化も小さくなるからである。
ここで、各ＳｉＮ膜中の水素量をＩＲ分析（赤外線分析、例えば、ＦＴＩＲ等）により確認してみると、表１に示すように、バイアスＳｉＮ膜の水素量は、５．１×１０21［個／ｃｍ3］であり、アンバイアスＳｉＮ膜の水素量は、０．１×１０21［個／ｃｍ3］である。このように、アンバイアスＳｉＮ膜の水素量は、バイアスＳｉＮ膜の水素量の２％以下であり、水素含有量が少ない緻密な膜であることがわかる。なお、ここでは、各ＳｉＮ膜中の水素量として、２１４０ｃｍ-1付近に発生するＳｉ−Ｈ結合のピーク面積から求めたＳｉ−Ｈ結合量を測定している。
Figure 0005495940
次に、図４（ａ）に示すように、Ｓｉ基板１９上にアンバイアスＳｉＮ膜３２を成膜し、その上にバイアスＳｉＮ膜３１を積層して、その応力変化を測定してみた。このときの各ＳｉＮ膜の成膜条件は、上述した成膜条件を用いているが、各ＳｉＮ膜の膜厚のみ変更し、アンバイアスＳｉＮ膜３２の膜厚を１０００Å、バイアスＳｉＮ膜３１の膜厚を３０００Åとした。
積層したアンバイアスＳｉＮ膜３２及びバイアスＳｉＮ膜３１をＳｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、−２１８ＭＰａの圧縮応力である。そして、図４（ｂ）に示すように、昇温→降温の過程を経て、応力が圧縮から引張りに変化し、アニール後は、２９ＭＰａの引張り応力となった。これは、図２に示したものと同様に、バイアスＳｉＮ膜３１中の水素（特に、Ｓｉ−Ｈ結合の水素）が多いため、アニール処理により多くの水素が離脱し、その水素離脱に伴い、膜応力が変化したからである。このように、図４（ａ）に示す膜構造においては、バイアスＳｉＮ膜３１の下層側にアンバイアスＳｉＮ膜３２があるので、バイアスＳｉＮ膜３１からの水素離脱を抑制することはなく、その結果、膜応力の変化を抑制できていない。
そこで、図５（ａ）に示すように、Ｓｉ基板１９上にアンバイアスＳｉＮ膜３２ａ（第２の窒化珪素膜）を成膜し、その上にバイアスＳｉＮ膜３１（第１の窒化珪素膜）を積層し、その上にアンバイアスＳｉＮ膜３２ｂ（第３の窒化珪素膜）を積層して、その応力変化を測定してみた。つまり、バイアスＳｉＮ膜３１をアンバイアスＳｉＮ膜３２ａとアンバイアスＳｉＮ膜３２ｂとの間に挟み込む構造である。このときの各ＳｉＮ膜の成膜条件も、上述した成膜条件を用いているが、各ＳｉＮ膜の膜厚のみ変更し、アンバイアスＳｉＮ膜３２ａ、３２ｂの膜厚を各々１０００Å、バイアスＳｉＮ膜３１の膜厚を３０００Åとした。
積層したアンバイアスＳｉＮ膜３２ａ、バイアスＳｉＮ膜３１及びアンバイアスＳｉＮ膜３２ｂをＳｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、−３５４ＭＰａの圧縮応力である。そして、図５（ｂ）に示すように、昇温時及び降温時の応力変化は略同じであり、アニール後は、−３２８ＭＰａの圧縮応力であり、アニール前後において略同等の圧縮応力となった。これは、アンバイアスＳｉＮ膜３２ａ、３２ｂ中の水素（特に、Ｓｉ−Ｈ結合の水素）が少ない上、バイアスＳｉＮ膜３１をアンバイアスＳｉＮ膜３２ａ、３２ｂ間に挟み込むことにより、アニール処理が行われても、バイアスＳｉＮ膜３１中の水素の離脱が抑制されるため、膜応力の変化も小さくなるからである。
このように、バイアスＳｉＮ膜３１をアンバイアスＳｉＮ膜３２ａ、３２ｂ間に挟み込む構造とすることにより、半導体製造工程で行われるアニール処理における膜応力の変化を抑制することができる。これにより、バイアスＳｉＮ膜３１による埋込性を維持しつつ、半導体製造工程で行われるアニール処理を可能とした。アンバイアスＳｉＮ膜３２ａ、３２ｂは、謂わば、水素を透過しない特性を有する水素透過防止膜として機能している。
又、膜応力の変化は、特に、基板周辺部において、ＳｉＮ膜のブリスタや膜剥がれを招くがおそれがあるが、上述した膜構造を用いて、膜応力の変化を抑制することにより、ブリスタや膜剥がれの発生を抑制することができ、その結果、パーティクルを低減する効果も得られる。
図５（ａ）に示した膜構造において、バイアスＳｉＮ膜３１の上層側又は下層側に、つまり、アンバイアスＳｉＮ膜３２ａ又はアンバイアスＳｉＮ膜３２ｂの替わりとして、他の水素透過防止膜（例えば、アルミナ、酸化タンタル、酸化チタン、酸化ジルコニウム等の金属酸化膜や窒化アルミニウム、窒化タンタル等の金属窒化膜）がある場合には、アンバイアスＳｉＮ膜３２ａ又はアンバイアスＳｉＮ膜３２ｂのいずれかを省略する簡単な構造とすることができる。例えば、バイアスＳｉＮ膜３１を、アンバイアスＳｉＮ膜３２ａ（又はアンバイアスＳｉＮ膜３２ｂ）とアルミナからなる膜との間に挟み込む構造とすることにより、図５（ｂ）に示すような膜応力特性を得ることができる。
なお、特許文献２には、バイアスを印加するＨＤＰＣＶＤ法により形成した層間絶縁膜上に、バイアスを印加しないプラズマＣＶＤ法により、水素の拡散を防止する保護絶縁膜を形成することが示されているが、これらの絶縁膜は、いずれもＳｉＯ膜であり、加えて、膜応力の変化を抑制する構成については全く示されていない。従って、上述した本発明の構成とは相違する。
本発明は、半導体素子に用いる窒化珪素膜に適用するものであり、特に、ＣＣＤ／ＣＭＯＳのイメージセンサ用レンズや配線の最終保護膜（パシベーション）に好適なものである。
１０ プラズマＣＶＤ装置
１８ ガス供給管
１９ 基板
２６ バイアス電源
２９ 主制御装置
３１ バイアスＳｉＮ膜
３２、３２ａ、３２ｂ アンバイアスＳｉＮ膜

Claims (3)

  1. プラズマ処理により基板上に形成され、半導体素子に用いる窒化珪素膜において、
    前記基板にバイアスを印加して形成した第１の窒化珪素膜と前記基板にバイアスを印加しないで形成した第２の窒化珪素膜とを有し、前記第１の窒化珪素膜を、前記第２の窒化珪素膜と水素を透過しない特性を有する金属酸化膜又は金属窒化膜からなる水素透過防止膜との間に挟み込む構造としたことを特徴とする半導体素子の窒化珪素膜。
  2. 半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造方法において、
    当該窒化珪素膜として、前記基板にバイアスを印加して第１の窒化珪素膜を形成し、前記基板にバイアスを印加しないで第２の窒化珪素膜を形成すると共に、前記第２の窒化珪素膜と水素を透過しない特性を有する金属酸化膜又は金属窒化膜からなる水素透過防止膜との間に挟み込むように、前記第１の窒化珪素膜を形成することを特徴とする窒化珪素膜の製造方法。
  3. 半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造装置において、
    前記基板にバイアスを印加するバイアス供給手段を備え、
    当該窒化珪素膜として、第１の窒化珪素膜と第２の窒化珪素膜とを形成すると共に、前記第２の窒化珪素膜と水素を透過しない特性を有する金属酸化膜又は金属窒化膜からなる水素透過防止膜との間に挟み込むように、前記第１の窒化珪素膜を形成する際に、前記バイアス供給手段は、前記第１の窒化珪素膜を形成するときには前記基板にバイアスを印加し、前記第２の窒化珪素膜を形成するときには前記基板にバイアスを印加しないことを特徴とする窒化珪素膜の製造装置。
JP2010116848A 2010-05-21 2010-05-21 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 Expired - Fee Related JP5495940B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010116848A JP5495940B2 (ja) 2010-05-21 2010-05-21 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
EP11783423.4A EP2573803A4 (en) 2010-05-21 2011-05-11 SILICON NITRIDE FILM FOR A SEMICONDUCTOR COMPONENT AND METHOD AND DEVICE FOR PRODUCING THE SILICON NITRIDE FILM
US13/638,200 US20130071671A1 (en) 2010-05-21 2011-05-11 Silicon nitride film for semiconductor element, and method and apparatus for manufacturing silicon nitride film
KR1020127025472A KR101346863B1 (ko) 2010-05-21 2011-05-11 반도체 소자의 질화규소막, 질화규소막의 제조 방법 및 장치
PCT/JP2011/060809 WO2011145489A1 (ja) 2010-05-21 2011-05-11 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
TW100116954A TW201207945A (en) 2010-05-21 2011-05-13 Silicon nitride film for semiconductor element, and method and apparatus for manufacturing silicon nitride film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010116848A JP5495940B2 (ja) 2010-05-21 2010-05-21 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置

Publications (2)

Publication Number Publication Date
JP2011243889A JP2011243889A (ja) 2011-12-01
JP5495940B2 true JP5495940B2 (ja) 2014-05-21

Family

ID=44991594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010116848A Expired - Fee Related JP5495940B2 (ja) 2010-05-21 2010-05-21 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置

Country Status (6)

Country Link
US (1) US20130071671A1 (ja)
EP (1) EP2573803A4 (ja)
JP (1) JP5495940B2 (ja)
KR (1) KR101346863B1 (ja)
TW (1) TW201207945A (ja)
WO (1) WO2011145489A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060378A (ja) * 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置
JP6363385B2 (ja) * 2014-04-21 2018-07-25 東京エレクトロン株式会社 封止膜の形成方法及び封止膜製造装置
US10354860B2 (en) 2015-01-29 2019-07-16 Versum Materials Us, Llc Method and precursors for manufacturing 3D devices
US11037780B2 (en) * 2017-12-12 2021-06-15 Asm Ip Holding B.V. Method for manufacturing semiconductor device with helium-containing gas

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091420A (ja) * 1998-05-11 2000-03-31 Sony Corp 半導体装置の製造方法
JP4332263B2 (ja) 1998-10-07 2009-09-16 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
JP2004095861A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
JP2006332538A (ja) 2005-05-30 2006-12-07 Fujitsu Ltd 半導体装置の製造方法
JP2006319355A (ja) * 2006-07-07 2006-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2008047620A (ja) * 2006-08-11 2008-02-28 Mitsubishi Heavy Ind Ltd プラズマ処理方法、及び、プラズマ処理装置
TW200930135A (en) * 2007-08-31 2009-07-01 Tokyo Electron Ltd Organic electronic device, organic electronic device manufacturing method, organic electronic device manufacturing apparatus, substrate processing system, protection film structure and storage medium with control program stored therein
JP5297048B2 (ja) 2008-01-28 2013-09-25 三菱重工業株式会社 プラズマ処理方法及びプラズマ処理装置
JP2010262989A (ja) * 2009-04-30 2010-11-18 Elpida Memory Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20120132536A (ko) 2012-12-05
TW201207945A (en) 2012-02-16
JP2011243889A (ja) 2011-12-01
WO2011145489A1 (ja) 2011-11-24
US20130071671A1 (en) 2013-03-21
KR101346863B1 (ko) 2014-01-02
EP2573803A4 (en) 2013-12-18
EP2573803A1 (en) 2013-03-27

Similar Documents

Publication Publication Date Title
KR101158377B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템
US6194304B1 (en) Semiconductor device and method of fabricating the same
TWI474473B (zh) 影像感測裝置及其形成方法
JP5495940B2 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
JP2002231910A (ja) Ｓｏｉウェハの製造方法及びｓｏｉウェハ
WO2011148830A1 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
US20070238254A1 (en) Method of etching low dielectric constant films
JP2000188332A (ja) 半導体装置及びその製造方法
JP6711673B2 (ja) 光電変換装置、光電変換装置の製造方法及び撮像システム
JP5610850B2 (ja) 窒化珪素膜の製造方法及び装置
TW200301004A (en) Manufacturing method of semiconductor device
WO2020000376A1 (zh) 半导体结构及其形成方法
TWI734318B (zh) 絕緣層上覆矽的製造方法
JP2002289609A (ja) 半導体装置及びその製造方法
US20240096616A1 (en) Deposition of Thick Layers of Silicon Dioxide
KR102217847B1 (ko) 절연막의 제조 방법, 및 이를 이용한 절연막
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
US20080157372A1 (en) Metal Line of Semiconductor Device and Manufacturing Method Thereof
CN115910817A (zh) 晶圆接合方法及半导体器件
KR20140114626A (ko) 반도체 소자의 박막 구조체 및 그 형성방법
KR20070071395A (ko) 반도체 소자의 다층막 제조 방법
JPH1174351A (ja) 半導体装置およびその製造方法
KR20080061090A (ko) 반도체 소자의 층간 절연막 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140304

LAPS Cancellation because of no payment of annual fees