WO2011145489A1 - 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 - Google Patents

半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 Download PDF

Info

Publication number
WO2011145489A1
WO2011145489A1 PCT/JP2011/060809 JP2011060809W WO2011145489A1 WO 2011145489 A1 WO2011145489 A1 WO 2011145489A1 JP 2011060809 W JP2011060809 W JP 2011060809W WO 2011145489 A1 WO2011145489 A1 WO 2011145489A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon nitride
nitride film
film
bias
substrate
Prior art date
Application number
PCT/JP2011/060809
Other languages
English (en)
French (fr)
Inventor
誠二 西川
加福　秀考
Original Assignee
三菱重工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱重工業株式会社 filed Critical 三菱重工業株式会社
Priority to KR1020127025472A priority Critical patent/KR101346863B1/ko
Priority to US13/638,200 priority patent/US20130071671A1/en
Priority to EP11783423.4A priority patent/EP2573803A4/en
Publication of WO2011145489A1 publication Critical patent/WO2011145489A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Definitions

  • the present invention relates to a silicon nitride film used for a semiconductor element and a method and apparatus for manufacturing a silicon nitride film.
  • a plasma CVD method and a plasma CVD apparatus are known.
  • SiN films Silicon nitride films
  • CCD Charge-Coupled Device
  • CMOS Complementary Metal-Oxide Semiconductor
  • the present invention has been made in view of the above problems, and provides a silicon nitride film of a semiconductor element that suppresses a change in film stress of a silicon nitride film formed by applying bias power, and a method and apparatus for manufacturing a silicon nitride film. For the purpose.
  • the silicon nitride film of the semiconductor element according to the first invention for solving the above-described problems is In a silicon nitride film formed on a substrate by plasma treatment and used for a semiconductor element, A first silicon nitride film formed by applying a bias to the substrate; and a second silicon nitride film formed without applying a bias to the substrate, wherein the first silicon nitride film is The silicon nitride film is sandwiched between a hydrogen permeation preventive film having a property of not allowing hydrogen to permeate.
  • the silicon nitride film of the semiconductor element according to the second invention for solving the above-mentioned problem is In the silicon nitride film of the semiconductor element according to the first invention,
  • the hydrogen permeation preventive film is a third silicon nitride film formed without applying a bias to the substrate. That is, as the silicon nitride film, the first silicon nitride film, the second silicon nitride film, and the third silicon nitride film are included, and the first silicon nitride film is used as the second silicon nitride film and the third silicon nitride film.
  • the silicon nitride film is sandwiched between the two.
  • a silicon nitride film of a semiconductor element according to a third invention for solving the above-described problem is In the silicon nitride film of the semiconductor element according to the first invention,
  • the hydrogen permeation preventive film is a metal oxide film or a metal nitride film.
  • a method for manufacturing a silicon nitride film according to a fourth invention for solving the above-described problems is as follows.
  • a silicon nitride film used for a semiconductor element is formed on a substrate by plasma treatment.
  • a bias is applied to the substrate to form a first silicon nitride film
  • a second silicon nitride film is formed without applying a bias to the substrate, and the second silicon nitride film
  • the first silicon nitride film is formed so as to be sandwiched between a hydrogen permeation preventive film and a hydrogen permeation preventive film that does not transmit hydrogen.
  • a method for manufacturing a silicon nitride film according to a fifth invention for solving the above-described problems is as follows.
  • a third silicon nitride film is formed without applying a bias to the substrate. That is, as the silicon nitride film, a first silicon nitride film, a second silicon nitride film, and a third silicon nitride film are formed, and between the second silicon nitride film and the third silicon nitride film.
  • a first silicon nitride film is formed so as to be sandwiched.
  • a method for manufacturing a silicon nitride film according to a sixth invention for solving the above-described problems is as follows.
  • the hydrogen permeation preventive film is a metal oxide film or a metal nitride film.
  • An apparatus for manufacturing a silicon nitride film according to a seventh invention for solving the above-described problems In a silicon nitride film manufacturing apparatus for forming a silicon nitride film used for a semiconductor element on a substrate by plasma treatment, Bias supply means for applying a bias to the substrate; As the silicon nitride film, a first silicon nitride film and a second silicon nitride film are formed, and the silicon nitride film is sandwiched between the second silicon nitride film and a hydrogen permeation preventive film having a property of not transmitting hydrogen. In addition, when forming the first silicon nitride film, the bias supply means applies a bias to the substrate to form the second silicon nitride film when forming the first silicon nitride film. In some cases, no bias is applied to the substrate.
  • An apparatus for manufacturing a silicon nitride film according to an eighth invention for solving the above-mentioned problems is as follows.
  • the bias supply means does not apply a bias to the substrate. That is, as the silicon nitride film, a first silicon nitride film, a second silicon nitride film, and a third silicon nitride film are formed, and between the second silicon nitride film and the third silicon nitride film.
  • the bias supply means applies a bias to the substrate when forming the first silicon nitride film so as to sandwich the second silicon nitride film and the third silicon nitride film.
  • a bias is not applied to the substrate.
  • the hydrogen permeation preventive film is a metal oxide film or a metal nitride film.
  • the first silicon nitride film formed by applying a bias has the property of not transmitting hydrogen to the second silicon nitride film formed without applying a bias. Since it is sandwiched between the hydrogen permeation preventive film, a change in film stress in the annealing process performed in the semiconductor manufacturing process can be suppressed. As a result, the annealing process performed in the semiconductor manufacturing process can be performed while maintaining the embeddability of the silicon nitride film.
  • the first silicon nitride film formed by applying a bias can be sandwiched between the second silicon nitride film and the third silicon nitride film formed without applying a bias, and the change in film stress can be suppressed only by the silicon nitride film.
  • the metal oxide film or the metal nitride film when the metal oxide film or the metal nitride film is in contact with the silicon nitride film, the characteristics of the metal oxide film or the metal nitride film as a hydrogen permeation preventive film are utilized. Since the first silicon nitride film formed by applying a bias is sandwiched between the second silicon nitride film formed without applying a bias, the change in the film stress of the silicon nitride film with a simpler structure Can be suppressed.
  • FIG. 1 It is a block diagram which shows an example of embodiment of the manufacturing apparatus of the silicon nitride film which concerns on this invention.
  • (A) is sectional drawing which shows the film
  • (b) is the graph which measured the stress change of the said silicon nitride film.
  • (A) is sectional drawing which shows the film
  • (b) is the graph which measured the stress change of the said silicon nitride film.
  • (A) is sectional drawing which shows the film
  • (b) is the said nitride
  • (a) is a silicon nitride film formed by applying bias power, without applying bias power. It is sectional drawing which shows the film
  • Embodiments of a silicon nitride film and a method and apparatus for manufacturing a silicon nitride film according to the present invention will be described below with reference to FIGS.
  • Example 1 First, the structure of a silicon nitride film (SiN film) manufacturing apparatus used in this embodiment will be described with reference to FIG.
  • the present invention can be applied to any plasma processing apparatus that forms a SiN film by applying a bias power, but a plasma CVD apparatus using high-density plasma is particularly suitable.
  • FIG. 1 illustrates the plasma CVD apparatus.
  • the plasma CVD apparatus 10 includes a vacuum vessel 11 that maintains a high degree of vacuum.
  • the vacuum vessel 11 includes a cylindrical vessel 12 and a ceiling plate 13, and a ceiling plate 13 is attached to the upper portion of the cylindrical vessel 12 to form a space sealed from outside air.
  • the vacuum vessel 11 is provided with a vacuum device 14 that evacuates the inside of the vacuum vessel 11.
  • An RF antenna 15 for generating plasma is installed on the top of the ceiling plate 13.
  • An RF power source 17 that is a high frequency power source is connected to the RF antenna 15 via a matching unit 16. That is, the RF power supplied from the RF power source 17 is supplied to the plasma by the RF antenna 15.
  • a gas supply pipe 18 that supplies a raw material gas or an inert gas, which is a raw material of a film to be formed, into the vacuum container 11 is installed on the upper side wall of the cylindrical container 12.
  • the gas supply pipe 18 is provided with a gas supply amount controller for controlling the supply amount of the source gas and the inert gas.
  • SiH 4 , N 2 or the like is supplied as a source gas
  • Ar which is a rare gas, is supplied as an inert gas.
  • plasma such as SiH 4 , N 2, and Ar is generated above the inside of the vacuum vessel 11.
  • a substrate support 20 for holding a substrate 19 that is a film formation target is installed below the cylindrical container 12.
  • the substrate support 20 includes a substrate holding unit 21 that holds the substrate 19 and a support shaft 22 that supports the substrate holding unit 21.
  • a heater 23 for heating is installed inside the substrate holder 21, and the temperature of the heater 23 is adjusted by a heater control device 24. Thereby, the temperature of the substrate 19 during the plasma processing can be controlled.
  • a bias power source 26 is connected to the substrate holder 21 via a matching unit 25 so that bias power can be applied to the substrate 19 (bias supply means). Thereby, ions can be drawn into the surface of the substrate 19 from the plasma. Furthermore, an electrostatic power source 27 is connected to the substrate holding unit 21 so that the substrate 19 can be held by electrostatic force. The electrostatic power source 27 is connected to the substrate holding unit 21 via a low-pass filter 28 so that the power of the RF power source 17 and the bias power source 26 does not wrap around.
  • the bias power by the bias power source 26, the RF power by the RF power source 17, the pressure by the vacuum device 14, the substrate temperature by the heater control device 24, and the gas by the gas supply amount controller are included.
  • a main control device 29 capable of controlling the supply amount is installed. 1 represents a signal line for transmitting a control signal from the main control device 29 to the bias power source 26, the RF power source 17, the vacuum device 14, the heater control device 24, and the gas supply amount controller. is doing.
  • the main controller 29 controls the bias power, RF power, pressure, film formation temperature, and gas supply amount, so that a SiN film can be formed on the substrate 19 by plasma processing. It becomes.
  • the plasma CVD apparatus 10 not only forms a SiN film by applying a bias power, but also can form a SiN film without applying a bias power.
  • an SiN film (hereinafter referred to as a bias SiN film) formed by applying a bias power and an SiN film (hereinafter referred to as an unbiased SiN film) formed without applying a bias power. I measured the change of stress accompanying the annealing process in the semiconductor manufacturing process.
  • FIG. 2 shows a case of a bias SiN film
  • FIG. 2 (a) is a cross-sectional view showing the film structure
  • FIG. 2 (b) is a graph obtained by measuring the stress change.
  • FIG. 3 shows the case of an unbiased SiN film
  • FIG. 3 (a) is a cross-sectional view showing the film structure
  • FIG. 3 (b) is a graph obtained by measuring the stress change.
  • FLX-2320 manufactured by KLA-Tencor was used as a stress measurement device.
  • the substrate after the SiN film is formed is heated from room temperature to 450 ° C. in 1 hour with a heater in the stress measurement device, held at 450 ° C. for 30 minutes, and then the temperature is lowered. The change in stress was measured.
  • 450 ° C. which has a temperature load higher than the temperature 400 ° C. of the annealing process performed in the semiconductor manufacturing process, was used.
  • the deposition conditions for each SiN film were as follows. [Bias SiN film] RF power: 2.0 kW, bias power: 2.4 kW, SiH 4 : 40 sccm, N 2 : 80 sccm, Ar: 20 sccm, pressure 25 mTorr, film thickness 4513 mm [Unbiased SiN film] RF power: 3.0 kW, bias power: 0 W, SiH 4 : 30 sccm, N 2 : 800 sccm, Ar: 0 sccm, pressure 25 mTorr, film thickness 4226 ⁇ This film forming condition is an example.
  • the bias SiN film 31 was formed on the Si substrate 19 under the above film forming conditions.
  • the stress immediately after the film formation is a compressive stress of ⁇ 254 MPa.
  • the bias SiN film 31 has a large amount of hydrogen (particularly, Si—H bond hydrogen), so that a large amount of hydrogen is released by the annealing process, and the film stress changes as the hydrogen is released.
  • the unbiased SiN film 32 was also formed on the Si substrate 19 under the above film forming conditions.
  • the stress immediately after the film formation is a compressive stress of ⁇ 230 MPa.
  • the compressive stress is reduced during holding at 450 ° C., but the stress change at the time of temperature rise and temperature drop is substantially the same, and after annealing, the compressive stress is ⁇ 225 MPa.
  • the compressive stress was almost the same before and after annealing. This is because the amount of hydrogen in the unbiased SiN film 32 (particularly, Si—H bond hydrogen) is small, so that the amount of hydrogen released by the annealing process is small and the change in film stress is small.
  • the amount of hydrogen in each SiN film is confirmed by IR analysis (infrared analysis, for example, FTIR), as shown in Table 1, the amount of hydrogen in the bias SiN film is 5.1 ⁇ 10 21. [Pieces / cm 3 ], and the hydrogen amount of the unbiased SiN film is 0.1 ⁇ 10 21 [pieces / cm 3 ].
  • the amount of hydrogen in the unbiased SiN film is 2% or less of the amount of hydrogen in the biased SiN film and is a dense film with a small hydrogen content.
  • the amount of hydrogen in each SiN film the amount of Si—H bonds determined from the peak area of Si—H bonds generated near 2140 cm ⁇ 1 is measured.
  • an unbiased SiN film 32 was formed on the Si substrate 19, a biased SiN film 31 was laminated thereon, and the change in stress was measured.
  • the film forming conditions for each SiN film at this time are the same as those described above, but only the film thickness of each SiN film is changed, the film thickness of the unbiased SiN film 32 is 1000 mm, and the film of the bias SiN film 31 is used. The thickness was 3000 mm.
  • the stress immediately after the film formation is a compressive stress of ⁇ 218 MPa.
  • FIG.4 (b) through the process of temperature rising-> temperature falling, the stress changed from compression to tension, and became 29 MPa tensile stress after annealing. This is because, as in the case shown in FIG. 2, since there is a lot of hydrogen in the bias SiN film 31 (particularly, hydrogen of Si—H bond), a lot of hydrogen is released by the annealing treatment. This is because the film stress has changed.
  • the film structure shown in FIG. 4A since there is the unbiased SiN film 32 on the lower layer side of the bias SiN film 31, hydrogen detachment from the bias SiN film 31 is not suppressed, and as a result. The change of the film stress is not suppressed.
  • an unbiased SiN film 32a (second silicon nitride film) is formed on the Si substrate 19, and a bias SiN film 31 (first silicon nitride film) is formed thereon. Then, an unbiased SiN film 32b (third silicon nitride film) was laminated thereon, and the stress change was measured. That is, the bias SiN film 31 is sandwiched between the unbiased SiN film 32a and the unbiased SiN film 32b.
  • each SiN film at this time is the same as those described above, but only the film thickness of each SiN film is changed, and the film thicknesses of the unbiased SiN films 32a and 32b are 1000 mm each, and the bias SiN film The film thickness of 31 was set to 3000 mm.
  • the stress immediately after the film formation is a compressive stress of ⁇ 354 MPa.
  • the stress change at the time of temperature rise and temperature drop is substantially the same, and after the annealing, it is a compressive stress of ⁇ 328 MPa, and the compressive stress is substantially the same before and after the annealing. .
  • the detachment of hydrogen in the bias SiN film 31 is suppressed, the change in film stress is also reduced.
  • the bias SiN film 31 is sandwiched between the unbiased SiN films 32a and 32b, it is possible to suppress changes in film stress in the annealing process performed in the semiconductor manufacturing process. As a result, the annealing process performed in the semiconductor manufacturing process can be performed while maintaining the burying property by the bias SiN film 31.
  • the unbiased SiN films 32a and 32b function as so-called hydrogen permeation preventive films having a characteristic of not permeating hydrogen.
  • the change in film stress may cause blistering or peeling of the SiN film, particularly in the periphery of the substrate.
  • the above-described film structure to suppress the change in film stress, The occurrence of film peeling can be suppressed, and as a result, the effect of reducing particles can also be obtained.
  • Patent Document 2 discloses that a protective insulating film for preventing hydrogen diffusion is formed on an interlayer insulating film formed by an HDPCVD method to which a bias is applied, by a plasma CVD method without applying a bias.
  • these insulating films are all SiO films, and in addition, no configuration is shown for suppressing changes in film stress. Therefore, it is different from the configuration of the present invention described above.
  • the present invention is applied to a silicon nitride film used for a semiconductor element, and is particularly suitable for a lens / lens for a CCD / CMOS image sensor and a final protective film (passivation) of wiring.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　バイアスパワーを印加して成膜した窒化珪素膜の膜応力の変化を抑制する半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置を提供する。そのため、プラズマ処理により基板(19)上に形成され、半導体素子に用いる窒化珪素膜において、基板(19)にバイアスを印加して形成したバイアスＳｉＮ膜(31)を、基板(19)にバイアスを印加しないで形成したアンバイアスＳｉＮ膜(32a)とアンバイアスＳｉＮ膜(32b)との間に挟み込む構造とする。

Description

半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
　本発明は、半導体素子に用いる窒化珪素膜、窒化珪素膜の製造方法及び装置に関する。
　半導体素子に用いる窒化珪素膜の製造方法及び装置として、プラズマＣＶＤ法及びプラズマＣＶＤ装置が知られている。
特開２００９－１７７０４６号公報 特開２００６－３３２５３８号公報
　窒化珪素膜（以降、ＳｉＮ膜と呼ぶ。）は、その高屈折率、高透過性の特性により、ＣＣＤ（Charge-Coupled Device）、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）のイメージセンサ用レンズに使用したり、そのバリア性の特性により、配線の最終保護膜に使用したりしている。現在、半導体素子の微細化に伴い、高アスペクト比の微小ホール（ホール径：φ１μｍ未満、アスペクト比１以上のホール）に、ＳｉＮ膜を埋込成膜する要求が増えてきている。
　高アスペクト比の微小ホールにＳｉＮ膜を埋込成膜するためには、バイアスパワーを印加して、成膜を行う必要がある。本発明の発明者等は、特許文献１において、適切なプロセス条件を用いて、バイアスパワーを印加して、ＳｉＮ膜を成膜することを、提案している。ところが、バイアスパワーを印加して成膜したＳｉＮ膜は、膜中にＳｉ－Ｈ結合を含むため、半導体製造工程で行われるアニール処理（４００℃）を施すと水素が離脱する。そして、その水素離脱に伴い、膜応力が変化するため、膜応力変化に起因する性能低下を招く問題があった。例えば、ＣＣＤ／ＣＭＯＳイメージセンサにおけるノイズの増大を招いたり、配線のストレスマイグレーションを招いたりしていた。
　本発明は上記課題に鑑みなされたもので、バイアスパワーを印加して成膜した窒化珪素膜の膜応力の変化を抑制する半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置を提供することを目的とする。
　上記課題を解決する第１の発明に係る半導体素子の窒化珪素膜は、
　プラズマ処理により基板上に形成され、半導体素子に用いる窒化珪素膜において、
　前記基板にバイアスを印加して形成した第１の窒化珪素膜と前記基板にバイアスを印加しないで形成した第２の窒化珪素膜とを有し、前記第１の窒化珪素膜を、前記第２の窒化珪素膜と水素を透過しない特性を有する水素透過防止膜との間に挟み込む構造としたことを特徴とする。
　上記課題を解決する第２の発明に係る半導体素子の窒化珪素膜は、
　上記第１の発明に記載の半導体素子の窒化珪素膜において、
　前記水素透過防止膜を、前記基板にバイアスを印加しないで形成した第３の窒化珪素膜としたことを特徴とする。
　つまり、窒化珪素膜としては、第１の窒化珪素膜と第２の窒化珪素膜と第３の窒化珪素膜とを有し、第１の窒化珪素膜を、第２の窒化珪素膜と第３の窒化珪素膜との間に挟み込む構造となる。
　上記課題を解決する第３の発明に係る半導体素子の窒化珪素膜は、
　上記第１の発明に記載の半導体素子の窒化珪素膜において、
　前記水素透過防止膜を、金属酸化膜又は金属窒化膜としたことを特徴とする。
　上記課題を解決する第４の発明に係る窒化珪素膜の製造方法は、
　半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造方法において、
　当該窒化珪素膜として、前記基板にバイアスを印加して第１の窒化珪素膜を形成し、前記基板にバイアスを印加しないで第２の窒化珪素膜を形成すると共に、前記第２の窒化珪素膜と水素を透過しない特性を有する水素透過防止膜との間に挟み込むように、前記第１の窒化珪素膜を形成することを特徴とする。
　上記課題を解決する第５の発明に係る窒化珪素膜の製造方法は、
　上記第４の発明に記載の窒化珪素膜の製造方法において、
　前記水素透過防止膜として、前記基板にバイアスを印加しないで第３の窒化珪素膜を形成することを特徴とする。
　つまり、窒化珪素膜としては、第１の窒化珪素膜と第２の窒化珪素膜と第３の窒化珪素膜とを形成し、第２の窒化珪素膜と第３の窒化珪素膜との間に挟み込むように、第１の窒化珪素膜を形成する。
　上記課題を解決する第６の発明に係る窒化珪素膜の製造方法は、
　上記第４の発明に記載の窒化珪素膜の製造方法において、
　前記水素透過防止膜は金属酸化膜又は金属窒化膜であることを特徴とする。
　上記課題を解決する第７の発明に係る窒化珪素膜の製造装置は、
　半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造装置において、
　前記基板にバイアスを印加するバイアス供給手段を備え、
　当該窒化珪素膜として、第１の窒化珪素膜と第２の窒化珪素膜とを形成すると共に、前記第２の窒化珪素膜と水素を透過しない特性を有する水素透過防止膜との間に挟み込むように、前記第１の窒化珪素膜を形成する際に、前記バイアス供給手段は、前記第１の窒化珪素膜を形成するときには前記基板にバイアスを印加し、前記第２の窒化珪素膜を形成するときには前記基板にバイアスを印加しないことを特徴とする。
　上記課題を解決する第８の発明に係る窒化珪素膜の製造装置は、
　上記第７の発明に記載の窒化珪素膜の製造方法の窒化珪素膜において、
　前記水素透過防止膜として、第３の窒化珪素膜を形成する際に、前記バイアス供給手段は、前記基板にバイアスを印加しないことを特徴とする。
　つまり、窒化珪素膜として、第１の窒化珪素膜と第２の窒化珪素膜と第３の窒化珪素膜とを形成すると共に、第２の窒化珪素膜と第３の窒化珪素膜との間に挟み込むように、第１の窒化珪素膜を形成する際に、バイアス供給手段は、第１の窒化珪素膜を形成するときには基板にバイアスを印加し、第２の窒化珪素膜及び第３窒化珪素膜を形成するときには基板にバイアスを印加していない。
　上記課題を解決する第９の発明に係る窒化珪素膜の製造装置は、
　上記第７の発明に記載の窒化珪素膜の製造方法において、
　前記水素透過防止膜は、金属酸化膜又は金属窒化膜であることを特徴とする。
　第１、第４、第７の発明によれば、バイアスを印加して形成した第１の窒化珪素膜を、バイアスを印加しないで形成した第２の窒化珪素膜と水素を透過しない特性を有する水素透過防止膜との間に挟み込むので、半導体製造工程で行われるアニール処理における膜応力の変化を抑制することができる。これにより、窒化珪素膜の埋込性を維持しつつ、半導体製造工程で行われるアニール処理を可能とした。
　第２、第５、第８の発明によれば、水素透過防止膜として、バイアスを印加しないで形成した第３の窒化珪素膜を用いるので、バイアスを印加して形成した第１の窒化珪素膜を、バイアスを印加しないで形成した第２の窒化珪素膜及び第３の窒化珪素膜の間に挟み込み、窒化珪素膜のみで、膜応力の変化を抑制することができる。
　第３、第６、第９の発明によれば、金属酸化膜又は金属窒化膜が窒化珪素膜と接する場合には、金属酸化膜又は金属窒化膜の水素透過防止膜としての特性を利用して、バイアスを印加しないで形成した第２の窒化珪素膜との間に、バイアスを印加して形成した第１の窒化珪素膜を挟み込むので、より簡単な構造で、窒化珪素膜の膜応力の変化を抑制することができる。
本発明に係る窒化珪素膜の製造装置の実施形態の一例を示す構成図である。 （ａ）は、バイアスパワーを印加して成膜した窒化珪素膜の膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。 （ａ）は、バイアスパワーを印加しないで成膜した窒化珪素膜の膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。 （ａ）は、バイアスパワーを印加しないで成膜した窒化珪素膜とバイアスパワーを印加して成膜した窒化珪素膜とを積層した膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。 本発明に係る窒化珪素膜、窒化珪素膜の製造方法の実施形態の一例を示す図であり、（ａ）は、バイアスパワーを印加して成膜した窒化珪素膜を、バイアスパワーを印加しないで成膜した窒化珪素膜で挟み込んで積層した膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。
　以下、本発明に係る窒化珪素膜、窒化珪素膜の製造方法及び装置について、その実施形態を、図１～図５を参照して、説明を行う。
（実施例１）
　最初に、本実施例で用いる窒化珪素膜（ＳｉＮ膜）の製造装置について、図１を参照して、その構成を説明する。なお、本発明は、バイアスパワーを印加して、ＳｉＮ膜を成膜するプラズマ処理装置であれば、どのようなものでも適用可能であるが、特に、高密度プラズマを用いたプラズマＣＶＤ装置が好適であり、図１では、当該プラズマＣＶＤ装置を例示している。
　図１に示すように、プラズマＣＶＤ装置１０は、高い真空度を維持する真空容器１１を備えている。この真空容器１１は、筒状容器１２と天井板１３からなり、筒状容器１２の上部に天井板１３を取り付けることで、外気から密閉された空間を形成している。真空容器１１には、真空容器１１の内部を真空状態にする真空装置１４が設置されている。
　天井板１３の上部にはプラズマを生成させるＲＦアンテナ１５が設置されている。このＲＦアンテナ１５には、整合器１６を介して高周波電源であるＲＦ電源１７が接続されている。即ち、ＲＦ電源１７から供給されたＲＦパワーはＲＦアンテナ１５によりプラズマに供給される。
　筒状容器１２の側壁の上部には、成膜する膜の原料となる原料ガスや不活性ガスを真空容器１１内に供給するガス供給管１８が設置されている。ガス供給管１８には原料ガスや不活性ガスの供給量を制御するガス供給量制御器が設置されている。本実施例では、原料ガスとして、ＳｉＨ4、Ｎ2等を、不活性ガスとして、希ガスであるＡｒ等を供給している。これらのガスの供給により、真空容器１１の内部上方には、ＳｉＨ4、Ｎ2及びＡｒ等のプラズマが生成されることとなる。
　筒状容器１２内の下方には、成膜対象である基板１９を保持する基板支持台２０が設置されている。この基板支持台２０は、基板１９を保持する基板保持部２１と、この基板保持部２１を支持する支持軸２２とにより構成されている。基板保持部２１の内部には加熱のためのヒータ２３が設置されており、このヒータ２３はヒータ制御装置２４により温度が調整されている。これにより、プラズマ処理中の基板１９の温度を制御することができる。
　基板保持部２１には、基板１９に対しバイアスパワーを印加できるように、整合器２５を介してバイアス電源２６が接続されている（バイアス供給手段）。これにより、基板１９の表面にプラズマ中からイオンを引き込むことができる。さらに、基板保持部２１には、基板１９を静電気力で保持できるように静電電源２７が接続されている。この静電電源２７は、ＲＦ電源１７やバイアス電源２６のパワーが回り込まないように、ローパスフィルター２８を介して基板保持部２１に接続している。
　そして、上述したプラズマＣＶＤ装置１０には、バイアス電源２６によるバイアスパワーと、ＲＦ電源１７によるＲＦパワーと、真空装置１４による圧力と、ヒータ制御装置２４による基板温度と、ガス供給量制御器によるガス供給量とを、各々制御可能な主制御装置２９が設置されている。ここで、図１中の一点鎖線は、主制御装置２９からバイアス電源２６、ＲＦ電源１７、真空装置１４、ヒータ制御装置２４、ガス供給量制御器へ制御信号を送信するための信号線を意味している。
　上述したプラズマＣＶＤ装置１０において、主制御装置２９により、バイアスパワー、ＲＦパワー、圧力、成膜温度、ガス供給量を制御することで、プラズマ処理により、基板１９上にＳｉＮ膜の成膜が可能となる。このプラズマＣＶＤ装置１０は、バイアスパワーを印加して、ＳｉＮ膜を成膜するだけでなく、当然ながら、バイアスパワーを印加しないで、ＳｉＮ膜を成膜することができる。
　ここで、バイアスパワーを印加して成膜したＳｉＮ膜（以降、バイアスＳｉＮ膜と呼ぶ。）と、バイアスパワーを印加しないで成膜したＳｉＮ膜（以降、アンバイアスＳｉＮ膜と呼ぶ。）について、半導体製造工程で行われるアニール処理に伴う応力の変化を測定してみた。
　図２、図３は、各ＳｉＮ膜の応力測定について説明するものである。具体的には、図２は、バイアスＳｉＮ膜の場合であり、図２（ａ）は、その膜構造を示す断面図であり、図２（ｂ）は、その応力変化を測定したグラフである。又、図３は、アンバイアスＳｉＮ膜の場合であり、図３（ａ）は、その膜構造を示す断面図であり、図３（ｂ）は、その応力変化を測定したグラフである。
　各ＳｉＮ膜の応力測定については、応力測定装置として、ＫＬＡ－Ｔｅｎｃｏｒ製、ＦＬＸ－２３２０を用いた。又、応力測定方法としては、応力測定装置内のヒータにて、ＳｉＮ膜成膜後の基板を常温→４５０℃まで１時間で昇温し、４５０℃で３０分間保持した後に温度降下させ、その間の応力の変化を測定した。この応力測定方法では、半導体製造工程で行われるアニール処理の温度４００℃より温度負荷が大きい４５０℃を用いた。
　又、各ＳｉＮ膜の成膜条件は、以下の通りとした。
［バイアスＳｉＮ膜］
　ＲＦパワー：２．０ｋＷ、バイアスパワー：２．４ｋＷ、ＳｉＨ4：４０ｓｃｃｍ、Ｎ2：８０ｓｃｃｍ、Ａｒ：２０ｓｃｃｍ、圧力２５ｍＴｏｒｒ、膜厚４５１３Å
［アンバイアスＳｉＮ膜］
　ＲＦパワー：３．０ｋＷ、バイアスパワー：０Ｗ、ＳｉＨ4：３０ｓｃｃｍ、Ｎ2：８００ｓｃｃｍ、Ａｒ：０ｓｃｃｍ、圧力２５ｍＴｏｒｒ、膜厚４２２６Å
　なお、この成膜条件は一例であり、アンバイアスＳｉＮ膜の場合、以下の成膜条件の範囲とすれば、後述する特性を得ることができる。
　成膜温度：５０℃～４００℃
　ＳｉＨ4及びＮ2の総流量に対するＲＦパワー：７Ｗ／ｓｃｃｍ以下
　ガス流量比：ＳｉＨ4／（ＳｉＨ4＋Ｎ2）＝０．０３６～０．３３
　図２（ａ）に示すように、バイアスＳｉＮ膜３１は、上記成膜条件により、Ｓｉ基板１９上に成膜した。成膜したバイアスＳｉＮ膜３１をＳｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、－２５４ＭＰａの圧縮応力である。そして、図２（ｂ）に示すように、昇温→降温の過程を経て、応力が圧縮から引張りに変化し、アニール後は、６５ＭＰａの引張り応力となった。これは、バイアスＳｉＮ膜３１中の水素（特に、Ｓｉ－Ｈ結合の水素）が多いため、アニール処理により多くの水素が離脱し、その水素離脱に伴い、膜応力が変化したからである。
　又、図３（ａ）に示すように、アンバイアスＳｉＮ膜３２も、上記成膜条件により、Ｓｉ基板１９上に成膜した。成膜したアンバイアスＳｉＮ膜３２を、Ｓｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、－２３０ＭＰａの圧縮応力である。そして、図３（ｂ）に示すように、４５０℃保持中に圧縮応力が小さくなるが、昇温時及び降温時の応力変化は略同じであり、アニール後は、－２２５ＭＰａの圧縮応力であり、アニール前後において略同等の圧縮応力となった。これは、アンバイアスＳｉＮ膜３２中の水素（特に、Ｓｉ－Ｈ結合の水素）が少ないため、アニール処理により離脱した水素も少なく、膜応力の変化も小さくなるからである。
　ここで、各ＳｉＮ膜中の水素量をＩＲ分析（赤外線分析、例えば、ＦＴＩＲ等）により確認してみると、表１に示すように、バイアスＳｉＮ膜の水素量は、５．１×１０21［個／ｃｍ3］であり、アンバイアスＳｉＮ膜の水素量は、０．１×１０21［個／ｃｍ3］である。このように、アンバイアスＳｉＮ膜の水素量は、バイアスＳｉＮ膜の水素量の２％以下であり、水素含有量が少ない緻密な膜であることがわかる。なお、ここでは、各ＳｉＮ膜中の水素量として、２１４０ｃｍ-1付近に発生するＳｉ－Ｈ結合のピーク面積から求めたＳｉ－Ｈ結合量を測定している。
Figure JPOXMLDOC01-appb-T000001
　次に、図４（ａ）に示すように、Ｓｉ基板１９上にアンバイアスＳｉＮ膜３２を成膜し、その上にバイアスＳｉＮ膜３１を積層して、その応力変化を測定してみた。このときの各ＳｉＮ膜の成膜条件は、上述した成膜条件を用いているが、各ＳｉＮ膜の膜厚のみ変更し、アンバイアスＳｉＮ膜３２の膜厚を１０００Å、バイアスＳｉＮ膜３１の膜厚を３０００Åとした。
　積層したアンバイアスＳｉＮ膜３２及びバイアスＳｉＮ膜３１をＳｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、－２１８ＭＰａの圧縮応力である。そして、図４（ｂ）に示すように、昇温→降温の過程を経て、応力が圧縮から引張りに変化し、アニール後は、２９ＭＰａの引張り応力となった。これは、図２に示したものと同様に、バイアスＳｉＮ膜３１中の水素（特に、Ｓｉ－Ｈ結合の水素）が多いため、アニール処理により多くの水素が離脱し、その水素離脱に伴い、膜応力が変化したからである。このように、図４（ａ）に示す膜構造においては、バイアスＳｉＮ膜３１の下層側にアンバイアスＳｉＮ膜３２があるので、バイアスＳｉＮ膜３１からの水素離脱を抑制することはなく、その結果、膜応力の変化を抑制できていない。
　そこで、図５（ａ）に示すように、Ｓｉ基板１９上にアンバイアスＳｉＮ膜３２ａ（第２の窒化珪素膜）を成膜し、その上にバイアスＳｉＮ膜３１（第１の窒化珪素膜）を積層し、その上にアンバイアスＳｉＮ膜３２ｂ（第３の窒化珪素膜）を積層して、その応力変化を測定してみた。つまり、バイアスＳｉＮ膜３１をアンバイアスＳｉＮ膜３２ａとアンバイアスＳｉＮ膜３２ｂとの間に挟み込む構造である。このときの各ＳｉＮ膜の成膜条件も、上述した成膜条件を用いているが、各ＳｉＮ膜の膜厚のみ変更し、アンバイアスＳｉＮ膜３２ａ、３２ｂの膜厚を各々１０００Å、バイアスＳｉＮ膜３１の膜厚を３０００Åとした。
　積層したアンバイアスＳｉＮ膜３２ａ、バイアスＳｉＮ膜３１及びアンバイアスＳｉＮ膜３２ｂをＳｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、－３５４ＭＰａの圧縮応力である。そして、図５（ｂ）に示すように、昇温時及び降温時の応力変化は略同じであり、アニール後は、－３２８ＭＰａの圧縮応力であり、アニール前後において略同等の圧縮応力となった。これは、アンバイアスＳｉＮ膜３２ａ、３２ｂ中の水素（特に、Ｓｉ－Ｈ結合の水素）が少ない上、バイアスＳｉＮ膜３１をアンバイアスＳｉＮ膜３２ａ、３２ｂ間に挟み込むことにより、アニール処理が行われても、バイアスＳｉＮ膜３１中の水素の離脱が抑制されるため、膜応力の変化も小さくなるからである。
　このように、バイアスＳｉＮ膜３１をアンバイアスＳｉＮ膜３２ａ、３２ｂ間に挟み込む構造とすることにより、半導体製造工程で行われるアニール処理における膜応力の変化を抑制することができる。これにより、バイアスＳｉＮ膜３１による埋込性を維持しつつ、半導体製造工程で行われるアニール処理を可能とした。アンバイアスＳｉＮ膜３２ａ、３２ｂは、謂わば、水素を透過しない特性を有する水素透過防止膜として機能している。
　又、膜応力の変化は、特に、基板周辺部において、ＳｉＮ膜のブリスタや膜剥がれを招くがおそれがあるが、上述した膜構造を用いて、膜応力の変化を抑制することにより、ブリスタや膜剥がれの発生を抑制することができ、その結果、パーティクルを低減する効果も得られる。
　図５（ａ）に示した膜構造において、バイアスＳｉＮ膜３１の上層側又は下層側に、つまり、アンバイアスＳｉＮ膜３２ａ又はアンバイアスＳｉＮ膜３２ｂの替わりとして、他の水素透過防止膜（例えば、アルミナ、酸化タンタル、酸化チタン、酸化ジルコニウム等の金属酸化膜や窒化アルミニウム、窒化タンタル等の金属窒化膜）がある場合には、アンバイアスＳｉＮ膜３２ａ又はアンバイアスＳｉＮ膜３２ｂのいずれかを省略する簡単な構造とすることができる。例えば、バイアスＳｉＮ膜３１を、アンバイアスＳｉＮ膜３２ａ（又はアンバイアスＳｉＮ膜３２ｂ）とアルミナからなる膜との間に挟み込む構造とすることにより、図５（ｂ）に示すような膜応力特性を得ることができる。
　なお、特許文献２には、バイアスを印加するＨＤＰＣＶＤ法により形成した層間絶縁膜上に、バイアスを印加しないプラズマＣＶＤ法により、水素の拡散を防止する保護絶縁膜を形成することが示されているが、これらの絶縁膜は、いずれもＳｉＯ膜であり、加えて、膜応力の変化を抑制する構成については全く示されていない。従って、上述した本発明の構成とは相違する。
　本発明は、半導体素子に用いる窒化珪素膜に適用するものであり、特に、ＣＣＤ／ＣＭＯＳのイメージセンサ用レンズや配線の最終保護膜（パシベーション）に好適なものである。
　１０　プラズマＣＶＤ装置
　１８　ガス供給管
　１９　基板
　２６　バイアス電源
　２９　主制御装置
　３１　バイアスＳｉＮ膜
　３２、３２ａ、３２ｂ　アンバイアスＳｉＮ膜

Claims (9)

  1. 　プラズマ処理により基板上に形成され、半導体素子に用いる窒化珪素膜において、
    　前記基板にバイアスを印加して形成した第１の窒化珪素膜と前記基板にバイアスを印加しないで形成した第２の窒化珪素膜とを有し、前記第１の窒化珪素膜を、前記第２の窒化珪素膜と水素を透過しない特性を有する水素透過防止膜との間に挟み込む構造としたことを特徴とする半導体素子の窒化珪素膜。
  2. 　請求項１に記載の半導体素子の窒化珪素膜において、
    　前記水素透過防止膜を、前記基板にバイアスを印加しないで形成した第３の窒化珪素膜としたことを特徴とする半導体素子の窒化珪素膜。
  3. 　請求項１に記載の半導体素子の窒化珪素膜において、
    　前記水素透過防止膜を、金属酸化膜又は金属窒化膜としたことを特徴とする半導体素子の窒化珪素膜。
  4. 　半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造方法において、
    　当該窒化珪素膜として、前記基板にバイアスを印加して第１の窒化珪素膜を形成し、前記基板にバイアスを印加しないで第２の窒化珪素膜を形成すると共に、前記第２の窒化珪素膜と水素を透過しない特性を有する水素透過防止膜との間に挟み込むように、前記第１の窒化珪素膜を形成することを特徴とする窒化珪素膜の製造方法。
  5. 　請求項４に記載の窒化珪素膜の製造方法において、
    　前記水素透過防止膜として、前記基板にバイアスを印加しないで第３の窒化珪素膜を形成することを特徴とする窒化珪素膜の製造方法。
  6. 　請求項４に記載の窒化珪素膜の製造方法において、
    　前記水素透過防止膜は、金属酸化膜又は金属窒化膜であることを特徴とする窒化珪素膜の製造方法。
  7. 　半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造装置において、
    　前記基板にバイアスを印加するバイアス供給手段を備え、
    　当該窒化珪素膜として、第１の窒化珪素膜と第２の窒化珪素膜とを形成すると共に、前記第２の窒化珪素膜と水素を透過しない特性を有する水素透過防止膜との間に挟み込むように、前記第１の窒化珪素膜を形成する際に、前記バイアス供給手段は、前記第１の窒化珪素膜を形成するときには前記基板にバイアスを印加し、前記第２の窒化珪素膜を形成するときには前記基板にバイアスを印加しないことを特徴とする窒化珪素膜の製造装置。
  8. 　請求項７に記載の窒化珪素膜の製造装置において、
    　前記水素透過防止膜として、第３の窒化珪素膜を形成する際に、前記バイアス供給手段は、前記基板にバイアスを印加しないことを特徴とする窒化珪素膜の製造装置。
  9. 　請求項７に記載の窒化珪素膜の製造装置において、
    　前記水素透過防止膜は、金属酸化膜又は金属窒化膜であることを特徴とする窒化珪素膜の製造装置。
PCT/JP2011/060809 2010-05-21 2011-05-11 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 WO2011145489A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020127025472A KR101346863B1 (ko) 2010-05-21 2011-05-11 반도체 소자의 질화규소막, 질화규소막의 제조 방법 및 장치
US13/638,200 US20130071671A1 (en) 2010-05-21 2011-05-11 Silicon nitride film for semiconductor element, and method and apparatus for manufacturing silicon nitride film
EP11783423.4A EP2573803A4 (en) 2010-05-21 2011-05-11 SILICON NITRIDE FILM FOR A SEMICONDUCTOR COMPONENT AND METHOD AND DEVICE FOR PRODUCING THE SILICON NITRIDE FILM

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010116848A JP5495940B2 (ja) 2010-05-21 2010-05-21 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
JP2010-116848 2010-05-21

Publications (1)

Publication Number Publication Date
WO2011145489A1 true WO2011145489A1 (ja) 2011-11-24

Family

ID=44991594

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/060809 WO2011145489A1 (ja) 2010-05-21 2011-05-11 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置

Country Status (6)

Country Link
US (1) US20130071671A1 (ja)
EP (1) EP2573803A4 (ja)
JP (1) JP5495940B2 (ja)
KR (1) KR101346863B1 (ja)
TW (1) TW201207945A (ja)
WO (1) WO2011145489A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150194637A1 (en) * 2012-08-23 2015-07-09 Tokyo Electron Limited Method for forming silicon nitride film, and apparatus for forming silicon nitride film

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6363385B2 (ja) * 2014-04-21 2018-07-25 東京エレクトロン株式会社 封止膜の形成方法及び封止膜製造装置
US10354860B2 (en) * 2015-01-29 2019-07-16 Versum Materials Us, Llc Method and precursors for manufacturing 3D devices
US11037780B2 (en) * 2017-12-12 2021-06-15 Asm Ip Holding B.V. Method for manufacturing semiconductor device with helium-containing gas

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091420A (ja) * 1998-05-11 2000-03-31 Sony Corp 半導体装置の製造方法
JP2006319355A (ja) * 2006-07-07 2006-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2006332538A (ja) 2005-05-30 2006-12-07 Fujitsu Ltd 半導体装置の製造方法
WO2008018291A1 (fr) * 2006-08-11 2008-02-14 Mitsubishi Heavy Industries, Ltd. Procédé de traitement par plasma et appareil de traitement par plasma
JP2009177046A (ja) 2008-01-28 2009-08-06 Mitsubishi Heavy Ind Ltd プラズマ処理方法及びプラズマ処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4332263B2 (ja) * 1998-10-07 2009-09-16 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
JP2004095861A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
TW200930135A (en) * 2007-08-31 2009-07-01 Tokyo Electron Ltd Organic electronic device, organic electronic device manufacturing method, organic electronic device manufacturing apparatus, substrate processing system, protection film structure and storage medium with control program stored therein
JP2010262989A (ja) * 2009-04-30 2010-11-18 Elpida Memory Inc 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091420A (ja) * 1998-05-11 2000-03-31 Sony Corp 半導体装置の製造方法
JP2006332538A (ja) 2005-05-30 2006-12-07 Fujitsu Ltd 半導体装置の製造方法
JP2006319355A (ja) * 2006-07-07 2006-11-24 Fujitsu Ltd 半導体装置及びその製造方法
WO2008018291A1 (fr) * 2006-08-11 2008-02-14 Mitsubishi Heavy Industries, Ltd. Procédé de traitement par plasma et appareil de traitement par plasma
JP2009177046A (ja) 2008-01-28 2009-08-06 Mitsubishi Heavy Ind Ltd プラズマ処理方法及びプラズマ処理装置
WO2009096259A1 (ja) * 2008-01-28 2009-08-06 Mitsubishi Heavy Industries, Ltd. プラズマ処理方法及びプラズマ処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2573803A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150194637A1 (en) * 2012-08-23 2015-07-09 Tokyo Electron Limited Method for forming silicon nitride film, and apparatus for forming silicon nitride film

Also Published As

Publication number Publication date
TW201207945A (en) 2012-02-16
KR101346863B1 (ko) 2014-01-02
JP5495940B2 (ja) 2014-05-21
EP2573803A1 (en) 2013-03-27
JP2011243889A (ja) 2011-12-01
EP2573803A4 (en) 2013-12-18
US20130071671A1 (en) 2013-03-21
KR20120132536A (ko) 2012-12-05

Similar Documents

Publication Publication Date Title
KR101158377B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템
US6137176A (en) Semiconductor device and method of fabricating the same
US10224507B2 (en) Fluorine-containing polymerized HMDSO applications for OLED thin film encapsulation
JP5495940B2 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
WO2011148830A1 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
US10818631B2 (en) Semiconductor structure and method of forming the same
US20220020725A1 (en) Method of forming semiconductor structure
TWI446446B (zh) Production method and device for silicon nitride film
KR101543748B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
US20090166878A1 (en) Semiconductor Device and Method of Fabricating the Same
US20170256410A1 (en) Method and apparatus for depositing amorphous silicon film
EP4343019A1 (en) Deposition of thick layers of silicon dioxide
TWI734318B (zh) 絕緣層上覆矽的製造方法
JP2002289609A (ja) 半導体装置及びその製造方法
JP5643488B2 (ja) 低応力膜を備えたｓｏｉウェーハの製造方法
Baine et al. Low temperature bonding of PECVD silicon dioxide layers
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
KR102217847B1 (ko) 절연막의 제조 방법, 및 이를 이용한 절연막
FR2998418A1 (fr) Procede de fabrication d'un substrat de type semi-conducteur sur isolant
KR20070071395A (ko) 반도체 소자의 다층막 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11783423

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011783423

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20127025472

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13638200

Country of ref document: US