TWI734318B - 絕緣層上覆矽的製造方法 - Google Patents

絕緣層上覆矽的製造方法 Download PDF

Info

Publication number
TWI734318B
TWI734318B TW108147684A TW108147684A TWI734318B TW I734318 B TWI734318 B TW I734318B TW 108147684 A TW108147684 A TW 108147684A TW 108147684 A TW108147684 A TW 108147684A TW I734318 B TWI734318 B TW I734318B
Authority
TW
Taiwan
Prior art keywords
silicon
silicon wafer
stress compensation
compensation layer
wafer
Prior art date
Application number
TW108147684A
Other languages
English (en)
Other versions
TW202124170A (zh
Inventor
李文中
鄭樵陽
曾治豪
Original Assignee
合晶科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 合晶科技股份有限公司 filed Critical 合晶科技股份有限公司
Priority to TW108147684A priority Critical patent/TWI734318B/zh
Publication of TW202124170A publication Critical patent/TW202124170A/zh
Application granted granted Critical
Publication of TWI734318B publication Critical patent/TWI734318B/zh

Links

Images

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種形成絕緣層上覆矽的方法,包含以下步驟:提供第一矽晶圓及第二矽晶圓;形成氧化層在第一矽晶圓或第二矽晶圓上;壓接第一矽晶圓至第二矽晶圓以形成壓接結構,壓接結構由上至下為第二矽晶圓、氧化層及第一矽晶圓;形成第一應力補償層於第一矽晶圓的外側面上,以調節壓接結構的翹曲度;以及在形成第一應力補償層之後,減薄第二矽晶圓,減薄後的第二矽晶圓位於氧化層上。

Description

絕緣層上覆矽的製造方法
本發明有關於一種絕緣層上覆矽的製造方法,特別有關於形成具有應力補償層的絕緣層上覆矽。
因應日益微小化的電子元件之需求,已有許多種類的元件使用絕緣層上覆矽(Silicon On Insulator;SOI)作為襯底材料,如射頻元件、互補式金屬氧化物半導體(CMOS)元件、功率(Power)元件及微機電感測(MEMS)元件等,用以提升元件性能與克服微小化後產生的寄生電容、漏電流、輻射等相關問題。然而隨著科技不斷地發展,在元件設計上所要求的線寬也越來越小,除了製程與設備上需要相對應的技術提升,襯底材料的翹曲度(Warp)或弓形度(Bow)也需要跟著提升。
絕緣層上覆矽的基本組成為支撐晶圓(Handle Wafer)、元件層(Device Layer),以及位於支撐晶圓與元件層中間的氧化層。依照電路元件的需求,對於結構中的元件層、氧化層與支撐晶圓之厚度的需求皆有所不同。然而這三者在不同厚度的搭配組合下,對於形成後的絕緣層上覆矽的翹曲度或弓形度往往不容易掌控。若是絕緣層上覆矽的翹曲度過大,將會增加後續電路製作的挑戰。因此 極需要一種控制絕緣層上覆矽的翹曲度之製造方法。
在本揭露內容的各種實施例中,形成應力補償層於支撐晶圓的外側面上,用以調節元件晶圓、氧化層與支撐晶圓經壓接後所累積的應力,從而獲得具有低翹曲度的絕緣層上覆矽。更進一步可利用製程條件調整應力補償層的厚度,以控制絕緣層上覆矽的翹曲度,達到特定翹曲度的製程需求。
在本揭露內容的各種實施例中,一種形成絕緣層上覆矽的方法,包含:提供第一矽晶圓及第二矽晶圓;形成氧化層在第一矽晶圓或第二矽晶圓上;壓接第一矽晶圓至第二矽晶圓以形成壓接結構,壓接結構由上至下為第二矽晶圓、氧化層及第一矽晶圓;形成第一應力補償層於第一矽晶圓的外側面上,以調節壓接結構的翹曲度;以及在形成第一應力補償層之後,減薄第二矽晶圓,其中減薄後的的第二矽晶圓位於氧化層上。
在本揭露內容的多個實施例中,所述方法進一步包含:壓接第一矽晶圓至第二矽晶圓以形成壓接結構之後,在減薄第二矽晶圓之前,對壓接結構執行熱處理。
在本揭露內容的多個實施例中,對壓接結構執行熱處理以及形成第一應力補償層於第一矽晶圓的外側面上係同時執行於腔室中。
在本揭露內容的多個實施例中,熱處理包含:通入氣體於腔室,其中氣體其選自由氧氣、氮氣、氫氣、氨 氣、水、矽烷及SiHCl3所組成的群組。
在本揭露內容的多個實施例中,形成第一應力補償層於第一矽晶圓的外側面上包含使用化學氣相沈積(Chemical Vapor Deposition;CVD)、電漿化學氣相沈積(Plasma Enhanced Chemical Vapor Deposition;PECVD)、物理氣相沈積(Physical Vapor Deposition;PVD)、溶膠凝膠(Sol-Gel)、或上述組合。
在本揭露內容的多個實施例中,第一應力補償層實質上由氧化矽、碳化矽或氮化矽製成。
在本揭露內容的多個實施例中,所述方法進一步包含:在減薄第二矽晶圓之後,薄化第一應力補償層。
在本揭露內容的多個實施例中,所述方法進一步包含:形成第二應力補償層於第一應力補償層上,其中第二應力補償層包含材料相異於第一應力補償層的材料。
在本揭露內容的多個實施例中,薄化應力補償層包含使用乾式蝕刻、濕式蝕刻、研磨(Grinding)、化學機械拋光(Chemical Mechanical Polishing;CMP)或者上述組合。
在本揭露內容的多個實施例中,減薄後的第二矽晶圓實質上覆蓋氧化層。
以下將以實施方式對上述之說明做詳細的描述,並對本揭露之技術方案提供更進一步的解釋。
14‧‧‧支撐晶圓
15‧‧‧元件晶圓
15A‧‧‧元件層
16‧‧‧氧化層
20‧‧‧應力補償層
450‧‧‧壓接結構
500A、500B‧‧‧絕緣層上覆矽
S102、S104、S106、S108、S110‧‧‧操作
M100‧‧‧方法
為使本揭露之上述和其他目的、特徵、優點與 實施例能更明顯易懂,請詳閱以下的詳細敘述並搭配對應的圖式。
第1A圖至第1C圖係繪示根據本發明的實施例之製作絕緣層上覆矽的各個階段。
第2A圖至第2C圖係繪示根據本發明的實施例之製作絕緣層上覆矽的各個階段。
第3A圖至第3B圖係繪示根據本發明的實施例之製作絕緣層上覆矽的各個階段。
第4A圖至第4B圖係繪示根據本發明的實施例之製作絕緣層上覆矽的各個階段。
第5A圖至第5B圖係繪示根據本發明的實施例之製作絕緣層上覆矽的各個階段。
第6圖係繪示根據本發明實施例之製造絕緣層上覆矽的應力補償層之厚度及其對應的翹曲度與彎曲度。
第7圖係繪示根據本發明內容之製造絕緣層上覆矽的方法流程圖。
在實施方式與申請專利範圍中,除非內文中對於冠詞有所特別限定,否則「一」與「該」可泛指單一個或複數個。
關於本文中所使用之「約」、「大約」或「大致」的用語一般通常係指數值之誤差或範圍約百分之二十以內,較佳地是約百分之十以內,更佳地則是約百分五之 以內。
本發明的多個實施例係於絕緣層上覆矽的製程中,在支撐晶圓的外側面形成應力補償層,用以平衡絕緣層上覆矽在壓接製程中所積累的應力,並且進一步調整應力補償層的厚度,使得絕緣層上覆矽獲得較低或者特定需求的翹取度。
第1A圖至第5B圖係繪示根據本發明的實施例之製作絕緣層上覆矽的各個階段。
如第1A圖及第2A圖所示,提供一晶圓作為支撐晶圓14。再提供另一晶圓,作為元件晶圓15,如第1B圖及第2B圖所示。在一些實施例中,支撐晶圓及元件晶圓的厚度分別為約250um至約1200um。在特定實施例中,支撐晶圓及元件晶圓的厚度分別為約400um至約750um。
接著,如第1C圖及第2C圖所示,形成氧化層在支撐晶圓14上或者元件晶圓15上。舉例來說,在支撐晶圓14進行高溫氧化製程,形成高緻密性的氧化矽層。在另一個實施例中,使用高溫氧化製程形成氧化層於元件晶圓15上。在一些實施例中,氧化矽層的厚度為約0.1um至約20um。在特定實施例中,氧化矽層的厚度為約1um至約2um。
接著,如第3A圖及第3B圖所示,對支撐晶圓14及元件晶圓15進行壓接動作。在適當的環境下將二個晶圓進行表面對準以及物理性壓接(Bonding),此環境可為常壓或真空,以獲得無孔洞(Void-Free)的緊密鍵合的壓 接結構450。詳細地說,氧化層16形成於支撐晶圓14上的狀況下(第1C圖),將支撐晶圓14上的氧化層16壓接至元件晶圓15的表面上,使得氧化層16位於支撐晶圓14與元件晶圓15之間,以形成第3A圖所示的壓接結構450。另一種情況,氧化層16形成於元件晶圓15上(第2C圖),將元件晶圓15上的氧化層16壓接至的支撐晶圓14的表面,形成第3B圖所示的壓接結構450。
在一些實施例中,對支撐晶圓14及元件晶圓15進行壓接動作之前,對支撐晶圓14及元件晶圓15執行基本清洗製程。在一些實施例中,清洗製程包含使用鹼溶液,例如,KOH、NaOH、H2O2或者上述組合。在其他實施例中,清洗製程包含使用酸溶液,例如,HCl、HNO3、H3PO4、H2SO4或者上述組合。
將支撐晶圓14及元件晶圓15進行壓接動作之後,對壓接結構450執行熱處理。熱處理使得晶圓貼合面產生化學鍵結,亦稱為化學鍵合製程,用以增加兩面晶圓之間的鍵結強度。在一些實施例中,熱處理的溫度範圍為約600℃至約1150℃。在其他實施例中,壓接結構450置於上述溫度範圍約30分鐘至約180分鐘。
接著,如第4A圖及第5A圖所示,形成第一應力補償層20於支撐晶圓14的外側面上,以調節壓接結構450的翹曲度,並且平衡元件晶圓、氧化層與支撐晶圓在壓接後所累積的應力。在一些實施例中,第一應力補償層可為任何對矽晶圓產生壓縮應力的薄膜,例如,氧化物 或氮化物。在特定實施例中,第一應力補償層由氧化矽、碳化矽或氮化矽製成。
值得注意的是,形成第一應力補償層的方式至少有二種。對壓接結構450執行熱處理時,於同一腔室直接使用熱氧化製程來形成第一應力補償層,如第4A圖所示。另一種情況,在壓接結構450執行完熱處理之後,於另一腔室形成第一應力補償層,如第5A圖所示。以下將分別詳述此二種方式。
如第4A所示,使用熱氧化製程來形成第一應力補償層。於執行熱處理增加化學鍵合的製程中,同時進行熱氧化製程,從而形成第一應力補償層20實質上覆蓋壓接結構450。詳細地說,在執行熱處理的腔室中,於適當的溫度與時間下,通入可以形成應力補償層20的氣體。在一些實施例中,氣體選自由氧氣、氮氣、氫氣、氨氣、水、矽烷及SiHCl3所組成的群組。
在特定實施例中,在執行熱處理的腔室中,通入SiH4、NH3或SiHCl3、NH3以形成氮化物層。在其他實施例中,通入上述氣體,並且控制製程溫度範圍為約900℃至約1150℃。值得注意的是,可依據不同絕緣層上覆矽的規格,調節熱處理的溫度與時間,從而調整應力補償層的厚度。例如,較長時間的熱氧化製程,可形成較厚的應力補償層。
第一應力補償層亦可藉由其他製程所形成,例如,沉積、濺鍍、蒸鍍、塗布或任何其他合適方式。如第5A 圖所示,支撐晶圓14及元件晶圓15於一腔室進行熱處理之後,將支撐晶圓14及元件晶圓15傳送至另一腔室,以形成第一應力補償層20於支撐晶圓14的外側面上。在一些實施例中,形成第一應力補償層的方式包含使用化學氣相沈積(CVD)、電漿化學氣相沈積(PECVD)、物理氣相沈積(PVD)、溶膠凝膠(Sol-Gel)、或上述組合。
應力補償層亦可為堆疊的薄膜(多層膜/複膜),例如,形成第二應力補償層於第一應力補償層上(未繪示)。在一些實施例中,應力補償層係為具有奈米微粒的薄膜。在其他實施例中,第二應力補償層的材料相異於第一應力補償層的材料。
接著,如第4B圖及第5B圖所示,減薄元件晶圓15,以形成絕緣層上覆矽500A、500B的元件層15A在。詳細地說,在一些實施例中,對元件晶圓15執行植入製程(未繪示),例如,將H+離子植入於距離元件晶圓15的上表面的一深度,從而形成H+離子埋置區。接著,對元件晶圓15執行熱製程,以在元件晶圓15的H+離子埋置區產生分裂。從而分離的元件晶圓15之剩餘部分15A(元件層)餘留在氧化層16上。剩餘部分15A實質上覆蓋氧化層。在一些實施例中,藉由研磨製程來減薄元件晶圓15,以形成減薄後的元件晶圓15A,且減薄後的元件晶圓15A實質上覆蓋氧化層。
減薄元件晶圓15之後,可選作地,調整應力補償層20的厚度來調節絕緣層上覆矽的翹曲度。舉例來 說,使用乾蝕刻、濕蝕刻、機械研磨、或者化學機械拋光等方式來調整應力補償層20的厚度。在一些實施例中,使用含有HF的流體進行薄化應力補償層。
在一些實施例中,可預先製作較厚的應力補償層,以防止減薄元件晶圓的過程中,所釋放的應力造成絕緣層上覆矽的翹曲度過大。在減薄元件晶圓之後,進行應力補償層的調整,來調節絕緣層上覆矽的翹曲度。在多個實施例中,調整第一應力補償層或第二應力補償層的厚度以調節絕緣層上覆矽的翹曲度。第6圖係繪示根據本發明實施例之製造絕緣層上覆矽的應力補償層之厚度及其對應的翹曲度與彎曲度。在第6圖中,絕緣層上覆矽的元件層厚度為約10um,氧化層厚度為約1um,支撐晶圓厚度為約675um,應力補償層實質上由二氧化矽製成。如第6圖所示,藉由控制應力補償層的厚度,的確可以調整絕緣層上覆矽的翹曲度與彎曲度。在此實施例中,生成二氧化矽的厚度為約13500A時,絕緣層上覆矽的翹曲度只有約9um。
Figure 108147684-A0101-12-0009-7
因應後續施加於元件層之上的製程需求,例如,在絕緣層上覆矽之上磊晶生成氮化鎵、砷化鎵等應用,需要提供具有特定弓形度或翹曲度的絕緣層上覆矽作為襯底材料。本發明內容亦包含控制應力補償層的厚度,產生正弓形度(Bow>0)或負弓形度(Bow<0)的絕緣層上覆矽。表一示出不同規格的絕緣層上覆矽組合A至G,其具有不同厚度的元件層、支撐晶圓及氧化層,並且搭配不同厚度的應力補償層,可產生各種不同弓形度及翹曲度,以因應後續以絕緣層上覆矽為襯底的製程需求。
第7圖係繪示根據本發明內容之製造絕緣層上覆矽的方法流程圖。方法M100包含操作S102、操作S104、操作S106、操作S108及操作S110。
方法M100始於操作S102,如第1A圖至第2B圖所示,提供第一矽晶圓及第二矽晶圓。操作S102接續操作S104,如1C圖及第2C圖所示,形成氧化層在第一矽晶圓或第二矽晶圓上。操作S104接續操作S106,如第3A圖及第3B圖所示,壓接第一矽晶圓至第二矽晶圓以形成壓接結構,壓接結構由上至下為第二矽晶圓、氧化層及第一矽晶圓。操作S106接續操作S108,如第4A圖及第5A圖所示,形成第一應力補償層於第一矽晶圓的外側面上,以調節壓接結構的翹曲度。操作S108接續操作S110,在形成第一應力補償層之後,減薄第二矽晶圓,其中減薄後的第二矽晶圓位於氧化層上。方法M100進一步包含,在減薄第二矽晶圓之後,薄化第一應力補償層。方法M100 亦進一步包含,形成第二應力補償層於第一應力補償層上,其中第二應力補償層包含材料相異於第一應力補償層的材料。
綜上所述,根據本發明所揭示的內容,在壓接後的支撐晶圓的外側面上形成應力補償層,可以平衡壓接結構的翹曲度。更進一步地,可以調變應力補償層的厚度,從而調節絕緣層上覆矽的翹曲度。形成應力補償層至少有二種方式,可於壓接製程的熱處理期間,在同一腔室內同時以熱氧化方式生成應力補償層;亦可於壓接製程的熱處理之後,將壓接結構送至另一腔室,形成應力補償層。
雖然本揭露內容已以實施方式揭露如上,然其並非用以限定本揭露內容,任何熟習此技藝者,於不脫離本揭露內容的精神和範圍內,當可作各種的變動與潤飾,因此本揭露內容的保護範圍當視後附的申請專利範圍及其均等方案所界定者為準。
14‧‧‧支撐晶圓
15‧‧‧元件晶圓
16‧‧‧氧化層
20‧‧‧應力補償層

Claims (8)

  1. 一種絕緣層上覆矽的製造方法,包含:提供一第一矽晶圓及一第二矽晶圓;形成一氧化層在該第一矽晶圓或該第二矽晶圓上;壓接該第一矽晶圓至該第二矽晶圓以形成一壓接結構,該壓接結構由上至下為該第二矽晶圓、該氧化層及該第一矽晶圓;於一第一腔室對該壓接結構執行一熱處理;將該壓接結構傳送至一第二腔室;於該第二腔室形成一第一應力補償層於該第一矽晶圓的一外側面上,以調節該壓接結構的翹曲度,該第二矽晶圓未被該第一應力補償層覆蓋;以及在形成該第一應力補償層之後,減薄位於該氧化層上之該第二矽晶圓。
  2. 如請求項1所述的方法,該熱處理包含:通入一氣體於該第一腔室,其中該氣體其選自由氧氣、氮氣、氫氣、氨氣、水、矽烷及SiHCl3所組成的群組。
  3. 如請求項1所述的方法,其中形成該第一應力補償層於該第一矽晶圓的該外側面上包含使用化學氣相沈積(CVD)、電漿化學氣相沈積(PECVD)、物理氣相沈積(PVD)、溶膠凝膠(Sol-Gel)、或上述組合。
  4. 如請求項1所述的方法,其中該第一應力 補償層實質上由氧化矽、碳化矽或氮化矽製成。
  5. 如請求項1所述的方法,更包含:在減薄該第二矽晶圓之後,薄化該第一應力補償層。
  6. 如請求項1所述的方法,更包含:形成一第二應力補償層於該第一應力補償層上,其中該第二應力補償層包含一材料相異於該第一應力補償層的材料。
  7. 如請求項5所述的方法,其中薄化該第一應力補償層包含使用乾式蝕刻、濕式蝕刻、研磨、化學機械拋光或者上述組合。
  8. 如請求項1所述的方法,其中該減薄後的該第二矽晶圓實質上覆蓋該氧化層。
TW108147684A 2019-12-25 2019-12-25 絕緣層上覆矽的製造方法 TWI734318B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108147684A TWI734318B (zh) 2019-12-25 2019-12-25 絕緣層上覆矽的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108147684A TWI734318B (zh) 2019-12-25 2019-12-25 絕緣層上覆矽的製造方法

Publications (2)

Publication Number Publication Date
TW202124170A TW202124170A (zh) 2021-07-01
TWI734318B true TWI734318B (zh) 2021-07-21

Family

ID=77908304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108147684A TWI734318B (zh) 2019-12-25 2019-12-25 絕緣層上覆矽的製造方法

Country Status (1)

Country Link
TW (1) TWI734318B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780311A (en) * 1992-06-17 1998-07-14 Harris Corporation bonded wafer processing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780311A (en) * 1992-06-17 1998-07-14 Harris Corporation bonded wafer processing

Also Published As

Publication number Publication date
TW202124170A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
CN101359605B (zh) 室温共价粘结的方法
US6194304B1 (en) Semiconductor device and method of fabricating the same
TWI278960B (en) Method for achieving improved STI gap fill with reduced stress
JP4018596B2 (ja) 半導体装置の製造方法
US6346435B1 (en) Laminated substrate fabricated from semiconductor wafers bonded to each other without contact between insulating layer and semiconductor layer and process of fabrication thereof
KR101488667B1 (ko) Soi 웨이퍼의 실리콘 산화막 형성 방법
US20170301646A1 (en) Method of bonding semiconductor substrates
US11328927B2 (en) System for integration of elemental and compound semiconductors on a ceramic substrate
US6740248B2 (en) Method for etching dielectric films
US20100230776A1 (en) Semiconductor structure and method of manufacture
TW396368B (en) Semiconductor devicd and its manufacture thereof
WO2011086628A1 (ja) 貼り合わせウェーハの製造方法
US8343850B2 (en) Process for fabricating a substrate comprising a deposited buried oxide layer
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
TW200409279A (en) Method for forming trench isolation
US8853054B2 (en) Method of manufacturing silicon-on-insulator wafers
TWI734318B (zh) 絕緣層上覆矽的製造方法
CN110941046B (zh) 一种soi硅光栅的制作方法
TWI320214B (en) Method of forming a trench isolation structure
CN116613058A (zh) 一种复合基底、复合薄膜及其制备方法
CN106992141B (zh) 一种制备具有超厚埋层氧化层soi硅片的方法
JP2008010884A (ja) 半導体装置の製造方法
TWI611568B (zh) 絕緣體上矽晶圓的製造方法
JP5643488B2 (ja) 低応力膜を備えたsoiウェーハの製造方法
TWI786782B (zh) 製造絕緣體上矽晶片的方法