CN106992141B - 一种制备具有超厚埋层氧化层soi硅片的方法 - Google Patents

一种制备具有超厚埋层氧化层soi硅片的方法 Download PDF

Info

Publication number
CN106992141B
CN106992141B CN201610036630.3A CN201610036630A CN106992141B CN 106992141 B CN106992141 B CN 106992141B CN 201610036630 A CN201610036630 A CN 201610036630A CN 106992141 B CN106992141 B CN 106992141B
Authority
CN
China
Prior art keywords
oxide layer
buried oxide
oxygen
thermal oxidation
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610036630.3A
Other languages
English (en)
Other versions
CN106992141A (zh
Inventor
范美华
石文
毛俭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201610036630.3A priority Critical patent/CN106992141B/zh
Publication of CN106992141A publication Critical patent/CN106992141A/zh
Application granted granted Critical
Publication of CN106992141B publication Critical patent/CN106992141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种制备具有超厚埋层氧化层SOI硅片的方法，属于半导体材料制备技术领域。该方法通过对单晶硅片依次进行埋层氧化层的制备、氢离子注入、键合和裂片工艺制备获得具有超厚埋层氧化层SOI硅片，其中：所述埋层氧化层的厚度为2‑5μm，该埋层氧化层的制备过程为热氧化工艺、CVD工艺和热氧化工艺。本发明方法不仅能够制备超厚埋层氧化层(2μm‑5μm)，还可以获得具有较好的表面致密性和界面状态的SOI硅片键合界面。

Description

一种制备具有超厚埋层氧化层SOI硅片的方法
技术领域
本发明涉及半导体材料制备技术领域，具体涉及一种制备具有超厚埋层氧化层SOI硅片的方法。
背景技术
SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和硅衬底间用二氧化硅薄膜(埋层氧化层)进行隔离，从而能更有效地消除各种体寄生效应，大大提高CMOS器件的性能。采用SOI材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
具有基体晶片、埋氧化层及器件层这样的结构的SOI晶片，通常多半通过贴合法来制造。该贴合方法是在两片硅晶片中的至少一方的表面，形成硅氧化膜后，隔着该氧化膜来密接两片晶片，并结合热处理来提高结合力，随后，镜面研磨其中一方的晶片，或通过离子注入剥离法进行薄膜化，来获得SOI晶片。因为构成基体晶片或器件层的硅晶片、与构成埋氧化层的硅氧化膜的热膨胀率的差异达到1位数以上，若隔着氧化膜将两片晶片重叠而施加结合热处理时，基体晶片及接合晶片分别会蓄积因为与埋氧化层的热膨胀率的差异所引起的残留应力。此时，基体晶片与接合晶片上的氧化膜的厚度若相同时，该贴合晶片因为残留应力能够取得平冲，不会产生显著的翘曲。但是，随后若将接合晶片薄膜化而形成SOI层时，所制造的SOI晶片，因应力差会导致SOI层的表面侧翘曲。若将此种翘曲的SOI晶片使用于元件工艺时，会因产生曝光不良或吸附不良而使元件制造的产率变差，晶片制造厂商是通过各式各样的手法来开发用于降低SOI晶片的翘曲的制造方法。
目前，SOI制备过程中，埋层氧化层一般采用热氧化工艺或CVD工艺(化学气相沉积)来制备。使用现有热氧化工艺制备二氧化硅层，建议厚度为0.005μm-2μm，而有些高温、高频、大功率、高电压光电子及抗辐照的器件以及MEMC技术领域中需要具有超厚氧化层作为隔离层的SOI衬底，这种超厚的氧化层指的是2μm-10μm或以上厚度的氧化层，采用热氧化的方式制造这种埋氧化层较厚的SOI晶片时，因为经过超长时间的高温，从而造成SOI晶片翘曲严重。而CVD工艺制备这种超厚埋层氧化层则可避免这种现象产生，但使用CVD化学气相沉积的方法生长二氧化硅层表面粗糙不够致密，膜厚均匀性较差。
发明内容
为了克服现有热氧化工艺和CVD工艺制备超厚埋层氧化层SOI片的存在的不足之处，本发明的目的是提供一种制备具有超厚埋层氧化层SOI硅片的方法，本发明方法不仅能够制备超厚埋层氧化层(2μm-5μm)，还可以获得具有较好的表面致密性和界面状态的SOI硅片键合界面。
为了实现上述目的，本发明所采用的技术方案如下：
一种制备具有超厚埋层氧化层SOI硅片的方法，该方法通过对单晶硅片依次进行埋层氧化层的制备、氢离子注入、键合和裂片工艺制备获得具有超厚埋层氧化层SOI硅片，其中：所述埋层氧化层的厚度为2-5μm，该埋层氧化层的制备过程为热氧化工艺、CVD工艺和热氧化工艺；所述埋层氧化层的制备过程包括如下步骤：
(1)将衬底单晶硅片装入密封反应室中，反应室升温至950℃-1100℃；
(2)采用热氧化工艺在硅片表面制备SiO2界面层，氧化气氛为氧气，即干氧氧化，干氧氧化是以干燥纯净的氧气作为氧化气氛，在高温下氧直接与硅反应生成二氧化硅；
(3)采用热氧化工艺对步骤(2)制备的SiO2界面层继续进行氧化处理，氧化气氛为氧气和氢气；
(4)采用热氧化工艺对步骤(3)处理后的硅片上的氧化层继续进行氧化处理，氧化气氛为氧气；
(5)采用CVD技术在步骤(4)处理后的硅片表面氧化层上进一步生长SiO2氧化层，至硅片上氧化层的总厚度达到要求；
(6)将步骤(5)所生长的氧化层采用热氧化工艺进行致密化处理，处理温度950℃-1100℃，氧化气氛为氧气。
上述步骤(2)、步骤(4)和步骤(6)热氧化工艺中，反应室中通入氧气，氧气流速5-10L/min，反应时间30-90min，制备获得SiO2氧化层，相关反应式为：Si+O2→SiO2。
上述步骤(3)热氧化工艺中，反应室中通入氧气和氢气，氧气流速5-10升/min，氢气流速5-18升/min)，反应时间10-160min，进一步制备较为致密的界面层，相关反应式如下：
2H2+O2→2H2O
Si+2H2O→SiO2+2H2
Si+O2→SiO2
上述步骤(5)CVD工艺中，反应温度550-750℃，反应时间2-20h。所述CVD工艺具体过程如下：将装载长有氧化层的硅片的石英舟装入反应炉(TEOS炉)中，通入氮气排出炉管内残余气体，然后通入TEOS，直至生长的SiO2氧化层达到生产要求厚度后，停止通入TEOS，再通入氮气排除炉管内残余气体，取出硅片；该步骤相关反应式为：Si(OC2H6)4→SiO2+4C2H4+2H2O。
本发明设计原理如下：
本发明制备SOI过程中，采用热氧化工艺与低温化学沉积工艺相结合的方式制备超厚埋层氧化层，埋层氧化层厚度为2μm-5μm，还可以获得具有较好的表面致密性和界面状态的SOI硅片。埋层氧化层制备过程中，首先通过热氧化工艺(干氧气氛(氧气))在Si片上制备致密SiO2层作为界面层(第一层)，然后再通过热氧化工艺(湿氧气氛(氧气和氢气))在界面层表面获得相对致密的SiO2层(第二层，致密度低于SiO2界面层)；再通过CVD技术制备相对疏松的SiO2氧化层(第三层)，第一层至第三层为梯度分布的从致密到疏松的过程，因此相互间结合力良好。最后通过热氧化工艺(干氧气氛(氧气))在CVD生长的SiO2层上进一步制备氧化层(第四层)，该氧化层致密度良好，同时起到对CVD生长的疏松SiO2层进行封孔的作用，有利于后续键合工艺的实施。
本发明具有如下优点和有益效果：
1、本发明将热氧化工艺与低温化学沉积工艺相结合的方式制备超厚埋层氧化层，相比于单纯热氧化工艺，提高了埋层氧化层厚度，提高了CVD层的致密度，节省了时间，提高了生产效率。
2、本发明制备超厚埋层氧化层的工艺，避免了长时间高温氧化，改善了翘曲度，避免产生曝光不良或吸附不良而使元件制造的产率变差
3、本发明制备超厚埋层氧化层过程中，CVD膜结构疏松表面粗糙、密度较低，在此基础上进行热氧化处理，可以在高温和氧气的作用下，使得之前形成的氧化层内部结构重组，起到增密的作用，提高表面的致密性，达到致密度的要求。氧化层增密后，提高了击穿强度、表面电阻等介电性质，释放了机械应力，同时提高了键合的良率。
4、使用本方法制备超厚氧化层，因为CVD反应过程为热分解正硅酸乙酯生长二氧化硅薄膜，此反应极易发生，对于单纯热氧化工艺生长二氧化硅薄膜来说反应速度加快了，从而达到提高产能的效果。
附图说明
图1为本发明中超厚埋层氧化层制备工艺流程图。
图2为实施例1制备的埋层氧化层的表面情况。
图3为对比例1制备的埋层氧化层的表面情况。
具体实施方式
以下结合附图及实施例详述本发明。
实施例1
本实施例为具有超厚埋层氧化层SOI硅片的制备方法，该方法通过对单晶硅片依次进行埋层氧化层的制备、氢离子注入、键合和裂片工艺制备获得具有超厚埋层氧化层SOI硅片；其中，制备埋层氧化层的工艺流程如图1所示，具体过程如下：
1)将衬底单晶硅片装入密封反应室中；
2)反应室升温，温度升至950℃-1100℃；
3)反应室通入氧气(氧气流速5-10升/min)，反应时间30-90min，以制备致密的界面层，相关反应式为：Si+O2→SiO2；
4)点火器点火，反应室通入氧气(氧气流速5-10升/min)和氢气(氢气流速5-18升/min)，反应时间10-160min，制备较为致密的界面层，相关反应式为：
2H2+O2→2H2O
Si+2H2O→SiO2+2H2
Si+O2→SiO2
6)重复步骤3)；
7)反应室降温，温度降至550℃-750℃；
8)将长有致密氧化层的硅片取出反应室装入TEOS炉中待用；
8)将装有硅片的舟放入反应炉内，关闭炉门；
9)慢抽排出炉管残余气体；
10)反复通氮气排出炉管的残余气体；
11)用抽真空的方法检查炉管的气密性；
12)通TEOS，反应时间2h-20h，达到生产要求厚度，相关反应式为：
Si(OC2H6)4→SiO2+4C2H4+2H2O
13)反复通氮气排出炉管的残余气体，破坏真空环境；
14)出舟取出硅片待用；
15)再一次将硅片装入密封反应室中，温度升至950℃-1100℃；
16)重复步骤3)进行CVD膜增密；
17)关闭氧气、氢气，通入氮气(流速5-10升/min)；
18)出舟完成超厚埋层氧化层的制备，埋层氧化层的厚度为2-5μm；
对比例1
采用常规工艺，对单晶硅片依次进行埋层氧化层的制备、氢离子注入、键合和裂片工艺，制备获得SOI硅片，其中，埋层氧化层为采用单一的CVD技术制备，埋层氧化层的厚度为2-5μm。
实施例1和对比例1制备的埋氧化层的表面分别如图2和图3所示，实施例1制备的埋氧化层表面致密，表面粗糙度平均值为0.167nm，对比例1制备的埋氧化层结构疏松，其表面粗糙度平均值为1.188nm。

Claims (1)

1.一种制备具有超厚埋层氧化层SOI硅片的方法，其特征在于：该方法通过对单晶硅片依次进行埋层氧化层的制备、氢离子注入、键合和裂片工艺制备获得具有超厚埋层氧化层SOI硅片，其中：所述埋层氧化层的厚度为2-5μm，该埋层氧化层的制备过程为热氧化工艺、CVD工艺和热氧化工艺；
所述埋层氧化层的制备过程包括如下步骤：
(1)将衬底单晶硅片装入密封反应室中，反应室升温至950℃-1100℃；
(2)采用热氧化工艺在硅片表面制备SiO2界面层，氧化气氛为氧气；
(3)采用热氧化工艺对步骤(2)制备的SiO2界面层继续进行氧化处理，氧化气氛为氧气和氢气；具体热氧化工艺为：反应室中通入氧气和氢气，控制氧气流速5-10升/min，氢气流速5-18升/min，反应时间10-160min，在SiO2界面层进一步制备氧化层；
(4)采用热氧化工艺对步骤(3)处理后的硅片上的氧化层继续进行氧化处理，氧化气氛为氧气；
(5)采用CVD技术在步骤(4)处理后的硅片表面氧化层上进一步生长SiO2，至硅片上氧化层的总厚度达到要求；
(6)将步骤(5)所生长的氧化层采用热氧化工艺进行致密化处理，处理温度950℃-1100℃，氧化气氛为氧气；
步骤(2)、步骤(4)和步骤(6)热氧化工艺中，反应室中通入氧气，氧气流速5-10L/min，反应时间30-90min，制备获得SiO2氧化层；
步骤(5)CVD工艺中，反应温度550-750℃，反应时间2-20h；
所述CVD工艺具体过程如下：将装载长有氧化层的硅片的石英舟装入TEOS炉中，通入氮气排出炉管内残余气体，然后通入TEOS，直至生长的SiO2氧化层达到生产要求厚度后，停止通入TEOS，再通入氮气排除炉管内残余气体，取出硅片。
CN201610036630.3A 2016-01-20 2016-01-20 一种制备具有超厚埋层氧化层soi硅片的方法 Active CN106992141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610036630.3A CN106992141B (zh) 2016-01-20 2016-01-20 一种制备具有超厚埋层氧化层soi硅片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610036630.3A CN106992141B (zh) 2016-01-20 2016-01-20 一种制备具有超厚埋层氧化层soi硅片的方法

Publications (2)

Publication Number Publication Date
CN106992141A CN106992141A (zh) 2017-07-28
CN106992141B true CN106992141B (zh) 2020-11-06

Family

ID=59413890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610036630.3A Active CN106992141B (zh) 2016-01-20 2016-01-20 一种制备具有超厚埋层氧化层soi硅片的方法

Country Status (1)

Country Link
CN (1) CN106992141B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112408315A (zh) * 2020-11-06 2021-02-26 中国航空工业集团公司西安飞行自动控制研究所 一种大厚度二氧化硅层生长方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016152A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 半導体装置の製造方法
CN101330035B (zh) * 2007-06-18 2010-05-19 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
JP2011029594A (ja) * 2009-06-22 2011-02-10 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
CN103594354B (zh) * 2013-11-08 2016-07-06 溧阳市江大技术转移中心有限公司 一种电介质层的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
薄膜厚埋层SOI材料的新制备技术;魏星 , 王湘 , 陈猛 , 陈静 , 张苗 , 王曦 , 林成鲁;《半导体学报》;20080901;第29卷(第7期);1350-1353 *

Also Published As

Publication number Publication date
CN106992141A (zh) 2017-07-28

Similar Documents

Publication Publication Date Title
TWI297171B (en) Method for fabricating a germanium on insulator (geoi) type wafer
US7446019B2 (en) Method of reducing roughness of a thick insulating layer
KR101057140B1 (ko) 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들
KR101488667B1 (ko) Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법
US20070173033A1 (en) Method of fabricating a composite substrate with improved electrical properties
US7879175B2 (en) Method for manufacturing pyrolytic boron nitride composite substrate
JP2007194239A (ja) 半導体装置の製造方法
CN104124195A (zh) 沟槽隔离结构的形成方法
CN106992141B (zh) 一种制备具有超厚埋层氧化层soi硅片的方法
TW201347100A (zh) 製造絕緣體上矽之晶圓之方法
US20080268621A1 (en) Method for manufacturing compound material wafer and corresponding compound material wafer
JP5168990B2 (ja) 半導体基板の製造方法
JP2006344865A (ja) Ｓｏｉ基板及び該基板の製造方法
KR20120140112A (ko) 반도체 장치의 제조 방법
US6727160B1 (en) Method of forming a shallow trench isolation structure
CN110211916B (zh) 浅沟槽隔离结构的制造方法
JP2010522426A (ja) ハイブリッド基板の製造方法
US20120220130A1 (en) Method for fabricating semiconductor device
CN106653677A (zh) 一种soi片的制备方法
TW202139389A (zh) 用於可流動間隙填充膜的多步驟處理
US20070161208A1 (en) Semiconductor device and fabrication method thereof
KR101841359B1 (ko) 모놀리틱 3차원 반도체 구조물 및 이의 제조방법
TWI734318B (zh) 絕緣層上覆矽的製造方法
JP5643488B2 (ja) 低応力膜を備えたｓｏｉウェーハの製造方法
JP2010212391A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant