JP4332263B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4332263B2 JP4332263B2 JP24236099A JP24236099A JP4332263B2 JP 4332263 B2 JP4332263 B2 JP 4332263B2 JP 24236099 A JP24236099 A JP 24236099A JP 24236099 A JP24236099 A JP 24236099A JP 4332263 B2 JP4332263 B2 JP 4332263B2
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- film
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010409 thin film Substances 0.000 title claims description 7
- 239000010408 film Substances 0.000 claims description 279
- 239000000758 substrate Substances 0.000 claims description 77
- 230000005284 excitation Effects 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 30
- 230000005684 electric field Effects 0.000 claims description 24
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 17
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 9
- 229910000077 silane Inorganic materials 0.000 claims description 5
- 239000007789 gas Substances 0.000 description 43
- 230000003287 optical effect Effects 0.000 description 26
- 239000010410 layer Substances 0.000 description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005259 measurement Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 7
- 238000000427 thin-film deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Liquid Crystal (AREA)
Description
【発明の属する技術分野】
本発明は、薄膜トランジスタとその製造方法および液晶表示装置ならびに薄膜成膜装置に関し、特に、逆スタガ型の薄膜トランジスタにおけるゲート絶縁膜の構造に関するものである。
【0002】
【従来の技術】
図14は、従来一般の薄膜トランジスタ(Thin Film Transistor, 以下、TFTと記す)型液晶表示装置において、逆スタガ型のTFT、ゲート配線、ソース配線等を備えたTFTアレイ基板の一構造例を示すものである。このTFTアレイ基板では、図14に示すように、透明基板上に、ゲート配線50とソース配線51がマトリクス状に配設されている。そして、ゲート配線50とソース配線51とで囲まれた領域が一つの画素52となり、各画素52毎にTFT53が設けられている。図15はこのTFTの構成を示す断面図である。
【0003】
このTFT53は、図15に示すように、透明基板54上にゲート配線50から引き出されたゲート電極55が設けられ、ゲート電極55を覆うようにゲート絶縁膜56が設けられている。ゲート電極55上方のゲート絶縁膜56上にアモルファスシリコン(a−Si)からなる半導体能動膜57が設けられ、リン等のn型不純物を含むアモルファスシリコン(a−Si:n+ )からなるオーミックコンタクト層58を介して半導体能動膜57上からゲート絶縁膜56上にわたってソース配線51から引き出されたソース電極59およびドレイン電極60が設けられている。そして、これらソース電極59、ドレイン電極60、ゲート電極55等で構成されるTFT53を覆うパッシベーション膜61が設けられ、ドレイン電極60上のパッシベーション膜61にコンタクトホール62が形成されている。さらに、このコンタクトホール62を通じてドレイン電極60と電気的に接続されるインジウム錫酸化物(Indium Tin Oxide,以下、ITOと記す)等の透明性導電膜からなる画素電極63が設けられている。
【0004】
【発明が解決しようとする課題】
ところで、上記TFTの構成要素のうち、ゲート電極と半導体能動膜との間に挟まれるゲート絶縁膜は、TFTの電気的特性および信頼性を支配する最も重要な要素である。また、表示欠陥の有無を決める要因ともなる。半導体能動膜材料としてアモルファスシリコンを用いたアモルファスシリコンTFTの場合、2層のゲート絶縁膜を異なる材料、異なる方法で積層した2層ゲート絶縁膜構造を採用して、欠陥に強い冗長構造とすることもある。例えば、ゲート電極のタンタル(Ta)を陽極酸化して形成した緻密なTa2O5と、プラズマCVDにより堆積したSi3N4を積層する場合等がその一例である。
【0005】
TFTの電気的特性に関しては、一般的に求められるゲート絶縁膜の性能として、絶縁耐圧や半導体能動膜中のキャリアの移動度がある。絶縁耐圧はもともとゲート絶縁膜自身の問題であるが、半導体能動膜中のキャリアの移動度についてもゲート絶縁膜と半導体能動膜との間の界面特性が影響を及ぼす。
絶縁耐圧とは、ゲート電極と半導体能動膜との間の印加電圧を増加させた際にゲート絶縁膜が絶縁破壊に耐え得る最大の電圧のことであり、絶縁耐圧が所望の設計値よりも低い場合にはゲート絶縁膜が破壊しやすくなり、TFTの動作不良を引き起こし、ひいては表示不良が生じることになる。
【0006】
また、移動度とは、TFT中のキャリアの動き易さを示す指数のことであり、この値が大きい程そのTFTの駆動能力が大きく、高速に動作することを表す。半導体の結晶の乱れや不純物の存在によりキャリアの走行が阻害されると移動度は低下する。例えばシリコン中の電子の場合、単結晶では約1000cm2/V・sec の移動度があるが、多結晶シリコンでは結晶の乱れにより10〜100cm2/V・sec 程度に低下し、アモルファスシリコンではさらに0.3〜1cm2/V・sec 程度にまで低下する。このように、アモルファスシリコンを用いた場合にはただでさえ移動度が低下するため、少しでも高い移動度を得たいという要求があった。
【0007】
このように、電気的特性および信頼性の良好なTFTを得る上で絶縁耐圧とキャリア移動度は重要な要因でありながら、従来一般に用いられていたゲート絶縁膜の材料の中には、上記絶縁耐圧とキャリア移動度の双方ともに満足するものはなかった。また、上述したTa2O5とSi3N4の積層構造の例のように、ゲート絶縁膜に所望の性能を持たせるために異なる2種類の膜を組み合わせることは従来から考えられていたが、その場合、ゲート絶縁膜の形成工程が複雑になり、TFTアレイ基板の生産性が悪くなる等の問題を抱えていた。
【0008】
本発明は、上記の課題を解決するためになされたものであって、絶縁耐圧が良好であると同時に、隣接する半導体能動膜の所望のキャリア移動度を確保し得るゲート絶縁膜を有するTFTとその製造方法、および電気的特性と歩留まりの面で優れた液晶表示装置、ならびに前記TFTの製造方法に用いることができる薄膜成膜装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記の目的を達成するために、本発明のTFTは、基板上に2層の絶縁膜からなるゲート絶縁膜を挟んでゲート電極と半導体能動膜とが設けられるとともに、前記ゲート絶縁膜が、前記ゲート電極側に設けられゲート電極と半導体能動膜との間の耐圧を向上させる第1のゲート絶縁膜と、前記半導体能動膜側に設けられ半導体能動膜との間の界面特性を向上させる第2のゲート絶縁膜とからなることを特徴とするものである。
すなわち、本発明のTFTにおいては、ゲート電極と半導体能動膜との間の耐圧を向上させる機能と、半導体能動膜との間の界面特性を向上させる機能をそれぞれ有する材料からなる2層の絶縁膜を積層してゲート絶縁膜を形成することにより、所望の絶縁耐圧を持ち、かつ半導体能動膜を所望のキャリア移動度とするゲート絶縁膜を実現しようというものである。なお、本発明において、「半導体能動膜との間の界面特性を向上させる」とは、結果として半導体能動膜中のキャリアの移動度を向上させるという意味である。
【0010】
上記第1のゲート絶縁膜および第2のゲート絶縁膜の材料の具体的な例の一つとして、第1のゲート絶縁膜および第2のゲート絶縁膜がともに窒化ケイ素膜であり、第1のゲート絶縁膜の光学的バンドギャップの値が3.0ないし4.5eVの範囲にあるとともに、第2のゲート絶縁膜の光学的バンドギャップの値が5.0ないし5.3eVの範囲にあるものを用いることができる。
従来、異なる2つの機能を持つ絶縁膜と言えば、異なる2種類の材料で2層の膜を形成するのが通常であったが、本発明者は、同種の窒化ケイ素膜であってもその膜の光学的バンドギャップの値が異なると膜の特性が異なることを見い出し、本発明に適用した。光学的バンドギャップの具体的な数値とゲート絶縁膜の特性との関係については実施例の項で後述する。
【0011】
上記のような特徴を持つゲート絶縁膜の形成工程を含む本発明のTFTの製造方法は、成膜チャンバー内に設置した高周波電極とこれと対峙させたサセプタ電極とを備えたプラズマCVD装置を用い、シランガスとアンモニアガスとの混合ガスを前記高周波電極と前記サセプタ電極との間に形成される所望の高周波電界によってプラズマ化して前記第1のゲート絶縁膜を基板上のゲート電極の上に形成し、前記混合ガスと同一の組成の混合ガスを前記高周波電界より大きい高周波電界によってプラズマ化して第2のゲート絶縁膜を第1のゲート絶縁膜上に形成し、ついで、第2のゲート絶縁膜上に半導体能動膜を形成することを特徴とするものである。
【0012】
この方法を用いる場合、プラズマCVD装置における上記高周波電極とサセプタ電極の各々に印加する高周波電力のシーケンスとしては、以下の組み合わせを採用することができる。なお、高周波電極に印加する電力を励起電力、サセプタ電極に印加する電力を基板バイアス電力、という。
▲1▼ 基板バイアス電力を第1のゲート絶縁膜形成時、第2のゲート絶縁膜形成時ともに無印加状態とし、励起電力を第1のゲート絶縁膜形成時よりも第2のゲート絶縁膜形成時に大きくする、
▲2▼ 基板バイアス電力を第1のゲート絶縁膜形成時、第2のゲート絶縁膜形成時ともに同一とし、励起電力を第1のゲート絶縁膜形成時よりも第2のゲート絶縁膜形成時に大きくする、
▲3▼ 基板バイアス電力を第1のゲート絶縁膜形成時よりも第2のゲート絶縁膜形成時に大きくし、励起電力を第1のゲート絶縁膜形成時、第2のゲート絶縁膜形成時ともに同一とする、
▲4▼ 基板バイアス電力を第1のゲート絶縁膜形成時よりも第2のゲート絶縁膜形成時に大きくし、励起電力を第1のゲート絶縁膜形成時よりも第2のゲート絶縁膜形成時に大きくする。
上記のうち、基板バイアス電力および励起電力をともに印加する場合には、2周波励起プラズマCVD装置を用いる必要がある。
【0013】
もしくは、第2のゲート絶縁膜形成時に、第1のゲート絶縁膜形成時と同一組成の混合ガスと第1のゲート絶縁膜形成時の高周波電界より大きい高周波電界とを用いる方法に代えて、上記と同一の方法で第1のゲート絶縁膜を形成した後、第1のゲート絶縁膜形成時の混合ガスに比較してシランガスに対するアンモニアガスの混合割合が大きい混合ガスを第1のゲート絶縁膜形成時の高周波電界と同一の高周波電界によってプラズマ化して第2のゲート絶縁膜を第1のゲート絶縁膜上に形成し、ついで、第2のゲート絶縁膜上に半導体能動膜を形成するようにしてもよい。
このように、混合ガスの組成を切り替える方法を採る場合も、プラズマCVD装置における上記高周波電極とサセプタ電極の各々に印加する高周波電力のシーケンスとしては、上記の場合と同様、▲1▼〜▲4▼の4種類の方法を採用することができる。
【0014】
上記のいずれの方法においても、第1のゲート絶縁膜、第2のゲート絶縁膜をともに窒化ケイ素膜で形成し、第1のゲート絶縁膜形成工程から第2のゲート絶縁膜形成工程に移行する際に高周波電力の切り替え、あるいは混合ガスの組成の切り替えのみによって、異なる特性を持つ2層のゲート絶縁膜を連続的かつ容易に形成することができる。したがって、従来の技術の項で述べたTa2O5とSi3N4の積層構造の例のように、ゲート絶縁膜形成工程が複雑になることがなく、1層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなくTFTアレイ基板を製造することが可能になる。
【0015】
本発明の液晶表示装置は、対向配置された一対の基板の間に液晶が挟持され、前記一対の基板の一方が上記TFTを有することを特徴とする。
本発明の液晶表示装置においては、ゲート電極と半導体能動膜との間の絶縁耐圧が高く、半導体能動膜中のキャリア移動度が大きいTFTを有するTFTアレイ基板を用いるため、高い応答速度を持ち、歩留まりや信頼性の面でも優れた液晶表示装置を実現することができる。
【0016】
本発明の薄膜成膜装置は、成膜チャンバー内に設置した高周波電極に対峙して設けられ基板を載置するサセプタ電極と、前記成膜チャンバー内が所望の圧力となるよう排気しながら前記成膜チャンバー内に反応ガスを供給するとともに、該反応ガスを前記高周波電極と前記サセプタ電極との間に形成される第1の高周波電界によってプラズマ化して前記基板上に第1の被膜を形成する工程と、前記高周波電極と前記サセプタ電極との間のプラズマを維持しながら前記反応ガスを前記第1の高周波電界より大きな第2の高周波電界によってプラズマ化して前記第1の被膜の表面に第2の被膜を形成する工程とを順次行わせる制御部とを有することを特徴とするものである。
【0017】
前記第1の高周波電界より前記第2の高周波電界を大きくする手段としては、前記高周波電極に所望のプラズマ励起電力を印加するとともに、前記第1の被膜を形成する際に前記サセプタ電極に印加する第1の基板バイアス電力より、前記第2の被膜を形成する際に前記サセプタ電極に印加する第2の基板バイアス電力の方を大きくすればよい。もしくは、前記第1の被膜を形成する際に前記高周波電極に印加する第1のプラズマ励起電力より、前記第2の被膜を形成する際に前記高周波電極に印加する第2のプラズマ励起電力の方を大きくしてもよい。
【0018】
本発明の他の薄膜成膜装置は、成膜チャンバー内に設置した高周波電極に対峙して設けられ基板を載置するサセプタ電極と、前記成膜チャンバー内が所望の圧力となるよう排気しながら前記成膜チャンバー内にシランガスとアンモニアガスとが第1の混合割合で混合された第1の混合ガスを供給する工程と、該第1の混合ガスを前記高周波電極と前記サセプタ電極との間に形成される高周波電界によってプラズマ化して前記基板上に第1の窒化珪素被膜を形成する工程と、前記高周波電極と前記サセプタ電極との間のプラズマを維持しながら前記第1の混合割合よりアンモニアガスの割合が大きな第2の混合割合でシランガスとアンモニアガスとが混合された第2の混合ガスを前記成膜チャンバー内に供給するとともに、前記第2の混合ガスをプラズマ化して前記第1の窒化珪素被膜の表面に第2の窒化珪素被膜を形成する工程とを順次行わせる制御部を有することを特徴とするものである。
【0019】
本発明の薄膜成膜装置によれば、上記のように特性が異なる2層の被膜を1台の装置内で連続的に形成することが可能になる。
【0020】
【発明の実施の形態】
以下、本発明の一実施の形態を図1ないし図9を参照して説明する。
図1は本実施の形態のTFTの構成を示す断面図であり、逆スタガ型のTFT構造の一例を示すものである。
【0021】
このTFT1は、図1に示すように、透明基板2上にアルミニウム等の金属からなるゲート電極3が設けられ、ゲート電極3を覆うように2層の絶縁膜からなるゲート絶縁膜4が設けられている。ゲート絶縁膜4をなす第1のゲート絶縁膜5、第2のゲート絶縁膜6はともに窒化ケイ素(SiNx )膜であり、第1のゲート絶縁膜5の光学的バンドギャップの値が3.0ないし4.5eVの範囲にあり、第2のゲート絶縁膜6の光学的バンドギャップの値が5.0ないし5.3eVの範囲にある。
【0022】
ゲート電極3上方のゲート絶縁膜4上にアモルファスシリコン(a−Si)からなる半導体能動膜7が設けられ、リン等のn型不純物を含むアモルファスシリコン(a−Si:n+ )からなるオーミックコンタクト層8を介して半導体能動膜7上からゲート絶縁膜4上にわたってアルミニウム等の金属からなるソース電極9およびドレイン電極10が設けられている。そして、これらソース電極9、ドレイン電極10、ゲート電極3等で構成されるTFT1を覆うパッシベーション膜11が設けられ、ドレイン電極10上のパッシベーション膜11にコンタクトホール12が形成されている。さらに、このコンタクトホール12を通じてドレイン電極10と電気的に接続されるITO等の透明性導電膜からなる画素電極13が設けられている。
【0023】
次に、このTFT1を有するTFTアレイ基板を製造する手順を図2を用いて説明する。
まず、図2(A)に示すように、透明基板2上に導電膜を成膜し、これをパターニングしてゲート電極3およびゲート配線(図示せず)を形成する。次に、図2(B)に示すように、ゲート電極3を覆う2層のSiNx 膜からなるゲート絶縁膜4を形成した後、a−Si膜14、a−Si:n+ 膜15を順次成膜し、一つのフォトマスクを用いてこれらa−Si膜14、a−Si:n+ 膜15を一括してパターニングすることによりゲート電極3上にゲート絶縁膜4を介してアイランド部16を形成する。
【0024】
ここで、2層のSiNx 膜からなるゲート絶縁膜4を成膜する際に使用する薄膜成膜装置について説明する。
図3は、本実施の形態の薄膜成膜装置である2周波励起プラズマCVD装置を示す概略図であり、図において、符号31はプラズマ励起電源、符号32は高周波電極、符号33はバイアス電源、符号34はサセプタ電極、35は成膜チャンバーを各々示す。
【0025】
この2周波励起プラズマCVD装置30は、図3に示すように、内部を真空雰囲気に維持することが可能な成膜チャンバー35と、成膜チャンバー35内にプラズマを発生させるための高周波電界を生成する高周波電極32およびサセプタ電極34と、これら電極32、34に所定の周波数の高周波電力をそれぞれ供給するプラズマ励起電源31およびバイアス電源33と、サセプタ電極34上に載置された基板29を加熱する図示しない加熱手段と、成膜チャンバー35内部にガス導入管36を介して所望のガスを供給するガス供給手段37と、これに対応して成膜チャンバー35内を所望の圧力とするよう排気を行うガス排気手段38と、加熱手段、プラズマ励起電源31、バイアス電源33、ガス供給手段37、ガス排気手段38等、この2周波励起プラズマCVD装置30の各部を制御する制御部39とを有する構成となっている。
【0026】
上記構成の2周波励起プラズマCVD装置30は、制御部39に格納されたプログラムにより次の2種類のシーケンスで動作するようになっている。これら2種類のシーケンスは、オペレータにより適宜選択可能となっている。
【0027】
第1のシーケンスは、図4に示すように、成膜チャンバー35内に設置した高周波電極32に対峙して設けられたサセプタ電極34上に基板29を載置した後(図4中のステップS0)、成膜チャンバー35内が所望の圧力となるよう排気しながら成膜チャンバー35内にモノシランガスとアンモニアガスの混合ガスを供給するとともに、この混合ガスを高周波電極32とサセプタ電極34との間に形成される第1の高周波電界によってプラズマ化して基板29上にSiNx 膜からなる第1のゲート絶縁膜5を形成する工程(図4中のステップS1)、高周波電極32とサセプタ電極34との間のプラズマを維持しながら前記混合ガスを第1の高周波電界より大きな第2の高周波電界によってプラズマ化して第1のゲート絶縁膜5の表面に第2のゲート絶縁膜6を形成する工程(図4中のステップS2)、を順次行い、第1のゲート絶縁膜5、第2のゲート絶縁膜6を連続的に成膜するものである。
【0028】
上記の第1のシーケンスの中で、第1の高周波電界より第2の高周波電界を大きくする手段としては、第1のゲート絶縁膜5を形成する際にサセプタ電極34に印加する第1の基板バイアス電力より、第2のゲート絶縁膜6を形成する際にサセプタ電極34に印加する第2の基板バイアス電力の方を大きくする方法、第1のゲート絶縁膜5を形成する際に高周波電極32に印加する第1のプラズマ励起電力より、第2のゲート絶縁膜6を形成する際に高周波電極32に印加する第2のプラズマ励起電力の方を大きくする方法、のいずれを採ってもよい。
【0029】
第2のシーケンスは、図5に示すように、成膜チャンバー35内に設置した高周波電極32に対峙して設けられたサセプタ電極34上に基板29を載置した後(図5中のステップS0)、成膜チャンバー35内が所望の圧力となるよう排気しながら成膜チャンバー35内にモノシランガスとアンモニアガスとが第1の混合割合で混合された第1の混合ガスを供給する工程(図5中のステップS1’)、この第1の混合ガスを高周波電極32とサセプタ電極34との間に形成される高周波電界によってプラズマ化して基板29上にSiNx 膜からなる第1のゲート絶縁膜5を形成する工程(図5中のステップS1)、高周波電極32とサセプタ電極34との間のプラズマを維持しながら前記第1の混合割合よりアンモニアガスの割合が大きな第2の混合割合でモノシランガスとアンモニアガスとが混合された第2の混合ガスを成膜チャンバー35内に供給するとともに、この第2の混合ガスをプラズマ化して第1のゲート絶縁膜5の表面にSiNx 膜からなる第2のゲート絶縁膜6を形成する工程(図5中のステップS2)、を順次行い、第1のゲート絶縁膜5、第2のゲート絶縁膜6を連続的に成膜するものである。
【0030】
次に、2層のSiNx 膜からなるゲート絶縁膜4を成膜する際の3つの具体例を説明する。
上述したように、第1のゲート絶縁膜5、第2のゲート絶縁膜6はともにSiNx 膜であり、2周波励起プラズマCVD装置を用いて連続的に成膜することができるが、各膜の光学的バンドギャップが異なるため、これら2層を作り分ける必要がある。
【0031】
第1の例は上記第1のシーケンスを用いる例であり、図6に示すように、被処理基板を保持するサセプタ電極に印加する基板バイアス電力を変化させる方法である。
具体的な成膜条件は、高周波電極に印加する40.68MHzの高周波励起電力を600Wで一定とし、13.56MHzの基板バイアス電力を第1のゲート絶縁膜5成膜時に0W(無印加状態)とし、第2のゲート絶縁膜6成膜時に400Wとする。この時、SiNx 膜の原料ガスであるモノシランガスとアンモニアガスの流量比はNH3/SiH4:160sccm/40sccmで一定とする。基板温度は250ないし300℃、チャンバー内圧力は150Paとする。
【0032】
第2の例も上記第1のシーケンスを用いる例であり、図7に示すように、高周波励起電力を変化させる方法である。
具体的な成膜条件は、基板バイアス電力を0W(無印加状態)で一定とし、高周波励起電力を第1のゲート絶縁膜5成膜時に200Wとし、第2のゲート絶縁膜6成膜時に800Wとする。この時、モノシランガスとアンモニアガスの流量比はNH3/SiH4:160sccm/40sccmで一定とする。基板温度は250ないし300℃、チャンバー内圧力は150Paとする。
【0033】
第3の例は上記第2のシーケンスを用いる例であり、図8に示すように、モノシランガスとアンモニアガスの流量比を変化させる方法である。
具体的な成膜条件は、モノシランガスとアンモニアガスの流量比を第1のゲート絶縁膜5成膜時にNH3/SiH4:80sccm/40sccmとし、第2のゲート絶縁膜6成膜時にNH3/SiH4:240sccm/40sccmとする。この時、高周波励起電力は800Wで一定とし、基板バイアス電力は100Wで一定とする。基板温度は250ないし300℃、チャンバー内圧力は150Paとする。
【0034】
上に挙げた3つの方法例のいずれを用いても、第1のゲート絶縁膜5の光学的バンドギャップの値を3.0ないし4.5eVの範囲に、第2のゲート絶縁膜6の光学的バンドギャップの値を5.0ないし5.3eVの範囲に調整することができる。
【0035】
次に、図2(C)に示すように、全面に導電膜を成膜した後、これをパターニングして導電膜からなるドレイン電極10、ソース電極9およびソース配線(図示せず)を形成し、さらにa−Si膜14のチャネル部上のa−Si:n+ 膜15を除去してa−Si:n+ 膜15からなるオーミックコンタクト層8を形成する。
【0036】
次に、図2(D)に示すように、全面にパッシベーション膜11を成膜し、これをパターニングすることによりドレイン電極10上のパッシベーション膜11を開口し、ドレイン電極10と画素電極13を電気的に接続するためのコンタクトホール12を形成する。最後に、図2(E)に示すように、全面にITO膜を成膜し、これをパターニングすることにより画素電極13を形成する。このような工程を経て、本実施の形態のTFTアレイ基板が完成する。
【0037】
本実施の形態のTFT1の場合、上記のように異なる光学的バンドギャップを持つ2層のSiNx 膜からゲート絶縁膜4が構成され、第1のゲート絶縁膜5がゲート電極3と半導体能動膜7との間の耐圧を向上させる機能を持つとともに、第2のゲート絶縁膜6が半導体能動膜7との間の界面特性を向上させる機能を持っている。したがって、ゲート絶縁膜4全体としては、自身が所望の絶縁耐圧を持つと同時に半導体能動膜7を所望のキャリア移動度とするようなゲート絶縁膜を実現することができる。その結果、動作不良が少なく、高速動作が可能なTFTを得ることができる。
【0038】
また、ゲート絶縁膜4の成膜方法として上記の3つの例のいずれを用いても、第1のゲート絶縁膜形成工程から第2のゲート絶縁膜形成工程に移行する際に励起電力または基板バイアス電力の切り替え、あるいは混合ガスの混合比の切り替えのみにより、異なる特性を持つ2層のゲート絶縁膜5、6を連続的に形成することができる。したがって、1層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなく、TFTアレイ基板を製造することが可能になる。
【0039】
以下、本実施の形態のTFTアレイ基板を用いたTFT型液晶表示装置の一例を説明する。
本実施の形態の液晶表示装置は、図9に示すように、一対の透明基板2、17が対向して配置され、これら透明基板のうち、一方の基板2が上記TFT1を備えたTFTアレイ基板、他方の基板17が対向基板となっている。TFTアレイ基板2の対向面側に画素電極13が設けられるとともに、対向基板17の対向面側に共通電極18が設けられている。さらに、これら画素電極13、共通電極18の各々の上に配向膜19、20が設けられ、これら配向膜19、20間に液晶層21が配設された構成となっている。そして、透明基板2、17の外側にそれぞれ第1、第2の偏光板22、23が設けられ、第1の偏光板22の外側にはバックライト24が取り付けられている。
【0040】
本実施の形態のTFT型液晶表示装置においては、ゲート電極3と半導体能動膜7との間の絶縁耐圧が高く、半導体能動膜7中のキャリア移動度が大きいTFT1を有しているため、高い応答速度を持ち、歩留まりや信頼性の面でも優れた液晶表示装置を実現することができる。また、バックライト24側に位置するTFTアレイ基板の第1のゲート絶縁膜5が、高い絶縁耐圧を有すると同時に紫外光を吸収する役目も果たすため、バックライト24からの光によるTFT特性への悪影響を最小限に抑えることができる。
【0041】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態では2層のゲート絶縁膜を成膜する際に2周波励起プラズマCVD装置を用いたが、基板バイアス電力を印加せずに第1のゲート絶縁膜、第2のゲート絶縁膜の作り分けを行う方法を採用する場合には2周波励起プラズマCVD装置を用いる必要はなく、高周波電極のみを備えた通常のプラズマCVD装置を用いることもできる。また、ゲート絶縁膜の成膜方法として3つの例のみを示したが、その他、「課題を解決するための手段」の項に述べた種々の方法を用いてもよい。
【0042】
【実施例】
以下、本発明のTFTにおけるゲート絶縁膜の光学的バンドギャップと特性との関係について調査した。その結果を報告する。
まず、ゲート絶縁膜成膜時の高周波印加電力の値によって光学的バンドギャップがどのように変化するかを調査した。2周波励起プラズマCVD装置を用いて40.68MHzの高周波励起電力(Rf1)を200、400、600、800arb.と4種類変え、各々の場合で13.56MHzの基板バイアス電力(Rf2)を0arb.から400arb.(arb.は相対単位を表わす)まで変化させてSiNx 膜を成膜し、成膜した各SiNx 膜の光学的バンドギャップを測定した。他の成膜条件は、原料ガスの流量比をSiH4/NH3/N2:40sccm/160sccm/600sccm とし、基板温度を300℃、チャンバー内圧力を250Paとした。測定結果を図10に示す。
【0043】
図10において、横軸は各膜の成膜時の基板バイアス電力(arb.)であり、縦軸は各膜の光学的バンドギャップ(eV)である。また、図中「○」で示すデータは高周波励起電力(Rf1)が200arb.の場合、「■」で示すデータはRf1が400arb.の場合、「▲」で示すデータはRf1が600arb.の場合、「▽」で示すデータはRf1が800arb.の場合、である。
図10に示す結果から、高周波励起電力(Rf1)を200arb.とした場合、基板バイアス電力(Rf2)を0ないし200arb.程度の値に設定して成膜すると、そのSiNx 膜の光学的バンドギャップは3.5ないし4.5eV程度の値を取ることがわかった。
【0044】
次に、高周波励起電力(Rf1)を0、100、200、300arb.と変えるとともに、基板バイアス電力(Rf2)を0arb.から500arb.まで変化させてそれぞれSiNx 膜を成膜し、成膜した各SiNx 膜を用いて絶縁耐圧を測定した。
この際、絶縁耐圧の測定パターンとして、基板上に膜厚1300Åの第1の導電膜、膜厚1300ÅのSiNx 膜、膜厚任意の第2の導電膜を順次積層した断面構造とし、所定の面積を有する平面視矩形状の第1の導電膜と第2の導電膜との間でSiNx 膜平坦部での絶縁耐圧を測定する「平坦部耐圧測定パターン」と、前記第1の導電膜と第2の導電膜をともに線状に形成して交差させ、その交差点にあたるSiNx 膜段差部での絶縁耐圧を測定する「段差部耐圧測定パターン」の双方を用いた。平坦部絶縁耐圧の測定結果を図11に、段差部絶縁耐圧の測定結果を図12にそれぞれ示す。
【0045】
図11および図12において、横軸は各膜の成膜時の印加高周波電力(arb.:ただし、「印加高周波電力」とは、高周波励起電力(Rf1)と基板バイアス電力(Rf2)との合計)であり、縦軸は絶縁耐圧(MV/cm)である。高周波励起電力(Rf1)を0、100、200、300arb.と変化させて測定を行った。図11、図12ともに「●」で示すデータは高周波励起電力(Rf1)が0arb.の場合、「△」で示すデータはRf1が100arb.の場合、「□」で示すデータはRf1が200arb.の場合、「○」で示すデータはRf1が300arb.の場合、である。
図11に示す平坦部絶縁耐圧の測定では、印加高周波電力が0arb.の時、絶縁耐圧が2MV/cm程度であり、印加高周波電力を500arb.まで増加させるにつれて絶縁耐圧が8MV/cm程度まで向上する。これに対して、絶縁耐圧の評価としてはより厳しい評価となる図12に示す段差部絶縁耐圧の測定の場合、印加高周波電力が0ないし200arb.の範囲では絶縁耐圧は6ないし8MV/cm程度の値が得られるが、印加高周波電力を500arb.まで増加させるにつれて絶縁耐圧が1MV/cm以下にまで低下してしまい、所望の耐圧が得られないことがわかった。
【0046】
特に逆スタガ型のTFTにおけるゲート絶縁膜の耐圧に関して言えば、ゲート電極の端部に必ずゲート絶縁膜の段差ができ、この段差部に電界集中が生じてゲート絶縁膜破壊が起こりやすくなるため、TFTの正常な動作を保証するという点からは特に段差部での絶縁耐圧が高いことが重要である。
よって、成膜時の印加高周波電力を0ないし200arb.の範囲とすることが好ましく、図10ないし図12の結果から総合的に判断すると、SiNx 膜の光学的バンドギャップが3.5ないし4.5eV程度の値を取ったときにSiNx 膜の絶縁耐圧、特にゲート電極段差部での絶縁耐圧が良好となり、信頼性の高いTFTが得られることが実証された。
【0047】
また、光学的バンドギャップが異なる数種のSiNx 膜を成膜し、成膜した各SiNx 膜を用いて電界効果移動度を測定した。試料としては、SiNx 膜成膜時のチャンバー内圧力を変えたもの2種類を作成し(図13中「●」で示す試料が圧力P1Paのもの、図13中「□」で示す試料が圧力P2Paのものである)、それぞれ電界効果移動度を測定した。その結果を図13に示す。
【0048】
図13において、横軸は各膜の光学的バンドギャップ(eV)であり、縦軸は電界効果移動度(cm2/V・sec )である。図13に示す結果から、光学的バンドギャップが3.5ないし5.0eVの範囲では、光学的バンドギャップの増加に伴って電界効果移動度が緩やかに増加する傾向を示すことがわかる。ところが、光学的バンドギャップが5.0eVを越えると、電界効果移動度が急激に増加し始め、光学的バンドギャップが5.3eVになると1.0cm2/V・sec 前後の電界効果移動度が得られ、光学的バンドギャップが3.5eVのときの約2倍の値が得られた。したがって、キャリアの移動度を向上させるという観点からは、光学的バンドギャップが5.0ないし5.3eVの範囲のSiNx 膜を用いるのが好ましいことが実証された。
【0049】
【発明の効果】
以上、詳細に説明したように、本発明によれば、第1のゲート絶縁膜がゲート電極と半導体能動膜との間の耐圧を向上させる機能を持つとともに、第2のゲート絶縁膜が半導体能動膜との間の界面特性を向上させる機能を持っているため、ゲート絶縁膜全体としては、所望の絶縁耐圧を持つと同時に半導体能動膜を所望のキャリア移動度とするようなゲート絶縁膜を実現することができる。その結果、動作不良が少なく、高速動作が可能なTFTを得ることができる。また、ゲート絶縁膜の成膜方法として第1のゲート絶縁膜形成から第2のゲート絶縁膜形成に移行する際に励起電力または基板バイアス電力の切り替え、あるいは混合ガスの混合比の切り替えのみによって、異なる特性を持つ2層のゲート絶縁膜を連続的に形成することができる。したがって、1層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなく、TFTアレイ基板を製造することが可能になる。さらに、本発明の薄膜成膜装置によれば、第1のゲート絶縁膜形成から第2のゲート絶縁膜形成に移行する際に励起電力または基板バイアス電力の切り替え、あるいは混合ガスの混合比の切り替えを順次行うことが可能となり、異なる特性を持つ2層のゲート絶縁膜を連続的に形成することができる。したがって、1層のゲート絶縁膜を形成する場合に比べて生産性をそれ程低下させることなく、TFTアレイ基板を製造することが可能になる。さらにまた、本発明によれば、高い応答速度を持ち、歩留まりや信頼性の面でも優れた液晶表示装置を実現することができる。
【図面の簡単な説明】
【図1】 本発明の一実施の形態であるTFTの構造を示す断面図である。
【図2】 同、TFTの製造工程を示すプロセスフロー図である。
【図3】 本実施の形態で用いる2周波励起プラズマCVD装置を示す概略図である。
【図4】 同装置の処理の第1のシーケンスを示すフローチャートである。
【図5】 同、第2のシーケンスを示すフローチャートである。
【図6】 同、TFTのゲート絶縁膜形成時のシーケンスを示す図であり、基板バイアス電力を変化させる方法の例を示す図である。
【図7】 同、TFTのゲート絶縁膜形成時のシーケンスを示す図であり、高周波励起電力を変化させる方法の例を示す図である。
【図8】 同、TFTのゲート絶縁膜形成時のシーケンスを示す図であり、混合ガスの流量比を変化させる方法の例を示す図である。
【図9】 同、TFTを備えたTFTアレイ基板を用いた液晶表示装置の概略構成を示す断面図である。
【図10】 本発明の実施例である成膜時の基板バイアス電力と光学的バンドギャップとの相関を示す実験データである。
【図11】 本発明の実施例である成膜時の印加高周波電力と平坦部絶縁耐圧との相関を示す実験データである。
【図12】 本発明の実施例である成膜時の印加高周波電力と段差部絶縁耐圧との相関を示す実験データである。
【図13】 本発明の実施例である光学的バンドギャップと電界効果移動度との相関を示す実験データである。
【図14】 一般の液晶表示装置の概略構成を示す平面図である。
【図15】 従来のTFTの構造を示す断面図である。
【符号の説明】
1 TFT
2 透明電極
3 ゲート電極
4 ゲート絶縁膜
5 第1のゲート絶縁膜
6 第2のゲート絶縁膜
7 半導体能動膜
8 オーミックコンタクト層
9 ソース電極
10 ドレイン電極
13 画素電極
29 基板
30 2周波励起プラズマCVD装置(薄膜成膜装置)
32 高周波電極
34 サセプタ電極
35 成膜チャンバー
Claims (1)
- 基板上にゲート電極を形成する段階;
前記ゲート電極を包含する基板上に、成膜チャンバー内に設置した高周波電極とこれと対峙させたサセプタ電極とを備えたプラズマCVD装置を用い、シランガスとアンモニアガスとの混合ガスを、40sccm/160sccm(SiH 4 /NH 3 )に、第1の励起電力を前記高周波電極に印加し、第1の基板バイアス電力を前記サセプタ電極に印加することにより形成される第1の高周波電界によってプラズマ化して前記ゲート電極と半導体能動膜との間の耐圧を向上させる第1の窒化ケイ素ゲート絶縁膜を基板上のゲート電極の上に形成する段階;及び、
連続して、前記混合ガスと同一の組成の混合ガスを、第2の励起電力を前記高周波電極に印加し、第2の基板バイアス電力を前記サセプタ電極に印加することにより形成される第1の高周波電界より大きい第2の高周波電界によってプラズマ化して半導体能動膜との間の界面特性を向上させる第2の窒化ケイ素ゲート絶縁膜を前記第1の窒化ケイ素ゲート絶縁膜上に形成し、ついで該第2の窒化ケイ素ゲート絶縁膜上に半導体能動膜を形成する段階;を包含する薄膜トランジスタの製造方法において、
前記第1の窒化ケイ素ゲート絶縁膜と前記第2の窒化ケイ素ゲート絶縁膜の成膜条件は、前記高周波電極に印加する40.68MHzの前記第1と第2の励起電力を600Wで一定とし、13.56MHzの前記第1と第2の基板バイアス電力を前記第1のゲート絶縁膜成膜時に0W(無印加状態)とし、第2のゲート絶縁膜成膜時に400Wとすることを特徴とする薄膜トランジスタの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24236099A JP4332263B2 (ja) | 1998-10-07 | 1999-08-27 | 薄膜トランジスタの製造方法 |
KR1019990041508A KR100327445B1 (ko) | 1998-10-07 | 1999-09-28 | 박막트랜지스터와 그 제조방법 및 액정표시장치와 박막성막장치 |
US09/413,653 US6355943B1 (en) | 1998-10-07 | 1999-10-06 | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus |
US10/020,610 US6800502B2 (en) | 1998-10-07 | 2001-12-07 | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus |
US10/631,331 US6878967B2 (en) | 1998-10-07 | 2003-07-31 | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-285776 | 1998-10-07 | ||
JP28577698 | 1998-10-07 | ||
JP24236099A JP4332263B2 (ja) | 1998-10-07 | 1999-08-27 | 薄膜トランジスタの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006334701A Division JP4693759B2 (ja) | 1998-10-07 | 2006-12-12 | 薄膜成膜装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000183359A JP2000183359A (ja) | 2000-06-30 |
JP4332263B2 true JP4332263B2 (ja) | 2009-09-16 |
Family
ID=26535735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24236099A Expired - Lifetime JP4332263B2 (ja) | 1998-10-07 | 1999-08-27 | 薄膜トランジスタの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US6355943B1 (ja) |
JP (1) | JP4332263B2 (ja) |
KR (1) | KR100327445B1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4758938B2 (ja) * | 2001-08-30 | 2011-08-31 | 東京エレクトロン株式会社 | 絶縁膜の形成方法及び絶縁膜の形成装置 |
KR20030055060A (ko) * | 2001-12-26 | 2003-07-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
KR100421914B1 (ko) * | 2001-12-28 | 2004-03-11 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조 방법 |
US20030122987A1 (en) * | 2001-12-28 | 2003-07-03 | Myung-Joon Kim | Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof |
US7592239B2 (en) * | 2003-04-30 | 2009-09-22 | Industry University Cooperation Foundation-Hanyang University | Flexible single-crystal film and method of manufacturing the same |
US20040218133A1 (en) * | 2003-04-30 | 2004-11-04 | Park Jong-Wan | Flexible electro-optical apparatus and method for manufacturing the same |
KR100968567B1 (ko) * | 2003-07-22 | 2010-07-08 | 삼성전자주식회사 | 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법 |
US7710371B2 (en) * | 2004-12-16 | 2010-05-04 | Xerox Corporation | Variable volume between flexible structure and support surface |
JP2006185998A (ja) * | 2004-12-27 | 2006-07-13 | Ulvac Japan Ltd | 薄膜トランジスタ形成方法およびこの薄膜トランジスタを形成させるプラズマcvd装置 |
JP4900332B2 (ja) * | 2005-09-13 | 2012-03-21 | ソニー株式会社 | 液晶表示装置の製造方法 |
JP2007227529A (ja) * | 2006-02-22 | 2007-09-06 | Tokyo Electron Ltd | 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体 |
KR101326134B1 (ko) | 2007-02-07 | 2013-11-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP5308019B2 (ja) * | 2007-12-19 | 2013-10-09 | 三菱電機株式会社 | 薄膜トランジスタ、及びその製造方法、並びに表示装置 |
JP2009267391A (ja) * | 2008-03-31 | 2009-11-12 | Tokyo Electron Ltd | 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置 |
WO2009129391A2 (en) * | 2008-04-17 | 2009-10-22 | Applied Materials, Inc. | Low temperature thin film transistor process, device property, and device stability improvement |
CN102804341A (zh) * | 2009-06-12 | 2012-11-28 | 株式会社爱发科 | 电子装置的形成方法、电子装置、半导体装置以及晶体管 |
JP5495940B2 (ja) * | 2010-05-21 | 2014-05-21 | 三菱重工業株式会社 | 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 |
JP2011249626A (ja) * | 2010-05-28 | 2011-12-08 | Mitsubishi Heavy Ind Ltd | 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 |
JP5610850B2 (ja) * | 2010-05-28 | 2014-10-22 | 三菱重工業株式会社 | 窒化珪素膜の製造方法及び装置 |
JP5375745B2 (ja) * | 2010-06-02 | 2013-12-25 | 富士電機株式会社 | 試験装置および試験方法 |
WO2013021426A1 (ja) * | 2011-08-10 | 2013-02-14 | パナソニック株式会社 | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 |
CN102779783B (zh) * | 2012-06-04 | 2014-09-17 | 北京京东方光电科技有限公司 | 一种像素结构及其制造方法、显示装置 |
US8904876B2 (en) * | 2012-09-29 | 2014-12-09 | Stryker Corporation | Flexible piezocapacitive and piezoresistive force and pressure sensors |
KR102291463B1 (ko) * | 2015-01-22 | 2021-08-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR102283812B1 (ko) | 2015-02-04 | 2021-08-02 | 삼성디스플레이 주식회사 | 반도체 소자 및 반도체 소자를 포함하는 유기 발광 표시 장치 |
KR102573763B1 (ko) * | 2017-10-12 | 2023-08-31 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마 유발 손상을 감소시키기 위한 프로세스 |
US10515796B2 (en) * | 2017-11-21 | 2019-12-24 | Applied Materials, Inc. | Dry etch rate reduction of silicon nitride films |
CA3111939A1 (en) | 2020-03-13 | 2021-09-13 | Certainteed Llc | Siding panel with varying profile and siding system |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63117469A (ja) | 1986-11-05 | 1988-05-21 | Sumitomo Metal Ind Ltd | 薄膜半導体装置 |
JPH0234821A (ja) | 1988-07-25 | 1990-02-05 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
JPH04171418A (ja) | 1990-11-02 | 1992-06-18 | Oki Electric Ind Co Ltd | 液晶表示パネル |
JPH05114740A (ja) | 1991-10-23 | 1993-05-07 | Kawasaki Steel Corp | 半導体装置の製造方法 |
US6005651A (en) * | 1992-08-04 | 1999-12-21 | Matsushita Electric Industrial Co., Ltd. | Display panel and projection display system with use of display panel |
JPH07183395A (ja) | 1993-12-22 | 1995-07-21 | Hitachi Ltd | 半導体装置 |
JP3344072B2 (ja) * | 1994-03-31 | 2002-11-11 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
JPH08271880A (ja) * | 1995-04-03 | 1996-10-18 | Toshiba Corp | 遮光膜,液晶表示装置および遮光膜形成用材料 |
JPH1081973A (ja) * | 1996-03-18 | 1998-03-31 | Hyundai Electron Ind Co Ltd | 誘導結合形プラズマcvd装置 |
WO1997039607A1 (fr) * | 1996-04-12 | 1997-10-23 | Hitachi, Ltd. | Dispositif de traitement au plasma |
US6444507B1 (en) * | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
US6010923A (en) * | 1997-03-31 | 2000-01-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
US6287943B1 (en) * | 1998-07-31 | 2001-09-11 | Canon Kabushiki Kaisha | Deposition of semiconductor layer by plasma process |
JP3818561B2 (ja) * | 1998-10-29 | 2006-09-06 | エルジー フィリップス エルシーディー カンパニー リミテッド | シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法 |
JP3393469B2 (ja) * | 1999-07-15 | 2003-04-07 | 日本電気株式会社 | 薄膜半導体素子の製造方法及び薄膜半導体形成装置 |
-
1999
- 1999-08-27 JP JP24236099A patent/JP4332263B2/ja not_active Expired - Lifetime
- 1999-09-28 KR KR1019990041508A patent/KR100327445B1/ko active IP Right Grant
- 1999-10-06 US US09/413,653 patent/US6355943B1/en not_active Expired - Lifetime
-
2001
- 2001-12-07 US US10/020,610 patent/US6800502B2/en not_active Expired - Lifetime
-
2003
- 2003-07-31 US US10/631,331 patent/US6878967B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6800502B2 (en) | 2004-10-05 |
US6878967B2 (en) | 2005-04-12 |
KR100327445B1 (ko) | 2002-03-13 |
JP2000183359A (ja) | 2000-06-30 |
US20020079495A1 (en) | 2002-06-27 |
US6355943B1 (en) | 2002-03-12 |
KR20000028721A (ko) | 2000-05-25 |
US20040021141A1 (en) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4332263B2 (ja) | 薄膜トランジスタの製造方法 | |
JP5308019B2 (ja) | 薄膜トランジスタ、及びその製造方法、並びに表示装置 | |
JP4018625B2 (ja) | 薄膜トランジスタのための多段階cvd法 | |
US8058651B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
KR100927383B1 (ko) | 박막 트랜지스터, 그것을 사용한 표시장치 및 그것들의제조 방법 | |
US6525341B1 (en) | Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor | |
JP4693759B2 (ja) | 薄膜成膜装置 | |
JP4243401B2 (ja) | 銅配線基板およびその製造方法ならびに液晶表示装置 | |
JPH1039334A (ja) | アレイ基板および液晶表示装置 | |
US8174660B2 (en) | Metal line, method of forming the same, and a display using the same | |
KR101290282B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
US20080218676A1 (en) | Liquid crystal display device and manufacturing method of the same | |
JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
JP4190259B2 (ja) | アクティブマトリクス基板、その製造方法および表示装置 | |
JPH09179142A (ja) | 電極配線基板、その製造方法、及び液晶表示装置 | |
JP2685086B2 (ja) | アクティブマトリックス液晶ディスプレイの下基板の製造方法 | |
JPH02179615A (ja) | 液晶表示装置 | |
JPH04304428A (ja) | アクティブマトリックス液晶ディスプレイの製造方法 | |
JP2000349292A (ja) | 薄膜トランジスタ | |
JPH03248569A (ja) | 薄膜トランジスタ | |
JPH0653505A (ja) | 逆スタッガ型薄膜トランジスタ及びその製造方法 | |
KR20080069808A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
KR20020059082A (ko) | 박막트랜지스터 및 그 제조방법 | |
JPH04299866A (ja) | アクティブマトリクス液晶ディスプレイの製造方法 | |
JPS63266428A (ja) | 薄膜半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4332263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |