KR20000028721A - 박막트랜지스터와 그 제조방법 및 액정표시장치와박막성막장치 - Google Patents

박막트랜지스터와 그 제조방법 및 액정표시장치와박막성막장치 Download PDF

Info

Publication number
KR20000028721A
KR20000028721A KR1019990041508A KR19990041508A KR20000028721A KR 20000028721 A KR20000028721 A KR 20000028721A KR 1019990041508 A KR1019990041508 A KR 1019990041508A KR 19990041508 A KR19990041508 A KR 19990041508A KR 20000028721 A KR20000028721 A KR 20000028721A
Authority
KR
South Korea
Prior art keywords
film
gate insulating
high frequency
insulating film
electrode
Prior art date
Application number
KR1019990041508A
Other languages
English (en)
Other versions
KR100327445B1 (ko
Inventor
채기성
Original Assignee
아베 아키라
가부시키가이샤 프론테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아베 아키라, 가부시키가이샤 프론테크 filed Critical 아베 아키라
Publication of KR20000028721A publication Critical patent/KR20000028721A/ko
Application granted granted Critical
Publication of KR100327445B1 publication Critical patent/KR100327445B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Liquid Crystal (AREA)

Abstract

절연내압이 양호함과 동시에 인접하는 반도체능동막의 소망의 케리어이동도를 확보할 수 있는 게이트절연막을 갖는 TFT를 제공한다.
투명기판 2상에 2층의 절연막으로 이루어진 게이트절연막 4를 개재하여 게이트전극 3과 반도체능동막 7이 설치됨과 아울러 게이트절연막 4가 게이트전극 4와 반도체능동막 7과의 사이의 계면특성을 향상시키는 제2게이트절연막 6으로 구성되어 있다.
제1게이트절연막 5, 제2게이트절연막 6은 모두 SiNx막이고, 제1게이트절연막 5의 광학적 밴드갭의 값이 3.0 내지 4.5eV의 범위에 있음과 아울러 제2게이트절연막 6의 광학적 밴드갭의 값이 5.0 내지 5.3eV의 범위에 있다.

Description

박막트랜지스터와 그 제조방법 및 액정표시장치와 박막성막장치{A thin film transistor and method for manufacturing thereof and a device for manufacturing liquid crystal display and thin film}
본 발명은 박막트랜지스터와 그 제조방법 및 액정표시장치와 박막성막장치에 관한 것이고, 특히, 역스테거형의 박막트랜지스터에 있어서 게이트절연막의 구조에 관한 것이다.
도 14는 종래 일반적인 박막트랜지스터(Thin Film Transistor: 이하 TFT라 한다)형 액정표시장치에 있어서 역스테거형 TFT, 게이트배선, 소스배선 등을 구비한 TFT어레이기판의 한 구조예를 나타내는 것이다.
이 TFT어레이기판에서는 도 14에 나타내는 것처럼 투명기판상에 게이트배선 50과 소스배선 51이 매트릭스상으로 배설되어 있다.
그리고, 게이트배선 50과 소스배선 51로 둘러싸인 영역이 1개의 화소 52로 되고, 각 화소 52마다 TFT53이 설치되어 있다. 도 15는 이 TFT의 구성을 나타내는 단면도이다.
이 TFT 53은 도 15에 나타내는 것처럼 투명기판 54상에 게이트배선 50으로 부터 인출된 게이트전극 55가 설치되고, 게이트전극 55를 덮도록 게이트절연막 56이 설치되어 있다. 게이트전극 55 상방의 게이트절연막 56상에 어몰퍼스실리콘(a-Si)으로 이루어진 반도체능동막 57이 설치되고, 인 등의 n형 불순물을 포함하는 어몰퍼스실리콘(a-Si:n+)로 이루어진 오믹콘택층 58을 개재하여 반도체능동막 57상으로 부터 게이트절연막 56상에 걸쳐서 소스배선 51로 부터 인출된 소스전극 59 및 드레인전극 60이 설치되어 있다.그리고, 이들 소스전극 59, 드레인전극 60, 게이트전극 55 등으로 구성되는 TFT 53을 덮는 패시베이션막 61이 설치되고, 드레인전극 60상의 패시베이션막 61에 콘택홀 62가 형성되어 있다. 또, 이 콘택홀 62를 통하여 드레인전극 60과 전기적으로 접속되는 인듐산화물(Indium Tin Oxide, 이하 ITO라 한다) 등의 투명성 도전막으로 이루어진 화소전극 63이 설치되어 있다.
그런데, 상기 TFT의 구성요소 중 게이트전극과 반도체능동막과의 사이에 끼워진 게이트절연막은 TFT의 전기적 특성 및 신뢰성을 지배하는 가장 중요한 요소이다. 또, 표시결함의 유무를 결정하는 요인으로 된다.
반도체능동막재료로써 어몰퍼스실리콘을 이용한 어몰퍼스실리콘 TFT의 경우 2층의 게이트절연막을 다른 재료, 다른 방법으로 적층한 2층게이트절연막 구조를 채용하고, 결함에 강한 용장구조로 할 수도 있다. 예를들면 게이트전극의 탄탈(Ta)을 양극산화하여 형성한 치밀한 Ta2O5와, 플라즈마 CVD에 의하여 퇴적한 Si3N4를 퇴적하는 경우 등이 그 일예이다.
TFT의 전기적 특성에 관해서는 일반적으로 요구되는 게이트절연막의 성능으로써, 절연내압이나 반도체능동막 중의 케리어 이동도가 있다.
절연내압은 원래 게이트절연막 자체의 문제이지만 반도체능동막 중의 케리어이동도에 대하여도 게이트절연막과 반도체능동막과의 사이의 계면특성이 영향을 미친다.
절연내압은 게이트전극과 반도체능동막과의 사이의 인가전압을 증가시킨 때에 게이트절연막이 절연파괴에 견디는 최대의 전압이고, 절연내압이 소망의 설계값보다도 낮은 경우에는 게이트절연막이 파괴되기 쉽고, TFT의 동작불량을 야기하거나 표시불량이 생기게 된다. 또, 이동도는 TFT 내의 케리어의 이동도를 나타내는 지수이고, 이 값이 클수록 TFT의 구동능력이 크고, 고속으로 동작하는 것을 나타낸다.
반도체의 결정의 혼란이나 불순물의 존재에 의하여 케리어의 주행이 저해되면 이동도는 저하한다. 예를들면 실리콘 내의 전자의 경우 단결정에서는 약 1000㎠/V·sec의 이동도이지만 다결정실리콘에서는 결정의 혼란에 의하여 10∼100㎠/V·sec정도로 저하하고, 어몰퍼스실리콘에서는 더욱더 0.3∼1㎠/V·sec정도로 저하한다. 이와 같이 어몰퍼스실리콘을 이용한 경우에는 이동도가 저하하기 때문에 조금이라도 이동도를 크게하려는 요구가 있다.
이와 같이 전기적특성 및 신뢰성이 양호한 TFT를 얻는데 있어서 절연내압과 케리어 이동도는 중요한 요인인에도 불구하고, 종래 일반적으로 이용되어 온 게이트절연막의 재료 중에는 상기 절연내압과 케리어이동도의 쌍방모두 만족하는 것은 없었다. 또, 상술한 Ta2O5와 Si3N4퇴적구조의 예처럼 게이트절연막에 소망의 성능을 갖게하기 위해 다른 2종류의 막을 조합하는 것은 종래 부터 생각하여 왔지만 그 경우, 게이트절연막의 형성공정이 복잡하게 되고, TFT어레이기판의 생산성이 낮아지는 등의 문제점을 내포하고 있다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것이고, 절연내압이 양호함과 동시에 인접하는 반도체능동막의 소망의 케리어이동도를 확보할 수 있는 게이트절연막을 갖는 TFT와 그 제조방법 및 전기적 특성과 수율면에서 우수한 액정표시장치와, 상기 TFT의 제조방법에 이용할 수 있는 박막성막장치를 제공하는 것을 목적으로 한다.
상기 목적 달성을 위해 본 발명의 TFT는 기판상에 2층의 절연막으로 이루어진 게이트절연막을 개재하여 게이트전극과 반도체능동막이 형성됨과 아울러 상기 게이트절연막이 상기 게이트전극측에 설치되어 게이트전극과 반도체능동막과의 사이의 내압을 향상시키는 제1게이트절연막과, 상기 반도체능동막측에 설치되어 반도체능동막과의 사이의 계면특성을 향상시키는 제2게이트절연막으로 이루어지는 것을 특징으로 하는 것이다.
즉, 본 발명의 TFT에 있어서는 게이트전극과 반도체능동막과의 사이의 내압을 향상시키는 기능과, 반도체능동막과의 사이의 계면특성을 향상시키는 기능을 각각 갖는 재료로 이루어진 2층의 절연막을 적층하여 게이트절연막을 형성함으로써 소망의 절연내압을 갖고, 또한 반도체능동막을 소망의 케리어이동도로 하는 게이트절연막을 실현하려는 것이다. 또, 본 발명에 있어서, 「반도체능동막과의 사이의 계면특성을 향상시킨다」는 것은 결과적으로 반도체능동막 내의 케리어의 이동도를 향상시킨다는 의미이다.
상기 제1게이트절연막 및 제2게이트절연막의 재료의 구체적인 예의 하나로써, 제1게이트절연막 및 제2게이트절연막이 모두 질화규소막이고, 상기 제1게이트절연막의 광학적 밴드갭의 값이 3.0 내지 4.5eV의 범위에 있음과 동시에 상기 제2게이트절연막의 광학적 밴드갭의 값이 5.0 내지 5.3eV의 범위에 있는 것을 이용할 수 있다.
종래, 다른 2개의 기능을 갖는 절연막은 다른 2종류의 재료로 2층의 막을 형성하는 것이 통상이지만, 본 발명은 동종의 질화규소막이어도 그 막의 광학적 밴드갭의 값이 다르면 막의 특성이 다른 점을 발견하여 본 발명에 적용하였다. 광학적 밴드갭의 구체적인 수치와 게이트절연막의 특성과의 관계에 대하여는 실시예의 항에서 후술한다.
상기와 같은 특징을 갖는 게이트절연막의 형성공정을 포함하는 본 발명의 TFT의 제조방법은 성막챔버 내에 설치한 고주파전극과 이것과 대치시킨 서어셉터전극과를 구비한 플라즈마 CVD장치를 이용하여 실란가스와 암모니아가스의 혼합가스를 상기 고주파전극과 상기 서어셉터전극과의 사이에 형성되는 소망의 고주파전계에 의하여 플라즈마화하여 상기 제1게이트절연막을 기판상의 게이트전극상에 형성하고, 상기 혼합가스와 동일 조성의 혼합가스를 상기 고주파전계보다 큰 고주파전계에 의하여 플라즈마화 하여 상기 제2게이트절연막을 상기 제1게이트절연막상에 형성하고, 이어서 그 제2게이트절연막상에 반도체능동막을 형성하는 것을 특징으로 하는 것이다.
이 방법을 이용하는 경우 플라즈마 CVD장치에 있어서 상기 고주파전극과 서어셉터전극의 각각에 인가하는 고주파전력의 시퀀스로써 이하의 조합을 채용할 수 있다.
또, 고주파전극에 인가하는 전력을 여기전력, 서어셉터전극에 인가하는 전력을 바이어스전력이라 한다.
① 기판바이어스전력을 제1게이트절연막 형성시, 제2게이트절연막 형성시 모두 무인가 상태로 하고, 여기전력을 제1게이트절연막 형성시 보다도 제2게이트절연막 형성시에 크게한다.
② 기판바이어스전력을 제1게이트절연막 형성시, 제2게이트절연막 형성시 모두 동일하게 하고, 여기전력을 제1게이트절연막 형성시 보다도 제2게이트절연막 형성시에 크게한다.
③ 기판바이어스전력을 제1게이트절연막 형성시 보다도 제2게이트절연막 형성시에 크게하고, 여기전력을 제1게이트절연막 형성시, 제2게이트절연막 형성시 모두 동일하게 한다.
④ 기판바이어스전력을 제1게이트절연막 형성시 보다도 제2게이트절연막 형성시에 크게하고, 여기전력을 제1게이트절연막 형성시 보다도 제2게이트절연막 형성시에 크게한다.
상기 중 기판바이어스전력 및 여기전력을 모두 인가하는 경우에는 2주파여기플라즈마 CVD장치를 사용할 필요가 있다.
혹은, 제2게이트절연막 형성시에 제1게이트절연막 형성시와 동일조성의 혼합가스와 제1게이트절연막 형성시의 고주파전계보다 큰 고주파전계를 이용하는 방법에 대신하여 상기와 동일한 방법으로 제1게이트절연막을 형성한 후, 제1게이트절연막 형성시의 혼합가스와 비교하여 실란가스에 대한 암모니아가스의 혼합비율이 큰 혼합가스를 제1게이트절연막 형성시의 고주파전계와 동일의 고주파전계에 의해서 플라즈마화하여 제2게이트절연막을 제1게이트절연막 상에 형성하고, 이어서 제2게이트절연막 상에 반도체능동막을 형성하도록 하여도 된다.
이와 같이 혼합가스의 조성을 바꾸는 방법을 채용하여도 플라즈마 CVD장치에 있어서 상기 고주파전극과 서어셉터전극의 각각에 인가하는 고주파전력의 시퀀스는 상기의 경우와 같고, ①∼④의 4종류의 방법을 채용할 수 있다.
상기의 어느하나의 방법에 있어서도 제1게이트절연막, 제2게이트절연막을 모두 질화규소막으로 형성하고, 제1게이트절연막 형성공정으로 부터 제2게이트절연막 형성공정으로 이행할 때 고주파전력의 교체, 혹은 혼합가스 조성의 교체만으로 다른 특성을 갖는 2층의 게이트절연막을 연속적으로 용이하게 형성할 수 있다.
따라서, 종래의 기술에서 Ta2O5와 Si3N4의 적층구조의 예처럼 게이트절연막 형성공정이 복잡하게 되지 않고, 1층의 게이트절연막을 형성하는 경우와 비교하여 생산성을 그다지 저하시키지 않고, TFT 어레이기판을 제조하는 것이 가능하게 되었다.
본 발명의 액정표시장치는 대향배치된 한쌍의 기판사이에 액정이 협지되고, 상기 한쌍의 기판의 일방이 상기 TFT를 갖는 것을 특징으로 한다.
본 발명의 액정표시장치에 있어서는 게이트전극과 반도체능동막과의 사이의 절연내압이 높고, 반도체능동막 중의 케리어이동도가 큰 TFT를 갖는 TFT어레이기판을 이용하기 때문에 높은 응답속도를 갖고, 수율이나 신뢰성면에서도 우수한 액정표시장치를 실현할 수 있다.
본 발명의 박막성막장치는 성막챔버 내에 설치한 고주파전극에 대치하여 설치되어 기판을 재치하는 서어셉터전극과, 상기 성막챔버 내부가 소망의 압력이 되도록 배기하면서 상기 성막챔버 내에 반응가스를 공급함과 아울러 그 반응가스를 상기 고주파전극과 상기 서어셉터전극과의 사이에 형성되는 제1고주파전계에 의하여 플라즈마화하여 상기 기판상에 제1피막을 형성하는 공정과, 상기 고주파전극과 상기 서어셉터전극과의 사이의 플라즈마를 유지하면서 상기 반응가스를 상기 제1고주파전계보다 큰 제2고주파전계에 의하여 플라즈마화하여 상기 제1피막의 표면에 제2피막을 형성하는 공정을 순차행하는 제어부를 갖는 것을 특징으로 하는 것이다.
상기 제1고주파전계보다도 상기 제2고주파전계를 크게하는 수단으로써는 상기 고주파전극에 소망의 플라즈마 여기전력을 인가함과 함께 상기 제1피막을 형성할 때 상기 서어셉터전극에 인가하는 제1기판 바이어스전력보다 상기 제2피막을 형성할 때 상기 서어셉터전극에 인가하는 제2기판 바이어스전력 쪽을 크게하면 된다.
혹은, 상기 제1피막을 형성할 때 상기 고주파전극에 인가하는 제1플라즈마 여기전력 보다도 상기 제2피막을 형성할 때 상기 고주파전극에 인가하는 제2플라즈마 여기전력 쪽을 크게하여도 된다.
본 발명의 다른 성막장치는 성막챔버 내에 설치한 고주파전극에 대치하여 설치되어 기판을 재치하는 서어셉터전극과, 상기 성막챔버 내부가 소망의 압력이 되도록 배기하면서 상기 성막챔버 내에 실란가스와 암모니아가스가 제1혼합비율로 혼합된 제1혼합가스를 공급하는 공정과, 그 제1혼합가스를 상기 고주파전극과 상기 서어셉터전극과의 사이에 형성되는 고주파전계에 의하여 플라즈마화하여 상기 기판상에 제1질화규소피막을 형성하는 공정과, 상기 고주파전극과 상기 서어셉터전극과의 사이의 플라즈마를 유지하면서 상기 제1혼합비율보다 암모니아가스의 비율이 큰 제2혼합비율로 실란가스와 암모니아가스가 혼합된 제2혼합가스를 상기 성막챔버 내에 공급함과 아울러 상기 제2혼합가스를 플라즈마화하여 상기 제1질화규소피막의 표면에 제2질화규소피막을 형성하는 공정을 순차행하는 제어부를 갖는 것을 특징으로 하는 것이다.
본 발명의 성막장치에 의하면 상기와 같이 특성이 다른 2층의 피막을 1대의 장치 내에서 연속적으로 형성하는 것이 가능하다.
도 1은 본 발명의 1실시형태인 TFT의 구조를 나타내는 단면도이다.
도 2는 동 TFT의 제조공정을 나타내는 프로세스플로우도이다.
도 3은 본 실시형태에서 이용되는 2주파여기플라즈마 CVD장치를 나타내는 개략도이다.
도 4는 동 장치의 처리의 제1시퀀스를 나타내는 플로우차트이다.
도 5는 동 제2시퀀스를 나타내는 플로우차트이다.
도 6은 동 TFT의 게이트절연막 형성시의 시퀀스를 나타내는 도이고, 기판바이어스전력을 변화시키는 방법의 예를 나타내는 도이다.
도 7은 동 TFT의 게이트절연막 형성시의 시퀀스를 나타내는 도이고, 고주파여기전력을 변화시키는 방법의 예를 나타내는 도이다.
도 8은 동 TFT의 게이트절연막 형성시의 시퀀스를 나타내는 도이고, 혼합가스의 유량비를 변화시키는 방법의 예를 나타내는 도이다.
도 9는 동 TFT를 구비한 TFT어레이기판을 이용한 액정표시장치의 개략구성을 나타내는 단면도이다.
도 10은 본 발명의 실시예인 성막시의 기판바이어스전력과 광학적 밴드갭과의 상관을 나타내는 실험데이터이다.
도 11은 본 발명의 실시예인 성막시의 인가고주파전력과 평탄부절연내압과의 상관을 나타내는 실험데이터이다.
도 12는 본 발명의 실시예인 성막시의 인가고주파전력과 단차부절연내압과의 상관을 나타내는 실험데이터이다.
도 13은 본 발명의 실시예인 광학적 밴드갭과 전계효과 이동도와의 상관을 나타내는 실험데이터이다.
도 14는 일반의 액정표시장치의 개략구성을 나타내는 평면도이다.
도 15는 종래의 TFT의 구조를 나타내는 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
1- TFT 2- 투명전극
3- 게이트전극 4- 게이트절연막
5 - 제1게이트절연막 6 - 제2게이트절연막
7 - 반도체능동막 8- 오믹콘택층
9 - 소스전극 10 - 드레인전극
13 - 화소전극 29 - 기판
30 - 2주파여기플라즈마 CVD장치
32 - 고주파전극 34 - 서어셉터전극
35 - 성막챔버
이하 본 발명의 실시형태를 도 1내지 도 9를 참고하여 설명한다.
도 1은 본 실시형태의 TFT의 구성을 나타내는 단면도이고, 역스테거형의 TFT구종의 일예를 나타내는 것이다.
이 TFT 1에서는 도 1에 나타내는 것처럼 투명기판 2상에 알루미늄 등의 금속으로 이루어진 게이트전극 3이 설치되고, 게이트전극 3을 덮도록 2층의 절연막으로 이루어진 절연막 4가 설치되어 있다. 게이트절연막 4를 이루는 제1게이트절연막 5, 제2게이트절연막 6은 모두 질화규소(SiNx)막이고, 제1게이트절연막 5의 광학적 밴드갭의 값이 3.0 내지 4.5eV의 범위에 있고, 제2게이트절연막 6의 광학적 밴드갭의 값이 5.0 내지 5.3eV의 범위에 있다.
게이트전극 3 상방의 게이트절연막 4 상에 어몰퍼스실리콘(a-Si)으로 이루어진 반도체능동막 7이 설치되고, 인 등의 n형 불순물을 포함하는 어몰퍼스실리콘(a-Si: n+)로 이루어진 오믹콘택층 8을 개재하여 반도체능동막 7상에서 게이트절연막 4상에 걸쳐서 알루미늄 등의 금속으로 이루어진 소스전극 9 및 드레인전극 10이 설치되어 있다. 그리고, 이들 소스전극 9, 드레인전극 10, 게이트전극 3 등으로 구성되는 TFT1을 덮는 패시베이션막 11이 설치되고, 드레인전극 10상의 패시베이션막 11에 콘택홀 12가 형성되어 있다.
또, 이 콘택홀 12를 통하여 드레인전극 10과 전기적으로 접속되는 ITO 등의 투명성도전막으로 이루어진 화소전극 13이 설치되어 있다.
이어서, 이 TFT1을 갖는 TFT어레이기판을 제조하는 수순을 도 2를 이용하여 설명한다.
먼저, 도 2(A)에 나타내는 것처럼 투명기판 2상에 도전막을 성막하고, 이것을 패터닝하여 게이트전극 3 및 게이트배선(도시 생략)을 형성한다. 이어서, 도 2(B)에 나타내는 것처럼 게이트전극 3을 덮는 2층의 SiNx막으로 이루어진 게이트절연막 4를 형성한 후, a-Si막 14, a-Si: n+막 15를 순차성막하고, 1개의 포토마스크를 이용하여 이들 a-Si막 14, a-Si: n+막 15를 일괄하여 패터닝하는 것에 의하여 게이트전극 3상에 게이트절연막 4를 개재하여 아일랜드부 16을 형성한다.
여기서, 2층의 SiNx막으로 이루어진 게이트절연막 4를 성막할 때에 사용하는 박막성막장치에 대하여 설명한다.
도 3은 본 실시형태인 박막성막장치인 2주파 여기플라즈마 CVD장치를 나타내는 개략도이고, 도에 있어서 부호 31은 플라즈마 여기전원 , 부호 32는 고주파전극, 부호 33은 바이어스전원, 부호 34는 서어셉터전원, 35는 성막챔버를 각각 나타낸다.
이 2주파여기플라즈마 CVD장치 30은 도 3에 나타내는 것처럼 내부를 진공분위기로 유지하는 것이 가능한 성막챔버 35와, 성막챔버 35 내에 플라즈마를 발생시키기 위한 고주파전계를 생성하는 고주파전극 32 및 서어셉터전극 34와, 이들전극 32, 34에 소정의 주파수의 고주파전력을 각각 공급하는 프라즈마여기전원 31 및 바이어스전원 33과, 서어셉터전극 34상에 재치된 기판 29를 가열하는 도시하지 않은 가열수단과, 성막챔버 35 내부에 가스도입관 36을 개재하여 소망의 가스를 공급하는 공급수단 37과, 이것에 대응하여 성막챔버 35 내를 소망의 압력으로 하기 위하여 배기를 행하는 배기수단 38과, 가열수단, 플라즈마 여기전원 31, 바이어스전원 33, 가스공급수단 37, 가스배기수단 38 등, 이 2주파여기플라즈마 CVD장치 30의 각부를 제어하는 제어부 39를 갖는 구성으로 되어 있다.
상기 구성의 2주파여기플라즈마 CVD장치 30은 제어부 39에 격납된 프로그램에 의해 다음의 2종류의 시퀀스에서 동작하도록 되어 있다.
이들 2종류의 시퀀스는 오퍼레이터에 의하여 적절히 선택가능하도록 되어 있다.
제1시퀀스는 도 4에 나타내는 것처럼 성막챔버 35 내에 설치한 고주파전극 32에 대치하여 설치된 서어셉터전극 34상에 기판 29를 재치한 후(도 4의 스탭S0), 성막챔버 35 내부가 소망의 압력이 되도록 배기하면서 성막챔버 35 내에 모노실란가스와 암모니아가스의 혼합가스를 공급함과 동시에 이 혼합가스를 고주파전극 32와 서어셉터전극 34와의 사이에 형성되는 제1고주파전계에 의하여 플라즈마화하여 기판 29상에 SiNx막으로 이루어진 제1게이트절연막 5를 형성하는 공정(도 4의 스탭 S1), 고주파전극 32와 서어셉터전극 34와의 사이의 플라즈마를 유지하면서 상기 혼합가스를 제1고주파전계보다 큰 제2고주파전계에 의해서 플라즈마화하여 제1게이트절연막 5의 표면에 제2게이트절연막 6을 형성하는 공정(도 4의 스탭 S2)을 순차 행하고, 제1게이트절연막 5, 제2게이트절연막 6을 연속적으로 성막하는 것이다.
상기 제1시퀀스 중에서 제1고주파전계보다 제2고주파전계를 크게하는 수단으로써는 제1게이트절연막 5를 형성할 때에 서어셉터전극 34에 인가하는 제1기판 바이어스전력보다 제2게이트절연막 6을 형성할 때에 서어셉터전극 34에 인가하는 제2기판바이어스전력 쪽을 크게하는 방법, 제1게이트절연막 5를 형성할 때에 고주파전극 32에 인가하는 제1플라즈마 여기전력보다 제2게이트절연막 6을 형성할 때 고주파전극 32에 인가하는 제2플라즈마 여기전력 쪽을 크게하는 방법의 어느하나를 채용해도 된다.
제2시퀀스는 도 5에 나타내는 것처럼 성막챔버 35내에 설치한 고주파전극 32에 대치하여 설치된 서어셉터전극 34상에 기판 29를 재치한 후 (도 54의 스탭S0), 성막챔버 35 내부가 소망의 압력이 되도록 배기하면서 성막챔버 35 내에 모노실란가스와 암모니아가스가 제1혼합비율로 혼합된 혼합가스를 공급하는 공정(도 5의 스탭S1), 이 제1혼합가스를 고주파전극 32와 서어셉터전극 34와의 사이에 형성되는 고주파전계에 의하여 플라즈마화하여 기판 29상에 SiNx막으로 이루어진 제1게이트절연막 5를 형성하는 공정(도 5의 스탭 S1), 고주파전극 32와 서어셉터전극 34와의 사이의 플라즈마를 유지하면서 상기 제1혼합비율보다 암모니아가스의 비율이 큰 제2혼합비율로 모노실란가스와 암모니아가스가 혼합된 제2혼합가스를 성막챔버 35 내에 공급함과 함께 이 제2혼합가스를 플라즈마화하여 제1게이트절연막 5의 표면에 SiNx막으로 이루어진 제2게이트절연막 6을 형성하는 공정(도 5의 스탭 S2)을 순차 행하고, 제1게이트절연막 5, 제2게이트절연막 6을 연속적으로 성막하는 것이다.
이어서, 2층의 SiNx막으로 이루어진 게이트절연막 4를 성막할 때의 3개의 구체예를 설명한다.
상술한 것처럼 제1게이트절연막 5, 제2게이트절연막 6은 모두 SiNx막이고, 2주파여기플라즈마 CVD장치를 이용하여 연속적으로 성막할 수 있지만, 각 막의 광학적 밴드갭이 다르기 때문에 이들 2층을 분리하여 만들필요가 있다.
제1예는 상기 제1시퀀스를 이용하는 예이고, 도 6에 나타내는 것처럼 피처리기판을 보지하는 서어셉터전극에 인가하는 기판바이어스전력을 변화시키는 방법이다.
구체적인 성막조건은 고주파전극에 인가하는 40.68MHz의 고주파여기전력을 600W로 일정하게 하고, 13.56MHz의 기판 바이어스전력을 제1게이트절연막 5 성막시에 0W(무인가 상태)로 하고, 제2게이트절연막 6 성막시에 400W로 한다. 이 때 SiNx막의 원료가스인 모노실란가스와 암모니아가스의 유량비는 NH3/SiH4:160sccm/40sccm으로 일정하게 한다. 기판온도는 250 내지 300℃, 챔버내압력은 150 Pa로 한다.
제2의 예에서도 상기 제1시퀀스를 이용하는 예이고, 도 7에 나타내는 것처럼 고주파여기전력을 변화시키는 방법이다.
구체적인 성막조건은 기판 바이어스전력을 0W(무인가 상태)로 일정하게 하고, 고주파여기전력을 제1게이트절연막 5 성막시에 200W로 하고, 제2게이트절연막 6 성막시에 800W로 한다. 이때 모노실란가스와 암모니아가스의 유량비는 NH3/SiH4:160sccm/40sccm으로 일정하게 한다. 기판온도는 250 내지 300℃, 챔버내압력은 150 Pa로 한다.
제3의 예는 상기 제2시퀀스를 이용하는 예이고, 도 8에 나타내는 것처럼 모노실란가스와 암모니아가스의 유량비를 변화시키는 방법이다.
구체적인 성막조건은 모노실란가스와 암모니아가스의 유량비를 제1게이트절연막 5 성막시에 NH3/SiH4:80sccm/40sccm으로 하고, 제2게이트절연막 6 성막시에 NH3/SiH4:240/40sccm으로 한다. 이 때 고주파여기전력은 800W로 일정하게 하고, 기판 바이어스전력은 100W로 일정하게 한다. 기판온도는 250 내지 300℃, 챔버내압력은 150 Pa로 한다.
상기 예를든 3개의 방법예의 어느 하나를 이용하더라도 제1게이트절연막 5의 광학적 밴드갭의 값을 3.0 내지 4.5eV의 범위로, 제2게이트절연막 6의 광학적 밴드갭의 값을 5.0 내지 5.3eV의 범위로 조정할 수 있다.
이어서, 도 2(C)에 나타내는 것처럼 전면에 도전막을 성막한 후, 이것을 패터닝하여 도전막으로 이루어진 드레인전극 10, 소스전극 9 및 소스배선(도시 생략)을 형성하고, 또, a-Si막 14의 채널부상의 a-Si:n+막 15를 제거하여 a-Si:n+막 15로 이루어진 오믹콘택층 8을 형성한다.
이어서, 도 2(D)에 나타내는 것처럼 전면에 패시베이션막 11을 성막하고, 이것을 패터닝하는 것에 의하여 드레인전극 10상의 패시베이션막 11을 개구하고, 드레인전극 10과 화소전극 13을 전기적으로 접속하기 위한 콘택홀 12를 형성한다.
마지막으로 도 2(E)에 나타내는 것처럼 전면에 ITO막을 성막하고, 이것을 패터닝함으로써 화소전극 13을 형성한다. 이와 같은 공정을 거쳐서 본 실시형태의 TFT어레이기판을 완성한다.
본 실시형태의 TFT1의 경우 상기와 같이 다른 광학적 밴드갭을 갖는 2층의 SiNx막으로 부터 게이트절연막 4가 구성되고, 제1게이트절연막 5가 게이트전극 3과 반도체능동막 7과의 사이의 계면특성을 향상시키는 기능을 갖고 있다.
따라서, 게이트절연막 4 전체로서는 자신이 소망의 절연내압을 갖음과 동시에 반도체능동막 7을 소망의 케리어 이동도로 할 수 있는 게이트절연막을 실현할 수 있다. 그 결과 동작불량이 적고, 고속동작이 가능한 TFT를 얻을 수 있다.
또, 게이트절연막 4의 성막방법으로써 상기 3개의 예의 어느 하나를 이용하더라도 제1게이트절연막 형성공정에서 제2게이트절연막 형성공정으로 이행할 때 여기전력 또는 기판 바이어스전력의 교체, 혹은 혼합가스의 혼합비의 교체만으로 다른 특성을 갖는 2층의 게이트절연막 5,6을 연속적으로 형성할 수 있다. 따라서, 1층의 게이트절연막을 형성하는 경우와 비교하여 생산성을 그다지 저하시키지 않고, TFT어레이기판을 제조하는 것이 가능하다.
이하 본 실시형태의 TFT어레이기판을 이용한 TFT형 액정표시장치의 1예를 설명한다.
본 실시형태의 액정표시장치는 도 9에 나타내는 것처럼 1쌍의 투명기판 2, 17이 대향하여 배치되고, 이것을 투명기판 중 일방의 기판 2가 상기 TFT1을 구비한 TFT어레이기판, 타방의 기판 17이 대향기판으로 되어 있다.
TFT어레이기판 2의 대향면측에 화소전극 13이 설치됨과 동시에 대향기판 17의 대향면측에 공통전극 18이 설치되어 있다. 또, 화소전극 13, 공통전극 18의 각각의 위에 배향막 19,20이 설치되고, 이들 배향막 19,20사이에 액정층 21이 배설된 구성으로 되어 있다. 그리고, 투명기판 2, 17의 외측에 각각 제1,제2편광판 22,23이 설치되고, 제1편광판 22의 외측에는 백라이트 24가 설치되어 있다.
본 실시형태의 TFT형 액정표시장치에 있어서는 게이트전극 3과 반도체능동막 7과의 사이의 절연내압이 높고, 반도체능동막 7 내의 케리어 이동도가 큰 TFT1을 갖고있기 때문에 높은 응답속도를 갖고, 수율이나 신뢰성면에서도 우수한 액정표시장치를 실현할 수 있다. 또, 백라이트 24측에 위치하는 TFT어레이기판의 제1게이트절연막 5가 높은 절연내압을 갖으면 동시에 자외광을 흡수하는 역할도 하기 때문에 백라이트 24로 부터의 광에 의한 TFT특성의 악영향을 최소한으로 억제할 수 있다.
또, 본 발명의 기술범위는 상기 실시형태에 한정되지 않고, 본 발명의 취지를 이탈하지 않는 범위에서 다양한 변경을 가하는 것이 가능하다. 예를들면 상기 실시형태에서는 2층의 게이트절연막을 성막할 때에 2주파여기플라즈마 CVD장치를 이용하였지만 기판 바이어스전력을 인가하지 않고, 제1게이트절연막, 제2게이트절연막을 분리하여 만드는 방법을 채용하는 경우에는 2주파여기플라즈마 CVD장치를 이용할 필요가 없고, 고주파전극만을 구비한 통상의 플라즈마 CVD장치를 이용할 수도 있다. 또 게이트절연막의 성막방법으로써 3개의 예만을 나타냈지만 기타「발명이 이루고자 하는 기술적 과제」의 항에 기술한 각종 방법을 이용하여도 된다.
(실시예)
이하 본 발명의 TFT에 있어서, 게이트절연막의 광학적 밴드갭과 특성의 관계에 대하여 조사하였다. 그 결과를 보고한다.
먼저, 게이트절연막 성막시의 고주파인가전력의 값에 의하여 광학적 밴드갭이 어떻게 변화하는가를 조사하였다. 2주파여기플라즈마 CVD장치를 이용하여 40.68MHz의 고주파여기전력(Rf1)을 200,400,600,800arb.로 4종류로 변화시키고, 각각의 경우에서 13.56MHz의 기판 바이어스전력(Rf2)을 0arb.에서 400arb.(arb.는 상대단위를 나타낸다)까지 변화시켜 SiNx막을 성막하고, 성막한 각 SiNx막의 광학적 밴드갭을 측정하였다. 다른 성막조건은 원료가스의 유량비를 SiH4/NH3/N2:40sccm/160sccm/60sccm으로 하고, 기판온도를 300℃, 챔버내압력을 250 Pa로 하였다. 측정결과를 도 10에 나타낸다.
도 10에 있어서 횡축은 각 막의 성막시의 기판 바이어스전력(arb.)이고, 종축은 각 막의 광학적 밴드갭(eV)이다. 또, 도 10에서 「○」로 나타내는 데이터는 고주파여기전력(Rf1)이 200arb.의 경우, 「■」로 나타내는 데이터는 Rf1이 400arb.의 경우,「▲」로 나타내는 데이터는 Rf1이 600arb.의 경우, 「▽」로 나타내는 데이터는 Rf1이 800arb.의 경우이다.
도 10에 나타내는 결과로부터 고주파여기전력(Rf1)을 200arb.로 한 경우 기판 바이어스전력(Rf2)을 0 내지 200arb. 정도의 값으로 설정하여 성막하면 그 SiNx막의 광학적 밴드갭은 3.5 내지 4.5eV 정도의 값이 됨을 알았다.
이어서, 고주파여기전력(Rf1)을 0,100,200,300arb.로 바꿈과 동시에 기판 바이어스전력(Rf2)를 0arb.에서 500arb.까지 변화시켜 각각 SiNx막을 성막하고, 성막한 각 SiNx막을 이용하여 절연내압을 측정하였다.
이때, 절연내압의 측정패턴으로써 기판상에 막 두께 1300Å의 제1도전막, 막 두께 1300Å의 SiNx막, 막 두께 임의의 제2도전막을 순차적층한 단면구조로 하고, 소정의 면적을 갖는 평면에서 보았을 때 장방형의 제1도전막과 제2도전막과의 사이에서 SiNx막 평탄부에서의 절연내압을 측정하는 「평탄부 내압측정 패턴 」과, 상기 제1도전막과 제2도전막을 모두 선 형상으로 형성하여 교차시키고, 그 교차점에 해당하는 SiNx막 단차부에서의 절연내압을 측정하는 「단차부 내압측정 패턴 」의 쌍방을 이용하였다. 평탄부 절연내압의 측정결과를 도 11에 단차부 절연내압의 측정결과를 도 12에 각각 나타냈다.
도 11 및 도 12에 있어서, 횡축은 각 막의 성막시의 인가고주파전력(arb.: 단 「인가고주파전력」은 고주파여기전력(Rf1)과 기판 바이어스전력(Rf2)과의 합계)이고, 종축은 절연내압(MV/cm)이다.
고주파여기전력(Rf1)을 0,100,200,300arb.로 변화시켜 측정하였다. 도 11, 도 12 모두 「●」로 나타내는 데이터는 고주파여기전력(Rf1)이 0arb.의 경우, 「△」로 나타내는 데이터는 Rf1이 100arb.의 경우,「□」로 나타내는 데이터는 Rf1이 200arb.의 경우, 「○」로 나타내는 데이터는 Rf1이 300arb.의 경우이다.
도 11에 나타내는 평탄부 절연내압의 측정에서는 인가고주파전력이 0arb.일 때 절연내압이 2MV/cm정도이고, 인가고주파전력을 500arb.까지 증가시킴에 따라 절연내압이 8MV/cm정도까지 향상한다.
이것에 대하여 절연내압의 평가로써는 보다 엄격한 평가가되는 도 12에 나타내는 단차부 절연내압의 측정의 경우 인가고주파전력이 0내지 200arb.의 범위에서는 절연내압은 6 내지 8MV/cm정도의 값이 얻어지지만, 인가고주파전력을 500arb. 까지 증가시킴에 따라 절연내압이 1MV/cm이하 까지 저하하여 소망의 내압이 얻어지지않음을 알았다.
특히, 역스테거형의 TFT에 있어서 게이트절연막의 내압에 관하여 말하면 게이트전극의 단부에 반드시 게이트절연막의 단차가 생기고, 이 단차부에 전계집중이 생겨 게이트절연막 파괴가 일어나기 쉽기 때문에 TFT의 정상적인 동작을 보증한다는 면에서는 특히 단차부에서의 절연내압이 높은 것이 중요하다.
따라서, 성막시의 인가고주파전력을 0 내지 200arb.의 범위로 하는 것이 바람직하고, 도 10내지 도 12의 결과로 부터 종합적으로 판단하면 SiNx막의 광학적 밴드갭이 3.5 내지 4.5eV정도의 값을 취한 때에 SiNx막의 절연내압, 특히 게이트전극단차부에서의 절연내압이 양호하고,신뢰성이 높은 TFT가 얻어지는 것이 실증되었다.
또, 광학적 밴드갭이 다른 여러종류의 SiNx막을 성막하고, 성막한 각 SiNx막을 이용하여 전계효과 이동도를 측정하였다. 시료는 SiNx막 성막시의 챔버내부압력을 변경한 것 2종류를 만들고(도 13의 「●」로 나타내는 시료가 압력 P1Pa의 것,도 13의 「□」로 나타내는 시료가 압력 P2Pa의 것이다), 각각 전계효과 이동도를 측정하였다. 그 결과를 도 13에 나타낸다.
도 13에 있어서, 횡축은 각막의 광학적 밴드갭(eV)이고, 종축은 전계효과 이동도(㎠/V·sec)이다. 도 13에 나타나는 결과로 부터 광학적 밴드갭이 3.5내지 5.0eV의 범위에서는 광학적 밴드갭의 증가에 동반하여 전계효과 이동도가 완만하게 증가하는 경향을 나타내는 것을 알았다.
그러나, 광학적 밴드갭이 5.0eV를 넘으면 전계효과 이동도가 급격히 증가하기 시작하고, 광학적 밴드갭이 5.3eV가 되면 1.0㎠/V·sec 전후의 전계효과 이동도가 얻어지고, 광학적 밴드갭이 3.5eV일 때의 약 2배의 값이 얻어졌다. 따라서, 케리어의 이동도를 향상시킨다는 관점에서는 광학적 밴드갭이 5.0내지 5.3eV의 범위의 SiNx막을 이용하는 것이 바람직하다는 것이 실증되었다.
이상, 상세히 설명한 것처럼 본 발명에 의하면 제1게이트절연막이 게이트전극과 반도체능동막과의 사이의 내압을 향상시키는 기능을 갖음과 함께 제2게이트절연막이 반도체능동막과의 사이의 계면특성을 향상시키는 기능을 갖고 있기 때문에 게이트절연막 전체로서는 소망의 절연배합을 갖음과 동시에 반도체능동막을 소망의 케리어 이동도로 할수 있는 게이트절연막을 실현할수 있다. 그결과 동작불량이 없고 고속동작이 가능한 TFT를 얻을 수 있다. 또 게이트절연막의 성막방법으로써 제1게이트절연막 형성에서 제2게이트절연막 형성으로 이동할 때 여기전력 또는 기판 바이어스전력의 교체, 혹은 혼합가스의 혼합비의 교체만으로 다른 특성을 갖는 2층의 게이트절연막을 연속적으로 형성할수 있다. 따라서 1층게이트절연막을 형성하는 경우와 비교하여 생산성을 그다지 저하시키지 않고 TFT어레이기판을 제조하는 것이 가능하다. 또 본 발명의 박막성막장치에 의하면 제1이게이트절연막 형성에서 제2게이트절연막 형성으로 이행할 때 여기전력 또는 기판바이어스전력의 교체, 혹은 혼합가스의 교체를 순차행하는 것이 가능하게 되고, 다른 특성을 갖는 2층의 게이트절연막을 연속적으로 형성할 수 있다. 따라서 1층 게이트절연막을 형성하는 경우와 비교하여 생산성을 그다지 저하시키지 않고 TFT어레이기판을 제조하는 것이 가능하다. 또한, 본 발명에 의하면 높은 응답속도를 갖고 수율이나 실뢰성면에서도 우수한 액정표시장치를 실현할 수 있다.

Claims (9)

  1. 기판상에 2층의 절연막으로 이루어진 게이트절연막을 개재하여 게이트전극과 반도체능동막이 형성됨과 아울러 상기 게이트절연막이 상기 게이트전극측에 설치되어 게이트전극과 반도체능동막과의 사이의 내압을 향상시키는 제1게이트절연막과, 상기 반도체능동막측에 설치되어 반도체능동막과의 사이의 계면특성을 향상시키는 제2게이트절연막으로 이루어지는 것을 특징으로 하는 박막트랜지스터.
  2. 제1항에 있어서,
    상기 제1게이트절연막 및 상기 제2게이트절연막이 모두 질화규소막이고, 상기 제1게이트절연막의 광학적 밴드갭의 값이 3.0 내지 4.5eV의 범위에 있음과 동시에 상기 제2게이트절연막의 광학적 밴드갭의 값이 5.0 내지 5.3eV의 범위에 있는 것을 특징으로 하는 박막트랜지스터.
  3. 성막챔버 내에 설치한 고주파전극과 이것과 대치시킨 서어셉터전극과를 구비한 플라즈마CVD장치를 이용하여 실란가스와 암모니아가스의 혼합가스를 상기 고주파전극과 상기 서어셉터전극과의 사이에 형성되는 소망의 고주파전계에 의하여 플라즈마화하여 상기 제1게이트절연막을 기판상의 게이트전극상에 형성하고, 상기 혼합가스와 동일 조성의 혼합가스를 상기 고주파전계보다 큰 고주파전계에 의하여 플라즈마화 하여 상기 제2게이트절연막을 상기 제1게이트절연막상에 형성하고, 이어서 그 제2게이트절연막상에 반도체능동막을 형성하는 것을 특징으로 하는 제1항기재의 박막트랜지스터의 제조방법.
  4. 성막챔버 내에 설치한 고주파전극과 이것과 대치시킨 서어셉터전극과를 구비한 플라즈마CVD장치를 이용하여 실란가스와 암모니아가스의 혼합가스를 상기 고주파전극과 상기 서어셉터전극과의 사이에 형성되는 소망의 고주파전계에 의하여 플라즈마화하여 상기 제1게이트절연막을 기판상의 게이트전극상에 형성하고, 상기 혼합가스와 비교하여 실란가스에 대한 암모니아가스의 혼합비율이 큰 혼합가스를 상기 고주파전계와 동일의 고주파전계에 의하여 플라즈마화 하여 상기 제2게이트절연막을 상기 제1게이트절연막상에 형성하고, 이어서 그 제2게이트절연막상에 반도체능동막을 형성하는 것을 특징으로 하는 제1항기재의 박막트랜지스터의 제조방법.
  5. 대향배치된 한쌍의 기판사이에 액정이 협지되고, 상기 한쌍의 기판의 일방이 제1항기재의 박막트랜지스터를 갖는 것을 특징으로 하는 액정표시장치.
  6. 성막챔버 내에 설치한 고주파전극에 대치하여 설치되어 기판을 재치하는 서어셉터전극과, 상기 성막챔버 내부가 소망의 압력이 되도록 배기하면서 상기 성막챔버 내에 반응가스를 공급함과 아울러 그 반응가스를 상기 고주파전극과 상기 서어셉터전극과의 사이에 형성되는 제1고주파전계에 의하여 플라즈마화하여 상기 기판상에 제1피막을 형성하는 공정과, 상기 고주파전극과 상기 서어셉터전극과의 사이의 플라즈마를 유지하면서 상기 반응가스를 상기 제1고주파전계보다 큰 제2고주파전계에 의하여 플라즈마화하여 상기 제1피막의 표면에 제2피막을 형성하는 공정을 순차행하는 제어부를 갖는 것을 특징으로 하는 박막성막장치.
  7. 제6항에 있어서,
    상기 고주파전극에 소망의 플라즈마 여기전력을 인가함과 아울러 상기 제1피막을 형성할 때에 상기 서어셉터전극에 인가하는 제1기판 바이어스전력보다 상기 제2피막을 형성할 때 상기 서어셉터전극에 인가하는 제2기판 바이어스전력 쪽을 크게함으로써, 상기 제1고주파전계보다 상기 제2고주파전계를 크게하는 것을 특징으로 하는 박막성막장치.
  8. 제6항에 있어서,
    상기 제1피막을 형성할 때 상기 고주파전극에 인가하는 제1플라즈마 여기전력보다 상기 제2피막을 형성할 때 상기 고주파전극에 인가하는 제2플라즈마 여기전력 쪽을 크게함으로써,상기 제1고주파전계보다 상기 제2고주파전계를 크게하는 것을 특징으로 하는 박막성막장치.
  9. 성막챔버 내에 설치한 고주파전극에 대치하여 설치되어 기판을 재치하는 서어셉터전극과, 상기 성막챔버 내부가 소망의 압력이 되도록 배기하면서 상기 성막챔버 내에 실란가스와 암모니아가스가 제1혼합비율로 혼합된 제1혼합가스를 공급하는 공정과, 그 제1혼합가스를 상기 고주파전극과 상기 서어셉터전극과의 사이에 형성되는 고주파전계에 의하여 플라즈마화하여 상기 기판상에 제1질화규소피막을 형성하는 공정과, 상기 고주파전극과 상기 서어셉터전극과의 사이의 플라즈마를 유지하면서 상기 제1혼합비율보다 암모니아가스의 비율이 큰 제2혼합비율로 실란가스와 암모니아가스가 혼합된 제2혼합가스를 상기 성막챔버 내에 공급함과 아울러 상기 제2혼합가스를 플라즈마화하여 상기 제1질화규소피막의 표면에 제2질화규소피막을 형성하는 공정을 순차행하는 제어부를 갖는 것을 특징으로 하는 박막성막장치.
KR1019990041508A 1998-10-07 1999-09-28 박막트랜지스터와 그 제조방법 및 액정표시장치와 박막성막장치 KR100327445B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP28577698 1998-10-07
JP10-285776 1998-10-07
JP24236099A JP4332263B2 (ja) 1998-10-07 1999-08-27 薄膜トランジスタの製造方法
JP11-242360 1999-08-27

Publications (2)

Publication Number Publication Date
KR20000028721A true KR20000028721A (ko) 2000-05-25
KR100327445B1 KR100327445B1 (ko) 2002-03-13

Family

ID=26535735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990041508A KR100327445B1 (ko) 1998-10-07 1999-09-28 박막트랜지스터와 그 제조방법 및 액정표시장치와 박막성막장치

Country Status (3)

Country Link
US (3) US6355943B1 (ko)
JP (1) JP4332263B2 (ko)
KR (1) KR100327445B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055060A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100968567B1 (ko) * 2003-07-22 2010-07-08 삼성전자주식회사 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
US9748402B2 (en) 2015-02-04 2017-08-29 Samsung Display Co., Ltd. Semiconductor element and organic light emitting display device having a semiconductor element
KR20200053640A (ko) * 2017-10-12 2020-05-18 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 유발 손상을 감소시키기 위한 프로세스

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4758938B2 (ja) * 2001-08-30 2011-08-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成装置
US20030122987A1 (en) * 2001-12-28 2003-07-03 Myung-Joon Kim Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
KR100421914B1 (ko) * 2001-12-28 2004-03-11 엘지.필립스 엘시디 주식회사 액정표시장치 제조 방법
US7592239B2 (en) * 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
US7710371B2 (en) * 2004-12-16 2010-05-04 Xerox Corporation Variable volume between flexible structure and support surface
JP2006185998A (ja) * 2004-12-27 2006-07-13 Ulvac Japan Ltd 薄膜トランジスタ形成方法およびこの薄膜トランジスタを形成させるプラズマcvd装置
JP4900332B2 (ja) * 2005-09-13 2012-03-21 ソニー株式会社 液晶表示装置の製造方法
JP2007227529A (ja) * 2006-02-22 2007-09-06 Tokyo Electron Ltd 半導体装置の製造方法、プラズマ処理装置、及び記憶媒体
KR101326134B1 (ko) * 2007-02-07 2013-11-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5308019B2 (ja) * 2007-12-19 2013-10-09 三菱電機株式会社 薄膜トランジスタ、及びその製造方法、並びに表示装置
JP2009267391A (ja) * 2008-03-31 2009-11-12 Tokyo Electron Ltd 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置
WO2009129391A2 (en) * 2008-04-17 2009-10-22 Applied Materials, Inc. Low temperature thin film transistor process, device property, and device stability improvement
CN102804341A (zh) * 2009-06-12 2012-11-28 株式会社爱发科 电子装置的形成方法、电子装置、半导体装置以及晶体管
JP5495940B2 (ja) * 2010-05-21 2014-05-21 三菱重工業株式会社 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
JP2011249626A (ja) * 2010-05-28 2011-12-08 Mitsubishi Heavy Ind Ltd 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
JP5610850B2 (ja) * 2010-05-28 2014-10-22 三菱重工業株式会社 窒化珪素膜の製造方法及び装置
JP5375745B2 (ja) * 2010-06-02 2013-12-25 富士電機株式会社 試験装置および試験方法
CN103053026A (zh) * 2011-08-10 2013-04-17 松下电器产业株式会社 薄膜晶体管器件以及薄膜晶体管器件的制造方法
CN102779783B (zh) * 2012-06-04 2014-09-17 北京京东方光电科技有限公司 一种像素结构及其制造方法、显示装置
US8904876B2 (en) * 2012-09-29 2014-12-09 Stryker Corporation Flexible piezocapacitive and piezoresistive force and pressure sensors
KR102291463B1 (ko) * 2015-01-22 2021-08-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US10515796B2 (en) * 2017-11-21 2019-12-24 Applied Materials, Inc. Dry etch rate reduction of silicon nitride films
CA3111939A1 (en) 2020-03-13 2021-09-13 Certainteed Llc Siding panel with varying profile and siding system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117469A (ja) 1986-11-05 1988-05-21 Sumitomo Metal Ind Ltd 薄膜半導体装置
JPH0234821A (ja) 1988-07-25 1990-02-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JPH04171418A (ja) 1990-11-02 1992-06-18 Oki Electric Ind Co Ltd 液晶表示パネル
JPH05114740A (ja) 1991-10-23 1993-05-07 Kawasaki Steel Corp 半導体装置の製造方法
US6005651A (en) * 1992-08-04 1999-12-21 Matsushita Electric Industrial Co., Ltd. Display panel and projection display system with use of display panel
JPH07183395A (ja) 1993-12-22 1995-07-21 Hitachi Ltd 半導体装置
JP3344072B2 (ja) 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
JPH08271880A (ja) * 1995-04-03 1996-10-18 Toshiba Corp 遮光膜,液晶表示装置および遮光膜形成用材料
US6093660A (en) * 1996-03-18 2000-07-25 Hyundai Electronics Industries Co., Ltd. Inductively coupled plasma chemical vapor deposition technology
WO1997039607A1 (fr) * 1996-04-12 1997-10-23 Hitachi, Ltd. Dispositif de traitement au plasma
US6444507B1 (en) * 1996-10-22 2002-09-03 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
CN1161820C (zh) * 1998-07-31 2004-08-11 佳能株式会社 半导体层制造方法和制造设备、光生伏打电池的制造方法
JP3818561B2 (ja) * 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
JP3393469B2 (ja) * 1999-07-15 2003-04-07 日本電気株式会社 薄膜半導体素子の製造方法及び薄膜半導体形成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055060A (ko) * 2001-12-26 2003-07-02 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100968567B1 (ko) * 2003-07-22 2010-07-08 삼성전자주식회사 다층 박막의 제조 방법 및 이를 이용한 박막 트랜지스터표시판의 제조 방법
US9748402B2 (en) 2015-02-04 2017-08-29 Samsung Display Co., Ltd. Semiconductor element and organic light emitting display device having a semiconductor element
KR20200053640A (ko) * 2017-10-12 2020-05-18 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 유발 손상을 감소시키기 위한 프로세스
KR20220132056A (ko) * 2017-10-12 2022-09-29 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 유발 손상을 감소시키기 위한 프로세스

Also Published As

Publication number Publication date
US6355943B1 (en) 2002-03-12
US6800502B2 (en) 2004-10-05
US6878967B2 (en) 2005-04-12
KR100327445B1 (ko) 2002-03-13
JP2000183359A (ja) 2000-06-30
US20020079495A1 (en) 2002-06-27
US20040021141A1 (en) 2004-02-05
JP4332263B2 (ja) 2009-09-16

Similar Documents

Publication Publication Date Title
KR100327445B1 (ko) 박막트랜지스터와 그 제조방법 및 액정표시장치와 박막성막장치
US9640557B2 (en) TFT array substrate and method for producing the same
KR100927383B1 (ko) 박막 트랜지스터, 그것을 사용한 표시장치 및 그것들의제조 방법
CN102664194B (zh) 薄膜晶体管
KR19990023185A (ko) 게이트 구조 및 그의 제조 방법, 박막 트랜지스터 구조 및 그의 제조 방법, 인버티드 트랜지스터 구조
US5153690A (en) Thin-film device
KR100338125B1 (ko) 박막 트랜지스터 및 그 제조방법
CN105470195B (zh) Tft基板的制作方法
US7598159B2 (en) Method of fabricating thin film transistor substrate and thin film transistor substrate produced using the same
US5266825A (en) Thin-film device
JP4243401B2 (ja) 銅配線基板およびその製造方法ならびに液晶表示装置
KR0154817B1 (ko) 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법
US7733451B2 (en) Liquid crystal display, method of manufacturing the same, and apparatus manufacturing the same
JP4693759B2 (ja) 薄膜成膜装置
GB2319660A (en) Gate insulation layers for thin film transistors
CN109935551B (zh) 一种阵列基板的制作方法及阵列基板
KR0171673B1 (ko) 전자소자 및 그 제조방법
KR100687341B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
JPH0764112A (ja) 液晶表示装置とその製造方法
KR20080048726A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100351220B1 (ko) 액티브매트릭스기판의접촉홀형성방법
JPH03248569A (ja) 薄膜トランジスタ
KR100272579B1 (ko) 박막트랜지스터 제조방법
KR910005406B1 (ko) 복수의 게이트 절연층을 가진 박막트랜지스터와 그 제조 방법
WO2011155470A1 (ja) 液晶表示装置及び液晶表示装置の製造方法、並びに液晶表示装置用電極基板

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 18