JPH04171418A - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JPH04171418A JPH04171418A JP2298571A JP29857190A JPH04171418A JP H04171418 A JPH04171418 A JP H04171418A JP 2298571 A JP2298571 A JP 2298571A JP 29857190 A JP29857190 A JP 29857190A JP H04171418 A JPH04171418 A JP H04171418A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- liquid crystal
- electrode
- common electrode
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 43
- 239000010408 film Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 claims description 11
- 230000005684 electric field Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 37
- 239000011521 glass Substances 0.000 abstract description 17
- 229920000742 Cotton Polymers 0.000 abstract description 6
- 239000004744 fabric Substances 0.000 abstract description 6
- 239000007772 electrode material Substances 0.000 abstract description 2
- 239000011241 protective layer Substances 0.000 abstract 3
- 229910004205 SiNX Inorganic materials 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示パネル（ＬＣＤ）の構造に関するも
のである。
のである。
第２図（ａ）は従来のＬＣＤを示す概略断面図であり、
同図（ｂ）はその要部拡大断面図である。
同図（ｂ）はその要部拡大断面図である。
第２図に示されるように、従来のＬＣＤは、画素電極１
１、これに印加される電圧をオン・オフする薄膜トラン
ジスタ１２（ゲート１２ａ、ドレイン１２ｂ、ソース１
２ｃ、及び半導体層１２ｄからなる）、薄膜トランジス
タ１２上を覆う絶縁性の保護膜１３、及びこの画素電Ｉ
＃ｌｉｉと薄膜トランジスタ１２の保護膜１３上を覆う
配向膜１４とを備えた背面ガラス１０を有する。また、
従来のＬＣＤは、画素電極１１に対向して配置されたカ
ラーフィルタ２１、このフィルタ２１の間を埋める黒色
のブラック層２２、フィルタ２１とブラツク層２２の上
を覆う平坦化層２３、この上に形成された共通電極２４
、及びこの共通電極２４上を覆う配向膜２５とを備えた
前面ガラス２０を有する。
１、これに印加される電圧をオン・オフする薄膜トラン
ジスタ１２（ゲート１２ａ、ドレイン１２ｂ、ソース１
２ｃ、及び半導体層１２ｄからなる）、薄膜トランジス
タ１２上を覆う絶縁性の保護膜１３、及びこの画素電Ｉ
＃ｌｉｉと薄膜トランジスタ１２の保護膜１３上を覆う
配向膜１４とを備えた背面ガラス１０を有する。また、
従来のＬＣＤは、画素電極１１に対向して配置されたカ
ラーフィルタ２１、このフィルタ２１の間を埋める黒色
のブラック層２２、フィルタ２１とブラツク層２２の上
を覆う平坦化層２３、この上に形成された共通電極２４
、及びこの共通電極２４上を覆う配向膜２５とを備えた
前面ガラス２０を有する。
そして、両ガラス１０と２０とは、画素電極１１と共通
電極２４とが向かい合うように、対向配置されており、
両ガラス１０と２０との間には液晶が封入されている。
電極２４とが向かい合うように、対向配置されており、
両ガラス１０と２０との間には液晶が封入されている。
尚、背面ガラス１０の背面には、偏光膜１５とバックラ
イト１６とが備えられており、前面ガラス２０の前面に
は偏光Ｍ２６が備えられている。
イト１６とが備えられており、前面ガラス２０の前面に
は偏光Ｍ２６が備えられている。
第３図は第２図のＬＣＤの等価回路図であり、画素電極
１１（ゲート１２ａに電圧Ｖ。１が印加されているとき
にはドレイン電圧Ｖ。が印加され、電圧Ｖ６゜が印加さ
れているときには開放状態となる）と、配向膜１４と液
晶層３０と配向膜２５とを挟んで画素電極１１に対向す
る共通電極２４（電位Ｖ。ＯＮにある）との間に静電容
量（配向膜１３についてはＣ１、液晶３０についてはＣ
２、配向膜２５についてはＣ３）を持つこと、及び液晶
層３０が抵抗Ｒを持つことが示されている。
１１（ゲート１２ａに電圧Ｖ。１が印加されているとき
にはドレイン電圧Ｖ。が印加され、電圧Ｖ６゜が印加さ
れているときには開放状態となる）と、配向膜１４と液
晶層３０と配向膜２５とを挟んで画素電極１１に対向す
る共通電極２４（電位Ｖ。ＯＮにある）との間に静電容
量（配向膜１３についてはＣ１、液晶３０についてはＣ
２、配向膜２５についてはＣ３）を持つこと、及び液晶
層３０が抵抗Ｒを持つことが示されている。
そして、このＬＣＤは、ＴＦＴ１２のゲート１２ａに電
圧■６１を印加することにより画素電極１１にドレイン
電圧Ｖ。を印加して、画素電極１１に電荷を蓄積し、こ
の蓄積された電荷により画素電極１１と共通電極２４と
の間ある液晶層３０に電界を加えて画像を表示状態とす
る。尚、ゲート１２ａの電圧は画素電極１１への電荷蓄
積後に電圧ｖ６２になり画素な極１１を開放状態にする
が、画素電極１１の電荷は次の表示動作までの一定のゲ
ート選択周期ｔの間（例えば、線順次駆動の場合には、
１フレ一ム周期）保持される。
圧■６１を印加することにより画素電極１１にドレイン
電圧Ｖ。を印加して、画素電極１１に電荷を蓄積し、こ
の蓄積された電荷により画素電極１１と共通電極２４と
の間ある液晶層３０に電界を加えて画像を表示状態とす
る。尚、ゲート１２ａの電圧は画素電極１１への電荷蓄
積後に電圧ｖ６２になり画素な極１１を開放状態にする
が、画素電極１１の電荷は次の表示動作までの一定のゲ
ート選択周期ｔの間（例えば、線順次駆動の場合には、
１フレ一ム周期）保持される。
しかしながら、上記従来例においては、画素電極１１と
共通電極２４との間の電圧ＩＶＤ Ｖ。。
共通電極２４との間の電圧ＩＶＤ Ｖ。。
Ｈｌは、
ｌ ＶＤ ＶＣＯＨｌ
＝Ｑ、／Ｃ＋Ｑ／Ｃ２＋Ｑ／Ｃ３・・・（１）で表され
、 液晶層３０に印加される電圧Ｑ／Ｃ２は、Ｑ／Ｃ２ ＝ ｌ ＶＤ−ＶｏｏＨｌ −＜Ｑ／ｃ１＋Ｑ／Ｃ３）
・・・（２） で表される。
、 液晶層３０に印加される電圧Ｑ／Ｃ２は、Ｑ／Ｃ２ ＝ ｌ ＶＤ−ＶｏｏＨｌ −＜Ｑ／ｃ１＋Ｑ／Ｃ３）
・・・（２） で表される。
従って、画素電極１１と共通電極２４との間に印加され
る電圧：Ｖｏ−Ｖ。ＯＨｌは、液晶層３０に印加される
電圧Ｑ／Ｃ２が十分大きくなるように、配向膜１１と２
５による電圧の低下分（Ｑ／Ｃ十Ｑ／Ｃ３）を加味した
大きさとする必要があった。
る電圧：Ｖｏ−Ｖ。ＯＨｌは、液晶層３０に印加される
電圧Ｑ／Ｃ２が十分大きくなるように、配向膜１１と２
５による電圧の低下分（Ｑ／Ｃ十Ｑ／Ｃ３）を加味した
大きさとする必要があった。
このように、従来は、液晶層３０に印加される電圧Ｑ／
Ｃ２が十分大きくなるように、画素電極１１と共通電極
２４との間に印加される電圧を大きくする必要があり、
駆動回路の耐電圧性能のが厳しくなり、製品コストの面
でも不利であった。
Ｃ２が十分大きくなるように、画素電極１１と共通電極
２４との間に印加される電圧を大きくする必要があり、
駆動回路の耐電圧性能のが厳しくなり、製品コストの面
でも不利であった。
そこで、本発明は上記したような従来技術の課題を解決
するためになされたもので、その目的とするところは、
画素電極と共通電極の間に印加される電圧を低くするこ
とができる液晶表示パネルを提供することにある。
するためになされたもので、その目的とするところは、
画素電極と共通電極の間に印加される電圧を低くするこ
とができる液晶表示パネルを提供することにある。
本発明に係る液晶表示パネルは、第一の基板と、上記第
一の基板上に形成された画素電極と、上記第一の基板上
に形成され、上記画素電極に印加される電圧をオンオフ
する薄膜トランジスタと、上記薄膜トランジスタを覆う
絶縁膜と、上記第一の基板の上記画素電極側に配置され
た第二の基板と、上記画素電極に対向するように、上記
第二の基板上に形成された共通電極と、上記画素電極と
上記共通電極との間に備えられた液晶層とを有し、上記
画素電極と上記共通電極との間に印加される電圧により
上記液晶層に電界を加えて画像を表示する液晶表示パネ
ルにおいて、上記液晶層と接する、上記画素電極の表面
、上記絶縁膜の表面、及び上記共通電極の表面に配向処
理を施したことを特徴としている。
一の基板上に形成された画素電極と、上記第一の基板上
に形成され、上記画素電極に印加される電圧をオンオフ
する薄膜トランジスタと、上記薄膜トランジスタを覆う
絶縁膜と、上記第一の基板の上記画素電極側に配置され
た第二の基板と、上記画素電極に対向するように、上記
第二の基板上に形成された共通電極と、上記画素電極と
上記共通電極との間に備えられた液晶層とを有し、上記
画素電極と上記共通電極との間に印加される電圧により
上記液晶層に電界を加えて画像を表示する液晶表示パネ
ルにおいて、上記液晶層と接する、上記画素電極の表面
、上記絶縁膜の表面、及び上記共通電極の表面に配向処
理を施したことを特徴としている。
本発明においては、液晶層と接する、画素電極の表面、
保護膜の表面、及び共通電極の表面に配向処理を施した
ことにより、従来備えられていた配向膜を不要とし、画
素＠、＠に印加される電圧を低くしても、液晶層に印加
される電圧を十分に大きくできるようにしている。
保護膜の表面、及び共通電極の表面に配向処理を施した
ことにより、従来備えられていた配向膜を不要とし、画
素＠、＠に印加される電圧を低くしても、液晶層に印加
される電圧を十分に大きくできるようにしている。
以下に本発明を図示の実施例に基づいて説明する。
第１図は本発明に係る液晶表示パネル（ＬＣＤ）の一実
施例を示すものであり、同図（ａ）は概略断面図、同図
（ｂ）は要部拡大断面図である。
施例を示すものであり、同図（ａ）は概略断面図、同図
（ｂ）は要部拡大断面図である。
第１図に示されるように、本実施例のＬＣＤには第一の
基板としての背面ガラス１０が備えられており、この背
面ガラス１０の内側（図では上側）の面には画素電極１
１′と、これに印加される電圧をオン・オフする薄膜ト
ランジスタ（ＴＰＴ）１２と、このＴＦＴ１２の上を覆
う絶縁性の保護膜１３′とが備えられている。ここで、
ＴＦＴ１２は、オン・オフを制御するための信号■６１
とＶ６゜が印加されるゲート１２ａ、画素電極１１に印
加されるドレイン電圧が印加されるトレイン１２ｂ、画
素電極１１に接続されたソース１２ｃ、及び半導体層１
２ｄとを有する。
基板としての背面ガラス１０が備えられており、この背
面ガラス１０の内側（図では上側）の面には画素電極１
１′と、これに印加される電圧をオン・オフする薄膜ト
ランジスタ（ＴＰＴ）１２と、このＴＦＴ１２の上を覆
う絶縁性の保護膜１３′とが備えられている。ここで、
ＴＦＴ１２は、オン・オフを制御するための信号■６１
とＶ６゜が印加されるゲート１２ａ、画素電極１１に印
加されるドレイン電圧が印加されるトレイン１２ｂ、画
素電極１１に接続されたソース１２ｃ、及び半導体層１
２ｄとを有する。
そして、本実施例においては、画素電極１１′はＩＴＯ
又はＺｎＯ等の透明電極材料よりなり、その表面は綿布
で同一方向に擦られて配向処理が施されている。さらに
、ＴＦＴ１２の保護Ｍ１３′はＳｉＮ ＭやＳｉＯ２
膜により形成されておす、その表面も綿布で同一方向に
擦られて配向処理が施されている。
又はＺｎＯ等の透明電極材料よりなり、その表面は綿布
で同一方向に擦られて配向処理が施されている。さらに
、ＴＦＴ１２の保護Ｍ１３′はＳｉＮ ＭやＳｉＯ２
膜により形成されておす、その表面も綿布で同一方向に
擦られて配向処理が施されている。
また、本実施例のＬＣＤには、第二の基板としての前面
ガラス２０が備えられており、この前面ガラス２０には
カラーフィルタ２１と、このフィルタ２１の間を埋める
黒色のブラック層２２と、フィルタ２１とブラック層２
２の上に形成された平坦化層２３と、この上に形成され
た共通電極２４′とが備えられている。ここで、共通電
極２４′の表面も綿布で同一方向に擦られて配向処理が
施されている。
ガラス２０が備えられており、この前面ガラス２０には
カラーフィルタ２１と、このフィルタ２１の間を埋める
黒色のブラック層２２と、フィルタ２１とブラック層２
２の上に形成された平坦化層２３と、この上に形成され
た共通電極２４′とが備えられている。ここで、共通電
極２４′の表面も綿布で同一方向に擦られて配向処理が
施されている。
そして、両ガラス１０と２０とは、画素電極１１′と共
通電＆２４’とが向かい合うように、対向配置されてお
り、両ガラス１０と２０との間には液晶が封入されてい
る。従って、液晶層３０は、画素電極１１′の配向処理
が施された面と、保護膜１３′の配向処理が施された面
と、共通電極２４′の配向処理が施された面とに接触し
ている。
通電＆２４’とが向かい合うように、対向配置されてお
り、両ガラス１０と２０との間には液晶が封入されてい
る。従って、液晶層３０は、画素電極１１′の配向処理
が施された面と、保護膜１３′の配向処理が施された面
と、共通電極２４′の配向処理が施された面とに接触し
ている。
尚、背面ガラス１０の外面（図では下側）には、偏光膜
１５とバックライト１６とが備えられており、前面ガラ
ス２０の前面（図では上側）には偏光膜、２６が備えら
れている。
１５とバックライト１６とが備えられており、前面ガラ
ス２０の前面（図では上側）には偏光膜、２６が備えら
れている。
そして、画素電極１１′と共通電極２４′との間に印加
される電圧により液晶層３０に電界を加えて画像を表示
状態にする。
される電圧により液晶層３０に電界を加えて画像を表示
状態にする。
第４図は第１図のＬＣＤの等価回路図である。
同図には、本実施例のＬＣＤが、画素電極１１′と、こ
の画素電極１１′に対して液晶層３０を挟んで対向する
共通電極２４′との間に静電容量Ｃ２、及び液晶層３０
が抵抗Ｒを持つことが示されている。尚、画素電極１１
′は、ゲート１２ａに電圧ｖ６１が印加されているとき
にはドレイン電圧■ が印加され、電圧Ｖ。２が印加さ
れているときには開放状態となり、共通電極２４′の電
位はＶＣＯＨとする・ そして、本実施例のＬＣＤは、ＴＦＴ１２のゲート１２
ａに電圧ＶＧ１を印加することにより画素電極１１′に
ドレイン電圧Ｖ。を印加して、画素電極１１′に電荷を
蓄積し、この蓄積された電荷により画素電極１１′と共
通電極２４′との間ある液晶層３０に電界を加えて画像
を表示する。尚、ゲート１２ａの電圧は画素電極１１′
への電荷蓄積後に電圧ｖ６□になり画素電極１１′を開
放状態にするが、画素電極１１′の電荷は次の表示動作
までの一定のゲート選択周期ｔの間（例えば、線順次駆
動の場合には、１フレ一ム周期）保持される。
の画素電極１１′に対して液晶層３０を挟んで対向する
共通電極２４′との間に静電容量Ｃ２、及び液晶層３０
が抵抗Ｒを持つことが示されている。尚、画素電極１１
′は、ゲート１２ａに電圧ｖ６１が印加されているとき
にはドレイン電圧■ が印加され、電圧Ｖ。２が印加さ
れているときには開放状態となり、共通電極２４′の電
位はＶＣＯＨとする・ そして、本実施例のＬＣＤは、ＴＦＴ１２のゲート１２
ａに電圧ＶＧ１を印加することにより画素電極１１′に
ドレイン電圧Ｖ。を印加して、画素電極１１′に電荷を
蓄積し、この蓄積された電荷により画素電極１１′と共
通電極２４′との間ある液晶層３０に電界を加えて画像
を表示する。尚、ゲート１２ａの電圧は画素電極１１′
への電荷蓄積後に電圧ｖ６□になり画素電極１１′を開
放状態にするが、画素電極１１′の電荷は次の表示動作
までの一定のゲート選択周期ｔの間（例えば、線順次駆
動の場合には、１フレ一ム周期）保持される。
以上述べたように、本実施例においては、液晶層３０と
接する、画素電極１１′の表面、保護膜１３′の表面、
及び共通電極２４′の表面に配向処理を施したことによ
り、従来備えられていた配向膜を不要として、画素電１
ｆｆ１１１′に印加される電圧を低くしても、液晶層３
０に印加される電圧を十分に大きくできるようにしてい
る。このため、駆動回路に要求される耐電圧性能等のよ
うな機能が緩和され、製品コストの面でも有利となる。
接する、画素電極１１′の表面、保護膜１３′の表面、
及び共通電極２４′の表面に配向処理を施したことによ
り、従来備えられていた配向膜を不要として、画素電１
ｆｆ１１１′に印加される電圧を低くしても、液晶層３
０に印加される電圧を十分に大きくできるようにしてい
る。このため、駆動回路に要求される耐電圧性能等のよ
うな機能が緩和され、製品コストの面でも有利となる。
尚、本実施例では、第４図に示されるように、液晶層３
０に印加される電圧Ｑ／Ｃ２は、Ｑ／Ｃ＝１■ｏ−■ｃ
ｏＨＩ となる。
０に印加される電圧Ｑ／Ｃ２は、Ｑ／Ｃ＝１■ｏ−■ｃ
ｏＨＩ となる。
このことは、本実施例では、画素電極１１と共通電Ｌ２
７との間に印加される電圧１ ”Ｄ −■Ｃ０１４１の
全てが液晶層３０に印加されることを示している。
７との間に印加される電圧１ ”Ｄ −■Ｃ０１４１の
全てが液晶層３０に印加されることを示している。
これに対して、上記従来例の場合には、液晶層に印加さ
れる電圧は、上記式（２）より、ＩＶ −Ｖ ｌ
−＜Ｑ／Ｃ＋Ｑ／Ｃ３）Ｄ ＣＯＮ
１ （Ｑ／Ｃ＋Ｑ／Ｃ３は無視できない大きさを持つ）であ
る。従って、画素電極と共通電極との間に印加される電
圧が同じでも、本実施例の場合には、上記従来例の場合
よりも、（Ｑ／Ｃ１＋Ｑ／Ｃ３）だけ高い電圧が液晶層
３０に印加される。
れる電圧は、上記式（２）より、ＩＶ −Ｖ ｌ
−＜Ｑ／Ｃ＋Ｑ／Ｃ３）Ｄ ＣＯＮ
１ （Ｑ／Ｃ＋Ｑ／Ｃ３は無視できない大きさを持つ）であ
る。従って、画素電極と共通電極との間に印加される電
圧が同じでも、本実施例の場合には、上記従来例の場合
よりも、（Ｑ／Ｃ１＋Ｑ／Ｃ３）だけ高い電圧が液晶層
３０に印加される。
第５図は本発明に係る液晶表示パネルの他の実施例を示
す要部拡大断面図である。同図において第１図の実施例
と同一の構成部分には同一の符号を付して説明すると、
第５図の実施例は、背面ガラス１０上に形成されており
画素電極１１′に対向配置された蓄積電極１７と、画素
電極１１′と蓄積電極１７との間に備えられた蓄積絶縁
層１８と、画素電＠１１′をＴＦＴ１２のソース１２ａ
に接続する接続′ｆ！ｊｈ極１１ａとをさらに備えてい
る点が第１図の実施例と相違する。この場合には、蓄積
電ｉ＃１１７に画素電極１１′に印加される電位とは逆
極性の電位を印加することにより画素電極１１′に保持
される電荷を増大させることができる。
す要部拡大断面図である。同図において第１図の実施例
と同一の構成部分には同一の符号を付して説明すると、
第５図の実施例は、背面ガラス１０上に形成されており
画素電極１１′に対向配置された蓄積電極１７と、画素
電極１１′と蓄積電極１７との間に備えられた蓄積絶縁
層１８と、画素電＠１１′をＴＦＴ１２のソース１２ａ
に接続する接続′ｆ！ｊｈ極１１ａとをさらに備えてい
る点が第１図の実施例と相違する。この場合には、蓄積
電ｉ＃１１７に画素電極１１′に印加される電位とは逆
極性の電位を印加することにより画素電極１１′に保持
される電荷を増大させることができる。
また、第６図は第５図のＬＣＤの等価回路図であり、画
素電極１１′と、この画素電極１１′に対して対向する
共通電極２４′との間に静電容量Ｃ２を持つこと、画素
電極１１′とこれに対向する蓄積電極１７との間に静電
容量Ｃ４を持つこと、及び液晶層３０が抵抗Ｒを持つこ
とが示されている。この場合にも、液晶層３０に印加さ
れる電圧Ｑ／Ｃ２は１■Ｄ−ＶＣＯＮ＋となる。尚、ｌ
ＶＤ ＶＣＯＨｌ ＝Ｑ′／ｃ４（＝Ｑ′は蓄積電
極１７に蓄積される電荷量）である。
素電極１１′と、この画素電極１１′に対して対向する
共通電極２４′との間に静電容量Ｃ２を持つこと、画素
電極１１′とこれに対向する蓄積電極１７との間に静電
容量Ｃ４を持つこと、及び液晶層３０が抵抗Ｒを持つこ
とが示されている。この場合にも、液晶層３０に印加さ
れる電圧Ｑ／Ｃ２は１■Ｄ−ＶＣＯＮ＋となる。尚、ｌ
ＶＤ ＶＣＯＨｌ ＝Ｑ′／ｃ４（＝Ｑ′は蓄積電
極１７に蓄積される電荷量）である。
第７図は本発明に係る液晶表示パネルのさらに他の実施
例を示す要部拡大断面図である。同図において第１図の
実施例と同一の構成部分には同一の符号を付して説明す
ると、第７図の実施例は、画素電＠１１′と保護ＷＡ１
３の上に表面に配向処理を施した平坦化画素電極１９を
さらに備えている点が第１図の実施例と相違する。この
場合には、ＴＦＴ１２と保護膜１３′及び画素電極１１
′により形成される段差をなくし、画素電極の表面積（
１画素の大きさ）を大きくできる。
例を示す要部拡大断面図である。同図において第１図の
実施例と同一の構成部分には同一の符号を付して説明す
ると、第７図の実施例は、画素電＠１１′と保護ＷＡ１
３の上に表面に配向処理を施した平坦化画素電極１９を
さらに備えている点が第１図の実施例と相違する。この
場合には、ＴＦＴ１２と保護膜１３′及び画素電極１１
′により形成される段差をなくし、画素電極の表面積（
１画素の大きさ）を大きくできる。
以上説明したように、本発明によれば、液晶層と接する
、画素電極の表面、保護膜の表面、及び共通′ｒｊｂ極
の表面に配向処理を施したことにより、従来備えられて
いた配向膜を不要として、画素電極に印加される電圧を
低くしても、液晶層に印加される電圧を十分に大きくで
きるようにしている。
、画素電極の表面、保護膜の表面、及び共通′ｒｊｂ極
の表面に配向処理を施したことにより、従来備えられて
いた配向膜を不要として、画素電極に印加される電圧を
低くしても、液晶層に印加される電圧を十分に大きくで
きるようにしている。
このため、駆動回路に要求される耐電圧性能が緩和され
、製品コストの面でも有利となる。
、製品コストの面でも有利となる。
第１図は本発明に係るＬＣＤの一実施例を示すものであ
り、同図（ａ）は概略断面図、同図（ｂ）は要部拡大断
面図、 第２図（ａ）、（ｂ）は従来のＬＣＤを示す概略断面図
とその要部拡大断面図、 第３図は第２図のＬＣＤの等価回路図、第４図は第１図
のＬＣＤの等価回路図、第５図は他の実施例を示す要部
拡大断面図、第６図は第５図のＬＣＤの等価回路図、第
７図はさらに他の実施例を示す要部拡大断面図である。 １０・・・背面ガラス（第一の基板） １１′・・・画素電極 １２・・・薄膜トランジスタ １３′・・・保護膜 ２０・・・前面ガラス（第二の基板） ２４′・・・共通電極 ３０・・・液晶層 特許出願人 沖電気工業株式会社代理人 弁理士
前 １） 実 倣−ＬＣＤ匿朔ｉ叱労師払旗丘図 第２図 ＴＰＴ１２ 号粘しＡθイｉυめＬＣＤ ψ ）弓：イ＆ 回ＦＤ
乙−１２］第４図
り、同図（ａ）は概略断面図、同図（ｂ）は要部拡大断
面図、 第２図（ａ）、（ｂ）は従来のＬＣＤを示す概略断面図
とその要部拡大断面図、 第３図は第２図のＬＣＤの等価回路図、第４図は第１図
のＬＣＤの等価回路図、第５図は他の実施例を示す要部
拡大断面図、第６図は第５図のＬＣＤの等価回路図、第
７図はさらに他の実施例を示す要部拡大断面図である。 １０・・・背面ガラス（第一の基板） １１′・・・画素電極 １２・・・薄膜トランジスタ １３′・・・保護膜 ２０・・・前面ガラス（第二の基板） ２４′・・・共通電極 ３０・・・液晶層 特許出願人 沖電気工業株式会社代理人 弁理士
前 １） 実 倣−ＬＣＤ匿朔ｉ叱労師払旗丘図 第２図 ＴＰＴ１２ 号粘しＡθイｉυめＬＣＤ ψ ）弓：イ＆ 回ＦＤ
乙−１２］第４図
Claims (1)
- 【特許請求の範囲】 第一の基板と、 上記第一の基板上に形成された画素電極と、上記第一の
基板上に形成され、上記画素電極に印加される電圧をオ
ンオフする薄膜トランジスタと、 上記薄膜トランジスタを覆う保護膜と、 上記第一の基板の上記画素電極側に配置された第二の基
板と、 上記画素電極に対向するように、上記第二の基板上に形
成された共通電極と、 上記画素電極と上記共通電極との間に備えられた液晶層
とを有し、 上記画素電極と上記共通電極との間に印加される電圧に
より上記液晶層に電界を加えて画像を表示する液晶表示
パネルにおいて、 上記液晶層と接する、上記画素電極の表面、上記保護膜
の表面、及び上記共通電極の表面に配向処理を施したこ
とを特徴とする液晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298571A JPH04171418A (ja) | 1990-11-02 | 1990-11-02 | 液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298571A JPH04171418A (ja) | 1990-11-02 | 1990-11-02 | 液晶表示パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04171418A true JPH04171418A (ja) | 1992-06-18 |
Family
ID=17861470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2298571A Pending JPH04171418A (ja) | 1990-11-02 | 1990-11-02 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04171418A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800502B2 (en) | 1998-10-07 | 2004-10-05 | Lg Philips Lcd Co., Ltd. | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus |
| US6891744B2 (en) | 1999-03-29 | 2005-05-10 | Hewlett-Packard Development Company, L.P. | Configurable nanoscale crossbar electronic circuits made by electrochemical reaction |
-
1990
- 1990-11-02 JP JP2298571A patent/JPH04171418A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6800502B2 (en) | 1998-10-07 | 2004-10-05 | Lg Philips Lcd Co., Ltd. | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus |
| US6891744B2 (en) | 1999-03-29 | 2005-05-10 | Hewlett-Packard Development Company, L.P. | Configurable nanoscale crossbar electronic circuits made by electrochemical reaction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2701698B2 (ja) | 液晶表示装置 | |
| JPH01156725A (ja) | 表示装置 | |
| US6762815B2 (en) | In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance | |
| JPH0567208B2 (ja) | ||
| JP3006586B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2002207462A (ja) | 液晶表示素子の駆動方法 | |
| JPH11109400A (ja) | 駆動回路内蔵型液晶表示装置 | |
| JPH04309925A (ja) | アクティブマトリックスカラー液晶表示素子 | |
| JPH031648B2 (ja) | ||
| US6894755B2 (en) | Liquid crystal display device integrating driving circuit on matrix substrate | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JPH04171418A (ja) | 液晶表示パネル | |
| JPH0258030A (ja) | 液晶表示装置 | |
| JPH0469622A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPS6328308B2 (ja) | ||
| JPH0990428A (ja) | Ｔｆｔ液晶表示素子 | |
| JPH0887030A (ja) | 液晶表示装置の製造方法 | |
| JPH10111515A (ja) | 表示装置及び表示機能を有する装置 | |
| JPH0370209B2 (ja) | ||
| JPH09325360A (ja) | 液晶表示装置 | |
| JP2000162627A (ja) | 液晶表示装置 | |
| JP2780677B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JPS63314522A (ja) | カラ−液晶ディスプレイ | |
| JPH09127547A (ja) | 液晶表示装置 | |
| JPH0695142A (ja) | 液晶表示装置 |