JP3818561B2 - シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法 - Google Patents

シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP3818561B2
JP3818561B2 JP30923798A JP30923798A JP3818561B2 JP 3818561 B2 JP3818561 B2 JP 3818561B2 JP 30923798 A JP30923798 A JP 30923798A JP 30923798 A JP30923798 A JP 30923798A JP 3818561 B2 JP3818561 B2 JP 3818561B2
Authority
JP
Japan
Prior art keywords
frequency
electrode
gas
silicon oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30923798A
Other languages
English (en)
Other versions
JP2000138211A (ja
Inventor
廣男 金
基成 蔡
Original Assignee
エルジー フィリップス エルシーディー カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー フィリップス エルシーディー カンパニー リミテッド filed Critical エルジー フィリップス エルシーディー カンパニー リミテッド
Priority to JP30923798A priority Critical patent/JP3818561B2/ja
Priority to KR1019990045230A priority patent/KR100335135B1/ko
Priority to GB9925564A priority patent/GB2343197B/en
Priority to US09/430,037 priority patent/US6337292B1/en
Priority to FR9913635A priority patent/FR2788880B1/fr
Priority to DE19952316A priority patent/DE19952316B4/de
Publication of JP2000138211A publication Critical patent/JP2000138211A/ja
Priority to US09/977,505 priority patent/US6627545B2/en
Priority to US10/330,180 priority patent/US6716752B2/en
Priority to US10/671,552 priority patent/US20050074984A1/en
Priority to US11/024,777 priority patent/US7378304B2/en
Application granted granted Critical
Publication of JP3818561B2 publication Critical patent/JP3818561B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法に関し、特に薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）のゲート絶縁膜および層間絶縁膜に用いて好適なシリコン酸化膜の形成方法に関するものである。
【０００２】
【従来の技術】
液晶表示装置は、小型化、軽量化、薄型化が可能な表示装置として広く用いられており、例えばＴＮ（Twisted Nematic ）モードのアクティブマトリクス型液晶表示装置は、駆動電圧が低く消費電力が少ない上に、コントラストが高く、高画質化が可能な表示装置として広く知られている。アクティブマトリクス型液晶表示装置では、液晶層を挟んで対向する一対の基板のうち、一方の基板が、各画素毎にその画素を駆動するスイッチング素子を備えたアクティブマトリクス基板となっている。
【０００３】
図１３は、上記アクティブマトリクス基板のスイッチング素子であるＴＦＴを示し、特にトップゲート構造のＴＦＴの一例を示すものである。このＴＦＴ５０は、図１３に示すように、透明基板５１上にアイランド状の半導体能動膜５２が設けられ、この半導体能動膜５２を覆うように透明基板５１上に層間絶縁膜５３が設けられている。また、層間絶縁膜５３にはコンタクトホール５４、５５が設けられ、コンタクトホール５４、５５を通じて半導体能動膜５２に接続されるソース電極５６およびドレイン電極５７がそれぞれ設けられている。そして、ソース電極５６およびドレイン電極５７を覆うように層間絶縁膜５３上にパッシベーション膜５８が設けられるとともに、パッシベーション膜５８にはコンタクトホール５９が設けられ、コンタクトホール５９を通じてドレイン電極５７に接続される画素電極６０が設けられている。
【０００４】
半導体能動膜５２は、ソース領域部６１と、ドレイン領域部６２と、これらソース領域部６１とドレイン領域部６２との間に挟まれたチャネル生成部６３とを有しており、ソース領域部６１にソース電極５６が接続されるとともに、ドレイン領域部６２にドレイン電極５７が接続されている。また、半導体能動膜５２のチャネル生成部６３上にゲート絶縁膜６４が設けられ、ゲート絶縁膜６４上にはゲート電極６５が設けられている。
【０００５】
図１３に示すＴＦＴ５０の構造において、一般的に、半導体能動膜５２はアモルファスシリコン（ａ−Ｓｉ）または多結晶シリコン（poly−Ｓｉ）から構成され、ソース電極５６、ドレイン電極５７およびゲート電極６５は導電性金属材料から構成され、画素電極６０はインジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜から構成されている。また、ゲート絶縁膜６４、層間絶縁膜５３等の絶縁膜はシリコン酸化膜（ＳｉＯ2 膜）から構成されている。このＴＦＴ５０は、ゲート電極６５に電圧を印加した際の電界の作用によってチャネル生成部６３に誘起される電荷を制御することでソース−ドレイン間に流れる電流をオン、オフし、スイッチング素子として機能するようになっている。
【０００６】
【発明が解決しようとする課題】
上述したように、ＴＦＴには、ゲート絶縁膜、層間絶縁膜等の絶縁膜が必須であるが、一言で絶縁膜と言ってもゲート絶縁膜と層間絶縁膜とでは要求される性能が異なっている。ゲート絶縁膜は、例えばしきい値電圧等、ＴＦＴの電気的特性に影響を与える最も重要な要素である。したがって、ゲート絶縁膜の材料には、膜厚の薄い絶縁膜を用いたとしても、特性が安定しており、絶縁耐圧が良好なものが求められる。これに対して、層間絶縁膜は、ゲート電極とソース電極またはドレイン電極間というように、異なる２層の導電層間に介在してこれら導電膜間の絶縁を維持するという役目を持っている。ところが、図１３からもわかるように、層間絶縁膜はゲート電極や半導体能動膜の段差に沿って形成されるため、層間絶縁膜のステップカバレッジが悪いと特に段差部での絶縁耐圧が低くなる、という問題が生じる。したがって、層間絶縁膜には、ステップカバレッジが良好で、特に段差部での絶縁耐圧が高いことが要求される。
【０００７】
従来からこれら絶縁膜の材料としてよく用いられているシリコン酸化膜には、原料ガスとしてテトラエトキシシラン（Tetra Ethyl Ortho Silicate, 以下、ＴＥＯＳと略記する）を用いたプラズマＣＶＤ法によるものが知られている。ＴＥＯＳ系シリコン酸化膜はステップカバレッジが良好なため、層間絶縁膜として好適であるが、その反面、成膜速度が遅い、絶縁耐圧が低い、等の欠点を有しており、ゲート絶縁膜には用いられなかった。また、ＴＥＯＳは常温で液体であり、これを気化してＣＶＤに使用するために取り扱いが難しい、コストが高い、という問題もあった。
【０００８】
また、原料ガスとしてモノシランガス（ＳｉＨ4）と亜酸化窒素ガス（Ｎ2Ｏ）の混合ガスを用いたプラズマＣＶＤ法によるシリコン酸化膜も従来から知られている。ところが、このシリコン酸化膜の場合、ステップカバレッジがあまり良好でなく、場合によっては段差部で膜に亀裂が入る恐れがあるという欠点を有しているため、ゲート絶縁膜には用いても層間絶縁膜には適さなかった。
【０００９】
このように、ＴＦＴを構成する絶縁膜は、ゲート絶縁膜、層間絶縁膜等の用途によって要求される性能が異なるため、用途によって絶縁膜の原料を使い分ける必要があったが、その場合、工程によって原料ガスが限定されることでプロセスの自由度が小さくなってしまい、生産性の悪い製造プロセスとなっていた。そこで、同一の原料ガスを用いたプラズマＣＶＤによるシリコン酸化膜であっても、ゲート絶縁膜、層間絶縁膜等の用途にかかわらず使用することができ、その結果、製造プロセスの合理化を図ることができるシリコン酸化膜の提供が望まれていた。
【００１０】
本発明は、上記の課題を解決するためになされたものであって、絶縁耐圧やステップカバレッジ等の特性面に優れ、ＴＦＴの歩留まり向上が図れるとともに、取り扱いやコストの面でも問題なく、ゲート酸化膜にも層間絶縁膜にも使用することができるシリコン酸化膜の成膜方法を提供することを目的とする。また、このシリコン酸化膜を用いたＴＦＴの製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記の目的を達成するために、本発明のシリコン酸化膜の成膜方法は、第１の高周波電源と、該第１の高周波電源と接続される高周波電極と、前記第１の高周波電源と前記高周波電極との間のインピーダンスの整合を得る整合回路を備えた高周波電極側マッチングボックスと、第２の高周波電源と、前記高周波電極と対向配置され前記第２の高周波電源と接続されるとともに被処理基板を支持するサセプタ電極と、前記第２の高周波電源と前記サセプタ電極との間のインピーダンスの整合を得る整合回路を備えたサセプタ電極側マッチングボックスとを有し、前記高周波電極側マッチングボックスの整合回路における少なくとも一つのチューニングコンデンサをなす少なくとも二つの電極のうちの一つの電極が前記高周波電極である２周波励起型プラズマＣＶＤ装置を用い、前記サセプタ電極上に被処理基板を載置し、前記高周波電極と前記サセプタ電極の双方にそれぞれ高周波電力を印加するとともにモノシランガスと亜酸化窒素ガスとの混合ガスの流量割合が１０ないし５０％である反応ガスを用いてプラズマを発生させ、被処理基板上にシリコン酸化膜を成膜することを特徴とするものである。
【００１２】
従来一般のプラズマＣＶＤ装置は、チャンバー内に被処理基板を載置するサセプタを配置する一方、これに対向するように電極を配置し、この電極に高周波電力を印加するとともに反応ガスを導入してプラズマを発生させる構成であった。この構成に対して、本出願人は、従来の電極に加えて、被処理基板を載置するサセプタも電極化し、被処理基板側にもバイアス電力を印加できるようにした、いわゆる２周波励起型プラズマＣＶＤ装置を既に出願している。さらに、第１の高周波電源と高周波電極との間、および第２の高周波電源とサセプタ電極との間に装入される２つのマッチングボックスのうち、高周波電極側マッチングボックスの整合回路におけるチューニングコンデンサの一方の電極を前記高周波電極と兼用させれば、電力損失が低減することで電力消費効率が高く、成膜速度が速くかつ良質の膜の形成が可能なプラズマＣＶＤ装置が得られることを実証している。
【００１３】
そこで、本発明者らは、上記構成のマッチングボックスを備えた２周波励起型プラズマＣＶＤ装置を使用し、従来からシリコン酸化膜の成膜に多用されているモノシランガスと亜酸化窒素ガスを主反応ガスとする原料ガスを用いて、ガスの流量比等の成膜条件を種々変化させつつ、シリコン酸化膜の成膜を行った。鋭意検討の結果、上記２周波励起型プラズマＣＶＤ装置に対してモノシランガスと亜酸化窒素ガスとの混合ガスの流量割合が１０ないし５０％である反応ガスを用いれば、従来のＴＥＯＳ系シリコン酸化膜と比べて例えばステップカバレッジ等の点で劣っていたＮ2Ｏ／ＳｉＨ4系シリコン酸化膜であっても、ＴＥＯＳ系シリコン酸化膜と同等の優れたシリコン酸化膜が得られることがわかり、本発明に至った。
【００１４】
前記反応ガスに関しては、モノシランガスに対する亜酸化窒素ガスの流量比を１０以上とすることが望ましい。
モノシランガスに対する亜酸化窒素ガスの流量比に関しては種々の実験を行った結果、前記流量比を１０以上とすれば、化学量論的なシリコン酸化膜の構造（stoichiometric構造）が屈折率測定から確認され、かつ、充分に高い成膜速度を持つシリコン酸化膜が得られることが確認された。これにより、ステップカバレッジを向上することができた。また、前記流量比を１０以上とすれば、絶縁耐圧も向上することが確認された。実際の検討結果については実施例の項で後述する。
【００１５】
上記反応ガスでは、１０ないし５０％含まれるモノシランガスと亜酸化窒素ガスを主反応ガスとするが、その他に添加するガスとして、ヘリウム、水素、キセノン、酸素、アルゴン、窒素のいずれかから選ばれる１種類のガスまたはその混合ガスが挙げられる。これらのガスは、主反応ガスの反応に対して副次的に作用するガスである。例えば、ヘリウムやキセノンや水素はイオン化エネルギーが大きいことから反応を加速し、プラズマの安定性を向上させる効果を持つ。酸素は成膜中の酸素イオン量を補う役目を持つ。アルゴン、窒素は主反応ガスから生じる種々のイオンの運動エネルギーを加速させ、反応を加速させる役目を持つ。
【００１６】
また、上記２周波励起型プラズマＣＶＤ装置において、高周波電極に印加する高周波電力の周波数は１３．５６ＭＨｚないし１００ＭＨｚの範囲とすることが好ましい。高周波電極に印加する高周波電力の周波数が１３．５６ＭＨｚ未満であると、高周波電極と励起されるプラズマとの間の電位差が大きくなり、高周波電極が破損しやすく実用的でない。また、１００ＭＨｚを越える周波数の高周波電力を発生する電源は製作が難しく、出力が不安定になりやすく実用的でない。一方、サセプタ電極に印加する高周波電力の周波数は５０ｋＨｚないし１．６ＭＨｚの範囲とすることが好ましい。サセプタ電極に印加する高周波電力の周波数が５０ｋＨｚ未満であると、高周波電極と同様にサセプタ電極が破損しやすくなる。また、１．６ＭＨｚを越えると、高周波電極との間で放電が起こりにくく、電力消費効率が低下し、実用的でなくなる。
【００１７】
本発明では前記２周波励起型プラズマＣＶＤ装置の使用により、成膜速度が速く良質のシリコン酸化膜を得ることができるが、さらに、前記２周波励起型プラズマＣＶＤ装置の高周波電極側マッチングボックスにおいて、第１の高周波電源からの高周波電力を整合回路を通して高周波電極に供給する給電線と整合回路とを収納する導電体からなるハウジングの側壁を給電線に対して非平行に形成したものを用いることが好ましい。
【００１８】
その理由は、２周波励起型プラズマＣＶＤ装置における給電時の高周波電流は、通常高周波電源から同軸ケーブル、整合回路、給電線、高周波電極、プラズマ空間、サセプタ電極、チャンバー側壁、マッチングボックスのハウジング側壁という経路により流れる。ところが、ハウジングの側壁を給電線に対して非平行に形成した場合、往路の電流と復路の電流との流れ方向が非平行になり、相互インダクタンスの増大を防止することができるからである。その結果、電力消費効率がより向上し、成膜速度の増大、ひいては膜質の向上を図ることができる。
【００１９】
本発明の薄膜トランジスタの製造方法は、上記本発明のシリコン酸化膜の成膜方法により得られたシリコン酸化膜を、薄膜トランジスタのゲート絶縁膜および層間絶縁膜に用いることを特徴とするものである。
上記シリコン酸化膜の成膜方法によれば、プラズマＣＶＤ装置の電力消費効率が向上し、成膜速度が増大するとともに、基板バイアス電力印加の作用によって通常では小さい基板上での成膜速度が増大するため、結果としてステップカバレッジが良好になる。したがって、従来、層間絶縁膜としては適さなかったＮ2Ｏ／ＳｉＨ4系シリコン酸化膜をＴＥＯＳ系シリコン酸化膜と同様に層間絶縁膜に適用することができるとともに、膜質の向上、特に絶縁耐圧を向上させることができるので、ゲート絶縁膜にも適用することができる。その結果、信頼性の高い薄膜トランジスタを歩留まり良く得ることができる。
【００２０】
【発明の実施の形態】
以下、本発明の一実施の形態を図１ないし図５を参照して説明する。
図１は、本実施の形態のシリコン酸化膜の成膜方法に用いるプラズマＣＶＤ装置１の構成を示す図である。このプラズマＣＶＤ装置１は、チャンバー上部に配置した高周波電極に加えて、被処理基板を支持するサセプタ電極を設け、高周波電極、サセプタ電極の双方に高周波電力を印加できるようにした２周波励起型プラズマＣＶＤ装置である。
【００２１】
図１に示すように、チャンバー２の上部に高周波電極３およびシャワープレート４が設けられ、チャンバー２の下部にはシャワープレート４に対向して被処理基板５を載置するサセプタ電極６が設けられている。高周波電極３は、導電体からなるハウジング７の内部に整合回路８が収納された高周波電極側マッチングボックス９を介して第１の高周波電源１０と接続されている。また、高周波電極３とシャワープレート４とにより空間１１が形成され、この空間１１内に反応ガスを導入するためのガス導入管１２が設けられている。そして、ガス導入管１２を通じてこの空間１１内に導入された反応ガスは、シャワープレート４の多数の孔４ａからチャンバー２内に供給されるようになっている。なお、符号１３はチャンバー２壁部と高周波電極３とを絶縁する絶縁体である。
【００２２】
サセプタ電極６の周囲にサセプタシールド１４が設けられ、サセプタ電極６およびサセプタ電極１４はベローズ１５により上下動可能に構成されている。この構成により、高周波電極３とサセプタ電極６との間の距離が調整可能となっている。また、サセプタ電極６は、内部に整合回路１６が収納されたサセプタ電極側マッチングボックス１７を介して第２の高周波電源１８と接続されている。
【００２３】
高周波電極側マッチングボックス９には、ハウジング７の内部に第１の高周波電源１０と高周波電極３との間のインピーダンスの整合を図る整合回路８が備えられている。この高周波電極側マッチングボックス９は本発明特有のものであり、整合回路８の具体的な構成は、第１の高周波電源１０にコイル１９とチューニングコンデンサ２０が直列に接続され、これと並列にロードコンデンサ２１が接続され一端が接地されている。そして、チューニングコンデンサ２０をなす２つの電極２０ａ、２０ｂのうち、一方の電極２０ａが高周波電極３となっている。この整合回路８においては、チューニングコンデンサ２０の容量を調整することにより第１の高周波電源１０と高周波電極３との間のインピーダンスの調整が行われる。
【００２４】
チューニングコンデンサ２０の具体的な構成は図２および図３に示す通りであり、このチューニングコンデンサ２０はいわゆるバタフライ型コンデンサである。高周波電極３（チューニングコンデンサの電極２０ａを兼用）上に扇形の切欠を有する絶縁板２２がシャフト２３に回動可能に軸支され、高周波電極３との間に絶縁板２２を挟むように電極２０ｂがシャフト２３に対して固定されている。そして、絶縁板２２に設けた溝２２ａと歯車２４とを用いて絶縁板２２を回転させることにより電極２０ｂと絶縁板２２との重なり部分の面積を変化させ、電極２０ａと電極２０ｂとの間の容量を所望の値としてチューニングを行う。
【００２５】
一方、図１に示すように、サセプタ電極側マッチングボックス１７には、第２の高周波電源１８とサセプタ電極６との間のインピーダンスの整合を図る整合回路１６が備えられている。サセプタ電極側マッチングボックス１７は従来一般のタイプのものであって、本発明特有のものではない。整合回路１６の具体的な構成は、コンデンサ２５の一方の電極側にチューニングコイル２６、２７が直列に接続され、コンデンサ２５の他方の電極側に２個のロードコンデンサ２８、２９が接続され一端が接地されたものである。
【００２６】
上記構成のプラズマＣＶＤ装置１を用いてシリコン酸化膜の成膜を行う際には、サセプタ電極６上に被処理基板５を載置し、第１、第２の高周波電源１０、１８から高周波電極３とサセプタ電極６の双方にそれぞれ高周波電力を印加するとともにガス導入管１２からシャワープレート４を介して反応ガスをチャンバー２内に供給してプラズマを発生させ、被処理基板５上にシリコン酸化膜を成膜する。前記反応ガスとしては、モノシランガスと亜酸化窒素ガスを主反応ガスとして他のガスを添加したガスを用い、主反応ガスの流量割合が１０ないし５０％であるガスを用いる。他の添加ガスの例としては、ヘリウム、水素、キセノン、酸素、アルゴン、窒素のいずれかから選ばれる１種類のガスまたはその混合ガスが挙げられる。
【００２７】
反応ガス中の主反応ガスに関しては、例えばモノシランガス４０sccmに対して亜酸化窒素ガス４００sccmというように、モノシランガスに対する亜酸化窒素ガスの流量比を１０以上とすることが好ましい。こうすることにより、生成される膜は確実にシリコン酸化膜の構造を取り、充分に高い成膜速度を持つシリコン酸化膜が得られる。
【００２８】
例えば、成膜条件の一例を挙げると、温度：３００℃、圧力：２００Ｐａ、モノシランガスに対する亜酸化窒素ガスの流量比：１０、反応ガス中に占めるモノシランガスと亜酸化窒素ガスとの混合ガスの流量比率：３５％（Ｈｅ希釈）、高周波電極に印加する高周波電力の周波数：１３．５６ＭＨｚないし１００ＭＨｚ、サセプタ電極に印加する基板バイアス電力の周波数：５０ｋＨｚないし１．６ＭＨｚ、高周波電極に印加する高周波電力とサセプタ電極に印加する高周波電力との和に対するサセプタ電極に印加する高周波電力の比率（以下、本明細書では基板バイアス電力比率という）：４０％、である。
【００２９】
次に、このシリコン酸化膜をゲート絶縁膜と層間絶縁膜に用いたトップゲート型ＴＦＴの製造方法の一例を図４を用いて説明する。
図４（Ａ）に示すように、ガラス等の透明基板３０上に膜厚５００Å程度のアモルファスシリコンからなる半導体能動膜３１を成膜し、次いで、フォトリソグラフィー工程により半導体能動膜３１をアイランド状にパターニングする。次いで、全面に膜厚３００Å程度のシリコン酸化膜を成膜する。この際、上記２周波励起型プラズマＣＶＤ装置１を使用し、モノシランガスと亜酸化窒素ガスとを主反応ガスとする反応ガスを用いて成膜を行う。さらに、全面に膜厚１０００Å程度のＡｌ等の金属膜を成膜した後、フォトリソグラフィー工程によりこれら金属膜とシリコン酸化膜をパターニングし、ゲート電極３２とゲート絶縁膜３３を形成する。
【００３０】
次に、図４（Ｂ）に示すように、ゲート電極３２の上方からリン、砒素等の不純物をイオン注入することによって半導体能動膜３１のうちゲート電極３２の下方を除いた領域をｎ型シリコン層とし、ソース領域部３４、ドレイン領域部３５をそれぞれ形成する。ここで、ソース領域部３４とドレイン領域部３５との間がチャネル生成部３６となる。次いで、全面に膜厚２０００Å程度のシリコン酸化膜からなる層間絶縁膜３７を成膜する。この際、上記２周波励起型プラズマＣＶＤ装置１を使用し、モノシランガスと亜酸化窒素ガスとを主反応ガスとする反応ガスを用いて成膜を行う。次いで、フォトリソグラフィー工程によりこの層間絶縁膜３７をパターニングし、半導体能動膜３１のソース領域部３４、ドレイン領域部３５にそれぞれ達するコンタクトホール３８、３９を形成する。次いで、全面に膜厚１０００Å程度のＡｌ等の金属膜を成膜し、パターニングすることによりソース電極４０、ドレイン電極４１をそれぞれ形成する。
【００３１】
次に、図４（Ｃ）に示すように、全面にシリコン窒化膜からなるパッシベーション膜４２を成膜した後、フォトリソグラフィー工程によりパッシベーション膜４２をパターニングし、ドレイン電極４１に達するコンタクトホール４３を形成する。次いで、全面にＩＴＯ等の透明導電膜を成膜し、パターニングすることにより画素電極４４を形成する。以上の工程により、画素電極４４と接続したＴＦＴ４５が完成する。
【００３２】
本実施の形態のシリコン酸化膜の成膜方法によれば、２周波励起型プラズマＣＶＤ装置を使用し、しかも、高周波電極側マッチングボックス９のチューニングコンデンサ２０の一方の電極２０ａを高周波電極３と兼用させた装置を用いているので、印加する高周波電力の電力損失が従来に比べて大きく低減する。その結果、電力消費効率が高くなり、成膜速度が速く、かつ良質のシリコン酸化膜が得られる。
【００３３】
したがって、このシリコン酸化膜を適用した本実施の形態のＴＦＴの製造方法においては、層間絶縁膜３７にＮ2Ｏ／ＳｉＨ4系シリコン酸化膜を用いても、従来のＴＥＯＳ系シリコン酸化膜に劣らない優れたステップカバレッジを得ることができる。また、絶縁耐圧も充分高いため、Ｎ2Ｏ／ＳｉＨ4系シリコン酸化膜による信頼性の高いゲート絶縁膜３３を得ることができる。そして、本方法ではごく一般に用いられているモノシランガスと亜酸化窒素ガスを主ガスとする反応ガスを用いることができ、従来のＴＥＯＳガスを用いなくて済む。そのため、使用ガスの取り扱いが難しくコストが高いという問題もなく、ＴＦＴの歩留まりを向上させることができ、生産性の高いＴＦＴの製造方法となる。
【００３４】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態で挙げたＣＶＤの成膜条件などはほんの一例であり、適宜変更が可能なことは勿論である。また、本発明のＴＦＴの製造方法をトップゲート型ＴＦＴに適用した例を示したが、同様にボトムゲート型ＴＦＴに適用することもできる。
【００３５】
また、図１に示した上記実施の形態の成膜方法で用いたプラズマＣＶＤ装置１は、高周波電極側マッチングボックス９のハウジング７の側壁が給電線と平行なものであったが、図５に示すように、高周波電極側マッチングボックス４６のハウジング４７の側壁を給電線４８に対して非平行に形成したものを用いてもよい。この形態のプラズマＣＶＤ装置４９を用いた場合、給電時に流れる高周波電流の往路の電流と復路の電流との流れ方向が非平行になり、相互インダクタンスの増大を防止することができる。その結果、電力消費効率がより向上し、シリコン酸化膜の成膜速度のさらなる増大、膜質の向上を図ることができる。なお、図５において図１と共通の構成要素については同一の符号を付す。
【００３６】
【実施例】
以下、本発明の実施例について説明する。
［実施例１］
本実施例１は、上記実施の形態で説明した本発明特有のマッチングボックスを備えた２周波励起型プラズマＣＶＤ装置を用いてシリコン酸化膜の成膜を行った場合の効果を実証したものである。
図６は、上記実施の形態の２周波励起型プラズマＣＶＤ装置を用いて、サセプタ電極に印加する基板バイアス電力（ｒｆ2）を変化させた際のモノシラン（ＳｉＨ4）ガスに対する亜酸化窒素（Ｎ2Ｏ）ガスの流量比と成膜速度との関係を示すものである。図６の横軸はＮ2Ｏ／ＳｉＨ4流量比、縦軸は成膜速度（Å／分）である。
【００３７】
ここでの成膜条件は、高周波電極に印加する高周波電力の周波数を１３．５６ＭＨｚ、電力（ｒｆ1）を固定し、サセプタ電極に印加する基板バイアス電力の周波数を１．６ＭＨｚとし、基板バイアス電力比率を３３．３％（図６中「□」および実線で示す）、５０％（図６中「○」および実線で示す）、６６．６％（図６中「△」および実線で示す）と変化させた。
その他の成膜条件は、基板温度を３００℃、チャンバー内圧力を２００Ｐａとした。
一方、周波数１３．５６ＭＨｚの高周波電力が印加される高周波電極のみを備えた従来の装置を用いて同様の成膜を行い、これを比較例とした（図６中「×」および破線で示す）。
【００３８】
図６に示すように、比較例の場合、Ｎ2Ｏ／ＳｉＨ4流量比が５ないし２０の範囲で１０００Å／分以下の成膜速度しか得られなかったのに対し、本実施例の場合、基板バイアス電力比率が３３．３％、５０％、６６．６％、全ての場合でＮ2Ｏ／ＳｉＨ4流量比が５の時に２０００Å／分前後、Ｎ2Ｏ／ＳｉＨ4流量比が２０の時に３７００Å／分前後の成膜速度が得られた。したがって、本実施例の２周波励起型プラズマＣＶＤ装置を用いることにより、従来型の装置を用いた場合に比べて成膜速度を格段に向上できることがわかった。また、本実施例の２周波励起型プラズマＣＶＤ装置の場合においても、Ｎ2Ｏ／ＳｉＨ4流量比を増加させる程、成膜速度が向上し、基板バイアス電力を増加させる程、成膜速度が向上することがわかった。
【００３９】
［実施例２］
次に、基板バイアス電力の印加により、成膜したシリコン酸化膜の絶縁耐圧がどのように変化するかを調べた。
図７は、上記実施の形態の２周波励起型プラズマＣＶＤ装置を用いた場合の成膜時の基板バイアス電力比率とシリコン酸化膜の絶縁耐圧との関係を示すものである。図７の横軸は基板バイアス電力比率（％）、縦軸は絶縁耐圧（ＭＶ／ｃｍ）である。
【００４０】
ここでの成膜条件は、高周波電極に印加する高周波電力の周波数を４０．６８ＭＨｚ、高周波電力（ｒｆ1）を固定し、サセプタ電極に印加する基板バイアス電力の周波数を１．６ＭＨｚとし、基板バイアス電力比率を０％、１４．３％、４０％、と変化させた。
その他の成膜条件は、基板温度を３００℃、チャンバー内圧力を２００Ｐａとした。また、反応ガスは、モノシランガスに対する亜酸化窒素ガスの流量比を１５、反応ガス中に占めるモノシランガスと亜酸化窒素ガスとの混合ガスの流量比率を４６％（Ｈｅ希釈）、成膜するシリコン酸化膜の膜厚を２０００Åとした。
【００４１】
なお、図８は、サセプタ電極に基板バイアス電力を印加しない場合（ｒｆ2＝０Ｗ）における成膜時のモノシランガスに対する亜酸化窒素ガスの流量比とシリコン酸化膜の絶縁耐圧との関係を示すものである。図８の横軸はＮ2Ｏ／ＳｉＨ4流量比、縦軸は絶縁耐圧（ＭＶ／ｃｍ）である。
【００４２】
ここでの成膜条件は、高周波電極に印加する高周波電力の周波数を１３．５６ＭＨｚ、電力（ｒｆ1）を固定した。
その他の成膜条件は、基板温度を３００℃、チャンバー内圧力を２００Ｐａとした。また、反応ガスは、Ｈｅガスに対するモノシランガスの流量比率を５％に固定した上でＮ2Ｏ流量を変化させた。また、成膜するシリコン酸化膜の膜厚を２０００Åとした。
【００４３】
基板バイアス電力を印加しない場合、図８に示すように、Ｎ2Ｏ／ＳｉＨ4流量比が５ないし１０の範囲では絶縁耐圧１０ＭＶ／ｃｍ以上を確保することができるが、Ｎ2Ｏ／ＳｉＨ4流量比が１５、２０となると絶縁耐圧が７ないし８ＭＶ／ｃｍ程度にまで低下してしまう。ところが、Ｎ2Ｏ／ＳｉＨ4流量比が１５の時、７．７ＭＶ／ｃｍ程度まで低下した絶縁耐圧も、図７に示すように、基板バイアス電力比率を１４．３％、４０％と印加していくと、９ＭＶ／ｃｍ程度まで向上することがわかった。したがって、基板バイアス電力の印加により、シリコン酸化膜の絶縁耐圧が向上するという効果が得られることが実証された。
【００４４】
［実施例３］
次に、本発明のシリコン酸化膜の成膜方法において、Ｎ2Ｏ／ＳｉＨ4流量比を変化させた際に、完成したシリコン酸化膜の特性がどのように変化するかを調べた。
図９は、上記実施の形態の２周波励起型プラズマＣＶＤ装置を用いた場合のＮ2Ｏ／ＳｉＨ4流量比とシリコン酸化膜の成膜速度との関係を示すものである。この際、反応ガス中に占めるＳｉＨ4流量比率を１％（図９中「□」および実線で示す）、２％（図９中「○」および実線で示す）、３％（図９中「△」および実線で示す）に設定したものそれぞれについて上記関係を調べた。図９の横軸はＮ2Ｏ／ＳｉＨ4流量比、縦軸は成膜速度（Å／分）である。
【００４５】
ここでの成膜条件は、高周波電極に印加する高周波電力の周波数を４０．６８ＭＨｚ、基板バイアス電力の周波数を１．６ＭＨｚとし、基板バイアス電力比率を３３．３％とした。
その他の成膜条件は、基板温度を３００℃、チャンバー内圧力を２００Ｐａとした。
一方、周波数１３．５６ＭＨｚの高周波電力が印加される高周波電極のみを備えた従来の装置を用いて同様の成膜を行い、これを比較例とした（図９中「×」および破線で示す）。
【００４６】
また、図１０は、Ｎ2Ｏ／ＳｉＨ4流量比とシリコン酸化膜の屈折率との関係を示すものである。図１０の横軸はＮ2Ｏ／ＳｉＨ4流量比、縦軸は屈折率である。
【００４７】
ここでの成膜条件は、高周波電極に印加する高周波電力の周波数を４０．６８ＭＨｚ、基板バイアス電力の周波数を１．６ＭＨｚとし、基板バイアス電力比率を３３．３％とした。
その他の成膜条件は、基板温度を３００℃、チャンバー内圧力を２００Ｐａとした（図１０中「□」および実線で示す）。
一方、周波数１３．５６ＭＨｚの高周波電力が印加される高周波電極のみを備えた従来の装置を用いて同様の成膜を行い、これを比較例とした（図１０中「×」および破線で示す）。
【００４８】
図９に示すように、比較例の場合、Ｎ2Ｏ／ＳｉＨ4流量比が５ないし５０の範囲で５００ないし１５００Å／分程度の成膜速度しか得られなかったのに対し、本実施例の場合、反応ガス中に占めるＳｉＨ4流量比率が１％、２％、３％、全ての場合で成膜速度が比較例の場合を大きく上回ることがわかった。本実施例中のデータを見ると、ＳｉＨ4流量比率を大きくする程、成膜速度が大きくなり、ＳｉＨ4流量比率が１％の時に３０００Å／分前後の成膜速度が、ＳｉＨ4流量比率を３％にすると６０００Å／分台にまで増大することがわかった。また、ＳｉＨ4流量比率が一定の個々のデータを見ると、Ｎ2Ｏ／ＳｉＨ4流量比と成膜速度の関係において、Ｎ2Ｏ／ＳｉＨ4流量比が０ないし１０の範囲では成膜速度が急激に増加する傾向があり、その後、Ｎ2Ｏ／ＳｉＨ4流量比が１０以上になると成膜速度はほぼ一定になることがわかった。この結果から、成膜速度の安定性、制御性が良いという観点では、本発明の２周波励起型プラズマＣＶＤ装置を用い、Ｎ2Ｏ／ＳｉＨ4流量比を１０以上とするのがよいことがわかった。
【００４９】
また、図１０に示すように、比較例の場合、Ｎ2Ｏ／ＳｉＨ4流量比を１０から５０程度まで増加させると屈折率は２前後から徐々に減少する傾向にあり、Ｎ2Ｏ／ＳｉＨ4流量比が５０程度になって初めて屈折率が１．４ないし１．５の範囲内に入る。なお、図１０中に斜線で示した屈折率が１．４ないし１．５を示す範囲は、ＳｉＯ2が化学量論的な構造を取る領域であり、屈折率がこの範囲の値を取れば形成された膜が確かにＳｉＯ2であることを示している。これに対して、本実施の形態の場合、Ｎ2Ｏ／ＳｉＨ4流量比が０ないし１０の範囲では屈折率は急激に減少し、Ｎ2Ｏ／ＳｉＨ4流量比が１０の時に屈折率が１．４ないし１．５の範囲内に入り、その後、安定してこの範囲の値を維持する。この結果から、本発明の２周波励起型プラズマＣＶＤ装置を用い、Ｎ2Ｏ／ＳｉＨ4流量比を１０以上とすれば、化学量論的な構造を持つシリコン酸化膜が得られることがわかっ
た。
【００５０】
［実施例４］
最後に、本発明のシリコン酸化膜の成膜方法において、主反応ガスに添加する他のガスが成膜に及ぼす作用について調べた結果を報告する。
図１１は、上記実施の形態の２周波励起型プラズマＣＶＤ装置を用い、反応ガスとして主反応ガスであるＮ2Ｏ／ＳｉＨ4ガスにＨｅガスを添加した場合（図１１中「□」および実線で示す）と添加しない場合（図１１中「○」および実線で示す）のそれぞれでＮ2Ｏ／ＳｉＨ4流量比とシリコン酸化膜の成膜速度との関係を示すものである。この際、Ｈｅガスを添加する場合はその流量を８００ｓｃｃｍとした。図１１の横軸はＮ2Ｏ／ＳｉＨ4流量比、縦軸は成膜速度（Å／分）である。
【００５１】
ここでの成膜条件は、高周波電極に印加する高周波電力の周波数を４０．６８ＭＨｚ、基板バイアス電力の周波数を１．６ＭＨｚとし、基板バイアス電力比率を３３．３％とした。
その他の成膜条件は、基板温度を３００℃、チャンバー内圧力を２００Ｐａとした。
【００５２】
また、図１２は、反応ガスとしてＮ2Ｏ／ＳｉＨ4ガスにＨｅガスを添加した場合（図１１中「□」および実線で示す）と添加しない場合（図１１中「○」および実線で示す）のそれぞれでＮ2Ｏ／ＳｉＨ4流量比とシリコン酸化膜の屈折率との関係を示すものである。図１２の横軸はＮ2Ｏ／ＳｉＨ4流量比、縦軸は屈折率である。
【００５３】
ここでの成膜条件は、高周波電極に印加する高周波電力の周波数を４０．６８ＭＨｚ、基板バイアス電力の周波数を１．６ＭＨｚとし、基板バイアス電力比率を３３．３％とした。
その他の成膜条件は、基板温度を３００℃、チャンバー内圧力を２００Ｐａとした。
【００５４】
図１１から明らかなように、Ｈｅガスを添加しない場合、Ｎ2Ｏ／ＳｉＨ4流量比が１０を超えると成膜速度が極端に低下する傾向があるが、流量８００ｓｃｃｍのＨｅガスを添加した場合、Ｎ2Ｏ／ＳｉＨ4流量比が１０を超える領域でも６５００Å／分程度の成膜速度を維持できることがわかった。したがって、Ｈｅガスの添加により、Ｎ2Ｏ／ＳｉＨ4流量比を変えても本発明の特徴点であるシリコン酸化膜の高速成膜が安定して維持できることがわかった。また、図１２から明らかなように、Ｈｅガスを添加した場合は、Ｈｅガスを添加しない場合に比べてＮ2Ｏ／ＳｉＨ4流量比に対する屈折率の変化量の勾配が小さくなり、Ｎ2Ｏ／ＳｉＨ4流量比がより小さい領域から屈折率１．４ないし１．５の領域（化学量論的構造領域）に入る。したがって、シリコン酸化膜の組成の面からも、Ｈｅガスを添加した方が安定性が良くなることがわかった。
【００５５】
このように、上記実施例１〜４の結果から、本発明特有の２周波励起型プラズマＣＶＤ装置の使用、Ｎ2Ｏ／ＳｉＨ4流量比が１０以上の主反応ガスにＨｅ等の他のガスを添加した反応ガスの使用により、シリコン酸化膜の成膜速度の向上と絶縁耐圧の向上が図れることが実証された。そして、特に、ステップカバレッジが要求される層間絶縁膜と耐圧面での信頼性が要求されるゲート絶縁膜の双方に適したシリコン酸化膜が得られることがわかった。
【００５６】
【発明の効果】
以上、詳細に説明したように、本発明によれば、特有のマッチングボックスを備えた２周波励起型プラズマＣＶＤ装置の使用により、電力消費効率が向上し、成膜速度が増大するとともに、基板バイアス電力印加の作用によって基板上での成膜速度が増大するため、ステップカバレッジが良好になる。したがって、従来、層間絶縁膜としては不適であったＮ2Ｏ／ＳｉＨ4系シリコン酸化膜をＴＥＯＳ系シリコン酸化膜と同様に層間絶縁膜に適用することができる。同時に、膜質の向上、特に絶縁耐圧の向上を図ることができるので、ゲート絶縁膜にも適用することができる。その結果、原料ガスの取り扱いやコスト面で欠点を持つＴＥＯＳ系シリコン酸化膜を用いることなく、信頼性の高い薄膜トランジスタを歩留まり良く得ることができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態であるシリコン酸化膜の成膜方法に用いる２周波励起型プラズマＣＶＤ装置の概略構成を示す断面図である。
【図２】 同装置の高周波電極側マッチングボックス内のチューニングコンデンサの具体的構成を示す平面図である。
【図３】 図２のIII−III線に沿う断面図である。
【図４】 本実施の形態のシリコン酸化膜の成膜方法を用いたＴＦＴの製造方法を工程順を追って示すプロセスフロー図である。
【図５】 同成膜方法に用いることができる２周波励起型プラズマＣＶＤ装置の他の例を示す断面図である。
【図６】 本発明の実施例１の結果を示す図であって、基板バイアス電力比率を変化させた際のＮ2Ｏ／ＳｉＨ4流量比と成膜速度との関係を示すグラフである。
【図７】 本発明の実施例２の結果を示す図であって、基板バイアス電力比率とシリコン酸化膜の絶縁耐圧との関係を示すグラフである。
【図８】 同実施例２の結果を示す図であって、基板バイアス電力を印加しない場合のＮ2Ｏ／ＳｉＨ4流量比とシリコン酸化膜の絶縁耐圧との関係を示すグラフである。
【図９】 本発明の実施例３の結果を示す図であって、反応ガス中に占めるＳｉＨ4流量比率を変化させた場合のＮ2Ｏ／ＳｉＨ4流量比とシリコン酸化膜の成膜速度との関係を示すグラフである。
【図１０】 同実施例３の結果を示す図であって、Ｎ2Ｏ／ＳｉＨ4流量比とシリコン酸化膜の屈折率との関係を示すグラフである。
【図１１】 本発明の実施例４の結果を示す図であって、主反応ガスにＨｅガスを添加した場合と添加しない場合のそれぞれでＮ2Ｏ／ＳｉＨ4流量比とシリコン酸化膜の成膜速度との関係を示すグラフである。
【図１２】 同実施例４の結果を示す図であって、主反応ガスにＨｅガスを添加した場合と添加しない場合のそれぞれでＮ2Ｏ／ＳｉＨ4流量比とシリコン酸化膜の屈折率との関係を示すグラフである。
【図１３】 従来のトップゲート構造のＴＦＴの一例を示す断面図である。
【符号の説明】
１ プラズマＣＶＤ装置
３ 高周波電極
５ 被処理基板
６ サセプタ電極
７ ハウジング
８，１６ 整合回路
９ 高周波電極側マッチングボックス
１０ 第１の高周波電源
１７ サセプタ電極側マッチングボックス
１８ 第２の高周波電源
２０ チューニングコンデンサ
２０ａ，２０ｂ （チューニングコンデンサの）電極
３３ ゲート絶縁膜
３７ 層間絶縁膜
４５ 薄膜トランジスタ

Claims (6)

  1. 第１の高周波電源と、該第１の高周波電源と接続される高周波電極と、前記第１の高周波電源と前記高周波電極との間のインピーダンスの整合を得る整合回路を備えた高周波電極側マッチングボックスと、
    第２の高周波電源と、前記高周波電極と対向配置され前記第２の高周波電源と接続されるとともに被処理基板を支持するサセプタ電極と、前記第２の高周波電源と前記サセプタ電極との間のインピーダンスの整合を得る整合回路を備えたサセプタ電極側マッチングボックスとを有し、
    前記高周波電極側マッチングボックスの整合回路における少なくとも一つのチューニングコンデンサの電極のうちの一つの電極が前記高周波電極である２周波励起型プラズマＣＶＤ装置を用い、前記サセプタ電極上に被処理基板を載置し、前記高周波電極と前記サセプタ電極の双方にそれぞれ高周波電力を印加するとともにモノシランガスと亜酸化窒素ガスとの混合ガスの流量割合が、ガス全体の流量に対して１０から５０％である反応ガスを用いてプラズマを発生させ、前記被処理基板上にシリコン酸化膜を成膜することを特徴とするシリコン酸化膜の成膜方法。
  2. 前記モノシランガスに対する前記亜酸化窒素ガスの流量比を１０以上とすることを特徴とする請求項１記載のシリコン酸化膜の成膜方法。
  3. 前記反応ガス中の他のガスが、ヘリウム、水素、キセノン、酸素、アルゴン、窒素のいずれかから選ばれる１種類のガスまたはその混合ガスであることを特徴とする請求項１記載のシリコン酸化膜の成膜方法。
  4. 前記高周波電極に印加する高周波電力の周波数を１３．５６ＭＨｚから１００ＭＨｚの範囲とし、前記サセプタ電極に印加する高周波電力の周波数を５０ｋＨｚから１．６ＭＨｚの範囲とすることを特徴とする請求項１記載のシリコン酸化膜の成膜方法。
  5. 前記高周波電極側マッチングボックスにおいて、前記第１の高周波電源からの高周波電力を前記整合回路を通して前記高周波電極に供給する給電線と前記整合回路とを収納する導電体からなるハウジングの側壁を、前記給電線に対して非平行に形成した２周波励起型プラズマＣＶＤ装置を用いることを特徴とする請求項１記載のシリコン酸化膜の成膜方法。
  6. 薄膜トランジスタのゲート絶縁膜および層間絶縁膜を請求項１に記載の方法によって製造する薄膜トランジスタの製造方法。
JP30923798A 1998-10-29 1998-10-29 シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法 Expired - Lifetime JP3818561B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP30923798A JP3818561B2 (ja) 1998-10-29 1998-10-29 シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
KR1019990045230A KR100335135B1 (ko) 1998-10-29 1999-10-19 실리콘산화막의 성막방법 및 박막트랜지스터의 제조방법
GB9925564A GB2343197B (en) 1998-10-29 1999-10-28 Method of forming silicon oxide layer and method of manufacturing thin film transistor thereby
FR9913635A FR2788880B1 (fr) 1998-10-29 1999-10-29 Procede de formation de couche d'oxyde de silicium et procede de fabrication d'un transistor en couche mince associe
DE19952316A DE19952316B4 (de) 1998-10-29 1999-10-29 Verfahren zum Herstellen einer Gateisolierung und einer Trennisolierung in einem Dünnfilmtransistor
US09/430,037 US6337292B1 (en) 1998-10-29 1999-10-29 Method of forming silicon oxide layer and method of manufacturing thin film transistor thereby
US09/977,505 US6627545B2 (en) 1998-10-29 2001-10-16 Method of forming silicon oxide layer and method of manufacturing thin film transistor thereby
US10/330,180 US6716752B2 (en) 1998-10-29 2002-12-30 Method of forming silicon oxide layer and method of manufacturing thin film transistor thereby
US10/671,552 US20050074984A1 (en) 1998-10-29 2003-09-29 Method of forming silicon oxide layer and method of manufacturing thin film transistor thereby
US11/024,777 US7378304B2 (en) 1998-10-29 2004-12-30 Method of forming silicon oxide layer and method of manufacturing thin film transistor thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30923798A JP3818561B2 (ja) 1998-10-29 1998-10-29 シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2000138211A JP2000138211A (ja) 2000-05-16
JP3818561B2 true JP3818561B2 (ja) 2006-09-06

Family

ID=17990590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30923798A Expired - Lifetime JP3818561B2 (ja) 1998-10-29 1998-10-29 シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (5) US6337292B1 (ja)
JP (1) JP3818561B2 (ja)
KR (1) KR100335135B1 (ja)
DE (1) DE19952316B4 (ja)
FR (1) FR2788880B1 (ja)
GB (1) GB2343197B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4332263B2 (ja) * 1998-10-07 2009-09-16 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
JP3818561B2 (ja) * 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
JP2001057359A (ja) * 1999-08-17 2001-02-27 Tokyo Electron Ltd プラズマ処理装置
US7030335B2 (en) * 2000-03-17 2006-04-18 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
US6528751B1 (en) 2000-03-17 2003-03-04 Applied Materials, Inc. Plasma reactor with overhead RF electrode tuned to the plasma
US8617351B2 (en) 2002-07-09 2013-12-31 Applied Materials, Inc. Plasma reactor with minimal D.C. coils for cusp, solenoid and mirror fields for plasma uniformity and device damage reduction
US8048806B2 (en) * 2000-03-17 2011-11-01 Applied Materials, Inc. Methods to avoid unstable plasma states during a process transition
US6900596B2 (en) * 2002-07-09 2005-05-31 Applied Materials, Inc. Capacitively coupled plasma reactor with uniform radial distribution of plasma
US7220937B2 (en) * 2000-03-17 2007-05-22 Applied Materials, Inc. Plasma reactor with overhead RF source power electrode with low loss, low arcing tendency and low contamination
US6853141B2 (en) 2002-05-22 2005-02-08 Daniel J. Hoffman Capacitively coupled plasma reactor with magnetic plasma control
US20070048882A1 (en) * 2000-03-17 2007-03-01 Applied Materials, Inc. Method to reduce plasma-induced charging damage
US7141757B2 (en) * 2000-03-17 2006-11-28 Applied Materials, Inc. Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent
US6894245B2 (en) * 2000-03-17 2005-05-17 Applied Materials, Inc. Merie plasma reactor with overhead RF electrode tuned to the plasma with arcing suppression
TW511158B (en) * 2000-08-11 2002-11-21 Alps Electric Co Ltd Plasma processing apparatus and system, performance validation system thereof
KR100416373B1 (ko) * 2000-11-21 2004-01-31 삼성전자주식회사 알에프 매칭 유닛
TWI279169B (en) * 2002-01-24 2007-04-11 Alps Electric Co Ltd Plasma processing apparatus capable of performing uniform plasma treatment by preventing drift in plasma discharge current
TWI283899B (en) * 2002-07-09 2007-07-11 Applied Materials Inc Capacitively coupled plasma reactor with magnetic plasma control
JP4388287B2 (ja) * 2003-02-12 2009-12-24 東京エレクトロン株式会社 プラズマ処理装置及び高周波電力供給装置
US7452824B2 (en) * 2003-05-16 2008-11-18 Applied Materials, Inc. Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of plural chamber parameters
US7470626B2 (en) * 2003-05-16 2008-12-30 Applied Materials, Inc. Method of characterizing a chamber based upon concurrent behavior of selected plasma parameters as a function of source power, bias power and chamber pressure
US7247218B2 (en) * 2003-05-16 2007-07-24 Applied Materials, Inc. Plasma density, energy and etch rate measurements at bias power input and real time feedback control of plasma source and bias power
US7901952B2 (en) * 2003-05-16 2011-03-08 Applied Materials, Inc. Plasma reactor control by translating desired values of M plasma parameters to values of N chamber parameters
US7910013B2 (en) 2003-05-16 2011-03-22 Applied Materials, Inc. Method of controlling a chamber based upon predetermined concurrent behavior of selected plasma parameters as a function of source power, bias power and chamber pressure
US7795153B2 (en) * 2003-05-16 2010-09-14 Applied Materials, Inc. Method of controlling a chamber based upon predetermined concurrent behavior of selected plasma parameters as a function of selected chamber parameters
US7371436B2 (en) * 2003-08-21 2008-05-13 Tokyo Electron Limited Method and apparatus for depositing materials with tunable optical properties and etching characteristics
JP2005167019A (ja) 2003-12-03 2005-06-23 Sharp Corp トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
US7359177B2 (en) * 2005-05-10 2008-04-15 Applied Materials, Inc. Dual bias frequency plasma reactor with feedback control of E.S.C. voltage using wafer voltage measurement at the bias supply output
US7855153B2 (en) * 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5052638B2 (ja) * 2010-03-17 2012-10-17 Ｓｐｐテクノロジーズ株式会社 成膜方法
JP5595134B2 (ja) * 2010-06-11 2014-09-24 富士フイルム株式会社 ドライエッチング装置及びドライエッチング方法
CN103578903B (zh) * 2012-07-18 2016-02-10 上海华虹宏力半导体制造有限公司 可调电极间距及平行度的刻蚀腔
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
JP5764246B1 (ja) * 2014-09-24 2015-08-19 株式会社日立国際電気 基板処理装置、ガス導入シャフト及びガス供給プレート
JP6929021B2 (ja) * 2016-04-25 2021-09-01 Ｓｐｐテクノロジーズ株式会社 シリコン酸化膜の製造方法
CN110911262B (zh) * 2019-11-12 2022-07-22 北京北方华创微电子装备有限公司 电感耦合等离子体系统
JP2021176988A (ja) * 2020-05-07 2021-11-11 エーエスエム・アイピー・ホールディング・ベー・フェー 同調回路を備える反応器システム
US20220122811A1 (en) * 2020-10-16 2022-04-21 Applied Materials, Inc. Electric arc mitigating faceplate
CN114606478A (zh) * 2022-01-20 2022-06-10 湖南红太阳光电科技有限公司 一种管式pecvd制备超薄氧化硅层及钝化接触结构的方法、钝化接触结构

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5747711A (en) * 1980-08-08 1982-03-18 Fujitsu Ltd Chemical plasma growing method in vapor phase
JPS58181865A (ja) * 1982-04-20 1983-10-24 Citizen Watch Co Ltd プラズマｃｖｄ装置
JPS59115564A (ja) * 1982-12-23 1984-07-04 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
US4681653A (en) * 1984-06-01 1987-07-21 Texas Instruments Incorporated Planarized dielectric deposited using plasma enhanced chemical vapor deposition
JPS63262472A (ja) * 1987-04-20 1988-10-28 Sanyo Electric Co Ltd 膜形成方法
JPH0197681A (ja) * 1987-10-08 1989-04-17 Kanzaki Paper Mfg Co Ltd 感熱記録体
JPH01107547A (ja) * 1987-10-20 1989-04-25 Hitachi Cable Ltd 化合物半導体基板
JP2734021B2 (ja) * 1988-11-08 1998-03-30 日本電気株式会社 プラズマ気相成長方法
US5098865A (en) * 1989-11-02 1992-03-24 Machado Jose R High step coverage silicon oxide thin films
JPH03203317A (ja) * 1989-12-29 1991-09-05 Matsushita Electric Ind Co Ltd プラズマ処理装置
FR2663806A1 (fr) * 1990-06-25 1991-12-27 Commissariat Energie Atomique Reacteur a plasma du type triode, utilisable notamment pour la gravure, le depot ou le nettoyage de surfaces.
US5707486A (en) * 1990-07-31 1998-01-13 Applied Materials, Inc. Plasma reactor using UHF/VHF and RF triode source, and process
JPH0547750A (ja) * 1991-08-08 1993-02-26 Fujitsu Ltd 半導体装置
JP3154335B2 (ja) * 1991-08-13 2001-04-09 ソニー株式会社 画質制御装置
JPH0653151A (ja) * 1992-06-03 1994-02-25 Showa Shell Sekiyu Kk アモルファスシリコン薄膜およびそれを応用した太陽電池
JP3351843B2 (ja) * 1993-02-24 2002-12-03 忠弘 大見 成膜方法
JPH06328864A (ja) * 1993-03-23 1994-11-29 Fuji Photo Film Co Ltd 感熱記録材料
KR100302167B1 (ko) * 1993-11-05 2001-11-22 히가시 데쓰로 플라즈마처리장치및플라즈마처리방법
US5900103A (en) * 1994-04-20 1999-05-04 Tokyo Electron Limited Plasma treatment method and apparatus
JP3336747B2 (ja) * 1994-06-09 2002-10-21 ソニー株式会社 絶縁膜の形成方法、並びに半導体装置の作製方法及び半導体装置
JP3417072B2 (ja) * 1994-08-15 2003-06-16 ソニー株式会社 半導体装置の製法
JPH08227888A (ja) 1995-02-21 1996-09-03 Sony Corp 誘電体膜の形成方法
KR960039197A (ko) * 1995-04-12 1996-11-21 모리시다 요이치 실리콘 산화막의 형성방법 및 반도체 장치의 제조방법
EP0759481A1 (en) * 1995-06-23 1997-02-26 Novellus Systems, Inc. Method of depositing a stable fluorinated TEOS film
KR100300263B1 (ko) * 1995-08-04 2001-12-17 구사마 사부로 박막트랜지스터의제조방법,액티브매트릭스기판의제조방법및액정표시장치
US5736423A (en) * 1995-11-16 1998-04-07 Advanced Micro Devices, Inc. Method for depositing very thin PECVD SiO2 in 0.5 micron and 0.35 micron technologies
US5968324A (en) * 1995-12-05 1999-10-19 Applied Materials, Inc. Method and apparatus for depositing antireflective coating
US6391690B2 (en) * 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
US5660895A (en) * 1996-04-24 1997-08-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor
JPH09298193A (ja) 1996-05-08 1997-11-18 Fuji Film Micro Device Kk パッシベーション膜の製造方法
JP3122618B2 (ja) 1996-08-23 2001-01-09 東京エレクトロン株式会社 プラズマ処理装置
JPH10125669A (ja) * 1996-10-22 1998-05-15 Hitachi Electron Eng Co Ltd プラズマｃｖｄ装置及び酸化膜の成膜方法
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
JPH10172792A (ja) * 1996-12-05 1998-06-26 Tokyo Electron Ltd プラズマ処理装置
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
JP3384714B2 (ja) * 1997-07-16 2003-03-10 富士通株式会社 半導体装置およびその製造方法
JP2916119B2 (ja) * 1997-08-06 1999-07-05 アプライド マテリアルズ インコーポレイテッド 薄膜形成方法
JPH1178255A (ja) * 1997-09-03 1999-03-23 Dainippon Printing Co Ltd 熱転写受像シート
US6024044A (en) * 1997-10-09 2000-02-15 Applied Komatsu Technology, Inc. Dual frequency excitation of plasma for film deposition
US6294459B1 (en) * 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
JP3818561B2 (ja) * 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
US6221794B1 (en) * 1998-12-08 2001-04-24 Advanced Micro Devices, Inc. Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
US6100163A (en) * 1999-01-07 2000-08-08 Taiwan Semiconductor Manufacturing Company Gap filling of shallow trench isolation by ozone-tetraethoxysilane
US6693061B2 (en) * 2000-11-24 2004-02-17 Ricoh Company, Ltd. Light-permeable thermosensitive recording material

Also Published As

Publication number Publication date
DE19952316B4 (de) 2004-05-06
GB2343197B (en) 2001-01-10
US20050112806A1 (en) 2005-05-26
KR100335135B1 (ko) 2002-05-04
US20050074984A1 (en) 2005-04-07
US20020019144A1 (en) 2002-02-14
US7378304B2 (en) 2008-05-27
US6716752B2 (en) 2004-04-06
DE19952316A1 (de) 2000-06-08
FR2788880B1 (fr) 2004-08-13
KR20000029171A (ko) 2000-05-25
US6337292B1 (en) 2002-01-08
US20030109147A1 (en) 2003-06-12
GB9925564D0 (en) 1999-12-29
JP2000138211A (ja) 2000-05-16
GB2343197A (en) 2000-05-03
US6627545B2 (en) 2003-09-30
FR2788880A1 (fr) 2000-07-28

Similar Documents

Publication Publication Date Title
JP3818561B2 (ja) シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
US7915114B2 (en) Low temperature process for TFT fabrication
US6706648B2 (en) APCVD method of forming silicon oxide using an organic silane, oxidizing agent, and catalyst-formed hydrogen radical
US7754294B2 (en) Method of improving the uniformity of PECVD-deposited thin films
KR100783200B1 (ko) 박막 증착 장치 및 기판 플라즈마 처리 장치
JP5308019B2 (ja) 薄膜トランジスタ、及びその製造方法、並びに表示装置
JP4018625B2 (ja) 薄膜トランジスタのための多段階ｃｖｄ法
JP5216446B2 (ja) プラズマｃｖｄ装置及び表示装置の作製方法
JP2004336019A (ja) 成膜方法、半導体素子の形成方法、半導体素子、表示装置の形成方法及び表示装置
US6525341B1 (en) Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
JP2000183359A (ja) 薄膜トランジスタとその製造方法および液晶表示装置ならびに薄膜成膜装置
CN104218090B (zh) 薄膜晶体管及其制造方法和具有该薄膜晶体管的显示装置
JP2002025919A (ja) 容量結合型プラズマ装置および電子デバイスの製造方法
TW478158B (en) Silicon oxide film forming method and manufacturing method of thin-film transistor
US6734119B2 (en) Electro-optical apparatus and method for fabricating a film, semiconductor device and memory device at near atmospheric pressure
JPH04304677A (ja) アモルファスシリコン薄膜半導体装置とその製法
JPH0818063A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置
Takizawa et al. Characteristics of monopole antenna plasmas for TEOS PECVD
JP2005327836A (ja) 成膜方法
JP2798965B2 (ja) マトリクス表示装置
JP2003073834A (ja) プラズマプロセス装置
JPH0629230A (ja) グロー放電方法及びグロー放電装置
JP2001127059A (ja) 絶縁体薄膜の製造方法と製造装置および半導体装置
JPH08253864A (ja) プラズマ化学蒸着装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060609

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term