JP5052638B2 - 成膜方法 - Google Patents

成膜方法 Download PDF

Info

Publication number
JP5052638B2
JP5052638B2 JP2010060091A JP2010060091A JP5052638B2 JP 5052638 B2 JP5052638 B2 JP 5052638B2 JP 2010060091 A JP2010060091 A JP 2010060091A JP 2010060091 A JP2010060091 A JP 2010060091A JP 5052638 B2 JP5052638 B2 JP 5052638B2
Authority
JP
Japan
Prior art keywords
film
oxide film
oxide
hole
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010060091A
Other languages
English (en)
Other versions
JP2011192938A (ja
Inventor
晶保 畑下
明光 大石
彰一 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPP Technologies Co Ltd
Original Assignee
SPP Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPP Technologies Co Ltd filed Critical SPP Technologies Co Ltd
Priority to JP2010060091A priority Critical patent/JP5052638B2/ja
Priority to PCT/JP2010/070971 priority patent/WO2011114581A1/ja
Priority to EP10847987.4A priority patent/EP2549527B1/en
Priority to US13/517,193 priority patent/US8598049B2/en
Priority to KR1020127016018A priority patent/KR101312002B1/ko
Priority to CN201080061492.5A priority patent/CN102812539B/zh
Publication of JP2011192938A publication Critical patent/JP2011192938A/ja
Application granted granted Critical
Publication of JP5052638B2 publication Critical patent/JP5052638B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer

Description

本発明は、成膜ガスをプラズマ化して、穴又は溝の側壁及び底面を含む基板の表面に酸化膜を形成する成膜方法に関し、更に詳しくは、穴又は溝の側壁及び底面を除く基板の表面に、穴又は溝の底面よりも厚い膜厚の酸化膜を形成する成膜方法に関する。
半導体デバイスの分野では、その小型化及び薄型化が進められており、このような半導体デバイスとして、例えば、図５に示すようなものがある。この図５では、半導体デバイスの一例としてイメージセンサ８０を図示しており、このイメージセンサ８０は、シリコン基板８１の裏面とガラス基板９５の表面とが接着剤９６によって接合された構造を備えている。
前記シリコン基板８１の裏面には、撮像部８２と、この撮像部８２と電気的に接続されたパッド電極８３とが形成され、表面には、接続端子８４と、この接続端子８４と電気的に接続された配線膜８５とが形成されている。更に、シリコン基板８１には、パッド電極８３と配線膜８５とを電気的に接続する貫通電極８６が形成されている。
前記貫通電極８６は、パッド電極８３の上面が露出するようにシリコン基板８１の表面に形成された穴８７内に導電材料が充填されて構成されており、この穴８７の内周面と貫通電極８６の外周面との間、及び、当該穴８７の部分を除いたシリコン基板８１の表面には、酸化膜（絶縁膜）８８が形成されている。また、この酸化膜８８の上面には前記配線膜８５と保護膜８９とがそれぞれ形成されている。
そして、このようなイメージセンサ８０において、シリコン基板８１に貫通電極８６を形成する一連の工程の中には前記穴８７及び酸化膜８８を形成する工程があり、この穴８７及び酸化膜８８は、従来、例えば、図６に示すようにして形成されている（特開２００９−１５８８６２号公報参照）。
即ち、まず、シリコン基板８１の表面に、所定形状のマスクパターンを備えたレジスト膜９０を形成する第１工程（図６（ａ）参照）が実施された後、このレジスト膜９０をマスクとしてシリコン基板８１の表面をエッチングする第２工程（図６（ｂ）参照）が実施される。この第２工程では、エッチングガスがプラズマ化されて、パッド電極８３の表面が露出するまでシリコン基板８１がエッチングされ、これにより、このシリコン基板８１の表面に穴８７が形成される。
次に、シリコン基板８１の表面からレジスト膜９０を除去する第３工程（図６（ｃ）参照）が実施された後、シリコン基板８１の表面に酸化膜８８を形成する第４工程（図６（ｄ）参照）が実施される。この第４工程では、成膜ガスがプラズマ化されて、穴８７の側壁及び底面（パッド電極８３の表面）を含むシリコン基板８１の表面に酸化膜８８が形成される。
ついで、穴８７の部分を除くシリコン基板８１の表面（以下、「シリコン基板８１の上面」と言う。）に形成された酸化膜８８の表面に、所定形状のマスクパターンを備えたレジスト膜９１を形成する第５工程（図６（ｅ）参照）が実施された後、前記レジスト膜９１をマスクとして酸化膜８８をエッチングし、穴８７の底面（パッド電極８３の表面）に形成された酸化膜８８を除去する第６工程（図６（ｆ）参照）が実施される。この第６工程では、エッチングガスがプラズマ化されて、パッド電極８３の表面が露出するまで酸化膜８８がエッチングされる。
そして、酸化膜８８の表面からレジスト膜９１を除去する第７工程（図６（ｇ）参照）が実施される。このようにして、シリコン基板８１に穴８７が形成されるとともに、シリコン基板８１の上面及び穴８７の側壁に酸化膜８８が形成される。この後、穴８７の内部に導電材料が充填されるとともに、酸化膜８８の上面に配線膜８５及び保護膜８９が形成され、貫通電極８６が形成される。
しかしながら、このようにして、前記穴８７及び酸化膜８８を形成するようにしたのでは、次のような問題がある。即ち、シリコン基板８１の上面及び穴８７の側壁に酸化膜８８を形成するには、一旦、穴８７の側壁及び底面を含むシリコン基板８１の表面の全面に酸化膜８８を形成した後、穴８７の底面に形成された酸化膜８８を除去しなければならないが、この底面の酸化膜８８を除去するに当たり、上述のように、底面の酸化膜８８を除去するためのレジスト膜９１を形成する工程（前記第５工程）、底面の酸化膜８８をエッチングにより除去する工程（前記第６工程）、及びレジスト膜９１を除去する工程（前記第７工程）を順次実施するようにしたのでは、底面の酸化膜８８を除去するのに必要な工程数が多く、コスト高になり、デバイスを作る上でタクトタイムが伸びる。また、工程数が増えることは、各装置起因のトラブルにより歩留まりを低下させる要因になり得る。
そこで、前記第４工程で、穴８７の側壁及び底面（パッド電極８３の表面）を含むシリコン基板８１の表面に酸化膜８８を形成する際、図７（ｄ）に示すように、シリコン基板８１の上面に穴８７の底面よりも厚い膜厚の酸化膜８８を形成し、この第４工程に引き続く第５工程で、図７（ｅ）に示すように、穴８７の底面に形成された酸化膜８８が除去されてパッド電極８３の表面が露出するようにシリコン基板８１の表面（酸化膜８８）を異方性エッチングするといったことも行われている。
このように、シリコン基板８１の上面に厚い膜厚の酸化膜８８を形成しておけば、異方性エッチングの際に、シリコン基板８１の上面に形成された酸化膜８８を残しつつ、穴８７の底面に形成された酸化膜８８を除去することができる。
したがって、底面の酸化膜８８を除去するためのレジスト膜９１を形成する工程（図６（ｅ）に示す工程）、及び底面の酸化膜除去後に行う、前記レジスト膜９１を除去する工程（図６（ｇ）に示す工程）を省略することができるので、底面の酸化膜８８を効率的に除去することができ、工程短縮によりコストダウンを図ることができる。また、各装置起因のトラブルによる歩留まり低下の可能性を無くすことができる。尚、図７において、図７（ａ）〜図７（ｃ）は、それぞれ、図６（ａ）（第１工程），図６（ｂ）（第２工程）及び図６（ｃ）（第３工程）に対応している。
特開２００９−１５８８６２号公報
ところで、シリコン基板８１の上面に穴８７の底面よりも厚い膜厚の酸化膜８８を形成する際に得るべき膜厚比たる、シリコン基板８１の上面に形成される酸化膜８８の膜厚の、穴８７の底面に形成される酸化膜８８の膜厚に対する比は、例えば、成膜や異方性エッチングの処理条件、異方性エッチングの実施後に残すべき酸化膜８８の膜厚などによって異なる。
しかしながら、成膜ガスとして一般的に使用される、テトラエトキシシラン（ＴＥＯＳ）及び酸素（Ｏ２）を含む混合ガスや、シラン（ＳｉＨ４）及び亜酸化窒素（Ｎ２Ｏ）を含む混合ガスでは、図８に示すような膜厚比しか得ることができない。即ち、図８は、成膜時に得られる膜厚比と、穴８７のアスペクト比との関係を表したグラフであり、アスペクト比が大きくなるほど得られる膜厚比が大きくなるが、テトラエトキシシラン及び酸素を含む混合ガスの場合には、実線Ａで示すように、比較的小さい膜厚比しか得ることができず、シラン及び亜酸化窒素を含む混合ガスの場合には、実線Ｂで示すように、比較的大きい膜厚比しか得ることができない。尚、それぞれの直線Ａ，Ｂは、成膜条件などによって変動するものであるが、どのような成膜条件を採用したとしてもほぼ同様の傾向を示す。
このため、例えば、シリコン基板８１の上面に穴８７の底面よりも厚い膜厚の酸化膜８８を形成した後、穴８７の底面に形成された酸化膜８８が完全に除去されるまでシリコン基板８１の表面を異方性エッチングする場合に、酸化膜８８をテトラエトキシシラン及び酸素を含む混合ガスにより形成したときには、小さい膜厚比しか得られないことから、エッチングの実施後に残る酸化膜８８の膜厚が薄くなって酸化膜８８の膜厚を確保することができないという問題や、シリコン基板８１の上面に酸化膜８８が少しでも不均一に形成されていると、薄い部分の酸化膜８８が完全に除去されて下地の表面がエッチングされるという問題を生じ易く、更に、このような不都合を防止するためには、前記図６（ｅ）に示す第５工程のように、レジスト膜９１を形成して、穴８７の底面に形成された酸化膜８８を除去せざるを得ない。その一方、酸化膜８８をシラン及び亜酸化窒素を含む混合ガスにより形成したときには、高い膜厚比しか得られないことから、穴８７の底面に形成された酸化膜８８が除去された後も、シリコン基板８１の上面に残る酸化膜８８の膜厚が薄くなるまでエッチングせざるを得ないし、更に、必要な膜厚の酸化膜８８を穴８７の側壁に形成するための時間が長くなるという問題や、成膜装置の内部に堆積する酸化膜８８も多くなってクリーニング頻度及び時間が長くなるという問題、これらのために生産性が大幅に低下するという問題を生じる。
したがって、成膜時に最適な膜厚比の酸化膜８８を形成することができれば、大変好ましい。
尚、テトラエトキシシラン及び酸素を含む混合ガスや、シラン及び亜酸化窒素を含む混合ガスは、いずれも酸化膜８８たるＳｉＯ２膜を形成するためのガスであるが、上述のように、酸化膜８８の付き方が違うのは、テトラエトキシシラン及び酸素と、シラン及び亜酸化窒素とでは反応メカニズムが異なるからである。
即ち、テトラエトキシシラン及び酸素の混合ガスを用いた場合に膜厚比が小さくなるのは、テトラエトキシシラン及び酸素は、穴８７の側壁及び底面を含むシリコン基板８１の表面に付着してから反応して酸化物が生成される（酸化膜８８が形成される）ため、穴８７に入り込んでその底部に達し易いからである。一方、シラン及び亜酸化窒素の混合ガスを用いた場合に膜厚比が大きくなるのは、シラン及び亜酸化窒素は、シリコン基板８１の表面に付着する前であっても、ある反応温度に達した時点で反応して酸化物が生成されるため、穴８７に入り込み難いからである。また、アスペクト比が大きくなるほど、膜厚比が大きくなるのは、アスペクト比が大きいほど、テトラエトキシシラン及び酸素や、シラン及び亜酸化窒素が穴８７の底部に達し難くなるからである。
本発明は、本願発明者らが鋭意研究を重ねた結果なされたものであり、小さい膜厚比が得られる成膜ガスと、大きい膜厚比が得られる成膜ガスとの２種類の成膜ガスを用いて、所定膜厚比の酸化膜を形成することができる成膜方法の提供をその目的とする。
上記目的を達成するための本発明は、
成膜ガスをプラズマ化して、穴又は溝の側壁及び底面を含む基板の表面に酸化膜を形成する成膜方法であって、
前記穴又は溝の側壁及び底面を除いた前記基板の表面に形成される酸化膜の膜厚の、前記穴又は溝の底面に形成される酸化膜の膜厚に対する膜厚比が所定の膜厚比となるように、前記穴又は溝の側壁及び底面を除く前記基板の表面に、前記穴又は溝の底面よりも厚い膜厚の酸化膜を形成する成膜方法において、
第１ガスを前記成膜ガスとして用いたときの、前記膜厚比と前記穴又は溝のアスペクト比との関係を表す直線と、前記第１ガスよりも高い膜厚比が得られる第２ガスを前記成膜ガスとして用いたときの、前記膜厚比と前記穴又は溝のアスペクト比との関係を表す直線とによって囲まれた領域内に、目標とする膜厚比がある場合には、前記第１ガスと第２ガスとの２つのガスを用いて、前記目標とする膜厚比の酸化膜を形成するようにしたことを特徴とする成膜方法に係る。
この発明によれば、穴又は溝の側壁及び底面を除いた基板の表面（以下、「基板の上面」と言う。）に形成される酸化膜の膜厚の、穴又は溝の底面に形成される酸化膜の膜厚に対する膜厚比が所定の膜厚比となるように、基板の上面に穴又は溝の底面よりも厚い膜厚の酸化膜を形成するに当たり、第１ガスを成膜ガスとして用いたときの、膜厚比と穴又は溝のアスペクト比との関係を表す直線と、第１ガスよりも高い膜厚比が得られる第２ガスを成膜ガスとして用いたときの、膜厚比と穴又は溝のアスペクト比との関係を表す直線とによって囲まれた領域内に、目標とする膜厚比がある場合には、第１ガスと第２ガスとの２つのガスを用いて、目標とする膜厚比の酸化膜を形成する。
このように、第１ガスに基づいた成膜と第２ガスに基づいた成膜とを組み合わせれば、全体して、第１ガス単独でも、第２ガス単独でも得ることができない膜厚比の酸化膜を形成することができ、所定膜厚比の酸化膜を形成することができる。したがって、成膜時に最適な膜厚比の酸化膜を形成することができる。
これにより、例えば、基板の上面に穴又は溝の底面よりも厚い膜厚の酸化膜を形成した後、穴又は溝の底面に形成された酸化膜を除去すべく基板を異方性エッチングする場合に、小さい膜厚比しか得られないことによって生じる、エッチングの実施後に残る酸化膜の膜厚が薄くなって酸化膜の膜厚を確保することができないという問題や、基板の上面に酸化膜が少しでも不均一に形成されていると、薄い部分の酸化膜が完全に除去されて下地の表面がエッチングされるという問題、更には、このような不都合を防止するために、レジスト膜を形成してから、穴又は溝の底面に形成された酸化膜を除去せざるを得ないという問題が生じるのを防止することができるとともに、高い膜厚比しか得られないことによって生じる、穴又は溝の底面に形成された酸化膜が除去された後も、基板の上面に残る酸化膜の膜厚が薄くなるまでエッチングせざるを得ないという問題や、必要な膜厚の酸化膜を穴又は溝の側壁に形成するための時間が長くなるという問題、成膜装置の内部に堆積する酸化膜も多くなってクリーニング頻度及び時間が長くなるという問題、これらのために生産性が大幅に低下するという問題が生じるのを防止することができる。
尚、前記第１ガスとしては、例えば、テトラエトキシシラン及び酸素を含む混合ガスを挙げることができ、前記第２ガスとしては、例えば、シラン及び亜酸化窒素を含む混合ガスを挙げることができる。この場合、この第１ガス及び第２ガスのいずれか一方を用いて酸化膜を形成した後、他方のガスを用いて酸化膜を形成し、テトラエトキシシラン及び酸素から形成される酸化膜と、シラン及び亜酸化窒素から形成される酸化膜とによって、目標とする膜厚比の酸化膜を形成する。
また、前記第１ガスとして、例えば、テトラエトキシシラン及び亜酸化窒素を含む混合ガスを挙げることもでき、この場合、上述のように、第１ガスと第２ガスとをそれぞれ別々に用いて酸化膜を形成しても良いが、第１ガス及び第２ガスを同時に用いて酸化膜を形成し、テトラエトキシシラン及び亜酸化窒素から形成される酸化膜と、シラン及び亜酸化窒素から形成される酸化膜とによって、目標とする膜厚比の酸化膜を形成しても良い。
これは、テトラエトキシシラン及び亜酸化窒素を含む混合ガスと、シラン及び亜酸化窒素を含む混合ガスとを同時に用いたとしても、テトラエトキシシランと亜酸化窒素とが、シランと亜酸化窒素とが、テトラエトキシシラン及び酸素を含む混合ガスと、シラン及び亜酸化窒素を含む混合ガスをそれぞれ別々に用いたときと同様に反応するからである。
尚、所定膜厚比の酸化膜を形成するために、第１ガスによって形成する酸化膜の成膜量と、第２ガスによって形成する酸化膜の成膜量との比率は、例えば、経験的に求めることもできるし、第１ガスを用いたときの、膜厚比と穴又は溝のアスペクト比との関係を表す直線の数式と、第２ガスを用いたときの、膜厚比と穴又は溝のアスペクト比との関係を表す直線の数式とを基に求めることもできる。
このように、本発明に係る成膜方法によれば、小さい膜厚比が得られる第１ガスと、大きい膜厚比が得られる第２ガスとの２種類の成膜ガスを用いて、所定膜厚比の酸化膜を形成することができる。
本発明の一実施形態に係る成膜方法を実施するための成膜装置の概略構成を示した断面図である。 本実施形態に係る成膜方法を説明するための説明図である。 膜厚比とアスペクト比の関係の一例を示したグラフである。 膜厚比とアスペクト比の関係の一例を示したグラフである。 半導体デバイスの一例を示す断面図である。 穴を除くシリコン基板の表面及び穴の側壁に酸化膜を形成する一連の工程を示した説明図である。 穴を除くシリコン基板の表面及び穴の側壁に酸化膜を形成する一連の工程を示した説明図である。 膜厚比とアスペクト比の関係を示すグラフである。
以下、本発明の具体的な実施形態について、添付図面に基づき説明する。尚、本実施形態では、図５に示すようなイメージセンサ８０において、前記シリコン基板８１に前記酸化膜８８を形成する場合を一例に挙げて説明する。また、本実施形態では、図１に示すような成膜装置１を用いてシリコン基板８１（シリコン基板８１の裏面とガラス基板９５の表面とが接着剤９６によって接合された構造体Ｋ）に成膜処理を行うものとする。
まず、前記成膜装置１について説明する。この成膜装置１は、図１に示すように、閉塞空間を有する処理チャンバ１１と、処理チャンバ１１内に配設され、前記構造体Ｋが上面に載置される平板状の下部電極１２と、処理チャンバ１１内で下部電極１２の上方に配設され、下部電極１２と平行に設けられる平板状の上部電極１４と、処理チャンバ１１内の圧力を減圧する排気装置２０と、処理チャンバ１１内に成膜ガスを供給するガス供給装置２５と、下部電極１２に高周波電力を供給する高周波電源３０と、上部電極１４に高周波電力を供給する高周波電源３１とを備える。
前記処理チャンバ１１の天板，側壁及び底板の外側には、それぞれ環状のヒータ３２，３３，３４が設けられる。前記下部電極１２及び上部電極１４には、それぞれヒータ１３，１５が内蔵される。また、上部電極１４は、前記ガス供給装置２５から供給された成膜ガスが流通するガス流路１６と、ガス流路１６と連通するとともに、下部電極１２との対向面に開口した複数の吐出穴１７とを備える。
前記排気装置２０は、処理チャンバ１１の下面に接続した排気管２１を備え、排気管２１を介して処理チャンバ１１内の気体を排気し、処理チャンバ１１の内部を所定圧力にする。
前記ガス供給装置２５は、成膜ガスとして、テトラエトキシシラン（ＴＥＯＳ）及び酸素（Ｏ２）を含む混合ガスを供給する第１ガス供給部２６と、成膜ガスとして、シラン（ＳｉＨ４）及び亜酸化窒素（Ｎ２Ｏ）を含む混合ガスを供給する第２ガス供給部２７と、一端が上部電極１４のガス流路１６に接続し、他端が分岐して各ガス供給部２６，２７にそれぞれ接続した供給管２８とを備え、第１ガス供給部２６又は第２ガス供給部２７から供給管２８，ガス流路１６及び吐出穴１７を介して処理チャンバ１１内に成膜ガスを供給する。
前記各高周波電源３０，３１は、各電極１２，１４に高周波電力を供給することで、吐出穴１７から吐出され処理チャンバ１１内に供給された成膜ガスをプラズマ化する。
次に、以上のように構成された成膜装置１を用い、シリコン基板８１の表面の内、穴８７の部分を除いた表面（以下、「シリコン基板８１の上面」と言う。）に形成される酸化膜８８の膜厚の、穴８７の底面に形成される酸化膜８８の膜厚に対する膜厚比が所定の膜厚比となるように、シリコン基板８１の上面に穴８７の底面よりも厚い膜厚の酸化膜８８を形成する成膜方法について説明する。尚、以下の説明では、テトラエトキシシラン及び酸素を含む混合ガスを用いたときに得られる、膜厚比と穴８７のアスペクト比との関係を表す直線Ａ（図８参照）と、シラン及び亜酸化窒素を含む混合ガスを用いたときに得られる、膜厚比と穴８７のアスペクト比との関係を表す直線Ｂ（図８参照）とによって囲まれた領域内に、前記所定膜厚比が設定されているものとする。
前記成膜装置１内に前記構造体Ｋを搬入して下部電極１２上に載置し、ガス供給装置２５から処理チャンバ１１内に成膜ガスを供給し、排気装置２０によって処理チャンバ１１内を所定圧力にし、各高周波電源３０，３１によって各電極１２，１４に高周波電力をそれぞれ供給して酸化膜（ＳｉＯ２膜）８８を形成するが、このとき、図２（ａ）に示すように、第１ガス供給部２６から、テトラエトキシシラン及び酸素を含む混合ガスを供給して酸化膜８８ａを形成した後、図２（ｂ）に示すように、第２ガス供給部２７から、シラン及び亜酸化窒素を含む混合ガスを供給して酸化膜８８ｂを形成し、テトラエトキシシラン及び酸素から形成される酸化膜８８ａと、シラン及び亜酸化窒素から形成される酸化膜８８ｂとによって、前記所定膜厚比の酸化膜８８を形成する（図２（ｃ）参照）。
このように、比較的小さい膜厚比しか得ることができない、テトラエトキシシラン及び酸素を含む混合ガスに基づいた成膜と、比較的大きい膜厚比しか得ることができない、シラン及び亜酸化窒素を含む混合ガスに基づいた成膜とを組み合わせれば、全体して、テトラエトキシシラン及び酸素を含む混合ガス単独でも、シラン及び亜酸化窒素を含む混合ガス単独でも得ることができない膜厚比の酸化膜８８を形成することができ、所定膜厚比の酸化膜８８を形成することができる。したがって、成膜時に最適な膜厚比の酸化膜８８を形成することができる。
ここで、テトラエトキシシラン及び酸素を含む混合ガスによって形成される酸化膜８８ａの成膜量と、シラン及び亜酸化窒素を含む混合ガスによって形成される酸化膜８８ｂの成膜量との比率（ａ対ｂ）は、例えば、以下のようにして決定することができる。
例えば、図３に示すように、テトラエトキシシラン及び酸素を含む混合ガスを用いたときに得られる、膜厚比とアスペクト比との関係を表す直線Ａの方程式が、Ｘをアスペクト比、Ｙを膜厚比とすると、Ｙ＝０．５２８８×Ｘ＋１で表され、シラン及び亜酸化窒素を含む混合ガスを用いたときに得られる、膜厚比とアスペクト比との関係を表す直線Ｂの方程式が、Ｘをアスペクト比、Ｙを膜厚比とすると、Ｙ＝２．７５７６×Ｘ＋１で表され、前記所定膜厚比ｃを２、酸化膜８８を形成する穴８７のアスペクト比Ｘを１とした場合を考える。
この場合、全体の膜厚比（全体の成膜量）、即ち、前記所定膜厚比と、テトラエトキシシラン及び酸素を含む混合ガスを用いたときに得られる膜厚比（テトラエトキシシラン及び酸素を含む混合ガスによって形成される酸化膜８８ａの成膜量）と、シラン及び亜酸化窒素を含む混合ガスを用いたときに得られる膜厚比（シラン及び亜酸化窒素を含む混合ガスによって形成される酸化膜８８ｂの成膜量）との間には、下式（数式（１））の関係が成立する。
（数式１）
ｃ＝ａ（０．５２８８×Ｘ＋１）＋ｂ（２．７５７６×Ｘ＋１）
（但し、ｂ＝（１−ａ）である。）
そして、この数式（１）に、ｃ＝２、Ｘ＝１、ｂ＝（１−ａ）を代入すれば、ａ，ｂの値を求めることができる。具体的には、ａ＝０．７９、ｂ＝０．２１と求められる。
したがって、この場合には、テトラエトキシシラン及び酸素を含む混合ガスによって形成される酸化膜８８ａの成膜量と、シラン及び亜酸化窒素を含む混合ガスによって形成される酸化膜８８ｂの成膜量との比率が０．７９対０．２１となるように、テトラエトキシシラン及び酸素を含む混合ガスによって形成される酸化膜８８ａの成膜量と、シラン及び亜酸化窒素を含む混合ガスによって形成される酸化膜８８ｂの成膜量とを調整すれば、アスペクト比が１の穴８７を備えたシリコン基板８１の表面に膜厚比が２の酸化膜８８を形成することができる。
また、例えば、図４に示すように、テトラエトキシシラン及び酸素を含む混合ガスを用いたときに得られる、膜厚比とアスペクト比との関係を表す直線Ａの方程式が、Ｘをアスペクト比、Ｙを膜厚比とすると、Ｙ＝０．４×Ｘ＋１で表され、シラン及び亜酸化窒素を含む混合ガスを用いたときに得られる、膜厚比とアスペクト比との関係を表す直線Ｂの方程式が、Ｘをアスペクト比、Ｙを膜厚比とすると、Ｙ＝３．４×Ｘ＋１で表され、前記所定膜厚比ｃを３、酸化膜８８を形成する穴８７のアスペクト比Ｘを２とした場合を考えると、同様に、下式（数式（２））が成立する。
（数式２）
ｃ＝ａ（０．４×Ｘ＋１）＋ｂ（３．４×Ｘ＋１）
（但し、ｂ＝（１−ａ）である。）
そして、この数式（２）に、ｃ＝３、Ｘ＝２、ｂ＝（１−ａ）を代入すれば、ａ，ｂの値を求めることができる。具体的には、ａ＝０．８、ｂ＝０．２と求められる。
したがって、この場合には、テトラエトキシシラン及び酸素を含む混合ガスによって形成される酸化膜８８ａの成膜量と、シラン及び亜酸化窒素を含む混合ガスによって形成される酸化膜８８ｂの成膜量との比率が０．８対０．２となるように、テトラエトキシシラン及び酸素を含む混合ガスによって形成される酸化膜８８ａの成膜量と、シラン及び亜酸化窒素を含む混合ガスによって形成される酸化膜８８ｂの成膜量とを調整すれば、アスペクト比が２の穴８７を備えたシリコン基板８１の表面に膜厚比が３の酸化膜８８を形成することができる。
斯くして、本例の成膜方法によれば、所定膜厚比の酸化膜８８を形成することができるので、例えば、シリコン基板８１の上面に穴８７の底面よりも厚い膜厚の酸化膜８８を形成した後（図７（ｄ）参照）、穴８７の底面に形成された酸化膜８８を除去すべくシリコン基板８１を異方性エッチングする（図７（ｅ）参照）場合に、小さい膜厚比しか得られないことによって生じる、エッチングの実施後に残る酸化膜８８の膜厚が薄くなって酸化膜８８の膜厚を確保することができないという問題や、シリコン基板８１の上面に酸化膜８８が少しでも不均一に形成されていると、薄い部分の酸化膜８８が完全に除去されて下地の表面がエッチングされるという問題、更には、このような不都合を防止するために、前記図６（ｅ）に示す第５工程のように、レジスト膜９１を形成してから、穴８７の底面に形成された酸化膜８８を除去せざるを得ないという問題が生じるのを防止することができるとともに、高い膜厚比しか得られないことによって生じる、穴８７の底面に形成された酸化膜８８が除去された後も、シリコン基板８１の上面に残る酸化膜８８の膜厚が薄くなるまでエッチングせざるを得ないという問題や、必要な膜厚の酸化膜８８を穴８７の側壁に形成するための時間が長くなるという問題、成膜装置１の内部に堆積する酸化膜も多くなってクリーニング頻度及び時間が長くなるという問題、これらのために生産性が大幅に低下するという問題が生じるのを防止することができる。
以上、本発明の一実施形態について説明したが、本発明の採り得る具体的な態様は、何らこれに限定されるものではない。
上例では、第１ガス供給部２６から、テトラエトキシシラン及び酸素を含む混合ガスを供給して酸化膜８８ａを形成した後、第２ガス供給部２７から、シラン及び亜酸化窒素を含む混合ガスを供給して酸化膜８８ｂを形成するようにしたが、第２ガス供給部２７から、シラン及び亜酸化窒素を含む混合ガスを供給して酸化膜８８ｂを形成した後、第１ガス供給部２６から、テトラエトキシシラン及び酸素を含む混合ガスを供給して酸化膜８８ａを形成するようにしても良い。
また、前記第１ガス供給部２６を、これが、成膜ガスとして、テトラエトキシシラン及び亜酸化窒素を含む混合ガスを供給するように構成し、第１ガス供給部２６及び第２ガス供給部２７から、テトラエトキシシラン及び亜酸化窒素を含む混合ガスと、シラン及び亜酸化窒素を含む混合ガスとを同時に処理チャンバ１１内に供給するようにしても良い。
テトラエトキシシラン及び亜酸化窒素を含む混合ガスと、シラン及び亜酸化窒素を含む混合ガスとを同時に供給しても、テトラエトキシシランと亜酸化窒素とが、シランと亜酸化窒素とが、テトラエトキシシラン及び酸素を含む混合ガスと、シラン及び亜酸化窒素を含む混合ガスをそれぞれ別々に供給したときと同様に反応するため、テトラエトキシシラン及び亜酸化窒素から形成される酸化膜８８ａと、シラン及び亜酸化窒素から形成される酸化膜８８ｂとによって、所定膜厚比の酸化膜８８を形成することができる。
この場合も、テトラエトキシシラン及び亜酸化窒素を含む混合ガスによって形成される酸化膜８８ａの成膜量と、シラン及び亜酸化窒素を含む混合ガスによって形成される酸化膜８８ｂの成膜量との比率（ａ対ｂ）は、上記と同様にして決定することができ、このようにして決定した比率となるようにそれぞれの成膜量を調整すれば、所定膜厚比の酸化膜８８を形成することができる。尚、テトラエトキシシラン及び亜酸化窒素を含む混合ガスと、シラン及び亜酸化窒素を含む混合ガスとの供給比率は、前記決定した比率で酸化膜８８が形成されるような比率に調整すれば良い。
更に、前記第２ガス供給部２７を省略して、前記第１ガス供給部２６を、これが、成膜ガスとして、テトラエトキシシラン，シラン及び亜酸化窒素を含む混合ガスを供給するように構成しても良い。この場合も、テトラエトキシシラン及び亜酸化窒素から形成される酸化膜８８ａと、シラン及び亜酸化窒素から形成される酸化膜８８ｂとによって、所定膜厚比の酸化膜８８を形成することができる。また、テトラエトキシシラン及び亜酸化窒素から形成される酸化膜８８ａの成膜量と、シラン及び亜酸化窒素から形成される酸化膜８８ｂの成膜量との比率（ａ対ｂ）についても同様に決定することができる。尚、テトラエトキシシラン，シラン及び亜酸化窒素を含む混合ガスの混合比は、前記決定した比率で酸化膜８８が形成されるような混合比に調整すれば良い。
上例では、成膜ガスとして、テトラエトキシシラン及び酸素を含む混合ガスや、シラン及び亜酸化窒素を含む混合ガス、テトラエトキシシラン及び亜酸化窒素を含む混合ガス、テトラエトキシシラン，シラン及び亜酸化窒素を含む混合ガスを用いたが、前記混合ガスには、テトラエトキシシラン，シラン，酸素及び亜酸化窒素以外の成分が含まれていても良い。
また、上例では、前記成膜装置１を用いて本発明に係る成膜方法を実施したが、この成膜方法の実施には、他の構造を備えた成膜装置を用いるようにしても良い。
更に、目標とする膜厚比は、テトラエトキシシラン及び酸素を含む混合ガスを用いたときに得られる、膜厚比と穴８７のアスペクト比との関係を表す直線Ａと、シラン及び亜酸化窒素を含む混合ガスを用いたときに得られる、膜厚比と穴８７のアスペクト比との関係を表す直線Ｂとによって囲まれた領域内であれば任意に設定可能である。
１ 成膜装置
１１ 処理チャンバ
１２ 下部電極
１４ 上部電極
２５ ガス供給装置
８１ シリコン基板
８７ 穴
８８ 酸化膜
Ｋ 構造体

Claims (3)

  1. 成膜ガスをプラズマ化して、穴又は溝の側壁及び底面を含む基板の表面に酸化膜を形成する成膜方法であって、
    前記穴又は溝の側壁及び底面を除いた前記基板の表面に形成される酸化膜の膜厚の、前記穴又は溝の底面に形成される酸化膜の膜厚に対する膜厚比が所定の膜厚比となるように、前記穴又は溝の側壁及び底面を除く前記基板の表面に、前記穴又は溝の底面よりも厚い膜厚の酸化膜を形成する成膜方法において、
    前記成膜ガスとして第１ガスを用いたときの、前記膜厚比と前記穴又は溝のアスペクト比との関係を表す直線と、前記第１ガスよりも高い膜厚比が得られる第２ガスを前記成膜ガスとして用いたときの、前記膜厚比と前記穴又は溝のアスペクト比との関係を表す直線とによって囲まれた領域内に、目標とする膜厚比がある場合には、前記第１ガスと第２ガスとの２つのガスを用いて、前記目標とする膜厚比の酸化膜を形成するようにしたことを特徴とする成膜方法。
  2. 前記第１ガスを、テトラエトキシシラン及び酸素を含む混合ガスとし、前記第２ガスを、シラン及び亜酸化窒素を含む混合ガスとするとともに、前記第１ガス及び第２ガスのいずれか一方を用いて酸化膜を形成した後、他方のガスを用いて酸化膜を形成し、テトラエトキシシラン及び酸素から形成される酸化膜と、シラン及び亜酸化窒素から形成される酸化膜とによって、前記目標とする膜厚比の酸化膜を形成するようにしたことを特徴とする請求項１記載の成膜方法。
  3. 前記第１ガスを、テトラエトキシシラン及び亜酸化窒素を含む混合ガスとし、前記第２ガスを、シラン及び亜酸化窒素を含む混合ガスとするとともに、前記第１ガス及び第２ガスを同時に用いて酸化膜を形成し、テトラエトキシシラン及び亜酸化窒素から形成される酸化膜と、シラン及び亜酸化窒素から形成される酸化膜とによって、前記目標とする膜厚比の酸化膜を形成するようにしたことを特徴とする請求項１記載の成膜方法。
JP2010060091A 2010-03-17 2010-03-17 成膜方法 Active JP5052638B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010060091A JP5052638B2 (ja) 2010-03-17 2010-03-17 成膜方法
PCT/JP2010/070971 WO2011114581A1 (ja) 2010-03-17 2010-11-25 成膜方法
EP10847987.4A EP2549527B1 (en) 2010-03-17 2010-11-25 Deposition method
US13/517,193 US8598049B2 (en) 2010-03-17 2010-11-25 Deposition method
KR1020127016018A KR101312002B1 (ko) 2010-03-17 2010-11-25 성막 방법
CN201080061492.5A CN102812539B (zh) 2010-03-17 2010-11-25 沉积方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010060091A JP5052638B2 (ja) 2010-03-17 2010-03-17 成膜方法

Publications (2)

Publication Number Publication Date
JP2011192938A JP2011192938A (ja) 2011-09-29
JP5052638B2 true JP5052638B2 (ja) 2012-10-17

Family

ID=44648699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010060091A Active JP5052638B2 (ja) 2010-03-17 2010-03-17 成膜方法

Country Status (6)

Country Link
US (1) US8598049B2 (ja)
EP (1) EP2549527B1 (ja)
JP (1) JP5052638B2 (ja)
KR (1) KR101312002B1 (ja)
CN (1) CN102812539B (ja)
WO (1) WO2011114581A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6616094B2 (ja) * 2015-04-16 2019-12-04 株式会社ｉＭｏｔｔ 保護膜の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5643838A (en) * 1988-03-31 1997-07-01 Lucent Technologies Inc. Low temperature deposition of silicon oxides for device fabrication
US5314845A (en) * 1989-09-28 1994-05-24 Applied Materials, Inc. Two step process for forming void-free oxide layer over stepped surface of semiconductor wafer
JP3123061B2 (ja) * 1990-06-13 2001-01-09 ソニー株式会社 バイアスｅｃｒ―ｃｖｄ法による埋め込み平坦化方法
US5290358A (en) * 1992-09-30 1994-03-01 International Business Machines Corporation Apparatus for directional low pressure chemical vapor deposition (DLPCVD)
US5420065A (en) * 1993-05-28 1995-05-30 Digital Equipment Corporation Process for filling an isolation trench
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
JPH1092810A (ja) * 1996-09-10 1998-04-10 Mitsubishi Electric Corp 半導体装置
US6551665B1 (en) * 1997-04-17 2003-04-22 Micron Technology, Inc. Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers
US6156653A (en) * 1997-11-03 2000-12-05 Zilog, Inc. Method of fabricating a MOS device
JP3818561B2 (ja) * 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
JP2000150646A (ja) * 1998-11-11 2000-05-30 Sony Corp 半導体装置およびその製造方法
JP4987796B2 (ja) * 1999-01-08 2012-07-25 株式会社東芝 半導体装置の製造方法
US6329670B1 (en) * 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
US6235608B1 (en) * 1999-04-14 2001-05-22 Winbond Electronics Corp. STI process by method of in-situ multilayer dielectric deposition
US6656838B2 (en) * 2001-03-16 2003-12-02 Hitachi, Ltd. Process for producing semiconductor and apparatus for production
JP2003332426A (ja) * 2002-05-17 2003-11-21 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6905940B2 (en) * 2002-09-19 2005-06-14 Applied Materials, Inc. Method using TEOS ramp-up during TEOS/ozone CVD for improved gap-fill
US7097886B2 (en) * 2002-12-13 2006-08-29 Applied Materials, Inc. Deposition process for high aspect ratio trenches
KR20070099913A (ko) * 2006-04-06 2007-10-10 주성엔지니어링(주) 산화막 형성 방법 및 산화막 증착 장치
US20070293034A1 (en) * 2006-06-15 2007-12-20 Macronix International Co., Ltd. Unlanded via process without plasma damage
US8012846B2 (en) * 2006-08-04 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures and methods of fabricating isolation structures
TWI462179B (zh) * 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
US20080166880A1 (en) * 2007-01-08 2008-07-10 Levy David H Delivery device for deposition
US7541298B2 (en) 2007-01-10 2009-06-02 United Microelectronics Corp. STI of a semiconductor device and fabrication method thereof
JP2009004397A (ja) * 2007-06-19 2009-01-08 Nec Electronics Corp 半導体装置の製造方法
JP4799542B2 (ja) 2007-12-27 2011-10-26 株式会社東芝 半導体パッケージ
KR101078728B1 (ko) * 2009-04-10 2011-11-01 주식회사 하이닉스반도체 반도체 소자의 절연막 형성방법
US7994019B1 (en) * 2010-04-01 2011-08-09 Applied Materials, Inc. Silicon-ozone CVD with reduced pattern loading using incubation period deposition

Also Published As

Publication number Publication date
KR20120085924A (ko) 2012-08-01
EP2549527A1 (en) 2013-01-23
JP2011192938A (ja) 2011-09-29
US8598049B2 (en) 2013-12-03
EP2549527B1 (en) 2015-06-24
EP2549527A4 (en) 2013-09-25
CN102812539B (zh) 2014-10-22
CN102812539A (zh) 2012-12-05
KR101312002B1 (ko) 2013-09-27
US20120258604A1 (en) 2012-10-11
WO2011114581A1 (ja) 2011-09-22

Similar Documents

Publication Publication Date Title
CN103843117B (zh) 通过介稳氢终止的硅的选择性蚀刻
TWI576912B (zh) 減少蝕刻腔室內污染的方法
JP6218836B2 (ja) ラジカル構成要素の酸化物エッチング
US7288284B2 (en) Post-cleaning chamber seasoning method
JP4228150B2 (ja) 成膜装置、成膜方法及び記憶媒体
US8967082B2 (en) Plasma processing apparatus and gas supply device for plasma processing apparatus
TWI705498B (zh) 蝕刻介電層中之特徵部的方法
US20120164848A1 (en) Method for forming nitride film
JP5971870B2 (ja) 基板処理装置、半導体装置の製造方法及び記録媒体
JPWO2019035223A1 (ja) プラズマ生成装置、基板処理装置および半導体装置の製造方法
KR101246443B1 (ko) 금속계막의 성막 방법 및 기억 매체
JP2011071498A (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
TWI479564B (zh) Semiconductor manufacturing apparatus and semiconductor manufacturing method
KR102152088B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US20160358811A1 (en) Interconnect structure
JP2023001165A (ja) 半導体製造装置
US9673092B2 (en) Film forming apparatus, and method of manufacturing semiconductor device
JP5052638B2 (ja) 成膜方法
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
US20210233778A1 (en) Etching method, substrate processing apparatus, and substrate processing system
JP2010192736A (ja) 原子層成長装置および方法
JP5988871B2 (ja) ラジカルクリーニング装置及び方法
JP2007096189A (ja) プラズマｃｖｄ装置の管理方法
JP2006269528A (ja) 半導体処理装置
TW202333227A (zh) 基板處理方法及電漿處理裝置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120524

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120724

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5052638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250