JP2001127059A - 絶縁体薄膜の製造方法と製造装置および半導体装置 - Google Patents
絶縁体薄膜の製造方法と製造装置および半導体装置Info
- Publication number
- JP2001127059A JP2001127059A JP30364099A JP30364099A JP2001127059A JP 2001127059 A JP2001127059 A JP 2001127059A JP 30364099 A JP30364099 A JP 30364099A JP 30364099 A JP30364099 A JP 30364099A JP 2001127059 A JP2001127059 A JP 2001127059A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- plasma
- substrate
- semiconductor device
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明は半導体工業における半導体薄膜素子
及びその製造方法に関し、特にアクティブマトリックス
方式の液晶ディスプレイ等に用いられる薄膜トランジス
タ（ＴＦＴ）及びその製造方法に関する。ＴＦＴのゲー
ト絶縁層として使用可能な絶縁体薄膜の製造方法および
製造方法。 【解決手段】 本発明ではプラズマの発生部分と基板と
の間に少なくとも一部分を遮蔽する位置に触媒体を設置
する。これによりプラズマによる原料ガスの分解と触媒
による加熱分解の効果により６００℃以下の低温で、下
地に対する損傷が小さくかつ絶縁性の優れた絶縁体薄膜
が得られる。
及びその製造方法に関し、特にアクティブマトリックス
方式の液晶ディスプレイ等に用いられる薄膜トランジス
タ（ＴＦＴ）及びその製造方法に関する。ＴＦＴのゲー
ト絶縁層として使用可能な絶縁体薄膜の製造方法および
製造方法。 【解決手段】 本発明ではプラズマの発生部分と基板と
の間に少なくとも一部分を遮蔽する位置に触媒体を設置
する。これによりプラズマによる原料ガスの分解と触媒
による加熱分解の効果により６００℃以下の低温で、下
地に対する損傷が小さくかつ絶縁性の優れた絶縁体薄膜
が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体工業におけ
る半導体薄膜素子及びその製造方法に関し、特にアクテ
ィブマトリックス方式の液晶ディスプレイ等に用いられ
る薄膜トランジスタ（ＴＦＴ）及びその製造方法に関す
る。
る半導体薄膜素子及びその製造方法に関し、特にアクテ
ィブマトリックス方式の液晶ディスプレイ等に用いられ
る薄膜トランジスタ（ＴＦＴ）及びその製造方法に関す
る。
【０００２】
【従来の技術】アクティブマトリックス方式の液晶ディ
スプレイにおいて、用いられるトランジスタとしては、
各画素をスイッチングするためのトランジスタ、及びに
表示する画像情報に基づく制御信号を各画素トランジス
タに送る周辺回路の高移動度トランジスタがある。従
来、この中で画素トランジスタについては、水素化非晶
質シリコン（ａ−Ｓｉ：Ｈ）を活性層としたＴＦＴが用
いられ、その製造方法としてはプラズマ化学的気相成長
法（ＰＣＶＤ）が適用されていた。このａ−Ｓｉ：Ｈ
ＴＦＴは、安価な透光性ガラス基板が十分に適用できる
３００℃程度の温度で製造できる利点があるが、ｎ型の
ＴＦＴの移動度で１ｃｍ2／Ｖ・Ｓと小さく、さらにｐ
型のＴＦＴについては実用的な移動度が得られず、周辺
回路に適用できないという欠点があり、ＩＣチップを基
板上に実装して周辺回路を構成していた。
スプレイにおいて、用いられるトランジスタとしては、
各画素をスイッチングするためのトランジスタ、及びに
表示する画像情報に基づく制御信号を各画素トランジス
タに送る周辺回路の高移動度トランジスタがある。従
来、この中で画素トランジスタについては、水素化非晶
質シリコン（ａ−Ｓｉ：Ｈ）を活性層としたＴＦＴが用
いられ、その製造方法としてはプラズマ化学的気相成長
法（ＰＣＶＤ）が適用されていた。このａ−Ｓｉ：Ｈ
ＴＦＴは、安価な透光性ガラス基板が十分に適用できる
３００℃程度の温度で製造できる利点があるが、ｎ型の
ＴＦＴの移動度で１ｃｍ2／Ｖ・Ｓと小さく、さらにｐ
型のＴＦＴについては実用的な移動度が得られず、周辺
回路に適用できないという欠点があり、ＩＣチップを基
板上に実装して周辺回路を構成していた。
【０００３】一方、多結晶シリコン（ｐｏｌｙ−Ｓｉ）
を活性層とするＴＦＴは、ｎ型，ｐ型ともに移動度が大
きく、周辺回路にも適用できるという利点がある。近
年、安価なガラス基板が適用できる低い温度で作製する
ｐｏｌｙ−Ｓｉ（低温ｐｏｌｙ−Ｓｉ）の技術につい
て、研究開発が活発に行われ、実用化が進められてい
る。その一つはａ−Ｓｉ：Ｈ膜での吸収が極めて大きい
紫外線領域の波長のエキシマレーザー光を、パルス状に
ａ−Ｓｉ：Ｈ膜に照射することにより、ａ−Ｓｉ：Ｈ膜
を急激に加熱溶融・冷却させることで、再結晶させて多
結晶膜を製造する方法（特許第２７２５６６９号等）で
ある。この方法はガラス基板が適用できる６００℃以下
の低温で高移動度のＴＦＴを形成することができる。
を活性層とするＴＦＴは、ｎ型，ｐ型ともに移動度が大
きく、周辺回路にも適用できるという利点がある。近
年、安価なガラス基板が適用できる低い温度で作製する
ｐｏｌｙ−Ｓｉ（低温ｐｏｌｙ−Ｓｉ）の技術につい
て、研究開発が活発に行われ、実用化が進められてい
る。その一つはａ−Ｓｉ：Ｈ膜での吸収が極めて大きい
紫外線領域の波長のエキシマレーザー光を、パルス状に
ａ−Ｓｉ：Ｈ膜に照射することにより、ａ−Ｓｉ：Ｈ膜
を急激に加熱溶融・冷却させることで、再結晶させて多
結晶膜を製造する方法（特許第２７２５６６９号等）で
ある。この方法はガラス基板が適用できる６００℃以下
の低温で高移動度のＴＦＴを形成することができる。
【０００４】しかしながら、結晶性が高く高移動度のＰ
ｏｌｙ−Ｓｉを生成しようとすると、その表面に１０〜
１００ｎｍ程度の凹凸が発生する。Ｐｏｌｙ−Ｓｉ Ｔ
ＦＴの場合、一般に前記Ｐｏｌｙ−Ｓｉの上部にゲート
用絶縁体薄膜としてＳｉＯ2薄膜を形成する。絶縁体薄
膜の形成方法としてはＳｉＨ4とＯ2ガスを用いる常圧Ｃ
ＶＤ法や平行平板プラズマＣＶＤ法が一般的である。ま
た原料ガスとして段差被覆性の優れたＴＥＯＳ：Ｓｉ
（ＯＣ2Ｈ5）4とＯ2を用いる場合もある。またＯ 2より
酸化性の高いＮ2ＯやＯ3を導入する場合もある。
ｏｌｙ−Ｓｉを生成しようとすると、その表面に１０〜
１００ｎｍ程度の凹凸が発生する。Ｐｏｌｙ−Ｓｉ Ｔ
ＦＴの場合、一般に前記Ｐｏｌｙ−Ｓｉの上部にゲート
用絶縁体薄膜としてＳｉＯ2薄膜を形成する。絶縁体薄
膜の形成方法としてはＳｉＨ4とＯ2ガスを用いる常圧Ｃ
ＶＤ法や平行平板プラズマＣＶＤ法が一般的である。ま
た原料ガスとして段差被覆性の優れたＴＥＯＳ：Ｓｉ
（ＯＣ2Ｈ5）4とＯ2を用いる場合もある。またＯ 2より
酸化性の高いＮ2ＯやＯ3を導入する場合もある。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような方法を採用した場合、ガラス基板が適用できる温
度で絶縁体薄膜（ＳｉＯ2）を製造することは可能と考
えられるが、それぞれの技術について、以下のような課
題があった。
ような方法を採用した場合、ガラス基板が適用できる温
度で絶縁体薄膜（ＳｉＯ2）を製造することは可能と考
えられるが、それぞれの技術について、以下のような課
題があった。
【０００６】常圧ＣＶＤ法については、成膜時における
Ｐｏｌｙ−Ｓｉに対する損傷は非常に小さく、装置構成
も比較的簡単なため容易にＳｉＯ2を形成できるが、Ｓ
ｉＯ2に含まれる水分が多く、膜の密度も低く、ＳｉＯ2
としては非常に粗な膜質になってしまう。そのためこの
ＳｉＯ2薄膜をゲート絶縁膜として使用しＴＦＴを作成
した場合、初期のＶｔシフトや、一定バイアスをゲート
に印可し高温で放置した場合（＋ＢＴ，−ＢＴストレス
試験）のＶｔシフト等、ＳｉＯ2の品質に起因した問題
点が発生する。
Ｐｏｌｙ−Ｓｉに対する損傷は非常に小さく、装置構成
も比較的簡単なため容易にＳｉＯ2を形成できるが、Ｓ
ｉＯ2に含まれる水分が多く、膜の密度も低く、ＳｉＯ2
としては非常に粗な膜質になってしまう。そのためこの
ＳｉＯ2薄膜をゲート絶縁膜として使用しＴＦＴを作成
した場合、初期のＶｔシフトや、一定バイアスをゲート
に印可し高温で放置した場合（＋ＢＴ，−ＢＴストレス
試験）のＶｔシフト等、ＳｉＯ2の品質に起因した問題
点が発生する。
【０００７】プラズマＣＶＤ法については、比較的良質
なＳｉＯ2が形成できるが、ＳｉＯ2形成時のプラズマに
よるＰｏｌｙ−Ｓｉへの損傷が大きく界面付近に欠陥が
発生する。そのためこのＳｉＯ2薄膜をゲート絶縁膜と
して使用してＴＦＴを作成した場合、Ｓ値が大きくなる
と言う問題点がある。
なＳｉＯ2が形成できるが、ＳｉＯ2形成時のプラズマに
よるＰｏｌｙ−Ｓｉへの損傷が大きく界面付近に欠陥が
発生する。そのためこのＳｉＯ2薄膜をゲート絶縁膜と
して使用してＴＦＴを作成した場合、Ｓ値が大きくなる
と言う問題点がある。
【０００８】このようなＳｉＯ2の形成方法では、Ｓｉ
Ｏ2の品質を向上すると界面に損傷を与え、界面の損傷
を防ぐとＳｉＯ2の膜質が低下するという問題点が発生
し、Ｐｏｙ−Ｓｉの特性を十分に発揮するＴＦＴが形成
できないという問題点があった。
Ｏ2の品質を向上すると界面に損傷を与え、界面の損傷
を防ぐとＳｉＯ2の膜質が低下するという問題点が発生
し、Ｐｏｙ−Ｓｉの特性を十分に発揮するＴＦＴが形成
できないという問題点があった。
【０００９】本発明は、以上のような従来技術の課題を
解決し、より品質の優れた絶縁体薄膜を低温で形成する
製造方法及びその製造装置と、特性・信頼性の優れたＴ
ＦＴを提供することを目的とする。
解決し、より品質の優れた絶縁体薄膜を低温で形成する
製造方法及びその製造装置と、特性・信頼性の優れたＴ
ＦＴを提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の構成または本発
明方法において前記目的を達成するため、本発明に係る
絶縁体薄膜の製造方法と製造装置は、原料ガスを放電分
解して発生したプラズマの中のラジカルを、前記プラズ
マの発生部と少なくとも一部分を遮蔽されたところに設
置された基板に照射して絶縁体薄膜を形成する工程にお
いて、前記遮蔽物が触媒体であることを特徴とする。ま
た、本発明に係る半導体装置は、以上の工程で得られた
絶縁体薄膜を絶縁層とすることを特徴とする。これによ
りガラス等の安価な基板が使用できる温度で、高品質の
絶縁体薄膜を形成することが可能となる。
明方法において前記目的を達成するため、本発明に係る
絶縁体薄膜の製造方法と製造装置は、原料ガスを放電分
解して発生したプラズマの中のラジカルを、前記プラズ
マの発生部と少なくとも一部分を遮蔽されたところに設
置された基板に照射して絶縁体薄膜を形成する工程にお
いて、前記遮蔽物が触媒体であることを特徴とする。ま
た、本発明に係る半導体装置は、以上の工程で得られた
絶縁体薄膜を絶縁層とすることを特徴とする。これによ
りガラス等の安価な基板が使用できる温度で、高品質の
絶縁体薄膜を形成することが可能となる。
【００１１】また本発明の構成によればプラズマ中のイ
オン等の衝突等によるＰｏｌｙ−Ｓｉの品質の低下を招
くことなく絶縁体薄膜の形成に必要なＯまたはＮのラジ
カルのみをＰｏｌｙ−Ｓｉ表面に供給することが可能に
なる。また触媒の作用によりＯまたはＮのラジカルが効
率よく発生し、ガスの分解のために投入する電力を低減
する事が可能になる。
オン等の衝突等によるＰｏｌｙ−Ｓｉの品質の低下を招
くことなく絶縁体薄膜の形成に必要なＯまたはＮのラジ
カルのみをＰｏｌｙ−Ｓｉ表面に供給することが可能に
なる。また触媒の作用によりＯまたはＮのラジカルが効
率よく発生し、ガスの分解のために投入する電力を低減
する事が可能になる。
【００１２】本発明の構成又は本発明方法において、絶
縁体薄膜の構成元素を含む原料の放電分解を、高周波誘
導結合プラズマ，ヘリコン波プラズマ，電子 サイクロ
トロン共鳴プラズマ，ＵＨＦプラズマ，ＶＨＦプラズ
マ，アーク放電プラズマ，のいずれかの手法によりプラ
ズマを発生させることは、プラズマ中の電子密度が１０
10〜１０13個／ｃｍ-3である高密度・高励起プラズマで
あるため、好ましい。成膜時に基板の温度を１００℃〜
６００℃とすることにより、ガラス等の安価な基板の使
用が可能となり、好ましい。
縁体薄膜の構成元素を含む原料の放電分解を、高周波誘
導結合プラズマ，ヘリコン波プラズマ，電子 サイクロ
トロン共鳴プラズマ，ＵＨＦプラズマ，ＶＨＦプラズ
マ，アーク放電プラズマ，のいずれかの手法によりプラ
ズマを発生させることは、プラズマ中の電子密度が１０
10〜１０13個／ｃｍ-3である高密度・高励起プラズマで
あるため、好ましい。成膜時に基板の温度を１００℃〜
６００℃とすることにより、ガラス等の安価な基板の使
用が可能となり、好ましい。
【００１３】本発明の構成又は本発明方法において、基
板として透光性基板を用いることは、透過型液晶ディス
プレイ等、光を透過させる製品を製造する上で好まし
い。
板として透光性基板を用いることは、透過型液晶ディス
プレイ等、光を透過させる製品を製造する上で好まし
い。
【００１４】本発明方法においてＰｏｌｙ−Ｓｉの表面
５〜５０ｎｍ程度を酸化または窒化または酸窒化し、絶
縁膜が必要膜厚になるようにプラズマＣＶＤ法等によっ
てＳｉＯ2やＳｉＮやＳｉＯＮを追加することはプロセ
ス時間を短縮する意味、さらにＰｏｌｙ−Ｓｉの膜厚を
必要以上に厚くすることがないという意味で好ましい。
５〜５０ｎｍ程度を酸化または窒化または酸窒化し、絶
縁膜が必要膜厚になるようにプラズマＣＶＤ法等によっ
てＳｉＯ2やＳｉＮやＳｉＯＮを追加することはプロセ
ス時間を短縮する意味、さらにＰｏｌｙ−Ｓｉの膜厚を
必要以上に厚くすることがないという意味で好ましい。
【００１５】またＮ原子を含むガスを導入することによ
ってＳｉＮ、ＳｉＯＮ膜を形成することは絶縁耐圧の向
上に役立つため好ましい。
ってＳｉＮ、ＳｉＯＮ膜を形成することは絶縁耐圧の向
上に役立つため好ましい。
【００１６】本発明による絶縁膜の形成方法によればＰ
ｏｌｙ−Ｓｉの表面が酸化または窒化または酸窒化する
ため、ＴＦＴを構成した場合のＰｏｌｙ−Ｓｉと絶縁体
薄膜の界面が一度も外気に曝されることがないためＴＦ
Ｔ特性の安定化を促進する効果もある。
ｏｌｙ−Ｓｉの表面が酸化または窒化または酸窒化する
ため、ＴＦＴを構成した場合のＰｏｌｙ−Ｓｉと絶縁体
薄膜の界面が一度も外気に曝されることがないためＴＦ
Ｔ特性の安定化を促進する効果もある。
【００１７】また、Ｐｏｌｙ−Ｓｉの上にＣＶＤ法等に
よって絶縁膜を形成した後に本発明による処理を行え
ば、絶縁膜の品質の向上およびＰｏｌｙ−Ｓｉの損傷の
回復に役立つので好ましい。
よって絶縁膜を形成した後に本発明による処理を行え
ば、絶縁膜の品質の向上およびＰｏｌｙ−Ｓｉの損傷の
回復に役立つので好ましい。
【００１８】
【発明の実施の形態】以下，本発明の実施の形態につい
て，図１から図２を用いて説明する。
て，図１から図２を用いて説明する。
【００１９】（実施の形態１）図１は本発明に関わる絶
縁体薄膜の製造装置の概略図である。真空容器１内に、
基板加熱用ヒータを内蔵した基板ホルダ２および高周波
電力供給用の電極４およびＰｔ製の触媒体メッシュ５が
設置されている。触媒体としては、原料ガスを分解して
ＯラジカルまたはＮラジカルを生成可能なものであれば
他の材料でもよい。たとえばＴａ，Ｍｏ，Ｗ，Ｎｉ，Ｃ
ｒおよびそれらの化合物が一例としてあげられる。基板
ホルダ２上に基板３が設置され、１００〜６００℃の適
当な温度に加熱される。ガス導入口７から真空容器１内
にＯ2等の酸化性ガスやＮ2等の窒化性のガス等、必要な
ガスが導入される。原料ガスはＯ2またはＮ2以外にもＯ
またはＮを含有するガス、たとえばＯ3、Ｎ2Ｏ、Ｎ
Ｈ3、Ｈ2Ｏ、ＣＯ2、ＣＯ等が挙げられる。希釈用ガス
としてはＡｒ、Ｈｅ等の不活性ガスが挙げられる。さら
に電極４は高周波電源６によって高周波電力を印加さ
れ、触媒体メッシュ５との間にプラズマが発生する。
縁体薄膜の製造装置の概略図である。真空容器１内に、
基板加熱用ヒータを内蔵した基板ホルダ２および高周波
電力供給用の電極４およびＰｔ製の触媒体メッシュ５が
設置されている。触媒体としては、原料ガスを分解して
ＯラジカルまたはＮラジカルを生成可能なものであれば
他の材料でもよい。たとえばＴａ，Ｍｏ，Ｗ，Ｎｉ，Ｃ
ｒおよびそれらの化合物が一例としてあげられる。基板
ホルダ２上に基板３が設置され、１００〜６００℃の適
当な温度に加熱される。ガス導入口７から真空容器１内
にＯ2等の酸化性ガスやＮ2等の窒化性のガス等、必要な
ガスが導入される。原料ガスはＯ2またはＮ2以外にもＯ
またはＮを含有するガス、たとえばＯ3、Ｎ2Ｏ、Ｎ
Ｈ3、Ｈ2Ｏ、ＣＯ2、ＣＯ等が挙げられる。希釈用ガス
としてはＡｒ、Ｈｅ等の不活性ガスが挙げられる。さら
に電極４は高周波電源６によって高周波電力を印加さ
れ、触媒体メッシュ５との間にプラズマが発生する。
【００２０】なお本実施例では、プラズマとして平行平
板容量結合プラズマを適用しているが、プラズマの電子
密度が１０10〜１０13ｃｍ-3の高密度プラズマとしてＩ
ＣＰプラズマ、ヘリコン波プラズマ，電子サイクロトロ
ン共鳴プラズマ，ＵＨＦプラズマ，ＶＨＦプラズマ，ア
ーク放電プラズマのいずれを適用してもよい。また、こ
れらのプラズマ発生法に限らず、プラズマを発生させる
ことが可能で有れば、本発明に係る絶縁体の製造装置に
適用してよい。
板容量結合プラズマを適用しているが、プラズマの電子
密度が１０10〜１０13ｃｍ-3の高密度プラズマとしてＩ
ＣＰプラズマ、ヘリコン波プラズマ，電子サイクロトロ
ン共鳴プラズマ，ＵＨＦプラズマ，ＶＨＦプラズマ，ア
ーク放電プラズマのいずれを適用してもよい。また、こ
れらのプラズマ発生法に限らず、プラズマを発生させる
ことが可能で有れば、本発明に係る絶縁体の製造装置に
適用してよい。
【００２１】（実施の形態２）図２は本発明に係る半導
体薄膜の製造方法により作製するＴＦＴの工程概略図で
ある。
体薄膜の製造方法により作製するＴＦＴの工程概略図で
ある。
【００２２】まず、ガラス等の基板８上に、常圧ＣＶＤ
法等により酸化シリコン膜９を１００〜５００ｎｍの膜
厚で形成する（図２（ａ））。
法等により酸化シリコン膜９を１００〜５００ｎｍの膜
厚で形成する（図２（ａ））。
【００２３】次いで、非晶質シリコン膜１０を、３０〜
１５０ｎｍの膜厚で形成する（図２（ｂ））。膜厚はこ
の範囲に限られたものではなく、ＴＦＴの構造や他の工
程との整合性等に応じ、５〜２００ｎｍの範囲で設定す
る。非晶質シリコン膜１０にエキシマレーザーの照射等
を行い、多結晶シリコン１１（Ｐｏｌｉ−Ｓｉ）を形成
する（図２（ｃ））。フォトリソによりパターニングさ
れたフォトレジストをマスクとして多結晶シリコン膜１
１をエッチングする。次いで、本発明による酸化処理を
行い酸化シリコン膜１２を１０〜１００ｎｍの膜厚で形
成（図２（ｄ））する。さらにプラズマＣＶＤ法等を用
いて酸化シリコン膜１３を形成する（図２（ｅ））。次
いで、Ｔｉ，Ｍｏ，Ｗ，Ａｌ，Ｔａ等からなる金属膜を
５０〜３００ｎｍの膜厚で形成し、フォトリソによりパ
ターニングされたフォトレジストをマスクとして金属膜
をエッチングすることにより、ゲート電極１４を形成す
る（図２（ｆ））。なお、ゲート電極１４としては金属
膜に限らず、シリコン膜でもよい。次いで、ゲート電極
１４をマスクとして、不純物を含むイオン１５を注入
し、ソース／ドレイン領域となる不純物ドーピング層１
６を形成する。このドーピング層の形成は、例えばｎ型
層の形成では、水素希釈５％ ＰＨ3をイオン源ガスと
したイオンドーピングで行う。イオンドーピングを適用
する場合の条件は、加速電圧５〜１００ｋＶ，総イオン
注入量１０14〜１０16ｃｍ-2とする。これらの条件はマ
スクの厚さや形成するドーピング層の厚さ等の構成によ
り、適宜最適な条件やガス濃度を選択する。また、ｐ型
層の形成ではイオン源ガスとして水素希釈５％ Ｂ2Ｈ6
等を用いたイオンドーピングにより行う。なお、イオン
ドーピング法では、ドーパントとなる不純物と水素が同
時に注入されるため、水素による注入欠陥の補償や活性
化・結晶化の促進が行われ、低い温度で低抵抗のドーピ
ング層が形成される。なお、本実施例において注入され
る領域の酸化シリコン膜を残したままイオンの注入を行
っているが、注入される領域の表面の酸化シリコン膜を
除去し、イオンの注入を行ってもよい。その場合は、イ
オンの加速電圧は、２０ｋＶ以下とすることが好まし
い。
１５０ｎｍの膜厚で形成する（図２（ｂ））。膜厚はこ
の範囲に限られたものではなく、ＴＦＴの構造や他の工
程との整合性等に応じ、５〜２００ｎｍの範囲で設定す
る。非晶質シリコン膜１０にエキシマレーザーの照射等
を行い、多結晶シリコン１１（Ｐｏｌｉ−Ｓｉ）を形成
する（図２（ｃ））。フォトリソによりパターニングさ
れたフォトレジストをマスクとして多結晶シリコン膜１
１をエッチングする。次いで、本発明による酸化処理を
行い酸化シリコン膜１２を１０〜１００ｎｍの膜厚で形
成（図２（ｄ））する。さらにプラズマＣＶＤ法等を用
いて酸化シリコン膜１３を形成する（図２（ｅ））。次
いで、Ｔｉ，Ｍｏ，Ｗ，Ａｌ，Ｔａ等からなる金属膜を
５０〜３００ｎｍの膜厚で形成し、フォトリソによりパ
ターニングされたフォトレジストをマスクとして金属膜
をエッチングすることにより、ゲート電極１４を形成す
る（図２（ｆ））。なお、ゲート電極１４としては金属
膜に限らず、シリコン膜でもよい。次いで、ゲート電極
１４をマスクとして、不純物を含むイオン１５を注入
し、ソース／ドレイン領域となる不純物ドーピング層１
６を形成する。このドーピング層の形成は、例えばｎ型
層の形成では、水素希釈５％ ＰＨ3をイオン源ガスと
したイオンドーピングで行う。イオンドーピングを適用
する場合の条件は、加速電圧５〜１００ｋＶ，総イオン
注入量１０14〜１０16ｃｍ-2とする。これらの条件はマ
スクの厚さや形成するドーピング層の厚さ等の構成によ
り、適宜最適な条件やガス濃度を選択する。また、ｐ型
層の形成ではイオン源ガスとして水素希釈５％ Ｂ2Ｈ6
等を用いたイオンドーピングにより行う。なお、イオン
ドーピング法では、ドーパントとなる不純物と水素が同
時に注入されるため、水素による注入欠陥の補償や活性
化・結晶化の促進が行われ、低い温度で低抵抗のドーピ
ング層が形成される。なお、本実施例において注入され
る領域の酸化シリコン膜を残したままイオンの注入を行
っているが、注入される領域の表面の酸化シリコン膜を
除去し、イオンの注入を行ってもよい。その場合は、イ
オンの加速電圧は、２０ｋＶ以下とすることが好まし
い。
【００２４】次いで、層間絶縁膜となる酸化シリコン膜
１７を、常圧ＣＶＤ法，プラズマＣＶＤ法，スパッタ法
等により、１００〜５００ｎｍの膜厚で形成し、ソース
／ドレイン領域への電極コンタクトを取るために酸化シ
リコン膜を、フォトリソ・エッチングにより開口し、ソ
ース／ドレイン電極１８を形成して、薄膜トランジスタ
を完成させる（図２（ｇ））。
１７を、常圧ＣＶＤ法，プラズマＣＶＤ法，スパッタ法
等により、１００〜５００ｎｍの膜厚で形成し、ソース
／ドレイン領域への電極コンタクトを取るために酸化シ
リコン膜を、フォトリソ・エッチングにより開口し、ソ
ース／ドレイン電極１８を形成して、薄膜トランジスタ
を完成させる（図２（ｇ））。
【００２５】以上のような方法を採用することにより、
ガラス基板が適用できる温度範囲で、結晶性が優れた半
導体薄膜を形成することができる。従って、アクティブ
マトリックス方式の液晶ディスプレイ等のように大面積
ガラス基板に薄膜トランジスタを作製する場合において
も、特性、信頼性の優れた薄膜トランジスタを作製する
ことが可能となる。
ガラス基板が適用できる温度範囲で、結晶性が優れた半
導体薄膜を形成することができる。従って、アクティブ
マトリックス方式の液晶ディスプレイ等のように大面積
ガラス基板に薄膜トランジスタを作製する場合において
も、特性、信頼性の優れた薄膜トランジスタを作製する
ことが可能となる。
【００２６】また、酸化処理時に基板の高温加熱を行な
えば、より結晶性の優れた絶縁体薄膜の形成ができるの
で、より良好な特性を示す薄膜トランジスタを作製する
ことができる。加熱の温度は、本実施例のように基板と
してガラス基板を用いる場合には、１００〜６００℃で
あるのが好ましく、さらには３００〜５００℃であるの
が、ガラスの歪みを最小限にさせる点でより好ましい。
えば、より結晶性の優れた絶縁体薄膜の形成ができるの
で、より良好な特性を示す薄膜トランジスタを作製する
ことができる。加熱の温度は、本実施例のように基板と
してガラス基板を用いる場合には、１００〜６００℃で
あるのが好ましく、さらには３００〜５００℃であるの
が、ガラスの歪みを最小限にさせる点でより好ましい。
【００２７】（実施例１）本実施例では原料ガスとして
Ｏ2と希釈用ガスとしてＡｒを用い、各々１００、５０
ｓｃｃｍを真空容器１内に導入した。真空容器１内を約
３３０Ｐａの圧力になるようにしてプラズマを発生させ
た。触媒体メッシュとしてＰｔを用いた。基板３は約３
５０℃に加熱されている。本実施例では基板３として６
インチＳｉウエハーを用いた。供給した高周波電力は約
１００Ｗであり、発生したプラズマ中のラジカル等が触
媒体メッシュ５を通過するとともにさらに分解等が生
じ、基板３上部が酸化され、ＳｉＯ薄膜が形成される。
Ｏ2と希釈用ガスとしてＡｒを用い、各々１００、５０
ｓｃｃｍを真空容器１内に導入した。真空容器１内を約
３３０Ｐａの圧力になるようにしてプラズマを発生させ
た。触媒体メッシュとしてＰｔを用いた。基板３は約３
５０℃に加熱されている。本実施例では基板３として６
インチＳｉウエハーを用いた。供給した高周波電力は約
１００Ｗであり、発生したプラズマ中のラジカル等が触
媒体メッシュ５を通過するとともにさらに分解等が生
じ、基板３上部が酸化され、ＳｉＯ薄膜が形成される。
【００２８】図３に本実施例によって形成したＳｉＯ2
薄膜の高周波Ｃ−Ｖカーブを示す。比較のために熱酸化
膜を用いた場合の特性も示す。電極はＡｌを用いた。ま
た縦軸は最大容量で規格化した容量を示した。ＳｉＯ2
の膜厚はどちらも約５０ｎｍとした。この図から熱酸化
膜によるＳｉＯ2に比べると傾きが若干小さくなってい
るが、比較的良質のＳｉＯ2膜が形成されていることが
解る。
薄膜の高周波Ｃ−Ｖカーブを示す。比較のために熱酸化
膜を用いた場合の特性も示す。電極はＡｌを用いた。ま
た縦軸は最大容量で規格化した容量を示した。ＳｉＯ2
の膜厚はどちらも約５０ｎｍとした。この図から熱酸化
膜によるＳｉＯ2に比べると傾きが若干小さくなってい
るが、比較的良質のＳｉＯ2膜が形成されていることが
解る。
【００２９】（実施例２）本実施例ではコーニング社製
＃１７３７ガラス基板上にプラズマＣＶＤ法により、原
料ガスとしてＴＥＯＳおよびＯ2を用いて酸化シリコン
膜９を４００ｎｍ形成した。ついで非晶質シリコン膜１
０を１００ｎｍの膜厚で形成した。さらにエキシマレー
ザを照射することにより多結晶シリコン１１を形成し
た。そして実施例１と同様な方法で多結晶シリコン１１
の表面を酸化し、約５０ｎｍの厚さのＳｉＯ2を形成す
る。ついでＴＥＯＳとＯ2を用いたプラズマＣＶＤ法に
よりＳｉＯ2膜を約４０ｎｍの厚さに形成する。これに
よりゲート絶縁層の厚さは９０ｎｍ程度になる。プラズ
マＣＶＤ法によるＳｉＯ2の形成条件はＴＥＯＳ流量２
５ｓｃｃｍ、Ｏ2流量５５０ｓｃｃｍ、基板温度４５０
℃（設定値）、圧力８０Ｐａ、電極間距離２０ｍｍであ
る。 次いで、Ｔａ膜を２００ｎｍの膜厚で形成し、フ
ォトリソによりパターニングされたフォトレジストをマ
スクとしてＴａ膜をエッチングすることにより、ゲート
電極１４を形成する。次いで、ゲート電極１４をマスク
として、不純物ドーピング層１６を形成する。本実施例
ではｎ型層を形成した。水素希釈５％ ＰＨ3をイオン
源ガスとしたイオンドーピングで行った。イオンドーピ
ングの条件は、加速電圧：６５ｋＶ，総イオン注入量：
１０15ｃｍ-2とした。次いで、層間絶縁膜となる酸化シ
リコン膜１７を、常圧ＣＶＤ法により、２００ｎｍの膜
厚で形成し、不純物ドーピング層の活性化のためＮ2中
４５０℃の熱処理を行った。ソース／ドレイン領域への
電極コンタクトを取るために酸化シリコン膜１８を、フ
ォトリソ・エッチングにより開孔し、ソース／ドレイン
電極（本実施例ではＴｉ／Ａｌを用いた）を形成して、
薄膜トランジスタを完成させる。
＃１７３７ガラス基板上にプラズマＣＶＤ法により、原
料ガスとしてＴＥＯＳおよびＯ2を用いて酸化シリコン
膜９を４００ｎｍ形成した。ついで非晶質シリコン膜１
０を１００ｎｍの膜厚で形成した。さらにエキシマレー
ザを照射することにより多結晶シリコン１１を形成し
た。そして実施例１と同様な方法で多結晶シリコン１１
の表面を酸化し、約５０ｎｍの厚さのＳｉＯ2を形成す
る。ついでＴＥＯＳとＯ2を用いたプラズマＣＶＤ法に
よりＳｉＯ2膜を約４０ｎｍの厚さに形成する。これに
よりゲート絶縁層の厚さは９０ｎｍ程度になる。プラズ
マＣＶＤ法によるＳｉＯ2の形成条件はＴＥＯＳ流量２
５ｓｃｃｍ、Ｏ2流量５５０ｓｃｃｍ、基板温度４５０
℃（設定値）、圧力８０Ｐａ、電極間距離２０ｍｍであ
る。 次いで、Ｔａ膜を２００ｎｍの膜厚で形成し、フ
ォトリソによりパターニングされたフォトレジストをマ
スクとしてＴａ膜をエッチングすることにより、ゲート
電極１４を形成する。次いで、ゲート電極１４をマスク
として、不純物ドーピング層１６を形成する。本実施例
ではｎ型層を形成した。水素希釈５％ ＰＨ3をイオン
源ガスとしたイオンドーピングで行った。イオンドーピ
ングの条件は、加速電圧：６５ｋＶ，総イオン注入量：
１０15ｃｍ-2とした。次いで、層間絶縁膜となる酸化シ
リコン膜１７を、常圧ＣＶＤ法により、２００ｎｍの膜
厚で形成し、不純物ドーピング層の活性化のためＮ2中
４５０℃の熱処理を行った。ソース／ドレイン領域への
電極コンタクトを取るために酸化シリコン膜１８を、フ
ォトリソ・エッチングにより開孔し、ソース／ドレイン
電極（本実施例ではＴｉ／Ａｌを用いた）を形成して、
薄膜トランジスタを完成させる。
【００３０】図４に本実施例によって形成した薄膜トラ
ンジスタの特性と、比較のためにゲート絶縁膜をプラズ
マＣＶＤ法によって形成した場合（従来技術）の薄膜ト
ランジスタの特性を示す。ソースドレイン間電圧を０．
１Ｖとした場合のソースゲート間電圧Ｖｇに対するソー
スドレイン間電流Ｉｄの変化を示す。この特性から得ら
れるＳ値は、従来技術では０．７７、本発明では０．５
１に改善されていることが解る。
ンジスタの特性と、比較のためにゲート絶縁膜をプラズ
マＣＶＤ法によって形成した場合（従来技術）の薄膜ト
ランジスタの特性を示す。ソースドレイン間電圧を０．
１Ｖとした場合のソースゲート間電圧Ｖｇに対するソー
スドレイン間電流Ｉｄの変化を示す。この特性から得ら
れるＳ値は、従来技術では０．７７、本発明では０．５
１に改善されていることが解る。
【００３１】
【発明の効果】本発明の構成または本発明の方法におい
て前記目的を達成するため、本発明に係る絶縁体薄膜の
製造方法と製造装置は、原料ガスを放電分解して発生し
たプラズマの中のラジカル等を、前記プラズマの発生部
と少なくとも一部分を遮蔽されたところに設置された基
板に照射して薄膜を形成する工程において、前記遮蔽物
が触媒体であることを特徴とする。この装置および方法
により、プラズマによって分解された原料ガスが触媒体
によりさらに分解されるかまたは、プラズマ中の未分解
のガスが触媒によって分解することによって基板表面で
の反応性が高まり、界面への損傷を低減すると同時に高
品質の絶縁体薄膜を低温で形成することが可能になる
（図３、４参照）。
て前記目的を達成するため、本発明に係る絶縁体薄膜の
製造方法と製造装置は、原料ガスを放電分解して発生し
たプラズマの中のラジカル等を、前記プラズマの発生部
と少なくとも一部分を遮蔽されたところに設置された基
板に照射して薄膜を形成する工程において、前記遮蔽物
が触媒体であることを特徴とする。この装置および方法
により、プラズマによって分解された原料ガスが触媒体
によりさらに分解されるかまたは、プラズマ中の未分解
のガスが触媒によって分解することによって基板表面で
の反応性が高まり、界面への損傷を低減すると同時に高
品質の絶縁体薄膜を低温で形成することが可能になる
（図３、４参照）。
【００３２】本発明に係る半導体装置は、以上の工程で
得られた絶縁性の薄膜をゲート絶縁層とすることを特徴
とし、これにより、ガラス等の安価な基板が使用できる
温度で、高品質の絶縁体薄膜を容易に大面積形成するこ
とが可能となる。
得られた絶縁性の薄膜をゲート絶縁層とすることを特徴
とし、これにより、ガラス等の安価な基板が使用できる
温度で、高品質の絶縁体薄膜を容易に大面積形成するこ
とが可能となる。
【図１】本発明の第一の実施例の形態による半導体薄膜
形成装置の概略構成図
形成装置の概略構成図
【図２】本発明の第２の実施例の形態によるトップゲー
ト型薄膜トランジスタの製造工程の概略流れ図
ト型薄膜トランジスタの製造工程の概略流れ図
【図３】本発明の第一の実施例の形態による絶縁体薄膜
形成装置によって形成した、ＳｉＯ2薄膜の高周波Ｃ−
Ｖ測定の図
形成装置によって形成した、ＳｉＯ2薄膜の高周波Ｃ−
Ｖ測定の図
【図４】本発明の第２の実施例の形態によるトップゲー
ト型薄膜トランジスタのトランジスタ特性の図
ト型薄膜トランジスタのトランジスタ特性の図
１ 真空容器 ２ 基板ホルダ ３ 基板 ４ 電極 ５ 触媒体メッシュ ６ 高周波電源 ７ ガス導入口 ８ 基板 ９ 酸化シリコン膜 １０ 非晶質シリコン膜 １１ 多結晶シリコン １２ 酸化シリコン膜 １３ 酸化シリコン膜 １４ ゲート電極 １５ イオン １６ 不純物ドーピング層 １７ 酸化シリコン膜 １８ ソース／ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 正範 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 武富 義尚 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F058 BA04 BA20 BB04 BB07 BC02 BD01 BD03 BD10 BF07 BF25 BF29 BF30 BF54 BF73 BG01 BJ01 BJ10 5F110 AA30 CC02 DD02 DD13 EE03 EE04 FF02 FF09 FF30 GG02 GG13 GG24 HJ12 HJ23 NN02 NN23 NN34 NN35 PP03
Claims (21)
- 【請求項１】ガス導入口，真空排気口に接続された真空
容器内において、絶縁体薄膜の構成元素を含む原料を減
圧下で放電分解して発生したプラズマ中のラジカルを、
前記プラズマの発生部と少なくともプラズマの一部分を
遮蔽されたところに設置された基板に照射して絶縁体薄
膜を形成または改質する工程において、前記遮蔽物が触
媒体であることを特徴とする、絶縁体薄膜の製造方法。 - 【請求項２】絶縁体薄膜の構成元素を含む原料の放電分
解を、高周波容量結合プラズマ、高周波誘導結合プラズ
マ，ヘリコン波プラズマ，電子サイクロトロン共鳴プラ
ズマ，ＵＨＦプラズマ，ＶＨＦプラズマ，アーク放電プ
ラズマ，のいずれかの手法によりプラズマを発生させる
ことで行うことを特徴とする、請求項１に記載の絶縁体
薄膜の製造方法。 - 【請求項３】絶縁体薄膜の構成元素を含む原料に少なく
とも酸素または窒素の一種類を含み、前記絶縁体薄膜の
構成元素に少なくとも酸素または窒素が含有されている
ことを特徴とする、請求項１に記載の絶縁体薄膜の製造
方法。 - 【請求項４】半導体薄膜の構成元素を含む原料が、不活
性気体あるいはＮ↓２ガスで希釈されていることを特徴
とする請求項３に記載の絶縁体薄膜の製造方法。 - 【請求項５】絶縁体薄膜の形成時または改質時に基板の
温度を１００℃〜６００℃とすることを特徴とする、請
求項３に記載の絶縁体薄膜の製造方法。 - 【請求項６】前記基板として透光性基板を用いることを
特徴とする、請求項３に記載の絶縁体薄膜の製造方法。 - 【請求項７】前記基板上の一部もしくは全面に半導体
膜，導体膜の少なくとも一種類以上が形成され、前記半
導体あるいは導体膜の上に、絶縁体薄膜が形成されてい
ることを特徴とする、請求項３に記載の絶縁体薄膜の製
造方法。 - 【請求項８】前記絶縁体薄膜の厚さが、１ｎｍ以上１０
０ｎｍ以下であることを特徴とする、請求項３に記載の
絶縁体薄膜の製造方法。 - 【請求項９】前記絶縁体薄膜と化学気相成長法によって
形成した絶縁体薄膜を積層することを特徴とする請求項
３に記載の絶縁体薄膜の製造方法。 - 【請求項１０】ガス導入口，真空排気口に接続された真
空容器内において、絶縁体薄膜の構成元素を含む原料を
減圧下で放電分解して発生したプラズマ中のラジカル
を、前記プラズマの発生部と少なくともプラズマの一部
分を遮蔽されたところに設置された基板に照射して絶縁
体薄膜を形成または改質する工程において、前記遮蔽物
が触媒体であることを特徴とする、絶縁体薄膜の製造装
置。 - 【請求項１１】絶縁体薄膜の構成元素を含む原料の放電
分解を、高周波容量結合プラズマ、高周波誘導結合プラ
ズマ，ヘリコン波プラズマ，電子サイクロトロン共鳴プ
ラズマ，ＵＨＦプラズマ，ＶＨＦプラズマ，アーク放電
プラズマ，のいずれかの手法によりプラズマを発生させ
ることで行うことを特徴とする、請求項１０に記載の絶
縁体薄膜の製造装置。 - 【請求項１２】前記触媒体がＷ，Ｔａ，Ｍｏ，Ｐｔ，Ｎ
ｉ，Ｃｒのいずれかが主成分であることを特徴とする請
求項１０または１１記載の絶縁体薄膜の製造装置。 - 【請求項１３】ガス導入口，真空排気口に接続された真
空容器内において、絶縁体薄膜の構成元素を含む原料を
減圧下で放電分解して発生したプラズマ中のラジカル
を、前記プラズマの発生部と少なくとも一部分を遮蔽さ
れたところに設置された基板に照射して絶縁体薄膜を形
成または改質する工程において、前記遮蔽物が触媒体で
あることを特徴とする絶縁体製造装置によって形成し
た、絶縁体薄膜を少なくとも絶縁層の一部とすることを
特徴とする半導体装置。 - 【請求項１４】絶縁体薄膜の構成元素を含む原料の放電
分解を、高周波容量結合プラズマ、高周波誘導結合プラ
ズマ，ヘリコン波プラズマ，電子サイクロトロン共鳴プ
ラズマ，ＵＨＦプラズマ，ＶＨＦプラズマ，アーク放電
プラズマ，のいずれかの手法によりプラズマを発生させ
ることで行うことを特徴とする、請求項１３に記載の半
導体装置。 - 【請求項１５】絶縁体薄膜の構成元素を含む原料に少な
くとも酸素または窒素の一種類を含み、前記絶縁体薄膜
の構成元素に少なくとも酸素または窒素が含有されてい
ることを特徴とする、請求項１３または１４に記載の半
導体装置。 - 【請求項１６】半導体薄膜の構成元素を含む原料が、不
活性気体あるいはＮ2ガスで希釈されていることを特徴
とする請求項１５に記載の半導体装置。 - 【請求項１７】絶縁体薄膜の形成時または改質時に基板
の温度を１００℃〜６００℃とすることを特徴とする、
請求項１５に記載の半導体装置。 - 【請求項１８】前記基板として透光性基板を用いること
を特徴とする、請求項１５に記載の半導体装置。 - 【請求項１９】前記基板上の一部もしくは全面に半導体
膜，導体膜の少なくとも一種類以上が形成され、前記半
導体あるいは導体膜の上に、絶縁体薄膜が形成されてい
ることを特徴とする、請求項１５に記載の半導体装置。 - 【請求項２０】前記絶縁体薄膜の厚さが、１ｎｍ以上１
００ｎｍ以下であることを特徴とする、請求項１５に記
載の半導体装置。 - 【請求項２１】前記絶縁体薄膜と化学気相成長法によっ
て形成した絶縁体薄膜を積層することを特徴とする請求
項１５に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30364099A JP2001127059A (ja) | 1999-10-26 | 1999-10-26 | 絶縁体薄膜の製造方法と製造装置および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30364099A JP2001127059A (ja) | 1999-10-26 | 1999-10-26 | 絶縁体薄膜の製造方法と製造装置および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001127059A true JP2001127059A (ja) | 2001-05-11 |
Family
ID=17923441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30364099A Pending JP2001127059A (ja) | 1999-10-26 | 1999-10-26 | 絶縁体薄膜の製造方法と製造装置および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001127059A (ja) |
-
1999
- 1999-10-26 JP JP30364099A patent/JP2001127059A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7691692B2 (en) | Substrate processing apparatus and a manufacturing method of a thin film semiconductor device | |
| US5840600A (en) | Method for producing semiconductor device and apparatus for treating semiconductor device | |
| US20040127069A1 (en) | Method and apparatus for manufacturing a semiconductor device | |
| US6905920B2 (en) | Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature | |
| JP2000353666A (ja) | 半導体薄膜およびその製造方法 | |
| WO2004079826A1 (ja) | 薄膜トランジスタの製造方法、及び表示装置と電子機器 | |
| WO1997006565A1 (fr) | Procede pour la preparation d'un transistor a couche mince, procede pour la preparation d'un substrat de matrice active, et affichage a cristaux liquides | |
| US20090142912A1 (en) | Method of Manufacturing Thin Film Semiconductor Device and Thin Film Semiconductor Device | |
| JPH08228011A (ja) | 半導体装置およびその製造方法 | |
| KR20020068252A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP3165324B2 (ja) | 半導体装置の作製方法 | |
| JPH09156916A (ja) | 多結晶珪素作製装置およびその動作方法 | |
| US6130118A (en) | Plasma reaction apparatus and plasma reaction | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20050202652A1 (en) | High-density plasma hydrogenation | |
| JP2001127059A (ja) | 絶縁体薄膜の製造方法と製造装置および半導体装置 | |
| JP2000150389A (ja) | プラズマｃｖｄ装置およびこれを用いた半導体装置の製造方法 | |
| JP3119988B2 (ja) | 半導体装置の作製方法 | |
| JP2005252012A (ja) | 成膜方法、半導体素子の形成方法、半導体装置、及び表示装置 | |
| JP2000323421A (ja) | 半導体薄膜の製造方法と製造装置、及び半導体装置 | |
| JP3564505B2 (ja) | 半導体装置の作製方法 | |
| JP2002268085A (ja) | 液晶表示装置の製造方法および製造装置 | |
| JP2000331945A (ja) | 半導体薄膜の製造方法と製造装置および半導体装置 | |
| JP2004241784A (ja) | 薄膜トランジスタの製造方法 | |
| JP3340429B2 (ja) | 半導体装置 |