JP2011249626A - 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 - Google Patents

半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 Download PDF

Info

Publication number
JP2011249626A
JP2011249626A JP2010122252A JP2010122252A JP2011249626A JP 2011249626 A JP2011249626 A JP 2011249626A JP 2010122252 A JP2010122252 A JP 2010122252A JP 2010122252 A JP2010122252 A JP 2010122252A JP 2011249626 A JP2011249626 A JP 2011249626A
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
film
bias
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010122252A
Other languages
English (en)
Inventor
Seiji Nishikawa
誠二 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2010122252A priority Critical patent/JP2011249626A/ja
Priority to TW100116968A priority patent/TW201207946A/zh
Priority to US13/638,202 priority patent/US20130075875A1/en
Priority to PCT/JP2011/061363 priority patent/WO2011148830A1/ja
Priority to KR1020127025469A priority patent/KR20120134135A/ko
Priority to EP11786529.5A priority patent/EP2579300A4/en
Publication of JP2011249626A publication Critical patent/JP2011249626A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B21/00—Nitrogen; Compounds thereof
    • C01B21/06—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron
    • C01B21/068—Binary compounds of nitrogen with metals, with silicon, or with boron, or with carbon, i.e. nitrides; Compounds of nitrogen with more than one metal, silicon or boron with silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Abstract

【課題】バイアスパワーを印加して成膜した窒化珪素膜から離脱する水素を適正に制御する半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置を提供する。
【解決手段】プラズマ処理により基板１９上に形成され、半導体素子に用いる窒化珪素膜において、当該窒化珪素膜が、水素の供給を遮断したい膜４１と接する場合、当該窒化珪素膜を、基板１９にバイアスを印加して形成したバイアス窒化珪素膜３１と基板１９にバイアスを印加しないで形成したアンバイアス窒化珪素膜３２とを積層して構成すると共に、アンバイアス窒化珪素膜３２を膜４１に接する側に配置する。
【選択図】図６

Description

本発明は、半導体素子に用いる窒化珪素膜、窒化珪素膜の製造方法及び装置に関する。
半導体素子に用いる窒化珪素膜の製造方法及び装置として、プラズマＣＶＤ法及びプラズマＣＶＤ装置が知られている。
特開２００９−１７７０４６号公報 特開２００６−３３２５３８号公報
窒化珪素膜（以降、ＳｉＮ膜と呼ぶ。）は、その高屈折率、高透過性の特性により、ＣＣＤ（Charge-Coupled Device）、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）のイメージセンサ用レンズに使用したり、そのバリア性の特性により、配線の最終保護膜に使用したりしている。現在、半導体素子の微細化に伴い、高アスペクト比の微小ホール（ホール径：φ１μｍ未満、アスペクト比１以上のホール）に、ＳｉＮ膜を埋込成膜する要求が増えてきている。
高アスペクト比の微小ホールにＳｉＮ膜を埋込成膜するためには、バイアスパワーを印加して、成膜を行う必要がある。本発明の発明者等は、特許文献１において、適切なプロセス条件を用いて、バイアスパワーを印加して、ＳｉＮ膜を成膜することを、提案している。ところが、バイアスパワーを印加して成膜したＳｉＮ膜は、膜中にＳｉ−Ｈ結合を含むため、半導体製造工程で行われるアニール処理（４００℃）を施すと水素が離脱する。このとき、半導体素子の種類によっては、離脱した水素を適正に制御することが求められている。例えば、強誘電体メモリの場合、水素還元劣化の問題があることから、離脱した水素の拡散を遮断する必要があり、又、ＣＣＤ／ＣＭＯＳイメージセンサ等の場合、ダングリングボンド終端に起因する暗電流の問題があることから、離脱した水素を供給して、当該水素を有効利用することが求められている。
なお、特許文献２には、バイアスを印加するＨＤＰＣＶＤ法により形成した層間絶縁膜上に、バイアスを印加しないプラズマＣＶＤ法により、水素の拡散を防止する保護絶縁膜を形成することが示されているが、これらの絶縁膜は、いずれもＳｉＯ膜であり、ＳｉＮ膜のみを用いて、離脱した水素を適正に制御する膜構造については全く示されていない。
本発明は上記課題に鑑みなされたもので、バイアスパワーを印加して成膜した窒化珪素膜から離脱する水素を適正に制御する半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置を提供することを目的とする。
上記課題を解決する第１の発明に係る半導体素子の窒化珪素膜は、
プラズマ処理により基板上に形成され、半導体素子に用いる窒化珪素膜において、
当該窒化珪素膜が、水素の供給を遮断したい膜と接する場合、
当該窒化珪素膜を、前記基板にバイアスを印加して形成した第１の窒化珪素膜と前記基板にバイアスを印加しないで形成した第２の窒化珪素膜とから構成すると共に、
前記第２の窒化珪素膜を前記膜に接する側に配置したことを特徴とする。
上記課題を解決する第２の発明に係る半導体素子の窒化珪素膜は、
プラズマ処理により基板上に形成され、半導体素子に用いる窒化珪素膜において、
当該窒化珪素膜が、水素を供給したい膜と接する場合、
当該窒化珪素膜を、前記基板にバイアスを印加して形成した第１の窒化珪素膜と前記基板にバイアスを印加しないで形成した第２の窒化珪素膜とから構成すると共に、
前記第１の窒化珪素膜を前記膜に接する側に配置したことを特徴とする。
上記課題を解決する第３の発明に係る窒化珪素膜の製造方法は、
半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造方法において、
当該窒化珪素膜が、水素の供給を遮断したい膜と接する場合、
当該窒化珪素膜として、前記基板にバイアスを印加して第１の窒化珪素膜を形成し、前記基板にバイアスを印加しないで第２の窒化珪素膜を形成すると共に、前記膜に接する側に前記第２の窒化珪素膜を形成することを特徴とする。
上記課題を解決する第４の発明に係る窒化珪素膜の製造方法は、
半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造方法において、
当該窒化珪素膜が、水素を供給したい膜と接する場合、
当該窒化珪素膜として、前記基板にバイアスを印加して第１の窒化珪素膜を形成し、前記基板にバイアスを印加しないで第２の窒化珪素膜を形成すると共に、前記膜に接する側に前記第１の窒化珪素膜を形成することを特徴とする。
上記課題を解決する第５の発明に係る窒化珪素膜の製造装置は、
半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造装置において、
前記基板にバイアスを印加するバイアス供給手段を備え、
当該窒化珪素膜が、水素の供給を遮断したい膜と接する場合、当該窒化珪素膜として、第１の窒化珪素膜と第２の窒化珪素膜とを形成すると共に、前記膜に接する側に前記第２の窒化珪素膜を形成する際に、前記バイアス供給手段は、前記第１の窒化珪素膜を形成するときには前記基板にバイアスを印加し、前記第２の窒化珪素膜を形成するときには前記基板にバイアスを印加しないことを特徴とする。
上記課題を解決する第６の発明に係る窒化珪素膜の製造装置は、
半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造装置において、
前記基板にバイアスを印加するバイアス供給手段を備え、
当該窒化珪素膜が、水素を供給したい膜と接する場合、当該窒化珪素膜として、第１の窒化珪素膜と第２の窒化珪素膜とを形成すると共に、前記膜に接する側に前記第１の窒化珪素膜を形成する際に、前記バイアス供給手段は、前記第１の窒化珪素膜を形成するときには前記基板にバイアスを印加し、前記第２の窒化珪素膜を形成するときには前記基板にバイアスを印加しないことを特徴とする。
第１、第３、第５の発明によれば、水素の供給を遮断したい膜に接する側に、バイアスを印加しないで形成した第２の窒化珪素膜を配置するので、当該膜への第１の窒化珪素膜からの膜中水素の供給を、第２の窒化珪素膜で遮断することができる。
第２、第４、第６の発明によれば、水素を供給したい膜に接する側に、バイアスを印加して形成した第１の窒化珪素膜を配置し、その反対側に、バイアスを印加しないで形成した第２の窒化珪素膜を配置するので、第１の窒化珪素膜から当該膜への膜中水素の供給を効率的に行うことができる。
本発明に係る窒化珪素膜の製造装置の実施形態の一例を示す構成図である。 （ａ）は、バイアスパワーを印加して成膜した窒化珪素膜の膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。 （ａ）は、バイアスパワーを印加しないで成膜した窒化珪素膜の膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。 （ａ）は、バイアスパワーを印加しないで成膜した窒化珪素膜とバイアスパワーを印加して成膜した窒化珪素膜とを積層した膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。 （ａ）は、バイアスパワーを印加して成膜した窒化珪素膜を、バイアスパワーを印加しないで成膜した窒化珪素膜で挟み込んで積層した膜構造を示す断面図であり、（ｂ）は、当該窒化珪素膜の応力変化を測定したグラフである。 （ａ）、（ｂ）は、本発明に係る半導体素子の窒化珪素膜の実施形態の一例を示す断面図である。 （ａ）、（ｂ）は、本発明に係る半導体素子の窒化珪素膜の実施形態の他の一例を示す断面図である。
以下、本発明に係る半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置について、その実施形態を、図１〜図７を参照して、説明を行う。
（実施例１）
最初に、本実施例で用いる窒化珪素膜（ＳｉＮ膜）の製造装置について、図１を参照して、その構成を説明する。なお、本発明は、バイアスパワーを印加して、ＳｉＮ膜を成膜するプラズマ処理装置であれば、どのようなものでも適用可能であるが、特に、高密度プラズマを用いたプラズマＣＶＤ装置が好適であり、図１では、当該プラズマＣＶＤ装置を例示している。
図１に示すように、プラズマＣＶＤ装置１０は、高い真空度を維持する真空容器１１を備えている。この真空容器１１は、筒状容器１２と天井板１３からなり、筒状容器１２の上部に天井板１３を取り付けることで、外気から密閉された空間を形成している。真空容器１１には、真空容器１１の内部を真空状態にする真空装置１４が設置されている。
天井板１３の上部にはプラズマを生成させるＲＦアンテナ１５が設置されている。このＲＦアンテナ１５には、整合器１６を介して高周波電源であるＲＦ電源１７が接続されている。即ち、ＲＦ電源１７から供給されたＲＦパワーはＲＦアンテナ１５によりプラズマに供給される。
筒状容器１２の側壁の上部には、成膜する膜の原料となる原料ガスや不活性ガスを真空容器１１内に供給するガス供給管１８が設置されている。ガス供給管１８には原料ガスや不活性ガスの供給量を制御するガス供給量制御器が設置されている。本実施例では、原料ガスとして、ＳｉＨ4、Ｎ2等を、不活性ガスとして、希ガスであるＡｒ等を供給している。これらのガスの供給により、真空容器１１の内部上方には、ＳｉＨ4、Ｎ2及びＡｒ等のプラズマが生成されることとなる。
筒状容器１２内の下方には、成膜対象である基板１９を保持する基板支持台２０が設置されている。この基板支持台２０は、基板１９を保持する基板保持部２１と、この基板保持部２１を支持する支持軸２２とにより構成されている。基板保持部２１の内部には加熱のためのヒータ２３が設置されており、このヒータ２３はヒータ制御装置２４により温度が調整されている。これにより、プラズマ処理中の基板１９の温度を制御することができる。
基板保持部２１には、基板１９に対しバイアスパワーを印加できるように、整合器２５を介してバイアス電源２６が接続されている（バイアス供給手段）。これにより、基板１９の表面にプラズマ中からイオンを引き込むことができる。さらに、基板保持部２１には、基板１９を静電気力で保持できるように静電電源２７が接続されている。この静電電源２７は、ＲＦ電源１７やバイアス電源２６のパワーが回り込まないように、ローパスフィルター２８を介して基板保持部２１に接続している。
そして、上述したプラズマＣＶＤ装置１０には、バイアス電源２６によるバイアスパワーと、ＲＦ電源１７によるＲＦパワーと、真空装置１４による圧力と、ヒータ制御装置２４による基板温度と、ガス供給量制御器によるガス供給量とを、各々制御可能な主制御装置２９が設置されている。ここで、図１中の一点鎖線は、主制御装置２９からバイアス電源２６、ＲＦ電源１７、真空装置１４、ヒータ制御装置２４、ガス供給量制御器へ制御信号を送信するための信号線を意味している。
上述したプラズマＣＶＤ装置１０において、主制御装置２９により、バイアスパワー、ＲＦパワー、圧力、成膜温度、ガス供給量を制御することで、プラズマ処理により、基板１９上にＳｉＮ膜の成膜が可能となる。このプラズマＣＶＤ装置１０は、バイアスパワーを印加して、ＳｉＮ膜を成膜するだけでなく、当然ながら、バイアスパワーを印加しないで、ＳｉＮ膜を成膜することができる。
ここで、バイアスパワーを印加して成膜したＳｉＮ膜（以降、バイアスＳｉＮ膜と呼ぶ。）と、バイアスパワーを印加しないで成膜したＳｉＮ膜（以降、アンバイアスＳｉＮ膜と呼ぶ。）について、半導体製造工程で行われるアニール処理による水素離脱を、各ＳｉＮ膜の応力変化を測定することで確認してみた。
図２、図３は、各ＳｉＮ膜の応力測定について説明するものである。具体的には、図２は、バイアスＳｉＮ膜の場合であり、図２（ａ）は、その膜構造を示す断面図であり、図２（ｂ）は、その応力変化を測定したグラフである。又、図３は、アンバイアスＳｉＮ膜の場合であり、図３（ａ）は、その膜構造を示す断面図であり、図３（ｂ）は、その応力変化を測定したグラフである。
各ＳｉＮ膜の応力測定については、応力測定装置として、ＫＬＡ−Ｔｅｎｃｏｒ製、ＦＬＸ−２３２０を用いた。又、応力測定方法としては、応力測定装置内のヒータにて、ＳｉＮ膜成膜後の基板を常温→４５０℃まで１時間で昇温し、４５０℃で３０分間保持した後に温度降下させ、その間の応力の変化を測定した。この応力測定方法では、半導体製造工程で行われるアニール処理の温度４００℃より温度負荷が大きい４５０℃を用いた。
又、各ＳｉＮ膜の成膜条件は、以下の通りとした。
［バイアスＳｉＮ膜］
ＲＦパワー：２．０ｋＷ、バイアスパワー：２．４ｋＷ、ＳｉＨ4：４０ｓｃｃｍ、Ｎ2：８０ｓｃｃｍ、Ａｒ：２０ｓｃｃｍ、圧力２５ｍＴｏｒｒ、膜厚４５１３Å
［アンバイアスＳｉＮ膜］
ＲＦパワー：３．０ｋＷ、バイアスパワー：０Ｗ、ＳｉＨ4：３０ｓｃｃｍ、Ｎ2：８００ｓｃｃｍ、Ａｒ：０ｓｃｃｍ、圧力２５ｍＴｏｒｒ、膜厚４２２６Å］
なお、この成膜条件は一例であり、アンバイアスＳｉＮ膜の場合、以下の成膜条件の範囲とすれば、後述する特性を得ることができる。
成膜温度：５０℃〜４００℃
ＳｉＨ4及びＮ2の総流量に対するＲＦパワー：７Ｗ／ｓｃｃｍ以下
ガス流量比：ＳｉＨ4／（ＳｉＨ4＋Ｎ2）＝０．０３６〜０．３３
図２（ａ）に示すように、バイアスＳｉＮ膜３１は、上記成膜条件により、Ｓｉ基板１９上に成膜した。成膜したバイアスＳｉＮ膜３１をＳｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、−２５４ＭＰａの圧縮応力である。そして、図２（ｂ）に示すように、昇温→降温の過程を経て、応力が圧縮から引張りに変化し、アニール後は、６５ＭＰａの引張り応力となった。これは、バイアスＳｉＮ膜３１中の水素（特に、Ｓｉ−Ｈ結合の水素）が多いため、アニール処理により多くの水素が離脱し、その水素離脱に伴い、膜応力が変化したからである。このことから、バイアスＳｉＮ膜３１をアニール処理することにより、水素の供給が可能である。
又、図３（ａ）に示すように、アンバイアスＳｉＮ膜３２も、上記成膜条件により、Ｓｉ基板１９上に成膜した。成膜したアンバイアスＳｉＮ膜３２を、Ｓｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、−２３０ＭＰａの圧縮応力である。そして、図３（ｂ）に示すように、４５０℃保持中に圧縮応力が小さくなるが、昇温時及び降温時の応力変化は略同じであり、アニール後は、−２２５ＭＰａの圧縮応力であり、アニール前後において略同等の圧縮応力となった。これは、アンバイアスＳｉＮ膜３２中の水素（特に、Ｓｉ−Ｈ結合の水素）が少なく、又、膜質が緻密で、水素の移動（透過）も抑制するため、アニール処理により離脱した水素が少なくなり、膜応力の変化も小さくなるからである。このことから、アンバイアスＳｉＮ膜３２をアニール処理しても、アンバイアスＳｉＮ膜３２から水素の供給は行われず、又、膜中の水素だけでなく、他の膜からの水素も透過せず、水素拡散の遮断が可能である。水素拡散の遮断については、後述する図５において、更に詳細に説明する。
ここで、各ＳｉＮ膜中の水素量をＩＲ分析（赤外線分析、例えば、ＦＴＩＲ等）により確認してみると、表１に示すように、バイアスＳｉＮ膜の水素量は、５．１×１０21［個／ｃｍ3］であり、アンバイアスＳｉＮ膜の水素量は、０．１×１０21［個／ｃｍ3］である。このように、アンバイアスＳｉＮ膜の水素量は、バイアスＳｉＮ膜の水素量の２％以下であり、水素含有量が少ない緻密な膜であることがわかる。なお、ここでは、各ＳｉＮ膜中の水素量として、２１４０ｃｍ-1付近に発生するＳｉ−Ｈ結合のピーク面積から求めたＳｉ−Ｈ結合量を測定している。
Figure 2011249626
次に、図４（ａ）に示すように、Ｓｉ基板１９上にアンバイアスＳｉＮ膜３２を成膜し、その上にバイアスＳｉＮ膜３１を積層して、その応力変化を測定してみた。このときの各ＳｉＮ膜の成膜条件は、上述した成膜条件を用いているが、各ＳｉＮ膜の膜厚のみ変更し、アンバイアスＳｉＮ膜３２の膜厚を１０００Å、バイアスＳｉＮ膜３１の膜厚を３０００Åとした。
積層したアンバイアスＳｉＮ膜３２及びバイアスＳｉＮ膜３１をＳｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、−２１８ＭＰａの圧縮応力である。そして、図４（ｂ）に示すように、昇温→降温の過程を経て、応力が圧縮から引張りに変化し、アニール後は、２９ＭＰａの引張り応力となった。これは、図２に示したものと同様に、バイアスＳｉＮ膜３１中の水素（特に、Ｓｉ−Ｈ結合の水素）が多いため、アニール処理により多くの水素が離脱し、その水素離脱に伴い、膜応力が変化したからである。このように、図４（ａ）に示す膜構造においては、バイアスＳｉＮ膜３１の下層側にアンバイアスＳｉＮ膜３２があるので、バイアスＳｉＮ膜３１からの水素離脱は抑制されておらず、バイアスＳｉＮ膜３１をアニール処理することにより、水素の供給が可能である。
次に、図５（ａ）に示すように、Ｓｉ基板１９上にアンバイアスＳｉＮ膜３２ａを成膜し、その上にバイアスＳｉＮ膜３１を積層し、その上にアンバイアスＳｉＮ膜３２ｂを積層して、その応力変化を測定してみた。つまり、バイアスＳｉＮ膜３１をアンバイアスＳｉＮ膜３２ａとアンバイアスＳｉＮ膜３２ｂとの間に挟み込む構造である。このときの各ＳｉＮ膜の成膜条件も、上述した成膜条件を用いているが、各ＳｉＮ膜の膜厚のみ変更し、アンバイアスＳｉＮ膜３２ａ、３２ｂの膜厚を各々１０００Å、バイアスＳｉＮ膜３１の膜厚を３０００Åとした。
積層したアンバイアスＳｉＮ膜３２ａ、バイアスＳｉＮ膜３１及びアンバイアスＳｉＮ膜３２ｂをＳｉ基板１９と共に、上記応力測定方法により測定すると、成膜直後の応力は、−３５４ＭＰａの圧縮応力である。そして、図５（ｂ）に示すように、昇温時及び降温時の応力変化は略同じであり、アニール後は、−３２８ＭＰａの圧縮応力であり、アニール前後において略同等の圧縮応力となった。これは、アンバイアスＳｉＮ膜３２ａ、３２ｂ中の水素（特に、Ｓｉ−Ｈ結合の水素）が少ない上、バイアスＳｉＮ膜３１をアンバイアスＳｉＮ膜３２ａ、３２ｂ間に挟み込むことにより、アニール処理が行われても、バイアスＳｉＮ膜３１中の水素の離脱が抑制されるため、膜応力の変化も小さくなるからである。このことから、バイアスＳｉＮ膜３１をアニール処理しても、アンバイアスＳｉＮ膜３２ａ、３２ｂの存在により、バイアスＳｉＮ膜３１から水素の供給は行われない。つまり、アンバイアスＳｉＮ膜３２ａ、３２ｂは、バイアスＳｉＮ膜３１の膜中の水素を透過することはなく、水素拡散の遮断が可能である。
図４（ｂ）、図５（ｂ）に示したグラフからわかるように、バイアスＳｉＮ膜３１をアニール処理することにより、水素の供給が可能であるが、その供給又は遮断は、アンバイアスＳｉＮ膜３２（又は、アンバイアスＳｉＮ膜３２ａ、３２ｂ）の配置により制御可能である。
そこで、本実施例では、バイアスＳｉＮ膜３１（第１の窒化珪素膜）の膜中水素の拡散（供給）を遮断するため、その拡散を遮断したい側に、アンバイアスＳｉＮ膜３２（第２の窒化珪素膜）を配置するようにしている。具体的には、図６（ａ）に示すように、バイアスＳｉＮ膜３１よりも下層側に水素の拡散を避けたい膜４１がある場合には、バイアスＳｉＮ膜３１の下層側、つまり、バイアスＳｉＮ膜３１と膜４１との間に、アンバイアスＳｉＮ膜３２を配置している。又、図６（ｂ）に示すように、バイアスＳｉＮ膜３１よりも上層側に水素の拡散を避けたい膜４１がある場合には、バイアスＳｉＮ膜３１の上層側、つまり、バイアスＳｉＮ膜３１と膜４１との間に、アンバイアスＳｉＮ膜３２を配置している。このように、ＳｉＮ膜（バイアスＳｉＮ膜３１及びアンバイアスＳｉＮ膜３２）が膜４１と接している場合、アンバイアスＳｉＮ膜３２を膜４１に接する側に配置している。
アンバイアスＳｉＮ膜３２は、上述したように、水素含有量が少なく、緻密であるため、これを、バイアスＳｉＮ膜３１と膜４１との間に挿入することにより、アニール処理を行っても、バイアスＳｉＮ膜３１の膜中水素の拡散を遮断することができる。これにより、バイアスＳｉＮ膜３１による埋込性を維持しつつ、半導体製造工程で行われるアニール処理を可能とした。なお、水素の拡散を避けたい膜４１としては、例えば、強誘電体メモリの強誘電体膜があり、このような構成を用いることにより、強誘電体膜の水素還元劣化を防止することができる。
（実施例２）
図７（ａ）、（ｂ）は、本実施例のＳｉＮ膜を説明する断面図である。なお、本実施例は、図１に示したプラズマＣＶＤ装置等において製造可能であるので、ここでは、プラズマＣＶＤ装置自体の説明は省略する。
本実施例では、バイアスＳｉＮ膜３１の膜中水素を、その上層側又は下層側に供給するため、水素を供給したい側の反対側に、アンバイアスＳｉＮ膜３２を配置するようにしている。具体的には、図７（ａ）に示すように、バイアスＳｉＮ膜３１よりも下層側に水素を供給したい膜５１がある場合には、バイアスＳｉＮ膜３１の上層側にアンバイアスＳｉＮ膜３２を配置している。又、図７（ｂ）に示すように、バイアスＳｉＮ膜３１よりも上層側に水素を供給したい膜５１がある場合には、バイアスＳｉＮ膜３１の下層側にアンバイアスＳｉＮ膜３２を配置している。このように、ＳｉＮ膜（バイアスＳｉＮ膜３１及びアンバイアスＳｉＮ膜３２）が膜５１と接している場合、バイアスＳｉＮ膜３１を膜５１に接する側に配置し、その反対側にアンバイアスＳｉＮ膜３２を配置している。
アンバイアスＳｉＮ膜３２は、上述したように、水素含有量が少なく、緻密であるため、これを、バイアスＳｉＮ膜３１を間にして、膜５１の反対側（図７（ａ）では上層側、図７（ｂ）では下層側）に配置することにより、アニール処理を行った場合、バイアスＳｉＮ膜３１の膜５１の側（図７（ａ）では下層側、図７（ｂ）では上層側）のみに、膜中水素を拡散することになり、その膜中水素を効率的に供給することができる。これにより、バイアスＳｉＮ膜３１による埋込性を維持しつつ、半導体製造工程で行われるアニール処理を可能とした。なお、水素を供給したい膜５１としては、例えば、ＣＣＤ／ＣＭＯＳイメージセンサの半導体膜があり、このような構成を用いることにより、半導体膜のダングリングボンドの終端に水素を供給して、ＣＣＤ／ＣＭＯＳイメージセンサの暗電流を低減することができる。
本発明は、半導体素子に用いる窒化珪素膜に適用するものであり、特に、ＣＣＤ／ＣＭＯＳのイメージセンサ用レンズや配線の最終保護膜（パシベーション）に好適なものである。
１０ プラズマＣＶＤ装置
１８ ガス供給管
１９ 基板
２６ バイアス電源
２９ 主制御装置
３１ バイアスＳｉＮ膜
３２、３２ａ、３２ｂ アンバイアスＳｉＮ膜

Claims (6)

  1. プラズマ処理により基板上に形成され、半導体素子に用いる窒化珪素膜において、
    当該窒化珪素膜が、水素の供給を遮断したい膜と接する場合、
    当該窒化珪素膜を、前記基板にバイアスを印加して形成した第１の窒化珪素膜と前記基板にバイアスを印加しないで形成した第２の窒化珪素膜とから構成すると共に、
    前記第２の窒化珪素膜を前記膜に接する側に配置したことを特徴とする半導体素子の窒化珪素膜。
  2. プラズマ処理により基板上に形成され、半導体素子に用いる窒化珪素膜において、
    当該窒化珪素膜が、水素を供給したい膜と接する場合、
    当該窒化珪素膜を、前記基板にバイアスを印加して形成した第１の窒化珪素膜と前記基板にバイアスを印加しないで形成した第２の窒化珪素膜とから構成すると共に、
    前記第１の窒化珪素膜を前記膜に接する側に配置したことを特徴とする半導体素子の窒化珪素膜。
  3. 半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造方法において、
    当該窒化珪素膜が、水素の供給を遮断したい膜と接する場合、
    当該窒化珪素膜として、前記基板にバイアスを印加して第１の窒化珪素膜を形成し、前記基板にバイアスを印加しないで第２の窒化珪素膜を形成すると共に、前記膜に接する側に前記第２の窒化珪素膜を形成することを特徴とする窒化珪素膜の製造方法。
  4. 半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造方法において、
    当該窒化珪素膜が、水素を供給したい膜と接する場合、
    当該窒化珪素膜として、前記基板にバイアスを印加して第１の窒化珪素膜を形成し、前記基板にバイアスを印加しないで第２の窒化珪素膜を形成すると共に、前記膜に接する側に前記第１の窒化珪素膜を形成することを特徴とする窒化珪素膜の製造方法。
  5. 半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造装置において、
    前記基板にバイアスを印加するバイアス供給手段を備え、
    当該窒化珪素膜が、水素の供給を遮断したい膜と接する場合、当該窒化珪素膜として、第１の窒化珪素膜と第２の窒化珪素膜とを形成すると共に、前記膜に接する側に前記第２の窒化珪素膜を形成する際に、前記バイアス供給手段は、前記第１の窒化珪素膜を形成するときには前記基板にバイアスを印加し、前記第２の窒化珪素膜を形成するときには前記基板にバイアスを印加しないことを特徴とする窒化珪素膜の製造装置。
  6. 半導体素子に用いる窒化珪素膜を、プラズマ処理により基板上に形成する窒化珪素膜の製造装置において、
    前記基板にバイアスを印加するバイアス供給手段を備え、
    当該窒化珪素膜が、水素を供給したい膜と接する場合、当該窒化珪素膜として、第１の窒化珪素膜と第２の窒化珪素膜とを形成すると共に、前記膜に接する側に前記第１の窒化珪素膜を形成する際に、前記バイアス供給手段は、前記第１の窒化珪素膜を形成するときには前記基板にバイアスを印加し、前記第２の窒化珪素膜を形成するときには前記基板にバイアスを印加しないことを特徴とする窒化珪素膜の製造装置。
JP2010122252A 2010-05-28 2010-05-28 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置 Pending JP2011249626A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010122252A JP2011249626A (ja) 2010-05-28 2010-05-28 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
TW100116968A TW201207946A (en) 2010-05-28 2011-05-13 Silicon nitride film of semiconductor element, and method and apparatus for producing silicon nitride film
US13/638,202 US20130075875A1 (en) 2010-05-28 2011-05-18 Silicon nitride film of semiconductor element, and method and apparatus for producing silicon nitride film
PCT/JP2011/061363 WO2011148830A1 (ja) 2010-05-28 2011-05-18 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
KR1020127025469A KR20120134135A (ko) 2010-05-28 2011-05-18 반도체 소자의 질화규소막, 질화규소막의 제조 방법 및 장치
EP11786529.5A EP2579300A4 (en) 2010-05-28 2011-05-18 SILICON NITRIDE FILM FOR A SEMICONDUCTOR ELEMENT AND METHOD AND DEVICE FOR PRODUCING A SILICON NITRIDE FILM

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010122252A JP2011249626A (ja) 2010-05-28 2010-05-28 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置

Publications (1)

Publication Number Publication Date
JP2011249626A true JP2011249626A (ja) 2011-12-08

Family

ID=45003821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010122252A Pending JP2011249626A (ja) 2010-05-28 2010-05-28 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置

Country Status (6)

Country Link
US (1) US20130075875A1 (ja)
EP (1) EP2579300A4 (ja)
JP (1) JP2011249626A (ja)
KR (1) KR20120134135A (ja)
TW (1) TW201207946A (ja)
WO (1) WO2011148830A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030558A1 (ja) * 2012-08-23 2014-02-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置
JP2018133477A (ja) * 2017-02-16 2018-08-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP2018160507A (ja) * 2017-03-22 2018-10-11 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9209216B2 (en) * 2013-08-07 2015-12-08 Globalfoundries Inc Passivation of back-illuminated image sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183359A (ja) * 1998-10-07 2000-06-30 Furontekku:Kk 薄膜トランジスタとその製造方法および液晶表示装置ならびに薄膜成膜装置
JP2003239071A (ja) * 2002-02-14 2003-08-27 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ成膜方法及び装置
JP2006332538A (ja) * 2005-05-30 2006-12-07 Fujitsu Ltd 半導体装置の製造方法
WO2008111199A1 (ja) * 2007-03-14 2008-09-18 Fujitsu Microelectronics Limited 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5297048B2 (ja) * 2008-01-28 2013-09-25 三菱重工業株式会社 プラズマ処理方法及びプラズマ処理装置
JP5460011B2 (ja) * 2008-09-30 2014-04-02 東京エレクトロン株式会社 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183359A (ja) * 1998-10-07 2000-06-30 Furontekku:Kk 薄膜トランジスタとその製造方法および液晶表示装置ならびに薄膜成膜装置
JP2003239071A (ja) * 2002-02-14 2003-08-27 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ成膜方法及び装置
JP2006332538A (ja) * 2005-05-30 2006-12-07 Fujitsu Ltd 半導体装置の製造方法
WO2008111199A1 (ja) * 2007-03-14 2008-09-18 Fujitsu Microelectronics Limited 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030558A1 (ja) * 2012-08-23 2014-02-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置
JP2018133477A (ja) * 2017-02-16 2018-08-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
CN108447766A (zh) * 2017-02-16 2018-08-24 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置及存储介质
CN108447766B (zh) * 2017-02-16 2021-11-09 株式会社国际电气 半导体器件的制造方法、衬底处理装置及存储介质
JP2018160507A (ja) * 2017-03-22 2018-10-11 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム

Also Published As

Publication number Publication date
EP2579300A4 (en) 2013-12-18
EP2579300A1 (en) 2013-04-10
TW201207946A (en) 2012-02-16
KR20120134135A (ko) 2012-12-11
WO2011148830A1 (ja) 2011-12-01
US20130075875A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
KR101158377B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 시스템
US6194304B1 (en) Semiconductor device and method of fabricating the same
US20160211374A1 (en) Semiconductor device and method for manufacturing same
US10224507B2 (en) Fluorine-containing polymerized HMDSO applications for OLED thin film encapsulation
TWI474473B (zh) 影像感測裝置及其形成方法
WO2011148830A1 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
JP5495940B2 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
TWI446446B (zh) Production method and device for silicon nitride film
TW200301004A (en) Manufacturing method of semiconductor device
US20170256410A1 (en) Method and apparatus for depositing amorphous silicon film
JP5112668B2 (ja) 半導体装置の製法
TWI725541B (zh) 用於形成薄膜的方法
KR102217847B1 (ko) 절연막의 제조 방법, 및 이를 이용한 절연막
US20200227249A1 (en) Methods for improved silicon nitride passivation films
JP2012064802A (ja) 貼り合わせウェーハの製造方法
KR20210057882A (ko) 접착력을 강화시키기 위한 박막 구조체 및 그 제조방법
JP2006237065A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304