TWI446446B - Production method and device for silicon nitride film - Google Patents

Production method and device for silicon nitride film Download PDF

Info

Publication number
TWI446446B
TWI446446B TW100116953A TW100116953A TWI446446B TW I446446 B TWI446446 B TW I446446B TW 100116953 A TW100116953 A TW 100116953A TW 100116953 A TW100116953 A TW 100116953A TW I446446 B TWI446446 B TW I446446B
Authority
TW
Taiwan
Prior art keywords
nitride film
tantalum nitride
supply
material gas
substrate
Prior art date
Application number
TW100116953A
Other languages
English (en)
Other versions
TW201207944A (en
Inventor
Seiji Nishikawa
Hidetaka Kafuku
Tadashi Shimazu
Original Assignee
Mitsubishi Heavy Ind Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Ind Ltd filed Critical Mitsubishi Heavy Ind Ltd
Publication of TW201207944A publication Critical patent/TW201207944A/zh
Application granted granted Critical
Publication of TWI446446B publication Critical patent/TWI446446B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

氮化矽膜之製造方法及裝置
本發明係關於一種用於半導體元件之氮化矽膜之製造方法及裝置。
作為用於半導體元件之氮化矽膜之製造方法及裝置，已知有電漿CVD(chemical vapor deposition，化學氣相沈積)法及電漿CVD裝置。
[先行技術文獻] [專利文獻]
[專利文獻1]日本專利特開2009-177046號公報
[專利文獻2]日本專利特開2002-368084號公報
氮化矽膜(以下稱為SiN膜)因其高折射率、高穿透性之特性，而使用於CCD(Charge-Coupled Device，電荷耦合裝置)、CMOS(Complementary Metal-Oxide Semiconductor，互補金氧半導體)之影像感測器用透鏡，或者因其阻隔性之特性而使用於配線之最終保護膜。目前，隨著半導體元件之微細化，向高縱橫比之微孔(孔徑：Φ 未達1 μm、縱橫比為1以上之孔)內嵌埋成膜SiN膜之要求不斷增加。
為向高縱橫比之微孔內嵌埋成膜SiN膜，需要施加偏壓功率而進行成膜。本發明之發明者等人已經於專利文獻1中提出當施加偏壓功率時，使用適當之製程條件成膜SiN膜，藉此可降低膜應力，抑制膜剝離。然而，即便於使用此種製程條件之情形時，亦存在基板周邊部(表面~斜面部分)產生微小之發泡之情形。若產生此種發泡，則由發泡引起之微粒於基板周邊部增加，故而難以適用於微粒之管理嚴格之半導體元件。
本發明係鑒於上述問題研製而成者，其目的在於提供一種於施加偏壓功率而成膜氮化矽膜時抑制基板周邊部之發泡之產生的氮化矽膜之製造方法及裝置。
解決上述問題之第1發明之氮化矽膜之製造方法係將用於半導體元件之氮化矽膜藉由電漿處理而形成於基板上者；其特徵在於：對上述基板施加偏壓，並且於施加上述偏壓之後，開始上述氮化矽膜之原料氣體之供給，而形成上述氮化矽膜。
解決上述問題之第2發明之氮化矽膜之製造方法係如上述第1發明之氮化矽膜之製造方法，其中於上述氮化矽膜之形成之前，不對上述基板施加偏壓而形成其他氮化矽膜，並且於上述其他氮化矽膜之形成結束時，停止上述原料氣體之供給，在施加上述偏壓之後，再次開始上述原料氣體之供給，而形成上述氮化矽膜。
解決上述問題之第3發明之氮化矽膜之製造方法係如上述第1發明之氮化矽膜之製造方法，其中於上述氮化矽膜之形成之前，藉由使用惰性氣體之電漿處理，而進行上述基板之加熱，並且當形成上述氮化矽膜時，於已施加上述偏壓之狀態下，開始上述原料氣體之供給，而形成上述氮化矽膜。
解決上述問題之第4發明之氮化矽膜之製造方法係如上述第1至第3發明中任一發明之氮化矽膜之製造方法，其中於上述氮化矽膜之形成開始時，在將上述偏壓之功率保持固定之後，開始上述原料氣體之供給。
解決上述問題之第5發明之氮化矽膜之製造方法係如上述第1至第3發明中任一發明之氮化矽膜之製造方法，其中於上述氮化矽膜之形成結束時，停止上述原料氣體之供給，在將殘存之上述原料氣體排出之後，停止上述偏壓之施加。
解決上述問題之第6發明之氮化矽膜之製造裝置係將用於半導體元件之氮化矽膜藉由電漿處理而形成於基板上者；其特徵在於：包括對上述基板施加偏壓之偏壓供給機構、及供給上述氮化矽膜之原料氣體之原料氣體供給機構，在上述偏壓供給機構對上述基板施加偏壓之後，上述原料氣體供給機構開始上述原料氣體之供給，而形成上述氮化矽膜。
解決上述問題之第7發明之氮化矽膜之製造裝置係如上述第6發明之氮化矽膜之製造裝置，其中於上述氮化矽膜之形成之前，在上述偏壓供給機構不對上述基板施加偏壓之狀態下，上述原料氣體供給機構進行上述原料氣體之供給，形成其他氮化矽膜，並且於上述其他氮化矽膜之形成結束時，上述原料氣體供給機構停止上述原料氣體之供給，在上述偏壓供給機構對上述基板施加偏壓之後，上述原料氣體供給機構再次開始上述原料氣體之供給。
解決上述問題之第8發明之氮化矽膜之製造裝置係如上述第6發明之氮化矽膜之製造裝置，其中進而包括供給惰性氣體之惰性氣體供給機構，於上述氮化矽膜之形成之前，上述惰性氣體供給機構進行上述惰性氣體之供給，藉由使用上述惰性氣體之電漿處理而進行上述基板之加熱，並且於形成上述氮化矽膜時，在上述偏壓供給機構已對上述基板施加偏壓之狀態下，上述原料氣體供給機構開始上述原料氣體之供給。
解決上述問題之第9發明之氮化矽膜之製造裝置係如上述第6至第8發明中任一發明之氮化矽膜之製造裝置，其中於上述氮化矽膜之形成開始時，在上述偏壓供給機構將上述偏壓之功率保持固定之後，上述原料氣體供給機構開始上述原料氣體之供給。
解決上述問題之第10發明之氮化矽膜之製造裝置係如上述第6至第8發明中任一發明之氮化矽膜之製造裝置，其中於上述氮化矽膜之形成結束時，上述原料氣體供給機構停止上述原料氣體之供給，在將殘存之上述原料氣體排出之後，上述偏壓供給機構停止上述偏壓之施加。
根據第1、第6發明，於施加偏壓而形成氮化矽膜時，係於施加偏壓之後開始原料氣體之供給，故可避免於偏壓功率較低之狀態下成膜氮化矽膜。因此，可避免膜應力之增加，從而可抑制基板周邊部之發泡之產生或膜剝離。其結果為可減少微粒。
根據第2、第7發明，於施加偏壓而形成氮化矽膜之前，形成未施加偏壓之氮化矽膜，並且於施加偏壓而形成氮化矽膜時，係於施加偏壓之後開始原料氣體之供給，故可於已施加偏壓之氮化矽膜之下層，插入變成密接層之未施加偏壓之氮化矽膜，且可避免於偏壓功率較低之狀態下成膜氮化矽膜。因此，可避免膜應力之增加，從而可抑制基板周邊部之發泡之產生或膜剝離。其結果為可減少微粒。
根據第3、第8發明，於施加偏壓而形成氮化矽膜之前，進行使用惰性氣體之電漿處理，進行基板之加熱，並且於施加偏壓而形成氮化矽膜時，係於已施加上述偏壓之狀態下開始上述原料氣體之供給，故事先進行基板之加熱處理，釋出殘存氣體，於原料氣體供給時(成膜時)，可抑制自基板之氣體釋出，且可避免於偏壓功率較低之狀態下成膜氮化矽膜。因此，可避免膜應力之增加，從而可抑制基板周邊部之發泡之產生或膜剝離。其結果為可減少微粒。
根據第4、第9發明，於施加偏壓而形成氮化矽膜時，係將施加之偏壓之功率保持固定之後，開始上述原料氣體之供給，故可確實地避免於偏壓功率較低之狀態下成膜氮化矽膜。因此，可確實地避免膜應力之增加，從而可確實地抑制基板周邊部之發泡之產生或膜剝離。其結果為可確實地減少微粒。
根據第5、第10發明，於停止原料氣體之供給，並排出殘存之原料氣體之後，停止偏壓之施加，故可抑制因殘存之原料氣體引起膜質較差之氮化矽膜之成膜。因此，可避免膜應力之增加，從而可抑制基板周邊部之發泡之產生或膜剝離。其結果為可減少微粒。
以下，針對本發明之氮化矽膜(SiN膜)之製造方法及裝置，參照圖1~圖6對其若干實施形態進行說明。
(實施例1)
首先，參照圖1對本實施例中所使用之SiN膜之製造裝置之構成進行說明。再者，本發明只要為施加偏壓功率而成膜SiN膜之電漿處理裝置，則可應用任意者，尤其較佳為使用高密度電漿之電漿CVD裝置，於圖1中係例示該電漿CVD裝置。
如圖1所示，電漿CVD裝置10包括維持較高真空度之真空容器11。該真空容器11包括筒狀容器12及頂板13，且藉由於筒狀容器12之上部安裝頂板13，而形成自外部氣體密閉之空間。於真空容器11上，設置有使真空容器11之內部變成真空狀態之真空裝置14。
於頂板13之上部設置有生成電漿之RF天線15。於該RF天線15上經由整合器16而連接有作為高頻電源之RF電源17。即，自RF電源17供給之RF功率係藉由RF天線15而供給至電漿。
於筒狀容器12之側壁之上部設置有氣體供給管18，該氣體供給管18將成為成膜之膜之原料的原料氣體及惰性氣體供給至真空容器11內。於氣體供給管18上設置有控制原料氣體及惰性氣體之供給量的氣體供給量控制器(原料氣體供給機構、惰性氣體供給機構)。於本實施例中，作為原料氣體，供給有SiH4 、N2 等，作為惰性氣體，供給有稀有氣體Ar等。藉由該等氣體之供給，於真空容器11之內部上方，生成SiH4 、N2 及Ar等之電漿。
於筒狀容器12內之下方，設置有保持作為成膜對象之基板19的基板支持台20。該基板支持台20係由保持基板19之基板保持部21、及支持該基板保持部21之支持軸22構成。於基板保持部21之內部設置有用於加熱之加熱器23，該加熱器23係藉由加熱器控制裝置24而調整溫度。藉此，可對電漿處理中之基板19之溫度進行控制。
於基板保持部21上經由整合器25而連接有偏壓電源26(偏壓供給機構)，以便能夠對基板19施加偏壓功率。藉此，可自電漿中將離子引入至基板19之表面。進而，於基板保持部21上連接有靜電電源27，以便能夠利用靜電力保持基板19。該靜電電源27係以RF電源17或偏壓電源26之功率不迴繞之方式，經由低通濾波器28而連接於基板保持部21上。
而且，於上述電漿CVD裝置10中設置有主控制裝置29，該主控制裝置29可分別控制偏壓電源26之偏壓功率、RF電源17之RF功率、真空裝置14之壓力、加熱器控制裝置24所控制之基板溫度、及氣體供給量控制器所控制之氣體供給量。此處，圖1中之一點鏈線係指用以將控制信號自主控制裝置29向偏壓電源26、RF電源17、真空裝置14、加熱器控制裝置24及氣體供給量控制器發送之信號線。
於上述電漿CVD裝置10中，利用主控制裝置29而控制偏壓功率、RF功率、壓力、成膜溫度及氣體供給量，藉此可利用電漿處理而於基板19上成膜SiN膜。
此處，參照圖2之時序圖，對先前之SiN膜之製造方法及其問題點進行說明。再者，於圖2中，僅圖示有SiH4 流量與偏壓功率，但為生成電漿而自成膜前供給SiH4 以外之氣體N2 、Ar或RF功率。
如圖2所示，於先前之SiN膜之製造方法中，SiH4 及偏壓功率係於相同之時刻(時間a1)開始供給，自相同之時刻(時間a2)保持固定，並於相同時刻(時間a3)停止供給。然而，實際上兩者之間會產生微妙之時間差。具體而言，由於控制信號之延遲或者SiH4 流量受其配管長之影響，兩者之間會產生微妙之時間差。
若於偏壓功率較小之狀態下成膜SiN膜，則存在其膜應力增加，膜剝離產生之問題，但於偏壓功率遲於SiH4 而施加之情形時，當然會於偏壓功率較小之狀態下成膜SiN膜，其結果為成為SiN膜之膜應力增加、發泡或膜剝離產生之主要原因。
又，於偏壓功率之施加時，存在基板面內產生偏壓功率之分佈，且偏壓功率於基板周邊部變低之分佈特性。而且，於偏壓功率遲於SiH4 而施加之情形時，基板周邊部之偏壓功率進而變低，其結果為成為尤其於基板周邊部，SiN膜之膜應力增加、發泡或膜剝離產生之主要原因。
因此，本實施例中，為包括基板周邊部在內而不於偏壓功率較小之狀態下進行SiN膜之成膜，藉由使用圖3所示之時序圖，於已確實地施加所需之偏壓功率之狀態下，實施SiN膜之成膜，藉此減少SiN膜之膜應力，抑制發泡或膜剝離之產生。
此處，參照圖3之時序圖對本實施例之SiN膜之製造方法進行說明。再者，於圖3中亦僅圖示有SiH4 流量與偏壓功率，但為生成電漿而自成膜前供給SiH4 以外之氣體N2 、Ar或RF功率。
於本實施例之SiN膜之製造方法中，藉由於施加偏壓功率之後供給SiH4 ，錯開SiH4 與偏壓功率之開始之時刻。具體而言，如圖3所示，首先，開始偏壓功率之供給(時間b1)，使其逐漸增加直至特定之偏壓功率(時間b2)。該特定之偏壓功率係指即便於基板周邊部SiN膜之膜應力亦不增加，發泡或膜剝離之偏壓功率亦不產生之偏壓功率。本實施例中作為特定之偏壓功率之一例，對300 mm徑之Si基板施加2.7 kW偏壓功率。
其次，於將特定之偏壓功率保持固定之後，即於基板面內之偏壓功率之分佈穩定之後，開始SiH4 之供給(時間b3)，使其逐漸增加直至特定之SiH4 流量(時間b4)。本實施例中，作為特定之SiH4 流量之一例，供給有115 sccm之SiH4 。本實施例若於施加偏壓功率之後供給SiH4 ，則可避免包括基板周邊部在內於低偏壓功率下之成膜之情形，而在偏壓功率之分佈於基板面內穩定之後開始SiH4 之供給，藉此可更確實地避免包括基板周邊部在內於低偏壓功率下之成膜。
再者，在於成為所需之膜厚之時間進行成膜之後，停止SiH4 及偏壓功率之供給，此處藉由於停止SiH4 之供給之後，停止偏壓功率之施加，使SiH4 與偏壓功率之停止之時刻亦錯開。具體而言，如圖3所示，首先逐漸減少SiH4 之供給(時間b5)，使其逐漸減少直至SiH4 流量為0，停止供給(時間b6)。
最後，在將殘存於真空容器11內之SiH4 排出之後，逐漸減少偏壓功率之供給(時間b7)，使其逐漸減少直至偏壓功率變為0，停止供給(時間b8)。如此，於排出殘存之SiH4 之後停止偏壓之施加，故可避免包括基板周邊部在內於低偏壓功率下之成膜，抑制因殘存之SiH4 引起之膜質較差之SiN膜之成膜。
藉由上述之製造方法，可避免SiN膜之膜應力之增加，且可抑制於基板周邊部之發泡之產生或膜剝離。其結果為可減少微粒。
使用圖2所示之時序圖及圖3所示之時序圖，錯開SiH4 與偏壓功率之開始、停止之時刻，將其他條件(SiH4 流量、偏壓功率、成膜之合計之膜厚)設定為相同，然後測定微粒數(粒徑0.2 μm以上)，結果本實施例之微粒數變為先前之25.6%，減少為大致1/4。再者，於圖3所示之時序圖中，各開始/停止之時刻設定為以下之時間差。b2-b1=5秒、b3-b2=2秒、b4-b3=4秒、b6-b5=4秒、b7-b6=4秒、b8-b7=8秒。
(實施例2)
圖4係說明本實施例之SiN膜之製造方法之時序圖。再者，圖4所示之時序圖亦可於圖1所示之電漿CVD裝置等中實施，故而此處省略電漿CVD裝置本身之說明。
於本實施例中亦與實施例1同樣地，錯開SiH4 與偏壓功率之開始、停止之時刻，進行SiN膜之成膜(製程P2)，但本實施例中，係成膜施加有偏壓功率之SiN膜，且於製程P2之前，成膜未施加偏壓功率之SiN膜(製程P1)。
參照圖4之時序圖及圖5所示之SiN膜之膜構造之剖面圖對此說明。再者，於圖4中亦僅圖示有SiH4 流量與偏壓功率，但為生成電漿而自成膜前供給有SiH4 以外之氣體N2 、Ar或RF功率。
於本實施例之SiN膜之製造方法中，首先作為製程P1，於基板19上成膜未施加偏壓功率之SiN膜(以下稱為無偏壓SiN膜。)31。具體而言，如圖4所示，於未施加偏壓功率之狀態下，開始SiH4 之供給(時間c1)，使其逐漸增加直至特定之SiH4 流量(時間c2)。N2 、Ar或RF功率係與該SiH4 控制之時刻同步地進行控制。將該等製程條件保持固定，進行成膜直至成為所需之膜厚之時間c3，然後於相同時刻(時間c3)停止該SiH4 之供給。
再者，作為無偏壓SiN膜，例如，只要設為以下之成膜條件之範圍，便可獲得下述之特性。
成膜溫度：50℃~400℃
相對於SiH4 及N2 之總流量之RF功率：7 W/sccm以下
氣體流量比：SiH4 /(SiH4 +N2 )=0.036~0.33
其後，作為製程P2，於無偏壓SiN膜31上成膜有已施加偏壓功率之SiN膜(以下稱為偏壓SiN膜)32。此時，SiH4 與偏壓功率之開始之時刻與實施例1同樣地錯開。具體而言，如圖4所示，首先開始偏壓功率之供給(時間d1)，與實施例1同樣地，使其逐漸增加直至特定之偏壓功率(時間d2)。於本實施例中，作為特定之偏壓功率之一例，亦對300 mm徑之Si基板施加2.7 kW之偏壓功率。
其次，於將特定之偏壓功率保持固定之後，即於基板面內之偏壓功率之分佈穩定之後，開始SiH4 之供給(時間d3)，使其逐漸增加直至特定之SiH4 流量(時間d4)。於本實施例中，作為特定之SiH4 流量之一例，亦供給有115 sccm之SiH4 。本實施例中，若於施加偏壓功率之後供給SiH4 ，則亦可避免包括基板周邊部在內於低偏壓功率下之成膜，而藉由於偏壓功率之分佈在基板面內穩定之後開始SiH4 之供給，可更確實地避免包括基板周邊部在內於低偏壓功率下之成膜。
而且，於在成為所需之膜厚之時間進行成膜之後，與實施例1同樣地，藉由於停止SiH4 之供給之後停止偏壓功率之施加，使SiH4 與偏壓功率之停止之時刻亦錯開。具體而言，如圖4所示，首先逐漸減少SiH4 之供給(時間d5)，使其逐漸減少直至SiH4 流量為0，停止供給(時間d6)。
最後，在將殘存於真空容器11內之SiH4 排出之後，逐漸減少偏壓功率之供給(時間d7)，使其逐漸減少直至偏壓功率變為0，停止供給(時間d8)。如此，於排出殘存之SiH4 之後停止偏壓之施加，故可避免包括基板周邊部在內於低偏壓功率下之成膜，從而抑制因殘存之SiH4 引起之膜質較差之SiN膜之成膜。
藉由上述製造方法，可避免SiN膜之膜應力之增加，且可抑制於基板周邊部之發泡之產生或膜剝離。其結果為可減少微粒。
如上述般，於施加偏壓功率時，存在基板面內產生偏壓功率之分佈，且壓功率於基板周邊部偏變低之分佈特性。進而，SiN膜通常膜應力較高，若直接於Si基板表面成膜，則有由於該膜應力而於基板周邊部產生發泡或膜剝離之虞。因此，於本實施例中，如圖5所示，藉由於基板19與偏壓SiN膜之間插入成為基板19與偏壓SiN膜之密接層之無偏壓SiN膜，而抑制SiN膜之膜應力之增加，且抑制發泡或膜剝離之產生。如此，本實施例在於Si基板表面直接成膜SiN膜時尤其有效。
使用圖2所示之時序圖及圖4所示之時序圖，將SiH4 與偏壓功率之開始、停止之時刻錯開，並將其他條件(SiH4 流量、偏壓功率、成膜之合計之膜厚)設定為相同，然後測定微粒數。再者，使用圖2所示之時序圖而成膜之SiN膜之合計之膜厚設為1000 nm，使用圖4所示之時序圖而成膜之無偏壓SiN膜31之膜厚設為200 nm、偏壓SiN膜32之膜厚設為800 nm，其等之合計之膜厚設為1000 nm。測定該等SiN膜之微粒數(粒徑0.2 μm以上)，結果本實施例之微粒數變為先前之13.2%，減少為大致1/8左右。再者，於圖4所示之時序圖中，各開始/停止之時刻設定為以下之時間差。d2-d1=5秒、d3-d2=2秒、d4-d3=4秒、d6-d5=4秒、d7-d6=4秒、d8-d7=8秒。
(實施例3)
圖6係說明本實施例之SiN膜之製造方法之時序圖。再者，圖6所示之時序圖亦可於圖1所示之電漿CVD裝置等中實施，因而此處省略電漿CVD裝置本身之說明。
於本實施例中亦與實施例1同樣地，將SiH4 與偏壓功率之開始、停止之時刻錯開，而進行SiN膜之成膜(製程P12)，但本實施例中，係成膜施加有偏壓功率之SiN膜，且於製程P12之前，藉由進行使用惰性氣體之電漿處理，而進行基板19之加熱(製程P11)。
參照圖6之時序圖對此進行說明。再者，於圖6中，僅圖示有SiH4 流量與偏壓功率，但於製程P11中，為生成電漿而通常供給有惰性氣體(Ar)或RF功率，N2 於製程P12中係於與SiH4 相同之時刻開始供給，而且於與SiH4 相同之時刻停止供給。
本實施例之SiN膜之製造方法中，首先作為製程P11，於已施加偏壓功率之狀態下，藉由惰性氣體Ar之電漿處理，進行基板19之加熱。具體而言，如圖6所示，開始偏壓功率之供給(時間e1)，使其逐漸增加直至特定之偏壓功率(時間e2)。將該等製程條件保持固定，進行加熱直至所需之加熱時間之時間e3。再者，於本實施例中，作為特定之偏壓功率之一例，亦對300 mm徑之Si基板施加有2.7 kW之偏壓功率，較佳為根據基板19之加熱溫度進行變更。又，於製程P11中，作為惰性氣體係使用Ar，但亦可使用Ar以外之稀有氣體。又，於製程P11中，亦可不施加偏壓而僅利用RF功率進行基板加熱。該情形時之偏壓功率之時序圖係與圖4所示者相同。
其後，作為製程P12，於基板19上成膜有已施加偏壓功率之SiN膜。此時，因已經施加偏壓功率進而處於穩定狀態，故SiH4 與偏壓功率之開始之時刻必然錯開。具體而言，如圖6所示，開始SiH4 之供給(時間e3)，使其逐漸增加直至特定之SiH4 流量(時間e4)。於本實施例中，作為特定之SiH4 流量之一例，亦供給有115 sccm之SiH4 。此時，N2 亦同樣地開始供給。本實施例中，於製程P11中，已經施加有偏壓功率，偏壓功率之分佈亦於基板面內處於穩定，因此藉由於製程P11之後，開始SiH4 之供給，可更確實地避免包括基板周邊部在內於低偏壓功率下之成膜。
而且，於成為所需之膜厚之時間進行成膜之後，與實施例1同樣地，藉由於停止SiH4 之供給之後停止偏壓功率之施加，使SiH4 與偏壓功率之停止之時刻亦錯開。具體而言，如圖6所示，首先逐漸減少SiH4 之供給(時間e5)，使其逐漸減少直至SiH4 流量為0，停止供給(時間e6)。
最後，於將殘存於真空容器11內之SiH4 排出之後，逐漸減少偏壓功率之供給(時間e7)，使其逐漸減少直至偏壓功率變為0，停止供給(時間e8)。如此，因於排出殘存之SiH4 後停止偏壓之施加，故可避免包括於基板周邊部在內於低偏壓功率下之成膜，從而抑制因殘存之SiH4 引起之膜質較差之SiN膜之成膜。
藉由上述製造方法，可避免SiN膜之膜應力之增加，且可抑制於基板周邊部之發泡之產生或膜剝離。其結果為可減少微粒。
又，若於成膜中自基板19釋出氣體，則會因氣體釋出產生髮泡，成為微粒產生之主要原因。然而，如本實施例般，藉由於SiN膜之成膜前對基板19進行加熱處理，可抑制自成膜中之基板19之氣體釋出(例如附著於基板19表面之水分等)，其結果為可抑制發泡之產生，減少微粒。
[產業上之可利用性]
本發明係適用於用於半導體元件之氮化矽膜者，尤其適用於CCD/CMOS之影像感測器用透鏡或配線之最終保護膜(鈍化)。
10．．．電漿CVD裝置
11．．．真空容器
12．．．筒狀容器
13．．．頂板
14．．．真空裝置
15．．．RF天線
16、25．．．整合器
17．．．RF電源
18．．．氣體供給管
19．．．基板
20．．．偏壓電源
21．．．基板保持部
22．．．支持軸
23．．．加熱器
24．．．加熱器控制裝置
26．．．偏壓電源
27．．．靜電電源
28．．．低通濾波器
29．．．主控制裝置
31．．．無偏壓SiN膜
32．．．偏壓SiN膜
圖1係表示本發明之氮化矽膜之製造裝置之實施形態之一例(實施例1)的構成圖。
圖2係說明先前之氮化矽膜之製造方法之時序圖。
圖3係說明本發明之氮化矽膜之製造方法之實施形態之一例(實施例1)的時序圖。
圖4係說明本發明之氮化矽膜之製造方法之實施形態之另一例(實施例2)的時序圖。
圖5係表示使用圖4所示之時序圖成膜之氮化矽膜之膜構造的剖面圖。
圖6係說明本發明之氮化矽膜之製造方法之實施形態之又一例(實施例3)的時序圖。
b1~b8．．．時間

Claims (10)

  1. 一種氮化矽膜之製造方法，其係將用於半導體元件之氮化矽膜藉由電漿處理而形成於基板上之氮化矽膜之製造方法；其特徵在於：藉由惰性氣體生成電漿後，對上述基板施加偏壓，並且於施加上述偏壓之後，開始上述氮化矽膜之原料氣體之供給，而形成上述氮化矽膜。
  2. 如請求項1之氮化矽膜之製造方法，其中於上述氮化矽膜之形成之前，不對上述基板施加偏壓而形成其他氮化矽膜，並且於上述其他氮化矽膜之形成結束時，停止上述原料氣體之供給，於施加上述偏壓之後，再次開始上述原料氣體之供給，而形成上述氮化矽膜。
  3. 如請求項1之氮化矽膜之製造方法，其中於上述氮化矽膜之形成之前，藉由使用惰性氣體之電漿處理進行上述基板之加熱，並且當形成上述氮化矽膜時，於已施加上述偏壓之狀態下開始上述原料氣體之供給，而形成上述氮化矽膜。
  4. 如請求項1至3中任一項之氮化矽膜之製造方法，其中於上述氮化矽膜之形成開始時，於將上述偏壓之功率保持固定之後，開始上述原料氣體之供給。
  5. 如請求項1至3中任一項之氮化矽膜之製造方法，其中於上述氮化矽膜之形成結束時，停止上述原料氣體之供給，在將殘存之上述原料氣體排出之後，停止上述偏 壓之施加。
  6. 一種氮化矽膜之製造裝置，其係將用於半導體元件之氮化矽膜藉由電漿處理而形成於基板上之氮化矽膜之製造裝置；其特徵在於：包括對上述基板施加偏壓之偏壓供給機構、及供給上述氮化矽膜之原料氣體之原料氣體供給機構，藉由惰性氣體生成電漿後，上述偏壓供給機構對上述基板施加偏壓，並且於施加上述偏壓之後，上述原料氣體供給機構開始上述原料氣體之供給，而形成上述氮化矽膜。
  7. 如請求項6之氮化矽膜之製造裝置，其中於上述氮化矽膜之形成前，在上述偏壓供給機構不對上述基板施加偏壓之狀態下，上述原料氣體供給機構進行上述原料氣體之供給而形成其他氮化矽膜，並且於上述其他氮化矽膜之形成結束時，上述原料氣體供給機構停止上述原料氣體之供給，在上述偏壓供給機構對上述基板施加偏壓之後，上述原料氣體供給機構再次開始上述原料氣體之供給。
  8. 如請求項6之氮化矽膜之製造裝置，其中進而包括供給惰性氣體之惰性氣體供給機構，於上述氮化矽膜之形成之前，上述惰性氣體供給機構進行上述惰性氣體之供給，藉由使用上述惰性氣體之電漿處理進行上述基板之加熱，並且當形成上述氮化矽膜時，在上述偏壓供給機構對上述基板施加偏壓之狀態 下，上述原料氣體供給機構開始上述原料氣體之供給。
  9. 如請求項6至8中任一項之氮化矽膜之製造裝置，其中於上述氮化矽膜之形成開始時，在上述偏壓供給機構將上述偏壓之功率保持固定之後，上述原料氣體供給機構開始上述原料氣體之供給。
  10. 如請求項6至8中任一項之氮化矽膜之製造裝置，其中於上述氮化矽膜之形成結束時，上述原料氣體供給機構停止上述原料氣體之供給，且於將殘存之上述原料氣體排出之後，上述偏壓供給機構停止上述偏壓之施加。
TW100116953A 2010-05-28 2011-05-13 Production method and device for silicon nitride film TWI446446B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010122251A JP5610850B2 (ja) 2010-05-28 2010-05-28 窒化珪素膜の製造方法及び装置

Publications (2)

Publication Number Publication Date
TW201207944A TW201207944A (en) 2012-02-16
TWI446446B true TWI446446B (zh) 2014-07-21

Family

ID=45003822

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116953A TWI446446B (zh) 2010-05-28 2011-05-13 Production method and device for silicon nitride film

Country Status (6)

Country Link
US (1) US8889568B2 (zh)
EP (1) EP2579301A4 (zh)
JP (1) JP5610850B2 (zh)
KR (1) KR101422981B1 (zh)
TW (1) TWI446446B (zh)
WO (1) WO2011148831A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060378A (ja) * 2012-08-23 2014-04-03 Tokyo Electron Ltd シリコン窒化膜の成膜方法、有機電子デバイスの製造方法及びシリコン窒化膜の成膜装置
JP5872028B2 (ja) * 2013-09-30 2016-03-01 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP6363385B2 (ja) * 2014-04-21 2018-07-25 東京エレクトロン株式会社 封止膜の形成方法及び封止膜製造装置
US11600530B2 (en) * 2018-07-31 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
KR102072675B1 (ko) 2018-09-27 2020-03-02 (주) 폰플라자 휴대폰케이스

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JP4332263B2 (ja) * 1998-10-07 2009-09-16 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタの製造方法
JP4606554B2 (ja) * 1999-09-29 2011-01-05 アプライド マテリアルズ インコーポレイテッド 成膜方法及び成膜装置
JP2001244262A (ja) * 2000-03-02 2001-09-07 Toshiba Corp 半導体装置の製造方法
JP5019676B2 (ja) * 2001-05-28 2012-09-05 アプライド マテリアルズ インコーポレイテッド Ｈｄｐｃｖｄ処理によるトレンチ充填
JP2002368084A (ja) 2001-06-12 2002-12-20 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003239071A (ja) * 2002-02-14 2003-08-27 Mitsubishi Heavy Ind Ltd プラズマｃｖｄ成膜方法及び装置
JP4764841B2 (ja) * 2007-02-09 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5260023B2 (ja) 2007-10-19 2013-08-14 三菱重工業株式会社 プラズマ成膜装置
US7678715B2 (en) 2007-12-21 2010-03-16 Applied Materials, Inc. Low wet etch rate silicon nitride film
JP5297048B2 (ja) 2008-01-28 2013-09-25 三菱重工業株式会社 プラズマ処理方法及びプラズマ処理装置
US20110254078A1 (en) * 2008-09-30 2011-10-20 Tokyo Electron Limited Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device

Also Published As

Publication number Publication date
JP5610850B2 (ja) 2014-10-22
JP2011249625A (ja) 2011-12-08
KR101422981B1 (ko) 2014-07-23
WO2011148831A1 (ja) 2011-12-01
EP2579301A4 (en) 2013-12-18
US8889568B2 (en) 2014-11-18
EP2579301A1 (en) 2013-04-10
US20130109154A1 (en) 2013-05-02
TW201207944A (en) 2012-02-16
KR20120132540A (ko) 2012-12-05

Similar Documents

Publication Publication Date Title
JP5297048B2 (ja) プラズマ処理方法及びプラズマ処理装置
TWI446446B (zh) Production method and device for silicon nitride film
TW202129068A (zh) 形成薄膜之方法及修飾薄膜表面之方法
JP5719815B2 (ja) エピタキシコーティングされたシリコンウェーハの製造法
WO2014022184A1 (en) Apparatus and method for selective oxidation at lower temperature using remote plasma source
JP2010003852A (ja) エピタキシャルウェーハおよびその製造方法
US20180148833A1 (en) Methods for depositing flowable silicon containing films using hot wire chemical vapor deposition
US20100144127A1 (en) METHOD FOR REDUCING AGGLOMERATION OF Si LAYER, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND VACUUM TREATMENT APPARATUS
JP5495940B2 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
JP5493345B2 (ja) Ｓｏｉウェーハの製造方法
WO2011148830A1 (ja) 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
JP2012171811A (ja) 炭化珪素単結晶エピタキシャルウエハの製造方法
JP6470275B2 (ja) 複合構造物を製造する方法
JP5643488B2 (ja) 低応力膜を備えたｓｏｉウェーハの製造方法
US9754781B2 (en) Semiconductor manufacturing method
TW202413690A (zh) 二氧化矽厚層之沈積
JP2005206897A (ja) ポリシリコン膜形成方法
JP2015070233A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees