JP5019676B2 - Hdpcvd処理によるトレンチ充填 - Google Patents
Hdpcvd処理によるトレンチ充填 Download PDFInfo
- Publication number
- JP5019676B2 JP5019676B2 JP2001159216A JP2001159216A JP5019676B2 JP 5019676 B2 JP5019676 B2 JP 5019676B2 JP 2001159216 A JP2001159216 A JP 2001159216A JP 2001159216 A JP2001159216 A JP 2001159216A JP 5019676 B2 JP5019676 B2 JP 5019676B2
- Authority
- JP
- Japan
- Prior art keywords
- processing chamber
- plasma
- substrate
- gas
- power density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は集積回路の製造に関するものである。より詳細には、本発明は、高アスペクト比トレンチを有する基板上のボイドなしのトレンチ充填を実行する方法および装置に関するものである。
【0002】
【従来の技術】
半導体装置ジオメトリックスは、サイズを減少し、製造ウエハ上に単位面積当たりより多くの装置を供給し続ける。これらの装置は、ウエハに形成されるとき最初に互いから分離され、その後所望される特定の回路形状を形成するように相互接続される。現在、いくつかの装置はわずか0.08μmの形体寸法で製造される。例えば、パターン化ウエハ上の導電線あるいはトレースのような装置間の間隔は、比較できるサイズの凹部あるいはギャップを残して0.08μmだけ分離できる。二酸化シリコンのような絶縁材料の非導電層は、一般的には形体の上に堆積され、前述のギャップを充填し、形体を隣接層の集積回路の他の形体あるいは同じ層の隣接形体から絶縁する。
【0003】
浅いトレンチ分離(“STI”)は、約1μm以下の形体寸法を有する装置を分離する技術である。図1は、トレンチマスク13でカバーされる2つのアイランド12を有する半導体ウエハのようなSTIトレンチ基板10の例を示している。トレンチ14は、トレンチ14の側壁16を規定する2つのアイランド12間に配置される。マスク13は、一般的にはトレンチを形成する際に使用される窒化シリコン(SiN)のような比較的固い材料で作られたパターン化トレンチマスク層である。熱酸化層(図示せず)はトレンチ14の表面上に成長される。窒化シリコンマスク13は、能動装置が形成されるべきシリコン基板10の酸化を防止し、酸化マスクとも呼ばれる。トレンチ14は、全トレンチマスク13の上の二酸化シリコンのような絶縁材料18を堆積することによって充填される。二酸化シリコンは、トレンチ14を過充填し、不規則な上部表面形状を形成する。窒化シリコンマスク13とともに過剰材料は、一般的にはトレンチ充填材料18がアイランド12と同一平面にあるようにトレンチ14を平坦化するために取り除かれる。
【0004】
集積回路の形体寸法が減少される場合に見られる1つのギャップ充填問題は、STI構造の場合のようにトレンチを充填することが困難になるということである。この問題は、ギャップ充填問題と呼ばれ、図1および図2とともに後述される。図1の垂直断面図において、トレンチの側壁16は2つの隣接アイランド12の各々の1つのエッジによって形成される。堆積中、絶縁ギャップ充填材料18は、アイランド12の表面20上ならびに基板表面上に累積し、アイランド12のコーナー24にある張り出し22を形成する。ギャップ充填材料18の堆積が連続すると、張り出し22は、一般的には絶縁層26が形成されるまでトレンチ14が充填されるよりも速く一緒に成長し、図2によりはっきりと示される内部ボイド28を形成する。このように、絶縁層26は内部ボイド28の中への堆積を防止する。内部ボイド28は、装置製造、動作および信頼性の問題となり得る。
【0005】
堆積エッチバック(dep-etch)技術を含む多数の異なる技術は、絶縁層ギャップ充填特性を改善するために実施された。1つのこのようなdep-etch技術は、堆積処理中ボイドの形成を防止するイオン衝撃による絶縁層の物理的スパッタリングを含む。図3に示されるdep‐エッチ技術は、物理的スパッタリングの影響である。図3に示されるように、絶縁材料に入射するイオン30は、衝突によりそれにエネルギーを伝達し、原子32が局部結合力を抑え、それから排出することを可能にする。dep-etch技術の最中に、絶縁材料は表面34を形成するトレンチ14を充填する。この表面34は、普通ファセットと呼ばれる側壁16まで斜めに延びる平面にある。dep-etch技術は、絶縁層26が堆積され、次にその後エッチングされ、付加絶縁材料の堆積が続くように逐次応用されてもよい。それとは別に、堆積処理およびエッチング処理は同時に生じてもよい。堆積およびエッチングが逐次であろうが同時であろうが、絶縁層26のプロファイルの表面のプロファイルに及ぼす第1次影響は同じである。
【0006】
一般的に、プラズマ化学気相成長法(CVD)処理はdep-etch技術を使用して絶縁層を堆積するために使用される。プラズマは、基板の表面上で吸収される化学反応プラズマ化学種(原子、ラジカル、およびイオン)を発生するように生成される。例えば、高密度プラズマ化学気相成長法(HDP‐CVD)処理(例えば、RF電力を誘導コイルに印加することによってあるいは電子サイクロトロン共鳴化学気相成長法(ECR‐CVD)処理によって形成されたプラズマ)を含むプラズマ化学気相成長法(PECVD)処理は使用されてもよい。プラズマCVD処理は、一般的にはより低い温度でおよび単に熱で活性化されるCVD処理を使用する一般的には可能であるよりも速い堆積速度で高品質膜の堆積を可能にする。
【0007】
図3および図4を参照すると、拡張dep-etch技術の結果、導電形体12間の間隔にもかかわらずコーナー24に隣接して配置された絶縁層26の一部は、基板10がある平面に対して斜角を形成する表面34を有する。その後、平坦化は、物理的スパッタリングが堆積とバランスされる拡張平坦化エッチング技術によって行われてもよいので、非常に狭い形体は完全に平坦化される。それとは別に、大きな形体の残りの工程を取り除くことができる別個の平坦化処理が、使用されてもよい。
【0008】
ギャップ寸法は益々狭く、深くなる場合、他のギャップ充填問題が生じるので、形成し得る図2のボイド28は深い。このようなギャップは、その幅で割られるギャップの深さと規定される、一般的には約3:1よりも大きい高アスペクト比で特徴づけられる。窒化シリコンマスク13をクリッピングあるいはスパッタリングなしに深いボイドのためにギャップ充填を実行することは困難である。このクリッピングは図5に関して説明される。ボイドなしのギャップ充填を実行するために、従来の方式は、スパッタリング速度に対して堆積速度を減少させ、dep-etch処理中ギャップを開いたままにしておく。ギャップ充填を改善し続けるために、より低い堆積対スパッタリング比あるいは堆積対エッチング(dep-etch)比は必要になる。より低いdep-etch比によって、斜めのファセット34は窒化シリコンマスク13により遠く離れ、より接近して移動する。dep-etch比が十分低い場合、ファセット34は、窒化シリコンマスク13に到達し、マスク13のコーナー24は、図5に示されるようにスパッタリングあるいはクリッピングされる。クリッピングは、平坦化中の集積関係を強め、ゲートの包み込みおよび装置性能の低下をもたらす。
【0009】
【発明が解決しようとする課題】
ボイドなしのギャップ充填を行うことは、金属間の絶縁(IMD)層およびプレメタル絶縁(PMD)層の形成のような処理でも重要である。IMD処理では、例えば、一般的には未ドープSiO2あるいはフッ素ドープトオキサイドの絶縁層は、金属相互接続層間に形成される。金属相互接続層のクリッピングは通常生じないけれども、優れたギャップ充填特性を有するボイドなしのギャップ充填を形成する同様な問題が特に高アスペクト比ギャップに対して生じる。
【0010】
必要とされるものは、優れたギャップ充填特性を有し、トレンチマスクあるいは他の回路素子を殆どあるいは全然クリッピングしないでギャップ充填層を基板に堆積する方法および装置である。
【0011】
【課題を解決するための手段】
本発明は、ボイド形成およびクリッピングを殆どあるいは全然しないでギャップ充填を実行するためにdep-etch技術を使用する絶縁層を堆積する方法および装置を提供する。本発明は、ソースプラズマ電力密度を上げ、イオン密度を増加させ、ギャップに向けられたより方向性のある堆積を生成し、ソースプラズマ電力密度をシフトし、基板の上により均一の堆積を生成するために充填されるギャップの上により高いパーセンテージの電力密度を集中することによってボイドなしのギャップ充填を実行する。
【0012】
ギャップ充填層は、アプライドマテリアルズ社、ウルテマHDP‐CVDシステムのような高密度プラズマ化学気相成長法(HDP‐CVD)システムを使用して堆積される。一般的には、約3:1あるいはそれよりも高い高アスペクト比を有する狭いトレンチは、絶縁層が堆積されるべき基板上にあってもよく、この基板はHDP‐CVDシステムの処理チャンバに置かれている。シリコンソースガスおよび酸素ソースガスのような堆積ガスは、不活性ガスとともに基板の表面を横切って流される。RFソース発生器およびRFバイアス発生器は、各々処理チャンバと電気的につながっていて、処理ガス混合物(堆積ガスおよび不活性ガス)からプラズマを形成し、スパッタリングのための反応プラズマ化学種を生成する。RFソース発生器からのエネルギーは、処理チャンバの中へ誘導的に結合されるのに対して、RFバイアス発生器からのエネルギーは処理チャンバの中へ容量的に結合される。
【0013】
スパッタリングは、張り出しを除去し、ギャップ充填中ギャップを開いたままにしておくことができるけれども、過剰スパッタリングは、スパッタリングされた材料の再堆積によってボイド形成をもたらすことができる。ギャップ充填dep-etch化学的性質は、好ましくは再堆積することによって引き起こされるボイド形成を減少させるかあるいは除去するために堆積速度に対してスパッタリング速度を制御するために調整される。例えば、処理ガスの不活性ガス成分の量は、スパッタリングエネルギーおよびスパッタリング速度を増減するために調整でき、優れたギャップ充填特性を得るために最適化できる。さらに、スパッタリングされた材料は、厚い表面と接触するときに気相に戻る傾向があるために、再堆積はあまり高速度で生じそうにない。
【0014】
本発明の態様によれば、処理ガスは、トレンチを有し、処理チャンバに配置された基板の表面上に層を堆積する方法で処理チャンバに流れ込む。この基板は通常表面を囲むサイドエッジを有する。この処理ガスは、シリコン、酸素、および不活性成分を含む。処理ガスの不活性成分の濃度は体積が約40%未満である。プラズマは、層を基板の表面上に堆積し、トレンチを充填するために処理チャンバで形成される。プラズマの形成は、少なくとも約15ワット/cm2の全基板電力密度でソースプラズマエネルギーを処理チャンバの中へ結合することを含む。一実施形態では、エネルギーは、上部電力密度を発生するように基板の表面の上で上部RF電力レベルでRFコイルを処理チャンバの上部と結合し、側面電力密度を発生するように側面RF電力レベルで側面RFコイルが基板のサイドエッジを通常囲む処理チャンバの側面部と結合することによって処理チャンバの中へ誘導的に結合される。全電力密度は、上部電力密度および側面電力密度の和に等しい。上部電力密度および側面電力密度は、少なくとも約1.5、より好ましくは少なくとも約2の比を有する。これは、前の処理で一般的には約0.4の比から上部へ電力集中の著しいシフトを示す。一実施形態では、上部電力密度は、約13.7ワット/cm2〜約16.9ワット/cm2であり、側面RF電力密度は、約4.1ワットcm2〜約7.6ワット/cm2であり、不活性成分の濃度は体積が約15%未満である。特定の実施形態では、不活性成分の濃度は約0%である。
【0015】
不活性ガスの濃度の減少はトレンチ充填中クリッピングも避けることができる。例えば、本発明は、ほぼトレンチマスクをスパッタリングすることを避けるかあるいはSTI手順でトレンチ充填絶縁材料のスパッタリング速度よりも実質的に低い速度でトレンチマスクをスパッタリングする。これは、トレンチ充填dep-etch化学的性質を調整することによって行われる。特に、一般的には窒化シリコンから形成されるトレンチマスクをスパッタリングするのに必要とされるエネルギーが二酸化シリコンのような絶縁材料をスパッタリングするのに必要とされるエネルギーよりも大きいことを発見した。反応プラズマ化学種のスパッタリングエネルギーは、処理ガス混合物の化学的性質の変化とともに変わる。この化学的性質は、絶縁材料をスパッタリングするのに十分であるがトレンチマスクのいかなる著しいスパッタリングも生じるのに不十分なスパッタリングエネルギーを有するプラズマ化学種を主に発生するために選択できる。例えば、アルゴンイオンは二酸化シリコン絶縁材料および窒化シリコンマスクをスパッタリングするのに十分なスパッタリングエネルギーを有するのに対して、酸素イオンは二酸化シリコンをスパッタリングするのに十分なスパッタリングエネルギーを有するが窒化シリコンのスパッタリングを殆どあるいは全然生じないことを発見した。このように、トレンチマスクのスパッタリング速度は、絶縁材料のスパッタリング速度に対して実質的に減少され、それによってトレンチマスクをクリッピングする可能性を減らす。減少されたトレンチマスクスパッタリング速度によって、絶縁材料のスパッタリング速度に対して絶縁材料の堆積速度を減少させることは、トレンチマスククリッピングの殆どあるいは全然ないボイドなしのトレンチ充填を得ることができる。
【0016】
ギャップ充填特性をさらに改善するために、発明者は、特に約4:1よりも大きいアスペクト比を有するギャップを充填するためにギャップ充填層の最初の堆積中の一時的な影響を減らすかあるいは除去することは有利であることを発見した。一時的な影響は、一般的にはギャップ充填層のボイド形成に現れる非均一堆積を生じる。本発明は、不活性ガスを処理チャンバに導入し、プラズマを加え、基板を堆積が生じるべきである事前設定された温度に加熱することによって一時的な影響を減少させる。事前設定された温度に達すると、プラズマはターンオフされ、処理ガスは、処理ガスの流れおよび分配がこの処理チャンバで通常定常状態あるいは均衡を得るまでプラズマ励起なしに処理チャンバに流れ込むので、処理ガスのガス成分が基板の表面に均一に供給される。したがって、プラズマは、ギャップ充填層を基板の表面に堆積し、基板のトレンチを充填するように形成される。事前設定された温度は一般的には、例えばIMDに対しては約350℃〜450℃およびSTIに対しては約600℃〜760℃である。
【0017】
本発明の目的および長所をさらに理解するために、添付図面とともに行われる下記の詳細な説明に対する参照が行われるべきである。
【0018】
【発明の実施の形態】
I.序論
本発明の態様は、イオン密度を増加させ、ギャップに向けられたより方向性のある堆積を生成するためにソースプラズマ電力密度を増し、基板の上により均一の堆積を生成するために充填されるギャップの上により高いパーセンテージの電力密度を集中するようにソースプラズマ電力密度を変えることによってボイドなしのギャップ充填を得ることに基づいている。本発明の他の態様は、処理チャンバでプラズマを不活性ガスで触れ、堆積が生じる温度に通常等しい温度に基板を加熱することによってギャップ充填層の最初の堆積中一時的な影響を減らすかあるいは除去することに関するものである。次に、処理ガスは、プラズマがギャップ充填層を堆積するために形成される前に処理ガスの流れおよび分配が処理チャンバで通常定常状態あるいは均衡を得ることができるようにプラズマ励起なしに処理チャンバに流し込まれる。
【0019】
本発明の他の態様は、トレンチマスク材料がSTI用途で殆どあるいは全然スパッタリングできないようにdep-etchギャップ充填の化学的性質を変えることに基づいている。スパッタリング堆積の速度は一般にスパッタリング歩留まりによって決定される。スパッタリング歩留まりは、目標材料に対する衝突イオンの入射角の関数である。さらに、スパッタリング歩留まりは、目標材料、衝突イオンの質量、および衝突イオンのエネルギーを含む要因によっても決まる。ほぼ昇華の熱に等しいスパッタリングのための最小閾値エネルギー(例えば、シリコンの場合は13.5eV)である。スパッタリングのエネルギー範囲(10〜5000eV)において、スパッタリング歩留まりはイオンエネルギーおよび質量とともに増加する。例えば、酸素はアルゴンに比べて質量が半分未満であるために、アルゴンは、酸素よりも非常に高いスパッタリングに対する衝突エネルギーを有する。結果として、アルゴンは酸素よりも非常に高いスパッタリング歩留まりを有する。したがって、ギャップ充填化学的性質を選択し、操作し、トレンチマスク層の場合、絶縁層の場合よりも著しく少ないスパッタリング歩留まりを提供することが可能である。さらに、スパッタリングエネルギーは温度上昇とともに増加するために、スパッタリング歩留まりは温度に左右される。トレンチマスクのスパッタリングは、dep-etch処理が生じる温度を操作することによってさらに減少できる。
【0020】
一実施形態において、二酸化シリコンから形成される絶縁層は、標準HDP‐CVDシステムを使用して浅いトレンチシリコン基板上に堆積される。この基板は窒化シリコンから形成されるトレンチマスク層を有する。堆積は、dep-etchガス混合物が基板の表面を横切って流される処理チャンバで行われる。典型的なdep-etchスパッタリングガス混合物は、シラン(SiH4)のようなシリコンソースガスと、分子酸素(O2)のような酸素ソースガスと、アルゴン(Ar)のような不活性ガスとを含む。ガス混合物は、化学的に反応し、二酸化シリコン絶縁層を堆積し、スパッタリングのためのアルゴンイオン(Ar+)および酸素イオン(O)を発生する。図6に示されるように、アルゴンイオンの場合のスパッタリングエネルギー分布EArは、酸素イオンの場合のスパッタリングエネルギー分布EOよりも高い。図6は、窒化シリコンマスクがスパッタリングの場合二酸化シリコン絶縁層E2よりも高いエネルギーE1を必要とすることも示している。アルゴンイオンは、窒化シリコンおよび二酸化シリコンの両方をスパッタリングするのに十分なエネルギーを有する。一方、酸素イオンのいくつかは二酸化シリコンをスパッタリングするのに十分なエネルギーを有するが、窒化シリコンのスパッタリングを殆どあるいは全然生じなくてもよい。dep-etchガス組成のアルゴンの量を除去するかあるいは著しく減少させることによって、窒化シリコントレンチマスク層を殆どあるいは全然スパッタリングしないでトレンチを充填するために堆積対スパッタリング比を減少することが可能である。スパッタリングエネルギーは温度の低下とともに減少するので、この温度は、窒化シリコンマスクのスパッタリングがあまりに生じないように堆積において初期にも低下できる。このように、優れたギャップ充填特性を有する絶縁層の堆積は、トレンチマスク層の統一性を犠牲にしないで高アスペクト比を有するトレンチの場合に実行されてもよい。
【0021】
アルゴンの除去はスループットを低下させるために、このような手順は、約3:1あるいはそれよりも高いアスペクト比を有する非常に活発なギャップを充填するために最も望ましい。あまり活発なギャップではない場合、窒化シリコンマスクのスパッタリングをさらに最少にしている間、全堆積速度を増加させるようにわずかなパーセンテージのアルゴンを処理ガス混合物に含めることはより有利である得る。この場合、アルゴンのパーセンテージは、窒化シリコンマスクのスパッタリング速度が二酸化シリコン絶縁層のスパッタリング速度と比較して受容レベルにある。図7は、処理ガス混合物のアルゴンの濃度とともに窒化シリコンおよび二酸化シリコンのスパッタリング速度の変化の概略を示している。曲線SR1によって示されるように、アルゴンが除去される場合、窒化シリコンのスパッタリング速度は実際上ゼロである。二酸化シリコンのスパッタリング速度は曲線SR2によって示される。低いアルゴン濃度レベルで、二酸化シリコンの場合のスパッタリング速度は、酸素イオンによるスパッタリングによる窒化シリコンの場合のスパッタリング速度よりも高い。窒化シリコンのスパッタリング速度は、より高いアルゴン濃度でおよびアルゴン濃度範囲の大部分に対して二酸化シリコンのスパッタリング速度を超える。図7のプロットは、所望の結果を生じるようにアルゴン濃度レベルを選択するために使用できる。dep-etch処理中ずっとアルゴン濃度を変えることもできる。例えば、トレンチ充填処理の初期の工程中アルゴンを除去し、トレンチの深さが減少し、クリッピングの可能性が減少された後の時間にアルゴンを導入してもよい。
II.典型的なCVDシステム
図8は、本発明による絶縁層が堆積できるHDP‐CVDシステムの一実施形態を示す。このシステム36は、処理チャンバ38と、真空システム40と、ソースプラズマシステム42と、バイアスプラズマシステム44と、ガス供給システム46と、遠隔プラズマクリーニングシステム48とを含んでいる。処理チャンバ38の上部は、アルミナあるいは窒化アルミニウムのような絶縁材料で作られているドーム50を含む。このドーム50は、プラズマ処理領域52の上部境界を規定する。プラズマ処理領域52は、基板54の上部表面および基板支持部材56によって底部で制限される。
【0022】
ヒータプレート58およびコールドプレート60は、ドーム50の上にあり、ドーム50に熱結合される。ヒータプレート58およびコールドプレートは、ドーム温度の制御が約100℃〜200℃の範囲以上の約±10℃内にあることを可能にする。これは、いろいろの処理のためのドーム温度を最適化することを可能にする。例えば、クリーニングあるいはエッチング処理の場合、堆積処理の場合よりも高い温度にドームを保持することが望ましいことであり得る。ドーム温度の正確な制御は、処理チャンバの薄片あるいは粒子の総数を減らし、堆積層と基板間の粘着力も改善する。
【0023】
処理チャンバ38の下部は、処理チャンバを真空システムに接合する本体部材62を含む。基板支持部材56のベース部64は、本体部材62上に取り付けられ、本体部材と連続内部表面を形成する。基板は、真空チャンバ38の側面の挿入/取り外し開口95を通してロボットブレード(図示せず)によって真空チャンバ38の内外に移送される。モータ(図示せず)は、ウエハを上下させるリフトピン(図示せず)を上下させるリフトピンプレート(図示せず)を上下させる。真空チャンバ38への移送の際、基板は上げられたリフトピン上に搭載され、次に基板支持部材56の基板収納部66まで下げられる。基板収納部66は、基板処理中基板を基板支持部材56に固定する静電チャック68を含む。
【0024】
真空システム40は、対のブレードスロットルバルブ72を収容し、ゲートバルブ74およびターボモレキュラポンプ76に取り付けられるスロットル本体70を含む。スロットル本体70が、1995年12月12日に最初に出願された同時係属の共同譲渡の米国特許出願、および1996年9月11日に再出願された譲渡された出願第08/574,839号ならびに名称が“対称チャンバ”である譲渡された出願第08/712724号に記載されるように、ガス流に対して最少の障害を与え、対称ポンピングを可能にする。ゲートバルブ74は、ポンプ76をスロットル本体70から分離でき、スロットルバルブ72が完全に開いている場合、排気流容積を制限することによって処理チャンバ圧も制御できる。スロットルバルブ72、ゲートバルブ74、ターボモレキュラポンプ76の配置は、約1〜100ミリトルの処理チャンバ圧の正確で安定した制御を可能にする。
【0025】
ソースプラズマシステム42は、ドーム50上に取り付けられた上部コイル78および側面コイル80を含む。対称のグランドシールド(図示せず)は、コイル間の電気結合を減少させる。上部コイル78は、上部RFソース発生器82によって電力が供給されるのに対して、側面コイル80は、側面RFソース発生器84によって電力が供給され、各コイルに対する個別の電力レベルおよび動作の周波数を可能にする。この双対コイルシステムは、処理チャンバ38のラジカルイオン密度の制御を可能にし、それによってプラズマ均一性を改善する。側面コイル80および上部コイル78は、処理チャンバ38の中へエネルギーを誘導的に結合する。特定の実施形態では、上部RFソース発生器82は、公称2MHzで最高約5300ワットあるいはそれ以上のRF電力を供給し、側面RFソース発生器84は、公称2MHzで最高約2300ワットあるいはそれ以上のRF電力を供給する。上部RF発生器および側面RF発生器の作動周波数は、プラズマ発生効率を改善するために公称動作周波数から(例えば、1.7〜1.9MHzおよび1.9〜2.1MHzのそれぞれに)オフセットされてもよい。
【0026】
RF発生器82および84は、ディジタル制御合成器を含み、約1.7MHz〜約2.1MHzまでの周波数範囲にわたって作動する。各発生器は、当業者によって理解されるように、処理チャンバおよびコイルから後方へ発生器に反射される電力を測定し、最低反射電力を得るために動作周波数を調整するRF制御回路(図示せず)を含む。RF発生器は、一般的には50Ωの特性インピーダンスを有する負荷へ作動するように設計される。RF電力は、発生器とは異なるインピーダンスを有する負荷から反射されてもよい。これは負荷に伝達される電力を減少させることができる。さらに、負荷から後方へ発生器に反射される電力は、発生器に過負荷をかけ、発生器を損傷し得る。プラズマのインピーダンスは、他の要因の中のプラズマイオン密度に応じて、5Ω未満〜900Ω以上までの範囲に及ぶ得るために、反射電力は周波数の関数であり得るために、反射電力に従って発生器周波数を調整することは、RF発生器からプラズマに伝達される電力を増加させ、発生器を保護する。反射電力を減少させ、効率を改善する他の方法は整合回路網によるものである。
【0027】
整合回路網89および90は、コイル78および80を有する発生器82および84のそれぞれの出力インピーダンスと整合する。RF制御回路は、負荷が変化するとき発生器を負荷に整合させるように整合回路網内のキャパシタの値を変えることによって両方の整合回路網に同調してもよい。負荷から後方へ発生器に反射される電力が所定の限界を超える場合、RF制御回路は整合回路網に同調してもよい。一定の整合を行い、RF制御回路が制御回路網に同調することを効率的に不能にする1つの方法は、反射電力限界を反射電力の任意の予想値以上に設定することにある。これは、整合回路網をその最も最新の状態に保持することによっていくつかの条件の下でプラズマを安定化するのに役立ち得る。
【0028】
バイアスプラズマシステム44は、RFバイアス発生器86と、バイアス整合回路網88とを含む。このバイアスプラズマシステム44は、基板収納部66を相補電極の役を果たす本体部材62に容量的に結合する。バイアスプラズマシステム44は、基板の表面へのソースプラズマシステム42によって形成されるプラズマ化学種の移送を増すのに役立つ。特定の実施形態では、RFバイアス発生器86は、13.56MHzで最高5000ワットのRF電力を供給する。
【0029】
他の対策はプラズマも安定化させるのに役立ち得る。例えば、RF制御回路は、負荷(プラズマ)に供給される電力を決定するために使用でき、層の堆積中供給された電力をほぼ一定に保持するために発生器出力電力を増減してもよい。
【0030】
ガス供給システム46は、ガス供給線92(そのいくつかだけが示されている)を介して基板を処理するためにガスをいくつかの供給源92から処理チャンバに供給する。ガスは、ガスリング94、上部ノズル96、および上部通気孔98を通して処理チャンバ38に導入される。
【0031】
図8および図9を参照すると、第1および第2のガス供給源100aおよび100bならびに第1および第2のガス流コントローラ102aおよび102bは、ガスをガス供給線92(そのいくつかだけが示されている)を介してガスリング94のリングプレナム104に供給する。ガスリング94は、基板の上にガスの均一の流れを供給する複数のガスノズル106および108(その2つだけが示されている)を有する。ノズル長およびノズル角はガスリング94を変えることによって変更されてもよい。これは、個別処理チャンバ内の特定の処理のために均一性プロフィールおよびガス利用効率を調整することを可能にする。特定の実施形態では、ガスリング94は、24のガスノズル、12個の第1のノズル108および12個の第2のガスノズル106の全部を有する。
【0032】
ガスリング94は、(それの1つだけが示されている)、好ましい実施形態では同じ平面にあり、複数の第2のガスノズル106よりも短い複数の第1のガスノズル108を有する。一実施形態では、第1のガスノズル108は、1つあるいはそれ以上のガスを本体プレナム110から受け取り、第2のガスノズル106は、1つあるいはそれ以上のガスをガスリングプレナム104から受け取る。いくつかの実施形態では、第1のガスノズルが酸化剤ガスを供給するために使用され、第2のガスノズルがソースガスを供給するために使用される場合のようにガスを処理チャンバ38に注入する前に本体プレナム110およびガスリングプレナム104でガスを混合しないことが望ましい。他の実施形態では、処理ガスは、本体プレナム110とガスリングプレナム104との間に開口(図示せず)を設けることによってガスを処理チャンバ38に注入するより前に混合されてもよい。一実施形態では、第3および第4のガス供給源110cおよび100d、ならびに第3および第4のガス流コントローラ102cおよび102dは、ガスをガス供給線92を介して本体プレナムに供給する。付加バルブ、例えば112(他のバルブは示されていない)は、流れコントローラから処理チャンバへのガスを遮断してもよい。
【0033】
いくつかの実施形態では、シランあるいは三弗化窒素のような可燃性の毒ガスあるいは腐食性ガスが使用されてもよい。これらの例では、堆積後ガス供給線に残っているガスを除去することは望ましいことで有り得る。これは、バルブ112のようなスリーウェイバルブを使用して、処理チャンバ38を供給線92aから分離し、供給線92aに穴をあけ、フォアライン114を真空にして行われてもよい。図8に示されるように、他の同様なバルブ、例えば112Aおよび112Bは他のガス供給線に組み込まれてもよい。このようなスリーウェイバルブは、(スリーウェイバルブと処理チャンバとの間の)穴をあけられていないガス供給線の容積を最少にするために実際と同じように処理チャンバ38に接近して置かれてもよい。さらにツーウェイ(オンオフ)バルブ(図示せず)は、マスフローコントローラ(MFC)と処理チャンバ間あるいはガス供給源とMFCとの間に置かれてもよい。
【0034】
再度図8を参照すると、上部ノズル96および上部通気孔98は、膜均一性を改善し、膜の堆積およびドーピングパラメータの細かい調整を可能にするガスの上部および側面の流れの別個の制御を可能にする。上部通気孔98は、ガスがガス供給システムから処理チャンバに流れ込む上部ノズル96の周りの環状開口である。一実施形態では、第1のガス供給源100aは、ガスノズル106および上部ノズル96を与えるシラン供給源である。供給源ノズルMFC102aは、ガスノズル106に供給されるシラン量を制御し、上部ノズルMFC102aは、上部ガスノズル96に供給されるシラン量を制御する。同様に、2つのMFC102bおよび120bは、100bのような単一の酸素供給源から上部通気孔98および第1のガスノズル108の両方への酸素の流れを制御するために使用されてもよい。上部ノズル96および上部通気孔98に供給されたガスは、ガスを処理チャンバ38に流し込むより前に分離したままであってもよいし、あるいはガスは、処理チャンバ38に流れ込む前に上部プレナム112aで混合されてもよい。同じガスの別個の供給源は処理チャンバのいろいろの部分に与えるために使用されてもよい。
【0035】
遠隔マイクロ波発生プラズマクリーニングシステム48は、処理チャンバ構成要素から堆積残留物を周期的に清浄するために備えられている。このクリーニングシステムは、反応器空洞126で、フッ素、三弗化窒素、あるいは等価物のようなクリーニングガス供給源100eからプラズマを生じる遠隔マイクロ波発生器124を含む。このプラズマから生じる反応化学種は、アプリケータチューブ130を介してクリーニングガス供給ポートを通して処理チャンバ38に伝達される。クリーニングプラズマを含む(例えば、空洞126およびアプリケータチューブ130)ために使用される材料は、プラズマによる腐食に強くあるべきである。望ましいプラズマ化学種の濃度は反応器空洞126からの距離とともに低下するので、反応器空洞126と供給ポート128との間の距離は、実際と同じように短く保たれるべきである。反応器空洞内でクリーニングプラズマを生成することは、効率のよいマイクロ波発生器の使用を可能にし、処理チャンバ構成要素をインシチュウプラズマに存在し得るグロー放電の温度、放射、あるいは衝撃にさらさない。したがって、静電チャック68のような比較的傷つきやすい構成要素は、ダミーウエハでカバーされる必要がなく、あるいはインシチュウプラズマクリーニング処理で必要とされ得るように特に保護される必要がない。クリーニング処理あるいは他の処理中、ゲートバルブ74は、ターボモレキュラ真空ポンプ76を処理チャンバから分離するために閉じられてもよい。この形態では、フォアライン114は、一般的には機械真空ポンプである遠隔真空ポンプによって発生された処理真空を生じる。ターボモレキュラポンプをゲートバルブを有する処理チャンバから分離することは、ターボモレキュラポンプを腐食性化合物あるいは処理チャンバクリーニング処理あるいは他の処理から生じる他の可能性がある有害な影響から保護する。
【0036】
システムコントローラ132は、システム36の動作を調整し、その動作を調整するためにそれと電気的につながっているプロセッサ134を含む。一般的には、プロセッサ134は、アナログおよびディジタルの入出力ボードと、インタフェースボードと、ステップモータコントローラとを含む単一ボードコンピュータ(SBC)の一部である。CVDシステム36のいろいろの構成要素は、ボード、カードケージならびにコネクタ型および寸法を規定するバァサモジュラヨーロッパ(VME)規格に従う。VME規格は、16ビットデータバスおよび24ビットアドレスバスを有するバス構造も規定する。プロセッサ134は、プロセッサ134に電子的に結合されているメモリ136に記憶されているコンピュータプログラムであるシステム制御ソフトウェアを実行する。ハードディスクドライブ、フロッピーディスクドライブ、カードラックあるいはその組み合わせのようないかなる種類のメモリ装置も使用されてもよい。システム制御ソフトウェアは、図11を参照して下記により詳細に述べられているように、タイミング、ガスの混合物、処理チャンバ圧、処理チャンバ温度、マイクロ波電力レベル、ペダル位置、特定の処理の他のパラメータを命じる命令のセットを含む。
【0037】
図10を参照すると、ユーザとプロセッサ134との間のインタフェースは、CRTモニタ138およびライトペン140を介する。好ましい実施形態では、各々が、それに関連するライトペン140および140′をそれぞれ有する2つのモニタ138および138′が使用される。モニタ138の一方は、オペレータのために清潔な部屋壁144に取り付けられ、他方は、サービス専門技術者のために壁の後ろに取り付けられる。CRTモニタ138および138′は同じ情報を同時に表示するが、ライトペン140および140′の中の1つだけが任意の所与の時間中データ入力のために作動可能にされる。ライトペン140がプロセッサ134とつなげるために使用されるならば、オペレータは、CRTモニタ138上のスクリーン上にライトペン140を置く。ライトペン140の先端にある光センサ(図示せず)はCRTモニタ138によって放出された光を検出する。特定のスクリーンあるいは機能を選択するために、オペレータは、CRTモニタ138の指定領域をタッチし、ライトペン140上のボタン(図示せず)を押す。タッチされた領域は、色の変化、あるいは表示される新しいメニューあるいはスクリーンのような可視応答を行い、ライトペン140とCRTモニタ138との間の通信を確認する。キーボード、マウス、あるいは他の指示装置あるいは通信装置のような他の入力装置は、ライトペン140の代わりあるいはライトペン140に加えて、ユーザがプロセッサ134と通信できるように使用されてもよい。
【0038】
膜を堆積する処理は、プロセッサ134によって実行されるコンピュータプログラムプロダクトを使用して実行できる。コンピュータプログラムコードは、任意の従来のコンピュータ可読プログラミング言語、例えば、68000アセンブリ言語、C、C++、フォートランあるいは他のもので記述できる。適当なプログラムコードは、従来のテキストエディタを使用して単一ファイルあるいは複数ファイルに入力され、図8に示されるメモリ136のようなコンピュータで用いることができる媒体に記憶されるかあるいは組み込まれる。入力されたコードテキストが高水準言語にある場合、このコードはコンパイルされ、次に得られたコンパイラコードは、予めコンパイルされたウインドウズ?ライブラリルーチンのオブジェクトコードと結合される。結合され、コンパイルされたオブジェクトコードを実行するために、システムユーザは、オブジェクトコードを呼出し、プロセッサ134にこのコードをメモリ136にロードさせる。次に、プロセッサ134は、このコードを読み取り、実行し、プログラムで識別されたタスクを実行する。
【0039】
図11は、システム制御ソフトウェア146の階層制御構造の具体的なブロック図を示す。ユーザは、ライトペンインタフェースを使用することによってCRTモニタ上に表示されたメニューあるいはスクリーンに応じて処理セット番号および処理チャンバ番号を処理セレクタサブルーチン148に入力する。処理セットは、特定処理を実行するのに必要な所定の処理パラメータのセットであり、予め規定されたセット番号によって識別される。処理セレクタサブルーチン148は、(i)マルチチャンバシステムの所望の処理チャンバ、および(ii)所望の処理を実行する処理チャンバを操作するのに必要とされる所望の処理パラメータのセットを識別する。特定の処理を実行する処理パラメータは、例えば、処理ガス組成および流量、温度、圧力、RF電力レベルおよび処理チャンバドーム温度のようなプラズマ条件、およびユーザに製法の形で供給されたアークのような処理条件に関するものである。この製法で特定されたパラメータは、ライトペン/CRTモニタインタフェースを使用して入力される。
【0040】
処理を監視する信号は、システムコントローラのアナログ入力ボードおよびディジタル入力ボードによって供給され、処理を制御する信号は、システムコントローラのアナログ出力ボードおよびディジタル出力ボード上に出力される。
【0041】
処理シーケンササブルーチン150は、識別された処理チャンバおよび処理セレクタサブルーチン148からの処理パラメータのセットを受諾し、いろいろの処理チャンバの操作を制御するプログラムコードを含む。複数のユーザは、処理セット番号および処理チャンバ番号を入力できるかあるいはユーザは、複数の処理セット番号および処理チャンバ番号を入力できるので、シーケンササブルーチン150は、所望のシーケンスで選択された処理をスケジュールするように作動する。好ましくは、シーケンササブルーチン150は、(i)処理チャンバの操作を監視し、処理チャンバが使用されているかどうかを決定するステップ、(ii)どんな処理が使用されている処理チャンバで実行されているかを決定するステップ、(iii)処理チャンバの使用可能度および実行される処理の種類に基づいて所望の処理を実行するステップ、を実行するプログラムコードを含む。ポーリングのような処理チャンバを監視する従来の方法が使用できる。どの処理が実行されるべきであるかをスケジュールする場合、シーケンササブルーチン150は、選択された処理のための所望の処理条件、リクエストを入力した各特定のユーザの「年令」あるいはシステムプログラマがスケジュール優先順位を決定するために含むことを望む任意の他の関連要因と比較して使用される処理チャンバの現在の状態を考慮するように設計できる。
【0042】
シーケンササブルーチン150がどの処理チャンバおよび処理セット組み合わせが次に実行されることを予定しているかを決定した後、シーケンササブルーチン150は、特定の処理セットパラメータを、処理チャンバ38およびシーケンササブルーチン150によって決定された処理セットに従う多分他の処理チャンバ(図示せず)の複数の処理タスクを制御する処理チャンバマネージャサブルーチン152、154および156に送ることによって処理セットの実行をもたらす。
【0043】
処理チャンバ構成要素サブルーチンの例は、基板位置決めサブルーチン158、処理ガス制御サブルーチン160、圧力制御サブルーチン162、プラズマ制御サブルーチン164、および温度制御サブルーチン165である。当業者は、どんな処理が処理チャンバ38で実行されるのが望まれるかに応じて他の処理チャンバ制御サブルーチンを含むことができることを認識する。動作において、処理チャンバマネージャサブルーチン152は、実行される特定の処理セットに従って処理構成要素サブルーチンを選択的にスケジューリングするかあるいは呼び出す。処理チャンバマネージャサブルーチン152によるスケジューリングは、どの処理チャンバおよび処理セットを実行するかをスケジュールする際にシーケンササブルーチン150によって使用される方法と同様に実行される。一般的には、処理チャンバマネージャサブルーチン152は、いろいろの処理チャンバ構成要素を監視するステップと、実行される処理セットのための処理パラメータに基づいてどの構成要素が作動される必要があるかを決定するステップと、監視するステップおよび決定するステップに応じて処理チャンバ構成要素サブルーチンの実行をもたらすステップとを含む。
【0044】
図8および図11の両方を参照すると、動作おいて、基板位置決めサブルーチン158(図11)は、基板支持番号68上に基板54を搭載する処理チャンバ構成要素を制御するプログラムコードを含む。基板位置決めサブルーチン158は、他の処理が完了された後、例えばマルチチャンバシステムのPECVD反応器あるいは他の反応器から処理チャンバ38の中への移送も制御してもよい。
【0045】
処理ガス制御サブルーチン160は、処理ガス組成および流量を制御するプログラムコードを有する。サブルーチン160は、安全遮断バルブの開閉位置を制御し、所望のガス流量を得るために質量流量コントローラも上下に傾斜を設ける。処理ガス制御サブルーチン160を含む全処理チャンバ構成要素サブルーチンは、処理チャンバマネージャサブルーチン152によって呼び出される。サブルーチン160は、所望のガス流量に関連した処理チャンバマネージャサブルーチン152から処理パラメータを受け取る。
【0046】
一般的には、処理ガス制御サブルーチン160は、ガス供給線を開き、繰り返して(i)必要な質量流量コントローラを読み取り、(ii)読み取り値を処理チャンバマネージャサブルーチン152から受け取られた所望の流量に比較し、および(iii)必要に応じてガス供給線の流量を調整することによって作動する。さらに、処理ガス制御サブルーチン160は、安全でない流量のためのガス流量を監視するステップと、安全でない状態が検出される場合、安全遮断バルブを作動させるステップとを含んでもよい。
【0047】
いくつかの処理では、不活性ガスは、反応処理ガスが処理チャンバに導入される前に処理チャンバの圧力を安定化させるために処理チャンバ13に流し込まれる。これらの処理のために、処理ガス制御サブルーチン160は、処理チャンバの圧力を安定化させるのに必要な時間量不活性ガスを処理チャンバ38に流し込むステップを含むようにプログラム化される。前述のステップがそのとき実行されてもよい。
【0048】
さらに、処理ガスが液体前駆体、例えばテトラエチルオキシシラン(TEOS)から気化されるべきである場合、処理ガス制御サブルーチン160は、バブラーアセンブリの液体前駆体を通るヘリウムのような供給ガスを泡立たせるステップあるいはヘリウムを液体注入バルブに導入するステップを含んでもよい。この種の処理の場合、処理ガス制御サブルーチン160は、所望の処理ガス流量を得るために供給ガスの流れ、バブラーの圧力、およびバブラー温度を調整する。前述のように、所望の処理ガス流量は、処理パラメータとして処理ガス制御サブルーチン160に移送される。
【0049】
さらに、処理ガス制御サブルーチン160は、所与の処理ガス流量に必要な値を含む記憶されたテーブルをアクセスすることによって所望の処理ガス流量に必要に供給ガス流量、バブラー圧力、およびバブラー温度を得るステップを含む。一旦必要な値が得られると、供給ガス流量、バブラー圧力およびバブラー温度は、監視され、必要な値と比較され、それに応じて調整される。
【0050】
処理ガス制御サブルーチン160は、個別のヘリウム制御(IHC)サブルーチン(図示せず)でウエハチャックの内部通路および外部通路を通るヘリウム(He)のような熱伝達ガスの流れも制御してもよい。ガスの流れは、基板をチャックに熱結合する。典型的な処理では、ウエハは、プラズマおよび層を形成する化学反応によって加熱され、Heは、水冷されてもよいチャックを通る基板を冷却する。これは、基板を基板上の予め存在する形体を損傷し得る温度以下に保持する。
【0051】
圧力制御サブルーチン162は、処理チャンバの排気部のスロットルバルブ72の開口のサイズを調整することによって処理チャンバ38の圧力を制御するプログラムコードを含む。処理チャンバをスロットルバルブで制御する少なくとも2つの基本方法がある。第1の方法は、関連する処理チャンバ圧力、とりわけ、全処理ガス流、処理チャンバのサイズ、およびポンピング容量を特徴とすることによる。第1の方法はスロットルバルブ72を固定位置にセットする。スロットルバルブ72を固定位置にセットすることによって、最終的には定常状態圧力を生じる。
【0052】
それとは別に、処理チャンバ圧力は、例えばマノメータで測定されてもよく、制御点がガス流および排気容量による境界セット内にあると仮定すると、スロットルバルブ72の位置は圧力制御サブルーチン162に従って調整されてもよい。後者の方法に関連した測定、比較、および計算が呼び出されないとき、前者の方法は、より速い処理チャンバ圧力変化を生じ得る。処理チャンバ圧力の正確な制御が必要とされない場合、前者の方法は望ましいかもしれないのに対して、層の堆積中のように正確で、反復でき、安定した圧力が所望される場合、後者の方法は望ましいかもしれない。
【0053】
圧力制御サブルーチン162が呼び出される場合、所望(あるいは目標)圧力レベルは、処理チャンバマネージャサブルーチン152からのパラメータとして受信される。圧力制御サブルーチン162は、処理チャンバに接続された1つあるいはそれ以上の従来の圧力マノメータを読み取ることによって処理チャンバ38の圧力を測定し、測定値を目標圧力と比較し、目標圧力に対応する記憶された圧力テーブルから比例積分微分(PID)値を得て、圧力テーブルから得られたPID値に従ってスロットルバルブ72を調整するように作動する。それとは別に、圧力制御サブルーチン162は、スロットルバルブ72を特定の開口サイズに開閉し、処理チャンバ38の圧力を所望の圧力あるいは圧力範囲に調整してもよい。
【0054】
プラズマ制御サブルーチン164は、RF発生器82および84の周波数および電力出力設定を制御し、整合回路網88および90に同調させるプログラムコードを含む。温度制御サブルーチン165は、処理チャンバ38内部の温度を制御するプログラムコードを含む。プラズマ制御サブルーチン164および温度制御サブルーチン165は、前述された処理チャンバ構成要素サブルーチンのように、処理チャンバマネージャサブルーチン152によって呼び出される。
【0055】
前述されたサブシステムおよびルーチンのいくつかあるいは全てを組み込んでもよいシステムの例は、本発明を実施するように構成されるアプライドマテリアルズ社によって製造されたウルティマシステムである。
III.典型的な構造
図12は、本発明の特徴を組み込む集積回路166の簡略断面図を示す。図12に示されるように、集積回路166は、浅いトレンチ172によって分離され、互いから電気絶縁される。各トランジスタ168および170は、ソース領域174と、ゲート領域176と、ドレイン領域178とを含む。フィールド酸化膜領域179は、浅いトレンチ172、ソース領域174およびドレイン領域178の上に形成される。
【0056】
プレメタル絶縁層180は、トランジスタ168および170を金属層182から分離し、金属層182とトランジスタとの間の接続はコンタクト184で行われる。金属層182は、集積回路166に含まれる4つの金属層182、186、188および190の中の1つである。各金属層182、186、188および190は、それぞれの金属間の絶縁層192、194および196によって隣接金属層から分離され、アルミニウム堆積およびパターン化のような処理ステップによって形成されてもよい。隣接金属層は、バイア198によって選択開口に接続される。金属層190の上に堆積されるのは平坦化パッシベーション層200である。
【0057】
簡略集積回路166は具体的な目的のためだけのものである。当業者は、マイクロプロセッサ、特定用途向け集積回路(ASIC)、メモリ装置等のような他の集積回路の製造のための本方法を実施できる。さらに、本発明の方法は、BiCMOS、NMOS、バイポーラおよび他のもののような他の技術を使用する集積回路の製造で使用されてもよい。
IV.インシチュウ堆積エッチング
図8、図13、および図14とも参照すると、本発明の目的は、トレンチ214を充填するためにHDP‐CVDシステム(図8)に置かれたトレンチマスク212を有する基板210(図13)上にギャップ充填層を堆積するために使用されてもよい。トレンチ214は、一般的には、約3:1あるいはそれ以上のアスペクト比および約1μmあるいはそれよりも小さい深さを有する浅いトレンチであり、このアスペクト比は、トレンチ214の深さHをその幅Wで割るものとして規定される。この方法は、基板210がプラズマ処理領域52に近接する処理チャンバ38に置かれるステップ218(図14)を含む。ステップ218に続いて、不活性ガスは、図14に示されるようにステップ220中処理チャンバ38に流し込まれる。前述の不活性ガスは、一般的にはアルゴンガスArの流れを含む。他の適当な不活性ガスあるいは無反応ガスの例はヘリウムおよび水素を含む。不活性ガスが処理チャンバ38に流し込まれた後、プラズマはステップ222で衝突される。不活性ガスからのプラズマは基板210を加熱する。基板210が、一般的にはトレンチ充填層の堆積が行われるべきである温度である所定の温度に到達する場合、プラズマが終了される(ステップ224)。
【0058】
ステップ224に続いて、堆積ガスは、ステップ226で、プラズマ励起なしに処理チャンバ38に導入される。堆積ガスは、例えば、シランガスSiH4のようなシリコンソースガスと、分子酸素ガスO2のような酸素ソースガスとを含んでいる。ステップ226中、アルゴンの流量は、好ましくは、シリコンソースガスおよび酸素ソースガスの流量よりも実質的に低い。一例では、アルゴン流量は約0〜40sccmの範囲にある。シランガスの流量は約60〜70sccmの範囲にある。酸素ガスは、約120〜140sccmの範囲の流量で処理チャンバに流し込まれる。
【0059】
プラズマは、ステップ228で、RFソース発生器82および84およびプラズマ処理領域52(図8)にRFフィールドを形成するRFバイアス発生器86によって形成される。RFバイアス発生器86は、一般的には約13.56MHzの周波数および約2000〜3500ワットの電力レベルを有する。RFソース発生器82および84は、一般的には約2MHzの周波数を使用する。314cm2の基板面積を有する200mmの場合、RFソース発生器82および84の結合電力レベルは、少なくとも約4700ワット、より望ましくは少なくとも約5600ワットであり、少なくとも約5600ワット/cm2、より望ましくは少なくとも約17.8ワット/cm2の全ソースプラズマ電力密度を発生する。上部発生器82の上部電力レベルは上部電力密度を発生し、側面発生器84の側面電力レベルは側面電力レベルを発生する。上部電力密度および側面電力密度の比は少なくとも約1.5である。特定の実施形態では、上部電力密度は、約13.7ワット/cm2〜約16.9ワット/cm2(約4300〜5300ワットの上部電力レベル)であり、側面電力密度は、約4.1ワット/cm2〜約7.6ワット/cm2(約1300〜2300ワットの側面電力レベル)である。バイアス電力密度は約6.4〜11.2ワット/cm2である。一般的には、処理チャンバの大気圧は、約2〜10ミリトルに保持され、4〜5ミリトルは好ましい圧力範囲である。
【0060】
より高いソースRF電力密度によって、処理ガスはより高いイオン成分になる。例えば、SiH+、SiH2 +、およびSiH3 +イオン成分は、処理チャンバのSiH4から発生される。これは、処理チャンバにより高いイオン密度プラズマを発生し、減少されたボイド形成でおよび約3:1対4:1およびそれよりも高いアスペクト比を有する非常に活動的なギャップの場合さえ優れたギャップ充填特性でギャップ充填を容易にするより方向性のプラズマを発生する。ギャップの上のソースRF電力密度の集中は基板上のギャップ充填のより均一の堆積を生じる。
【0061】
ステップ228中、絶縁層225は、ギャップ(図15に示される)を充填するために基板210およびマスク層212の上に堆積され、反応プラズマ化学種、すなわちアルゴンガスおよび酸素ガスから形成されるイオンによって同時にエッチングされる。プラズマのソース成分は、主にプラズマへの処理チャンバガスの原子および分子の分離の原因であるエネルギーを発生し、プラズマのバイアス成分は、プラズマ化学種を堆積される絶縁層の表面におよび堆積される絶縁層の表面から移動させる。バイアス成分は、その中で結合し、それをスパッタリングするために堆積イオンを絶縁層に伝達する主要な力を生じる。
【0062】
適切なガス混合物およびそれぞれの流量を選択することは、トレンチマスクのクリッピングを避けるかあるいは最少する選択スパッタリングエネルギーを有するプラズマ化学種を生成するのに重要である。アルゴンのようないくつかのスパッタリングガスは、絶縁トレンチ充填材料のスパッタリング速度に対して十分な速度でトレンチマスクをスパッタリング高エネルギーイオンを発生する。このようなスパッタリングガスの流量は、トレンチマスクスパッタリングを減少させるように他の処理ガスの中のスパッタリングガスに対して制御されるべきである。不活性ガスの流量は、最少のトレンチマスクスパッタリングに対して堆積速度を最適化することが望まれる場合、ステップ230で調整されてもよい。例えば、不活性の濃度は、最初にトレンチマスクスパッタリングを減らすために最少にし、全堆積速度を増加させるために時間にわたって増加できる。他の実施形態では、アルゴンのような不活性成分の濃度は約0%である。その代わりに、酸素ガスは、実質的に窒化シリコンマスクを全然スパッタリングしないで二酸化シリコン絶縁材料をスパッタリングする酸素イオンを発生するために使用できる。この方法はSTIに対して説明されているけれども、本発明は、IMD、PMD等を含む他の用途のために使用できる。
IV.実験および試験結果
以下の実験例は、前述された方法の異なる態様がSTI用途およびIMD用途でギャップを充填するために使用される場合、誘電ファイル品質における本発明の利点を示すために使用される。この例は、CVDチャンバ、特にカリフォルニア州のサンタクララ市のアプライドマテリアルズ社によって製造され、販売されるウルティマHDP‐CVDチャンバ(200mm基板のためのサイズにされる)を使用して始められる。チャンバサイズは、当業者に公知であるような基板サイズとともに変わる。200mm基板を含む実験の場合、チャンバは約30リットル、すなわち30,000cm3の体積を有する。STI実験は、窒化シリコントレンチマスク層によってカバーされるアイランド間に配置された浅いトレンチを有したシリコン基板を使用した。トレンチは、SiH4、O2、およびArを含む処理ガスをCVDチャンバに流し込み、二酸化シリコン層を基板上に堆積することによって充填される。IMD用途の場合、TiN、Al、およびUSGのような材料を含む金属線は、充填される金属線間のギャップを有するシリコン基板上に形成された。
【0063】
図16から図19に示されたSTIの例では、堆積に対する典型的な処理パラメータは、約4〜10ミリトルのチャンバ圧力、約550℃よりも大きく、約760℃よりも小さいチャンバ温度、11.2ワット/cm2のバイアス電力密度を生じる3500ワットのバイアスRF電力、約64sccmのSiH4流量、約128sccmのO2流量、および0〜40sccmのAr流量を含んでいる。
【0064】
図16および図17のSEM断面図は、基板300の浅いトレンチの上に形成された二酸化シリコンギャップ充填層のギャップ充填特性に及ぼすソースRF電力密度の影響を示す。図16では、ギャップ充填層302は、ギャップ充填層302は、約0.17μmの幅および3.0:1のアスペクト比を有するトレンチの上に2.0ワット/cm2の側面RFソース電力密度および5.4ワット/cm2の上部RFソース電力密度を使用して堆積された。D/S(堆積対スパッタリング)比は3.5であった。この比較的低いRF電力密度で、たとえ電力密度が上部に移動されるとしても、ボイドはギャップ充填で観察された。トレンチマスク層304のクリッピングは全然観察されなかった。
【0065】
ソースRF電力密度を4.1ワット/cm2の側面RFソース電力密度および10.8ワット/cm2の上部RFソース電力密度に増加させることによって、ボイドなしのギャップ充填層310は、図17に示されるようにトレンチマスク層314を全然クリッピングしないで基板312上に約0.16μmの幅および3.3:1のアスペクト比を有するさらにより活動的なトレンチのために形成される。D/S比は4.5であった。他の処理状態は図16の例で使用される状態とほぼ同じである。
【0066】
図18および図19のSEM断面図は、約0.12μmの幅および4.2:1の非常に高いアスペクト比を有するトレンチのために得られた。この堆積は、5.7ワット/cm2の側面RFソース電力密度および15.3ワット/cm2の上部RFソース電力密度を使用して実行された。図18において、アルゴンの20秒基板加熱はギャップ充填層を堆積するために処理ガスを導入するより前に実行された。チャンバに導入された処理ガスは、プラズマがギャップ充填層を堆積するために形成される前に一時的な影響をさらに減らすために約6秒与えられた。図19の例はアルゴンの60秒基板加熱を含み、6秒間、処理ガスはプラズマで堆積するより前にチャンバに流れ込む。両方の場合、基板加熱は、5.7ワット/cm2の側面RFソース電力密度および15.3ワット/cm2の上部RFソース電力密度でアルゴンで実行された。上部RFソース電力密度対側面RFソース電力密度の比は2.67であった。両方の場合、D/S比は4.5であった。堆積中、アルゴンレベルは体積で約0〜10%に減少される。ボイドは、トレンチマスク層324を全然クリッピングしないで図18の基板322上のギャップ充填層320に形成された。ボイドは図19の基板322上のギャップ充填層330に全然なく、トレンチマスク層334のクリッピングは全然観察されなかった。ボイドなしのギャップ充填は、ソースRF電力密度を上げ、堆積より前に一時的な影響を減らすために適切な基板加熱を行うことによって非常に活動的なギャップの場合さえ行われる。
【0067】
STIの場合、アルゴンのような不活性ガスの減少されたレベルは望ましい。不活性ガスの減少量はスパッタリングを減少させ、それによってトレンチマスク層あるいは他の回路素子のクリッピングの問題を減少させる。スパッタリングの減少は、それから生じるスパッタリングされた材料の再堆積およびボイド形成も減少させる。不活性ガス成分量は、優れたギャップ充填特性をえるために体積が約40%未満であるのが望ましい。特定の実施形態では、不活性ガス成分量は約ゼロである。図16から図20に示された例のトレンチは、トレンチの開口の近くで少なくともほぼ垂直である側壁を有し、先細りにされた側壁を有するトレンチよりもより充填するのが困難であることに注目のこと。
【0068】
図20から図22は、0.2μmの幅および0.6μmの高さを有するギャップの上にIMD層を形成する例を示している。堆積に対する典型的な処理パラメータは、約4〜10ミリトルのチャンバ圧、約330℃以上および約420℃未満のチャンバ温度、11.2ワット/cm2のバイアス電力密度を生じる3500ワットのバイアスRF電力、約87sccmのSiH4流量、約126sccmのO2流量、および0〜126sccmのAr流量を含む。
【0069】
図20では、実験は、4.1ワット/cm2の側面RFソース電力密度および9.9ワット/cm2の上部RFソース電力密度を使用した。Ar流量は126sccmであった。大きなボイドは、基板344上の金属線324間のIMD層340に形成された。図21では、側面RFソース電力密度は、5.7ワット/cm2に上げられ、上部RFソース電力密度は、15.3ワット/cm2に上げられるが、Ar流量は126sccmのままであった。基板354上の金属線352間のIMD層350に形成された。ギャップの上で電力密度を上部に移動することは基板の上により均一の堆積を生じる。図22では、Ar流量はゼロに減少されるが、側面RFソース電力密度および上部RFソース電力密度は、5.7ワット/cm2および15.3ワット/cm2のそれぞれに保持された。アルゴンが処理ガスから除去された場合、小さいボイドは基板364上の金属線362間のIMD層360にあった。図22のボイドは図20のボイドよりも著しく小さい。
【0070】
図20から図22のSEM断面図は、より高いソースRF電力密度がより高いイオン密度プラズマおよびより方向性の堆積を生成し、改良されたギャップ充填を得て、ギャップの上で電力密度を上部に移動することはIMD層のより均一の堆積を生じることを示している。STIとは違って、金属線のクリッピングはIMD用途において問題でない。したがって、アルゴンのような不活性ガス量は、クリッピングを回避するために最少にされる必要がない。アルゴンはイオン密度プラズマを増加させ、改良されたギャップ充填に対してより方向性の堆積を生じるために、アルゴンの存在は、IMD層の堆積中有利なことである。増加されたイオン密度プラズマの長所は、スパッタリング材料の再堆積に対するいかなる可能性のある問題も相殺する。
【0071】
前述から分かるように、より高いソースプラズマ電力密度は、STI例およびIMD例の両方において優れたギャップ充填特性を有するより方向性の堆積を生成する。ギャップの上でソースプラズマ電力密度の集中を上部に移動することによって、基板の中心からエッジまでギャップ充填層のより均一の堆積を生じる。
【0072】
より高いソースプラズマ電力密度は、改良されたギャップ充填のためにギャップの方へ向けられたより方向性のプラズマを生じる。結果として、スパッタリングをあまり頼りにしないことが、クリッピングの可能性が減少され、D/S比が約2.8〜3.3から約3.5〜6.0まで増加できるようにボイドなしのギャップ充填を得るために必要である。
【0073】
処理チャンバがギャップ充填層を堆積するためにプラズマに衝突する前に定常状態あるいは均衡状態に達するまで基板を不活性ガスプラズマで加熱し、処理ガスを処理チャンバに流し込むことは、堆積層に優れたギャップ充填特性を生じる。スパッタリングされた材料の再堆積はより高い温度で生じる可能性は少ない。堆積より前に基板を高温に加熱し、堆積中増加されたソースRF電力密度で高温を保持することは、より高いイオン密度プラズマを発生するのと同様に再堆積の可能性を減少させると信じられている。したがって、形成されるギャップ層は、ほとんどあるいは全くボイドがなく、より均一である。
【0074】
前述の説明は具体的であり、限定されていないことを意図していることを理解すべきである。多数の実施形態は上記の説明を精査するときに当業者に明らかである。例として、ここでの本発明はSTI用途およびIMD用途に関して主に示されているが、本発明はそのように限定されない。例えば、上部のより高い濃度によって増加されたソースRF電力密度の使用は、より均一なPMD層もまたリンドーパントを有するリン珪酸塩ガラス(PSG)ギャップ充填層あるいは他のドープシリコン層を堆積するために使用できる。したがって、本発明の範囲は、前述の説明に関してではなく決定されるべきであるが、その代わりに均等物のクレームの全範囲とともに添付されたクレームに関して決定されるべきである。
【図面の簡単な説明】
【図1】従来の堆積方法を使用するそれに関連した狭いトレンチ上の絶縁材料の累積物を示す基板の垂直断面図である。
【図2】従来の堆積方法に関連した内部ボイドを示す図1に示された基板の垂直断面図である。
【図3】堆積エッチングが従来の方法による図2に示された内部ボイドを取り除くために使用される図1および図2に示された基板の垂直断面図である。
【図4】従来の堆積エッチング方法を使用する配置された絶縁層の輪郭を示す図1、図2および図3に示された基板の垂直断面図である。
【図5】それに関連した高アスペクト比を有するトレンチを絶縁材料で充填する堆積エッチング方法の使用およびトレンチに関連したトレンチマスク層のクリッピングを示す基板の垂直断面図である。
【図6】アルゴンイオンおよび酸素イオンの場合のスパッタリングエネルギーを比較する概略図である。
【図7】処理ガス混合物のアルゴンのアルゴン濃度に対するスパッタリング速度の変動を示す概略図である。
【図8】本発明によるHDP‐CVDシステムの一実施形態の簡略図である。
【図9】図8の典型的なCVD処理チャンバとともに使用されてもよいガスリングの簡略断面図である。
【図10】図8の典型的なCVD処理チャンバとともに使用されてもよいモニタおよびライトペンの簡略図である。
【図11】図8の典型的なCVD処理チャンバを制御するために使用される典型的な処理制御コンピュータプログラムプロダクトのフローチャートである。
【図12】本発明を使用して形成された集積回路の断面図である。
【図13】ギャップを有する基板の断面図である。
【図14】本発明の実施形態による方法の流れ図である。
【図15】それの上に配置されたギャップ充填を有する図13に示された基板の断面図である。
【図16】2.1ワット/cm2の側面RF電力密度および5.4ワット/cm2の上部RFソース電力密度を使用して3.0:1のアスペクト比を持つトレンチを有する基板上に形成されたSTIトレンチ充填層のSEM(走査型電子顕微鏡写真)断面図である。
【図17】4.1ワット/cm2の側面RF電力密度および10.8ワット/cm2の上部RFソース電力密度を使用して3.3:1のアスペクト比を持つトレンチを有する基板上に形成されたSTIトレンチ充填層のSEM断面図である。
【図18】5.7ワット/cm2の側面RF電力密度、15.3ワット/cm2の上部RFソース電力密度、および20秒加熱期間を使用して4.2:1のアスペクト比を持つトレンチを有する基板上に形成されたSTIトレンチ充填層のSEM断面図である。
【図19】5.7ワット/cm2の側面RF電力密度、15.3ワット/cm2の上部RFソース電力密度、および60秒加熱期間を使用して4.2:1のアスペクト比を持つトレンチを有する基板上に形成されたSTIトレンチ充填層のSEM断面図である。
【図20】IMD層の堆積中処理ガスの容積が約37%のアルゴンの場合に4.1ワット/cm2の側面RF電力密度および9.9ワット/cm2の上部RFソース電力密度を使用して0.2μmの幅および0.6μmの高さを有するギャップ上に形成されたIMD層のSEM断面図である。
【図21】IMD層の堆積中処理ガスの容積が約37%のアルゴンの場合に5.7ワット/cm2の側面RF電力密度および15.3ワット/cm2の上部RFソース電力密度を使用して0.2μmの幅および0.6μmの高さを有するギャップ上に形成されたIMD層のSEM断面図である。
【図22】IMD層の堆積中処理ガスに全然アルゴンがない場合に5.7ワット/cm2の側面RF電力密度および15.3ワット/cm2の上部RFソース電力密度を使用して0.2μmの幅および0.6μmの高さを有するギャップ上に形成されたIMD層のSEM断面図である。
【符号の説明】
10…基板、14…トレンチ、36…HDP‐CVDシステム、38…処理チャンバ、40…真空チャンバ、42…ソースプラズマシステム、44…バイアスプラズマシステム、46…ガス供給システム、48…遠隔プラズマクリーニングシステム、50…ドーム、58…ヒータプレート、60…コールドプレート、72…スロットル弁、78、80…コイル、82、84…RF発生器、88、90…整合回路網。
Claims (15)
- トレンチを有する基板の表面上に、処理チャンバの中で層を堆積する方法であって、
不活性ガスを前記処理チャンバに流し込むステップと、
前記処理チャンバで第1のプラズマを形成し、前記基板を所望の温度に加熱するステップと、
前記基板が前記所望の温度に到達した時に、前記第1のプラズマを終了させるステップと、
その後、処理ガスを前記処理チャンバに流し込むステップであって、当該処理ガスが、シリコン、酸素および不活性成分を含み、前記処理ガスの前記不活性成分の濃度が、体積単位で約40%未満であり、
前記層を前記基板の表面上に堆積し、およびトレンチを充填するため、前記処理チャンバで第2のプラズマを形成するステップであって、前記処理チャンバに注入される全ソースプラズマエネルギーが、少なくとも約15ワット/cm 2 の電力密度であることを含む方法。 - 前記処理チャンバに注入されるソースプラズマエネルギーが、
上部RF電源の上部RF電力レベルにより、前記基板の表面の上に発生する上部電力密度と、
側面RF電源の側面RF電力レベルにより、前記処理チャンバの側面部に発生する側面電力密度と、により注入され、
全電力密度が前記上部電力密度および側面電力密度の合計と等しくなる請求項1に記載の方法。 - 前記処理ガスの前記不活性成分の濃度が約0%である、請求項1又は2に記載の方法。
- 前記処理ガスが、シラン、酸素、およびアルゴンを含む、請求項1又は2に記載の方法。
- 前記処理ガスが、前記プラズマを前記処理チャンバで形成し、前記層を基板の表面上に堆積するより前に、事前に設定された時間、プラズマの励起なしに前記処理チャンバに流し込まれる、請求項1から4のいずれか1項に記載の方法。
- 前記処理ガスの流れおよび分配が、前記処理チャンバで通常定常状態となるまで、前記処理ガスが、プラズマの励起なしに前記処理チャンバに流し込まれる、請求項1から5のいずれか1項に記載の方法。
- 前記事前に設定された所望の温度が、前記層を前記基板の表面上に堆積する間、少なくともほぼ前記基板の温度に等しい、請求項1から6のいずれか1項に記載の方法。
- 前記事前に設定された所望の温度が少なくとも約550℃である請求項1から7のいずれか1項に記載の方法。
- 前記事前に設定された所望の温度が約600℃〜760℃である請求項1から8のいずれか1項に記載の方法。
- トレンチを有する基板の表面上に、処理チャンバの中で層を堆積する方法であって、
不活性ガスを前記処理チャンバに導入すること、
前記基板を事前に設定された所望の温度に加熱するため、第1のプラズマを前記処理チャンバに形成すること、
前記基板が前記所望の温度に到達した時に、前記第1のプラズマを終了させること、
その後、前記処理チャンバにおいて、前記処理ガスの流れおよび分配が通常定常状態となるまで、プラズマの励起なしに、処理ガスを前記処理チャンバに流し込むこと、
第2のプラズマを前記処理チャンバに形成し、前記層を前記基板の表面上に堆積し、および前記トレンチを充填すること、とを含む堆積する方法。 - 前記事前に設定された所望の温度が、少なくとも約300℃である請求項10に記載の方法。
- 前記事前に設定された所望の温度が、約600℃〜760℃である請求項10に記載の方法。
- 前記処理ガスが、シリコン、酸素、および不活性成分を含み、前記処理ガスの前記不活性成分の濃度が、体積単位で約40%未満である、請求項10から12のいずれか1項に記載の方法。
- 前記プラズマを前記処理チャンバで形成し、前記層を前記基板の表面上に堆積し、および前記トレンチを充填するステップが、少なくとも約15ワット/cm2 の全電力密度でソースプラズマエネルギーを前記処理チャンバの中へ注入することを含む、請求項10から13のいずれか1項に記載の方法。
- 基板処理システムであって、
処理チャンバを画定するハウジングと、
前記処理チャンバとつながっており、その中にプラズマを形成するRFプラズマシステムと、
前記処理チャンバと流体でつながっているガス供給システムと、
前記RFプラズマシステムおよび前記ガス供給システムを調整するコントローラと、
請求項10に記載の方法を実行する、コンピュータ可読プログラムを有するコンピュータ可読媒体を備える、コントローラに接続されたメモリと、を備える基板処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001159216A JP5019676B2 (ja) | 2001-05-28 | 2001-05-28 | Hdpcvd処理によるトレンチ充填 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001159216A JP5019676B2 (ja) | 2001-05-28 | 2001-05-28 | Hdpcvd処理によるトレンチ充填 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002353215A JP2002353215A (ja) | 2002-12-06 |
JP5019676B2 true JP5019676B2 (ja) | 2012-09-05 |
Family
ID=19002838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001159216A Expired - Fee Related JP5019676B2 (ja) | 2001-05-28 | 2001-05-28 | Hdpcvd処理によるトレンチ充填 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5019676B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100538882B1 (ko) * | 2003-06-30 | 2005-12-23 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
JP5610850B2 (ja) * | 2010-05-28 | 2014-10-22 | 三菱重工業株式会社 | 窒化珪素膜の製造方法及び装置 |
US9997351B2 (en) * | 2015-12-08 | 2018-06-12 | Varian Semiconductor Equipment Associates, Inc. | Apparatus and techniques for filling a cavity using angled ion beam |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6194038B1 (en) * | 1998-03-20 | 2001-02-27 | Applied Materials, Inc. | Method for deposition of a conformal layer on a substrate |
EP1071833B1 (en) * | 1998-04-21 | 2005-09-07 | Applied Materials, Inc. | Method and apparatus for modifying the profile of high-aspect-ratio gaps using differential plasma power |
-
2001
- 2001-05-28 JP JP2001159216A patent/JP5019676B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002353215A (ja) | 2002-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6559026B1 (en) | Trench fill with HDP-CVD process including coupled high power density plasma deposition | |
EP1064416B1 (en) | Method for deposition and etching of a dielectric layer | |
JP4790170B2 (ja) | Hdp−cvdを用いて高いアスペクト比のギャップ充填を達成するためのガス化学サイクリング | |
KR101027265B1 (ko) | Hdp-cvd 다단계 갭충진 프로세스 | |
JP4230563B2 (ja) | 低誘電率膜用高堆積率レシピ | |
US6903031B2 (en) | In-situ-etch-assisted HDP deposition using SiF4 and hydrogen | |
US7628897B2 (en) | Reactive ion etching for semiconductor device feature topography modification | |
KR100743789B1 (ko) | Hdp-cvd를 이용하여 장벽층을 증착하기 위한 방법및 장치 | |
US20030157812A1 (en) | Method and apparatus for modifying the profile of narrow, high-aspect-ratio gaps using RF power | |
US6511923B1 (en) | Deposition of stable dielectric films | |
JP2002512440A (ja) | 差動プラズマパワーを使用して高アスペクト比ギャップのプロファイルを修正する方法および装置 | |
JP5019676B2 (ja) | Hdpcvd処理によるトレンチ充填 | |
JP2002057157A (ja) | 銅ダマシン集積回路用hdp−fsg処理 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080501 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101130 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120612 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |