JP2010003852A - エピタキシャルウェーハおよびその製造方法 - Google Patents
エピタキシャルウェーハおよびその製造方法 Download PDFInfo
- Publication number
- JP2010003852A JP2010003852A JP2008161026A JP2008161026A JP2010003852A JP 2010003852 A JP2010003852 A JP 2010003852A JP 2008161026 A JP2008161026 A JP 2008161026A JP 2008161026 A JP2008161026 A JP 2008161026A JP 2010003852 A JP2010003852 A JP 2010003852A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- ion implantation
- epitaxial
- silicon
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 170
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 170
- 239000010703 silicon Substances 0.000 claims abstract description 170
- 238000005468 ion implantation Methods 0.000 claims abstract description 162
- 239000001301 oxygen Substances 0.000 claims abstract description 112
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 112
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 93
- 239000010410 layer Substances 0.000 claims abstract description 89
- 239000002344 surface layer Substances 0.000 claims abstract description 49
- 238000010438 heat treatment Methods 0.000 claims description 63
- 238000000137 annealing Methods 0.000 claims description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- -1 oxygen ions Chemical class 0.000 claims description 19
- 238000009751 slip forming Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 19
- 238000005247 gettering Methods 0.000 abstract description 11
- 238000011109 contamination Methods 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000008719 thickening Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 303
- 239000010408 film Substances 0.000 description 179
- 238000000034 method Methods 0.000 description 76
- 230000008569 process Effects 0.000 description 56
- 230000002093 peripheral effect Effects 0.000 description 20
- 238000005498 polishing Methods 0.000 description 19
- 239000007789 gas Substances 0.000 description 16
- 239000002245 particle Substances 0.000 description 15
- 238000005530 etching Methods 0.000 description 13
- 239000002184 metal Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 238000000227 grinding Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 238000001556 precipitation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000012808 vapor phase Substances 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000010532 solid phase synthesis reaction Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】シリコンウェーハ11の表層への酸素のイオン注入量を低減し、イオン注入層15を低温のエピタキシャル成長時に熱処理し、表層に不完全埋め込み酸化膜12を形成する。そのため、ウェーハ11の低コスト化が図れる。また、イオン注入の不具合で酸化膜が途切れても、エピタキシャル膜14のピットの発生が抑制され、膜14の表面欠陥が低減される。また、膜14の外周部の厚肉化を防ぎ、ウェーハ外周部のスリップを抑制できる。しかも、不完全埋め込み酸化膜12はゲッタリングサイトも兼ねるので、エピタキシャルウェーハ10の金属汚染を防げる。
【選択図】図1
Description
CIS用のエピタキシャルSIMOXウェーハは、デバイス形成プロセスにおいて、エピタキシャル膜の表面にデバイスが形成され、その後、エピタキシャル膜の表面にシリコン製のウェーハが貼着される。次に、SIMOXウェーハがその裏面側から研削および研磨またはエッチングにより減厚処理され、その結果、エピタキシャル膜の裏側(貼着されたウェーハとの間)に、デバイスが埋め込まれたウェーハが得られる。
その結果、仮にパーティクルがウェーハ表面に付着した状態でイオン注入し、ウェーハ表層内に酸化膜が途切れる欠陥が生じても、ウェーハ表面のピット、ひいてはウェーハ表面に成長されるエピタキシャル膜の表面のピットの発生が抑制され、酸素のイオン注入時におけるウェーハ表面へのパーティクルの付着を原因としたエピタキシャル膜の表面欠陥を防止することができる。しかも、従来の埋め込み酸化膜付きのエピタキシャルSIMOXウェーハに比べて酸素のイオン注入量が少なく、かつ高温アニール工程も不要となるので、エピタキシャルSIMOXウェーハより低コスト化が図れる。
シリコンウェーハとしては、単結晶シリコンウェーハを採用することができる。シリコンウェーハの表面は鏡面仕上げされている。
シリコンウェーハの直径は、例えば200mm、300mm、450mmなどである。
「シリコンウェーハの表層」とは、シリコンウェーハの表面から0.05〜0.5μmの深さ範囲をいう。0.05μm未満では、シリコンウェーハの表面欠陥が増加する。また、0.5μmを超えれば、市販のイオン注入機では対応できず、イオン注入エネルギが大きい特別な注入機が必要となる。
不完全埋め込み酸化膜の厚さは0.05〜0.5μmである。0.05μm未満ではシリコンウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、0.5μmを超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
「不完全埋め込み酸化膜よりシリコンウェーハの表面側」とは、ウェーハ表層において、不完全埋め込み酸化膜とウェーハ表面との間の部分をいう。
「酸素がイオン注入されたシリコンウェーハの領域全体」とは、ウェーハ面取り部を含まない平坦度適用領域の全体をいう。
酸素イオン注入時のウェーハの加熱温度は、例えば200℃〜600℃である。200℃未満では、シリコンウェーハの表層に酸素の大きい注入ダメージが残る。また、600℃を超えれば、イオン注入機からの脱ガス量が増加する。
酸素のイオン注入量は、1×1015atoms/cm2〜4×1017atoms/cm2である。1×1015atoms/cm2未満では、シリコンウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、4×1017atoms/cm2を超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
酸素のイオン注入深さは、0.05〜0.5μmである。酸素のイオン注入回数は1回のみでも、複数回に分けて行ってもよい。また、酸素イオンを複数の注入エネルギで注入してもよい。
エピタキシャル成長により形成されるエピタキシャル膜の素材としては、単結晶シリコンを採用することができる。一般的に、エピタキシャル成長の種類としては、気相法(VPE)、液相法(LPE)、固相法(SPE)がある。特に、シリコンのエピタキシャル成長には、成長層の結晶性、量産性、装置の簡便さ、種々のデバイス構造形成の容易さなどの点から、化学的気相成長法(CVD)が主として採用されている。
使用されるエピタキシャル成長炉としては、例えば高周波誘導加熱型またはランプ加熱型などを採用することができる。
エピタキシャル膜の厚さは、1〜20μmである。1μm未満では、エピタキシャル膜にデバイスを形成することができない。また、20μmを超えれば、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
エピタキシャル成長時間(ウェーハの熱処理時間)は1〜20分である。1分未満では、所定のエピタキシャル膜が得られない。また、20分を超えれば、スリップが発生し易い。
アニール工程をイオン注入工程の直後とし、その後、エピタキシャル成長工程を行うようにしたので、アニール工程で析出した酸素がゲッタリングサイトとなり、高品質のエピタキシャル膜を形成できる。
アニール工程でのウェーハ熱処理時間は0.5〜4時間である。0.5時間未満では、酸素析出量が少ない。また、4時間を超えれば、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
アニール工程でのウェーハ加熱温度および熱処理時間は、請求項4の場合と同じである。
イオン注入工程での酸素イオンの注入量が、1×1015atoms/cm2未満では、シリコンウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、4×1017atoms/cm2を超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
このようなイオン注入条件で、不完全埋め込み酸化膜を酸素のイオン注入層だけでなく、アモルファス層をもその構成体の一部としたので、アモルファス層が酸素析出量を増大させる。
第2のイオン注入工程では、ウェーハ表層のうち、酸素のイオン注入層と略同じ深さに酸素イオンを注入する。
アモルファス層の厚さは0.025〜0.25μmである。0.025μm未満では、シリコンウェーハの薄化処理時の終点検出部としての機能を十分に果たすことができない。また、0.25μmを超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
第1のイオン注入工程におけるシリコンウェーハの加熱温度が200℃未満であれば、ウェーハ表層に酸素イオン注入時のダメージが残存する。第1のイオン注入工程での好ましい加熱温度は、300℃〜600℃である。
第1のイオン注入工程における酸素イオン注入量が1×1015atoms/cm2未満であれば、シリコンウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、4×1017atoms/cm2を超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
イオン注入時のウェーハ表層のダメージが不十分でアモルファス層が形成されない。第2のイオン注入工程での好ましい加熱温度は、室温〜100℃である。この範囲であれば、ウェーハ表層に対して、アモルファス層を形成可能なイオン注入ダメージを形成することができる。
第2のイオン注入工程における酸素イオン注入量が1.0×1015atoms/cm2未満であれば、イオン注入時のウェーハ表層のダメージが不十分でアモルファス層が形成されない。また、4×1016atoms/cm2を超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
エピタキシャル成長温度は、1000〜1200℃である。1000℃未満では、エピタキシャル膜の結晶性が低下する。また、1200℃を超えれば、スリップが発生し易い。
アニール時間が0.5時間未満では、酸素析出量が少ない。また、4時間を超えれば、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
その結果、仮にパーティクルがウェーハ表面に付着した状態でイオン注入し、ウェーハ表層内に酸化膜が途切れる欠陥が生じても、エピタキシャル膜のピットの発生が抑制され、エピタキシャル膜の表面欠陥が低減される。
シリコンウェーハ11は、厚さが775μm、直径が300mm、主表面の軸方位が〈100〉のものである。
シリコンウェーハ11は、以下の工程を順次行って作製される。すなわち、ルツボ内のシリコンの融液から、CZ法によりシリコン単結晶の引き上げ後、シリコン単結晶をブロック切断、外周研削後、ワイヤソーにより多数枚のウェーハにスライスし、各ウェーハに対して面取り、ラッピング、エッチング、研磨、洗浄が行われる。
気相エピタキシャル成長装置は、上下にヒータが配設されたチャンバ30の中央部に、平面視して円形のサセプタ16が水平配置されたものである。サセプタ16の表面の中央部には、シリコンウェーハ11を、その表裏面を水平な横置き状態で収納する凹形状のウェーハ収納部17が形成されている。また、チャンバ30の一側部には、チャンバ30の上部空間に、所定のキャリアガス(H2ガス)と所定のソースガス(SiHCl3ガス)とを、ウェーハ表面に対して平行に流す一対のガス供給口が配設されている。また、チャンバ30の他側部には、両ガスの排気口が形成されている。
こうして、エピタキシャル膜14の裏側(シリコンウェーハ16との間)にデバイス151が埋め込まれたCIS用のエピタキシャルウェーハ10が得られる(図9)。
そのため、シリコンウェーハ11の表層に不完全埋め込み酸化膜12が形成される。これにより、従来のシリコン酸化物bが連続した埋め込み酸化膜の場合とは異なり、不完全埋め込み酸化膜12では、シリコンの酸化に伴う酸化膜の膜厚の増加はほとんどみられない。その結果、仮にパーティクルがウェーハ表面に付着した状態でイオン注入し、ウェーハ表層内に酸化膜が途切れる欠陥が生じても、ウェーハ表面のピット、ひいてはウェーハ表面に成長されるエピタキシャル膜14の表面のピットの発生が抑制される。これにより、酸素のイオン注入時におけるウェーハ表面へのパーティクルの付着を原因としたエピタキシャル膜14の表面欠陥を防止することができる。しかも、従来のエピタキシャルSIMOXウェーハに比べて酸素のイオン注入量が少なく、かつ高温アニール工程も不要となるので、エピタキシャルSIMOXウェーハより低コスト化が図れる。
図10〜図12に示すように、この発明の実施例2に係るエピタキシャルウェーハ10Aは、イオン注入工程を、下層の酸素のイオン注入層17を形成する第1のイオン注入工程と、上層のアモルファス層18を形成する第2のイオン注入工程とから構成した点を特徴としている。ただし、両層17,18は、熱処理時に一体化し、実質的に1層の不完全埋め込み酸化膜12となる。
すなわち、まず第1のイオン注入工程において、ウェーハの加熱温度を400℃とし、216keV、1.2×1017atoms/cm2で、ウェーハ表面からシリコンウェーハ11の表層に酸素をイオン注入し、シリコンウェーハ11の表面から0.5μmの深さに酸素のイオン注入層17を形成する(図11)。
その後、シリコンウェーハ11に対して、実施例1のエピタキシャル成長工程を施すことで、ウェーハ表面から5.3μmの深さに、厚さ0.2μmの実質1層の不完全埋め込み酸化膜12が形成される。このように構成したことで、不完全埋め込み酸化膜12を厚膜化できる。
その他の構成、作用、効果は実施例1と略同じであるので、説明を省略する。
この発明の実施例3に係るエピタキシャルウェーハ10の製造方法は、シリコンウェーハ11への酸素イオンの注入工程は実施例1と同じ1回のみとし、エピタキシャル成長工程の直後、シリコンウェーハ11を所定条件で加熱するアニール工程を施すものである。これにより、エピタキシャル成長後は未だ不十分な不完全埋め込み酸化膜12であったものが、エピタキシャル成長後にアニール工程を行うことで、本来の不完全埋め込み酸化膜12となる。
このように、イオン注入工程を1回のみとし、その後、2回の熱処理を施して不完全埋め込み酸化膜12を形成するようにしたので、酸素析出量が少なく、表面ラフネスの小さいエピタキシャル膜を形成できる。
なお、エピタキシャル成長工程後のアニール工程を、同じアニール条件でエピタキシャル成長工程の直前に行ってもよい。この場合には、アニール工程で析出した酸素がゲッタリングサイトとなり、高品質のエピタキシャル膜を形成できる。
その他の構成、作用および効果は、実施例1と略同じであるので説明を省略する。
この発明の実施例4に係るエピタキシャルウェーハ10Aの製造方法は、シリコンウェーハ11への酸素イオンの注入工程を実施例2と同じ2回(第1のイオン注入工程による酸素のイオン注入層17の形成と、第2のイオン注入工程によるアモルファス層18の形成)とし、エピタキシャル成長工程の直後、シリコンウェーハ11を所定条件で加熱するアニール工程を施すものである。
このように、イオン注入工程を2回行い、その後、2回の熱処理を施して不完全埋め込み酸化膜12を形成するようにしたので、酸素析出量が少なく、表面ラフネスの小さいエピタキシャル膜を形成できる。
なお、エピタキシャル成長工程後のアニール工程を、同じアニール条件でエピタキシャル成長工程の直前に行ってもよい。この場合には、アニール工程で析出した酸素がゲッタリングサイトとなり、高品質のエピタキシャル膜を形成できる。
その他の構成、作用および効果は、実施例2と略同じであるので説明を省略する。
11 シリコンウェーハ、
12 不完全埋め込み酸化膜、
13 活性層、
14 エピタキシャル膜、
17 酸素のイオン注入層、
18 アモルファス層、
30 エピタキシャル成長炉、
a シリコン粒、
b シリコン酸化物。
Claims (8)
- シリコンウェーハにその表面から酸素をイオン注入し、その後、前記シリコンウェーハを熱処理し、該シリコンウェーハの表層にシリコン粒およびシリコン酸化物が混在する不完全埋め込み酸化膜を形成することで製造されるエピタキシャルウェーハ。
- 前記不完全埋め込み酸化膜は、酸素がイオン注入された前記シリコンウェーハの領域全体に連続して形成された請求項1に記載のエピタキシャルウェーハ。
- シリコンウェーハの表面から酸素イオンを注入し、前記シリコンウェーハの表層にイオン注入層を形成するイオン注入工程と、
該イオン注入工程の直後、前記シリコンウェーハの表面にエピタキシャル膜を成長させると同時に、エピタキシャル成長中のウェーハ加熱により前記イオン注入層の熱処理を行うことで、シリコン粒とシリコン酸化物とが混在する不完全埋め込み酸化膜を形成し、かつ該不完全埋め込み酸化膜より前記シリコンウェーハの表面側に活性層を形成するエピタキシャル成長工程とを備えたエピタキシャルウェーハの製造方法。 - シリコンウェーハの表面から酸素イオンを注入し、前記シリコンウェーハの表層にイオン注入層を形成するイオン注入工程と、
該イオン注入工程の直後、前記イオン注入層の熱処理を行うことで、シリコン粒とシリコン酸化物とが混在する不完全埋め込み酸化膜を形成し、かつ該不完全埋め込み酸化膜より前記シリコンウェーハの表面側に活性層を形成するアニール工程と、
該アニール工程の直後、前記シリコンウェーハの表面にエピタキシャル膜を成長させるエピタキシャル成長工程とを備えたエピタキシャルウェーハの製造方法。 - シリコンウェーハの表面から酸素イオンを注入し、前記シリコンウェーハの表層にイオン注入層を形成するイオン注入工程と、
該イオン注入工程の直後、前記シリコンウェーハの表面にエピタキシャル膜を成長させるエピタキシャル成長工程と、
該エピタキシャル成長工程後、前記イオン注入層の熱処理を行うことで、シリコン粒とシリコン酸化物とが混在する不完全埋め込み酸化膜を形成し、かつ該不完全埋め込み酸化膜より前記シリコンウェーハの表面側に活性層を形成するアニール工程とを備えたエピタキシャルウェーハの製造方法。 - 前記イオン注入工程では、前記シリコンウェーハの加熱温度が200℃以上、酸素イオン注入量が1×1015atoms/cm2〜4×1017atoms/cm2である請求項3〜請求項5のうち、いずれか1項に記載のエピタキシャルウェーハの製造方法。
- 前記イオン注入工程は、
前記シリコンウェーハの加熱温度が200℃以上、酸素イオン注入量が1×1015atoms/cm2〜4×1017atoms/cm2で、前記シリコンウェーハの表層に酸素をイオン注入することで酸素のイオン注入層を形成する第1のイオン注入工程と、
該第1のイオン注入工程後、前記シリコンウェーハの加熱温度が200℃未満、酸素イオン注入量が1×1015atoms/cm2〜4×1016atoms/cm2で、前記酸素のイオン注入層のウェーハ表面側に酸素をイオン注入することで、アモルファス層を形成する第2のイオン注入工程とを有した請求項3〜請求項5のうち、何れか1項に記載のエピタキシャルウェーハの製造方法。 - 前記アニール工程では、前記シリコンウェーハの加熱温度が900〜1200℃、0.5〜4時間の熱処理を行う請求項4または請求項5に記載のエピタキシャルウェーハの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161026A JP5487565B2 (ja) | 2008-06-19 | 2008-06-19 | エピタキシャルウェーハおよびその製造方法 |
US12/483,439 US8173553B2 (en) | 2008-06-19 | 2009-06-12 | Epitaxial wafer and production method thereof |
CN2009101498348A CN101615577B (zh) | 2008-06-19 | 2009-06-19 | 外延晶片及其制造方法 |
US13/363,974 US8330222B2 (en) | 2008-06-19 | 2012-02-01 | Epitaxial wafer and production method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161026A JP5487565B2 (ja) | 2008-06-19 | 2008-06-19 | エピタキシャルウェーハおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010003852A true JP2010003852A (ja) | 2010-01-07 |
JP5487565B2 JP5487565B2 (ja) | 2014-05-07 |
Family
ID=41446365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008161026A Active JP5487565B2 (ja) | 2008-06-19 | 2008-06-19 | エピタキシャルウェーハおよびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8173553B2 (ja) |
JP (1) | JP5487565B2 (ja) |
CN (1) | CN101615577B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011148434A1 (ja) * | 2010-05-24 | 2011-12-01 | パナソニック株式会社 | 半導体基板及びこれを用いた固体撮像装置の製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009060913A1 (ja) * | 2007-11-08 | 2009-05-14 | Sumco Corporation | エピタキシャルウェーハの製造方法 |
JPWO2009060914A1 (ja) * | 2007-11-08 | 2011-03-24 | 株式会社Sumco | エピタキシャルウェーハ |
US8372196B2 (en) * | 2008-11-04 | 2013-02-12 | Sumco Techxiv Corporation | Susceptor device, manufacturing apparatus of epitaxial wafer, and manufacturing method of epitaxial wafer |
JP5268766B2 (ja) * | 2009-04-23 | 2013-08-21 | Sumco Techxiv株式会社 | 成膜反応装置及び成膜基板製造方法 |
JP2011082443A (ja) * | 2009-10-09 | 2011-04-21 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
US8703542B2 (en) * | 2012-05-18 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level packaging mechanisms |
JP6260100B2 (ja) * | 2013-04-03 | 2018-01-17 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
EP3193801B1 (en) | 2014-09-10 | 2022-07-13 | The Procter & Gamble Company | Nonwoven web |
BR112018067970A2 (pt) | 2016-03-09 | 2019-02-12 | Procter & Gamble | artigo absorvente com material ativável |
US11090407B2 (en) | 2017-03-09 | 2021-08-17 | The Procter & Gamble Company | Thermoplastic polymeric materials with heat activatable compositions |
US10651281B1 (en) * | 2018-12-03 | 2020-05-12 | Globalfoundries Inc. | Substrates with self-aligned buried dielectric and polycrystalline layers |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57148345A (en) * | 1981-03-10 | 1982-09-13 | Toshiba Corp | Manufacture of semiconductor device |
JP2001110739A (ja) * | 1999-10-08 | 2001-04-20 | Sumitomo Metal Ind Ltd | Simox基板及びその製造方法 |
JP2004055750A (ja) * | 2002-07-18 | 2004-02-19 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
WO2005074033A1 (ja) * | 2004-01-30 | 2005-08-11 | Sumco Corporation | Soiウェーハの製造方法 |
JP2005333052A (ja) * | 2004-05-21 | 2005-12-02 | Sony Corp | Simox基板及びその製造方法及びsimox基板を用いた半導体装置及びsimox基板を用いた電気光学表示装置の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2616590B1 (fr) * | 1987-06-15 | 1990-03-02 | Commissariat Energie Atomique | Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche |
JP3139904B2 (ja) * | 1993-12-28 | 2001-03-05 | 新日本製鐵株式会社 | 半導体基板の製造方法および製造装置 |
US6090689A (en) * | 1998-03-04 | 2000-07-18 | International Business Machines Corporation | Method of forming buried oxide layers in silicon |
US6846727B2 (en) * | 2001-05-21 | 2005-01-25 | International Business Machines Corporation | Patterned SOI by oxygen implantation and annealing |
US6998353B2 (en) * | 2001-11-05 | 2006-02-14 | Ibis Technology Corporation | Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers |
US7294561B2 (en) * | 2003-08-14 | 2007-11-13 | Ibis Technology Corporation | Internal gettering in SIMOX SOI silicon substrates |
KR100753740B1 (ko) | 2003-12-11 | 2007-08-31 | 가부시키가이샤 섬코 | 에피택셜 웨이퍼 및 그 제조 방법 |
US7518182B2 (en) * | 2004-07-20 | 2009-04-14 | Micron Technology, Inc. | DRAM layout with vertical FETs and method of formation |
JP5012554B2 (ja) | 2008-02-19 | 2012-08-29 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
-
2008
- 2008-06-19 JP JP2008161026A patent/JP5487565B2/ja active Active
-
2009
- 2009-06-12 US US12/483,439 patent/US8173553B2/en active Active
- 2009-06-19 CN CN2009101498348A patent/CN101615577B/zh active Active
-
2012
- 2012-02-01 US US13/363,974 patent/US8330222B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57148345A (en) * | 1981-03-10 | 1982-09-13 | Toshiba Corp | Manufacture of semiconductor device |
JP2001110739A (ja) * | 1999-10-08 | 2001-04-20 | Sumitomo Metal Ind Ltd | Simox基板及びその製造方法 |
JP2004055750A (ja) * | 2002-07-18 | 2004-02-19 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
WO2005074033A1 (ja) * | 2004-01-30 | 2005-08-11 | Sumco Corporation | Soiウェーハの製造方法 |
JP2005333052A (ja) * | 2004-05-21 | 2005-12-02 | Sony Corp | Simox基板及びその製造方法及びsimox基板を用いた半導体装置及びsimox基板を用いた電気光学表示装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011148434A1 (ja) * | 2010-05-24 | 2011-12-01 | パナソニック株式会社 | 半導体基板及びこれを用いた固体撮像装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090321874A1 (en) | 2009-12-31 |
US20120126361A1 (en) | 2012-05-24 |
CN101615577B (zh) | 2011-12-14 |
JP5487565B2 (ja) | 2014-05-07 |
CN101615577A (zh) | 2009-12-30 |
US8173553B2 (en) | 2012-05-08 |
US8330222B2 (en) | 2012-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487565B2 (ja) | エピタキシャルウェーハおよびその製造方法 | |
JP2011086828A (ja) | 半導体装置およびその製造方法 | |
JP3762144B2 (ja) | Soi基板の作製方法 | |
CN101490806B (zh) | 剥离晶片的再利用方法 | |
JPWO2008029918A1 (ja) | 固体撮像素子用半導体基板および固体撮像素子ならびにそれらの製造方法 | |
JP2008153545A (ja) | 歪Si基板の製造方法 | |
JP2011082443A (ja) | エピタキシャルウェーハおよびその製造方法 | |
CN104885190B (zh) | Soi晶圆的制造方法 | |
JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2011103409A (ja) | ウェーハ貼り合わせ方法 | |
JP2009272471A (ja) | 貼り合わせウェーハの製造方法 | |
JP2002184960A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
JP2009065039A (ja) | 貼り合わせウェーハの製造方法 | |
JP5310004B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2010153488A (ja) | Soiウエハの製造方法およびsoiウエハ | |
US20120299156A1 (en) | Wafer processing method | |
TWI665342B (zh) | 單晶矽半導體晶圓及製造半導體晶圓的方法 | |
JP2008263010A (ja) | Soi基板の製造方法 | |
JP2010040638A (ja) | Soi基板の製造方法 | |
JP2005026644A (ja) | Soi基板と半導体基板及びその製造方法 | |
JP2011108860A (ja) | 固体撮像素子の製造方法 | |
JP4826993B2 (ja) | p型シリコン単結晶ウェーハの製造方法 | |
JP2001127274A (ja) | 張り合わせsoiウェーハの製造方法 | |
JP2008027974A (ja) | エピタキシャル基板、エピタキシャル基板の製造方法、固体撮像素子及び固体撮像素子の製造方法 | |
JP2004363182A (ja) | 貼り合わせ誘電体分離ウェーハおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5487565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |