JP2010003852A - エピタキシャルウェーハおよびその製造方法 - Google Patents

エピタキシャルウェーハおよびその製造方法 Download PDF

Info

Publication number
JP2010003852A
JP2010003852A JP2008161026A JP2008161026A JP2010003852A JP 2010003852 A JP2010003852 A JP 2010003852A JP 2008161026 A JP2008161026 A JP 2008161026A JP 2008161026 A JP2008161026 A JP 2008161026A JP 2010003852 A JP2010003852 A JP 2010003852A
Authority
JP
Japan
Prior art keywords
wafer
ion implantation
epitaxial
silicon
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008161026A
Other languages
English (en)
Other versions
JP5487565B2 (ja
Inventor
Yoshiro Aoki
嘉郎 青木
Hisashi Adachi
尚志 足立
Akihiko Endo
昭彦 遠藤
Yoshihisa Nonogaki
嘉久 野々垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008161026A priority Critical patent/JP5487565B2/ja
Priority to US12/483,439 priority patent/US8173553B2/en
Priority to CN2009101498348A priority patent/CN101615577B/zh
Publication of JP2010003852A publication Critical patent/JP2010003852A/ja
Priority to US13/363,974 priority patent/US8330222B2/en
Application granted granted Critical
Publication of JP5487565B2 publication Critical patent/JP5487565B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】エピタキシャル膜の表面欠陥と、この膜の外周部のスリップとの発生を防止でき、ゲッタリングサイトを有して製造コストも低減可能なエピタキシャルウェーハおよびその製造方法を提供する。
【解決手段】シリコンウェーハ11の表層への酸素のイオン注入量を低減し、イオン注入層15を低温のエピタキシャル成長時に熱処理し、表層に不完全埋め込み酸化膜12を形成する。そのため、ウェーハ11の低コスト化が図れる。また、イオン注入の不具合で酸化膜が途切れても、エピタキシャル膜14のピットの発生が抑制され、膜14の表面欠陥が低減される。また、膜14の外周部の厚肉化を防ぎ、ウェーハ外周部のスリップを抑制できる。しかも、不完全埋め込み酸化膜12はゲッタリングサイトも兼ねるので、エピタキシャルウェーハ10の金属汚染を防げる。
【選択図】図1

Description

この発明は、エピタキシャルウェーハおよびその製造方法、詳しくは完全なSOI構造を有するシリコンウェーハを用いることなく、エピタキシャルウェーハを高精度に薄化することを可能とし、コスト低減を図ったエピタキシャルウェーハおよびその製造方法に関する。
シリコンウェーハの表層に埋め込み酸化膜を形成することで、埋め込み酸化膜のウェーハ表面側に単結晶シリコンからなる活性層を形成したSOI(Silicon on insulator)ウェーハが知られている。また、SOIウェーハの一種として、シリコンウェーハの表層に、ウェーハ表面から酸素をイオン注入してイオン注入層を形成し、その後、シリコンウェーハを熱処理することで、イオン注入層を埋め込み酸化膜(埋め込みシリコン酸化膜)としたSIMOX(Separation by IMplanted OXygen)ウェーハが開発されている。
SIMOXウェーハは、ウェーハ表面にエピタキシャル膜を成長させてエピタキシャルSIMOXウェーハとすることにより、撮像素子の一種であるCIS(CMOS Image Sensor)用のウェーハとして多用されている(例えば特許文献1)。イメージセンサとは、半導体が光に反応する性質を利用し、映像情報をキャプチャする装置である。CISでは、外部の被写体映像を撮像した光を吸収し、光電荷を受光素子であるフォトダイオードにより集積する。
CIS用のエピタキシャルSIMOXウェーハは、デバイス形成プロセスにおいて、エピタキシャル膜の表面にデバイスが形成され、その後、エピタキシャル膜の表面にシリコン製のウェーハが貼着される。次に、SIMOXウェーハがその裏面側から研削および研磨またはエッチングにより減厚処理され、その結果、エピタキシャル膜の裏側(貼着されたウェーハとの間)に、デバイスが埋め込まれたウェーハが得られる。
このとき、酸素のイオン注入条件は、温度が200℃〜600℃、注入エネルギが20〜220keV、イオン注入量が1.5×1017atoms/cm〜2×1018atoms/cmである。また、埋め込み酸化膜は、ウェーハの薄膜化がシリコンから埋め込み酸化膜へ移行する際、研磨ストップ材またはエッチングストップ材として用いられている。これは、酸化シリコンとシリコンとの硬度の違いでウェーハの研磨抵抗が変化したり、エッチング液に対する酸化シリコンとシリコンとのエッチングレートの違いでエッチング速度が変化する素材特性を利用している。
特開2005−333052号公報
このように、従来のCIS用ウェーハは、SIMOXウェーハを本体とするもので、酸素のイオン注入量は1.5×1017atoms/cm〜2×1018atoms/cmであった。そのため、仮にパーティクルがウェーハ表面に付着した状態でイオン注入した場合、埋め込み酸化膜のパーティクルとの対峙部分に、酸化膜が途切れる欠陥が発生していた。この欠陥はイオン注入層の高温アニール時、ウェーハ表面のピットを招いていた。すなわち、高温アニールでイオン注入層が埋め込み酸化膜となった際には、欠陥部分を除く部分に、シリコンの酸化に伴う膜厚増加の現象が生じる。これに伴い、欠陥部分と対峙するシリコンウェーハの部分にピットが形成され、これを原因として、ウェーハ表面の形状に倣ってシリコンが成長されるエピタキシャル成長時、エピタキシャル膜の表面にもピットが発生し、エピタキシャル膜の表面欠陥が増加していた。
また、エピタキシャルSIMOXウェーハの製造時、ウェーハの面取り部(外周部)までは酸素イオンの注入が行われておらず、ウェーハ外周部に埋め込み酸化膜は存在しない。そのため、エピタキシャル成長時において、ウェーハ外周部の温度の不均一化により、エピタキシャル膜のうち、埋め込み酸化膜が存在しないウェーハ外周部分が厚肉化し、ウェーハ外周部にスリップが発生していた。
さらに、従来のCIS用ウェーハでは、埋め込み酸化膜を有するSIMOXウェーハの表面に、エピタキシャル膜を成長させていた。これにより、CIS用ウェーハはSIMOXウェーハの製造方法に則り、イオン注入層を1300℃以上の高温で熱処理し、シリコン酸化膜からなる埋め込み酸化膜を形成する高温アニール工程を必要としていた。その結果、エピタキシャルSIMOXウェーハの製造コストが高騰していた。
そこで、発明者は、鋭意研究の結果、ウェーハ外周部を除くウェーハ面内の全域に連続する埋め込み酸化膜(完全埋め込み酸化膜)を有した従来のエピタキシャルSIMOXウェーハではなく、埋め込み酸化膜に代えて、酸素のイオン注入量を従来より低減して、シリコン粒およびシリコン酸化物が混在する不完全埋め込み酸化膜を有したエピタキシャルウェーハとすれば、上述した全ての問題点が解消することを知見し、この発明を完成させた。
この発明は、酸素のイオン注入時におけるウェーハ表面へのパーティクルの付着を原因としたエピタキシャル膜の表面欠陥の発生を防止し、エピタキシャル膜の外周部の温度の不均一を原因としたスリップの発生を防止することができ、しかも金属不純物などのゲッタリングサイトを有するとともに、ウェーハの製造コストを低減することができるエピタキシャルウェーハおよびその製造方法を提供することを目的としている。
請求項1に記載の発明は、シリコンウェーハにその表面から酸素をイオン注入し、その後、前記シリコンウェーハを熱処理し、該シリコンウェーハの表層にシリコン粒およびシリコン酸化物が混在する不完全埋め込み酸化膜を形成することで製造されるエピタキシャルウェーハである。
請求項1に記載の発明によれば、酸素のイオン注入量を、従来のエピタキシャルSIMOXウェーハの埋め込み酸化膜の場合より少なくし、シリコンウェーハのイオン注入部分を従来の高温アニールに比べて低温となる、例えばエピタキシャル成長時などに熱処理する。これにより、シリコンウェーハの表層に不完全埋め込み酸化膜が形成される。そのため、従来のシリコン酸化物が連続する埋め込み酸化膜の場合とは異なり、不完全埋め込み酸化膜ではシリコンの酸化に伴う酸化膜の膜厚の増加はほとんどない。
その結果、仮にパーティクルがウェーハ表面に付着した状態でイオン注入し、ウェーハ表層内に酸化膜が途切れる欠陥が生じても、ウェーハ表面のピット、ひいてはウェーハ表面に成長されるエピタキシャル膜の表面のピットの発生が抑制され、酸素のイオン注入時におけるウェーハ表面へのパーティクルの付着を原因としたエピタキシャル膜の表面欠陥を防止することができる。しかも、従来の埋め込み酸化膜付きのエピタキシャルSIMOXウェーハに比べて酸素のイオン注入量が少なく、かつ高温アニール工程も不要となるので、エピタキシャルSIMOXウェーハより低コスト化が図れる。
また、エピタキシャルウェーハでは、エピタキシャル成長時、ウェーハ面内において、不完全埋め込み酸化膜の形成領域と、そうでないウェーハ外周部領域とに対するエピタキシャル膜の成長に速度差が生じることはない。これは、ウェーハ面内の温度分布の均一化による。そのため、従来の埋め込み酸化膜を有したエピタキシャルSIMOXウェーハの場合のように、エピタキシャル膜の外周部分の膜厚が増大するおそれが少なく、ウェーハ外周部のスリップの発生を抑制することができる。しかも、不完全埋め込み酸化膜は、シリコンウェーハに含まれる金属不純物のゲッタリングサイトも兼ねる。そのため、シリコンウェーハ、ひいてはデバイスの金属汚染を防止することができる。
エピタキシャルウェーハは、埋め込み酸化膜の有無の違いでエピタキシャルSIMOXウェーハとは別種のウェーハである。すなわち、エピタキシャルウェーハは、不完全埋め込み酸化膜が、その表層に埋め込まれている。
シリコンウェーハとしては、単結晶シリコンウェーハを採用することができる。シリコンウェーハの表面は鏡面仕上げされている。
シリコンウェーハの直径は、例えば200mm、300mm、450mmなどである。
「シリコンウェーハの熱処理」とは、シリコンウェーハの表層に不完全埋め込み酸化膜を形成可能な温度(900〜1200℃)での熱処理である。例えば、エピタキシャル膜の成長時の熱処理、デバイス工程での熱処理などを採用することができる。
「シリコンウェーハの表層」とは、シリコンウェーハの表面から0.05〜0.5μmの深さ範囲をいう。0.05μm未満では、シリコンウェーハの表面欠陥が増加する。また、0.5μmを超えれば、市販のイオン注入機では対応できず、イオン注入エネルギが大きい特別な注入機が必要となる。
「不完全埋め込み酸化膜」とは、SiOを含むSiOからなる析出酸化物や帯状酸化物などのシリコン酸化物と、シリコンウェーハ中のシリコンが酸素のイオン注入により粒状化したシリコン粒とが所定の割合で混在し、かつシリコンウェーハの表層に埋め込まれた、完全でないシリコン酸化膜をいう。完全でないシリコン酸化膜とは、イオン注入層の全域でシリコン酸化膜が非連続的に(断続的に)形成されている状態をいう。
不完全埋め込み酸化膜の厚さは0.05〜0.5μmである。0.05μm未満ではシリコンウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、0.5μmを超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
「不完全埋め込み酸化膜よりシリコンウェーハの表面側」とは、ウェーハ表層において、不完全埋め込み酸化膜とウェーハ表面との間の部分をいう。
請求項2に記載の発明は、前記不完全埋め込み酸化膜は、酸素がイオン注入された前記シリコンウェーハの領域全体に連続して形成された請求項1に記載のエピタキシャルウェーハである。
「酸素がイオン注入されたシリコンウェーハの領域全体」とは、ウェーハ面取り部を含まない平坦度適用領域の全体をいう。
請求項3に記載の発明は、シリコンウェーハの表面から酸素イオンを注入し、前記シリコンウェーハの表層にイオン注入層を形成するイオン注入工程と、該イオン注入工程の直後、前記シリコンウェーハの表面にエピタキシャル膜を成長させると同時に、エピタキシャル成長中のウェーハ加熱により前記イオン注入層の熱処理を行うことで、シリコン粒とシリコン酸化物とが混在する不完全埋め込み酸化膜を形成し、かつ該不完全埋め込み酸化膜より前記シリコンウェーハの表面側に活性層を形成するエピタキシャル成長工程とを備えたエピタキシャルウェーハの製造方法である。
請求項3に記載の発明によれば、イオン注入工程では、シリコンウェーハの表層への酸素のイオン注入量を従来のエピタキシャルSIMOXウェーハの場合より少なくし、イオン注入層の熱処理は、エピタキシャルSIMOXウェーハの場合の高温アニールに比べて低温となるエピタキシャル成長と同時に行う。こうして、シリコンウェーハの表層に不完全埋め込み酸化膜が形成される。そのため、従来のシリコン粒を含まずに、シリコン酸化物が連続する埋め込み酸化膜の場合とは異なり、不完全埋め込み酸化膜では、シリコンの酸化に伴う酸化膜の膜厚の増加はほとんどない。
その結果、仮にパーティクルがウェーハ表面に付着した状態でイオン注入し、ウェーハ表層内に酸化膜が途切れる欠陥が生じても、ウェーハ表面のピット、ひいてはウェーハ表面に成長されるエピタキシャル膜の表面のピットの発生が抑制され、酸素のイオン注入時におけるウェーハ表面へのパーティクルの付着を原因としたエピタキシャル膜の表面欠陥を防止することができる。しかも、従来の埋め込み酸化膜付きのエピタキシャルSIMOXウェーハに比べて酸素のイオン注入量が少なく、かつ高温アニール工程も不要となるので、エピタキシャルSIMOXウェーハより低コスト化が図れる。
また、エピタキシャル成長時において、ウェーハ面内で、従来のように埋め込み酸化膜の形成領域と、そうでないウェーハ外周部領域とに対するエピタキシャル膜の成長に速度差が生じることはない。そのため、従来の埋め込み酸化膜を有したエピタキシャルSIMOXウェーハの場合のように、エピタキシャル膜の外周部分の膜厚が増大するおそれは少なく、ウェーハ外周部のスリップの発生を抑制することができる。しかも、不完全埋め込み酸化膜は、シリコンウェーハに含まれる金属不純物のゲッタリングサイトも兼ねる。そのため、シリコンウェーハ、ひいてはデバイスの金属汚染を防止することができる。
イオン注入工程は、低エネルギ法(100keV以下)、低ドーズ法、モデファイド低ドーズ法の何れのSIMOXプロセスのイオン注入に準じてもよい。何れのプロセスを採用した場合でも、酸素のイオン注入量は、該当するSIMOXプロセスの場合の50〜80%とする方が好ましい。
酸素イオン注入時のウェーハの加熱温度は、例えば200℃〜600℃である。200℃未満では、シリコンウェーハの表層に酸素の大きい注入ダメージが残る。また、600℃を超えれば、イオン注入機からの脱ガス量が増加する。
酸素の注入エネルギは20〜220keVである。20keV未満では、シリコンウェーハの表面欠陥が大きくなる。また、220keVを超えれば、市販のイオン注入機では対応できず、イオン注入エネルギが大きい特別な注入機が必要となる。
酸素のイオン注入量は、1×1015atoms/cm〜4×1017atoms/cmである。1×1015atoms/cm未満では、シリコンウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、4×1017atoms/cmを超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
酸素のイオン注入深さは、0.05〜0.5μmである。酸素のイオン注入回数は1回のみでも、複数回に分けて行ってもよい。また、酸素イオンを複数の注入エネルギで注入してもよい。
「イオン注入工程の直後」とは、イオン注入工程と、続くエピタキシャル成長工程との間に、他の熱処理工程を介在しないことをいう。
エピタキシャル成長により形成されるエピタキシャル膜の素材としては、単結晶シリコンを採用することができる。一般的に、エピタキシャル成長の種類としては、気相法(VPE)、液相法(LPE)、固相法(SPE)がある。特に、シリコンのエピタキシャル成長には、成長層の結晶性、量産性、装置の簡便さ、種々のデバイス構造形成の容易さなどの点から、化学的気相成長法(CVD)が主として採用されている。
CVD法によるシリコンのエピタキシャル成長は、例えばシリコンを含むソースガスを、キャリアガス(通常Hガス)とともに反応炉内へ導入し、1000℃以上の高温に熱せられたシリコン単結晶の基板(CZ法により作製)上に、原料ガスの熱分解または還元によって生成されたシリコンを析出させることで行なわれる。なお、シリコンを含む化合物は多数存在するが、純度、反応速度、取り扱いの容易さなどを考慮し、通常、SiH,SiHCl,SiHCl,SiClの4種が用いられている。
使用されるエピタキシャル成長炉としては、例えば高周波誘導加熱型またはランプ加熱型などを採用することができる。
エピタキシャル膜の厚さは、1〜20μmである。1μm未満では、エピタキシャル膜にデバイスを形成することができない。また、20μmを超えれば、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
エピタキシャル成長温度(ウェーハの熱処理温度)は、1000〜1200℃である。1000℃未満では、エピタキシャル膜の結晶性が低下する。また、1200℃を超えれば、スリップが発生し易い。
エピタキシャル成長時間(ウェーハの熱処理時間)は1〜20分である。1分未満では、所定のエピタキシャル膜が得られない。また、20分を超えれば、スリップが発生し易い。
請求項4に記載の発明は、シリコンウェーハの表面から酸素イオンを注入し、前記シリコンウェーハの表層にイオン注入層を形成するイオン注入工程と、該イオン注入工程の直後、前記イオン注入層の熱処理を行うことで、シリコン粒とシリコン酸化物とが混在する不完全埋め込み酸化膜を形成し、かつ該不完全埋め込み酸化膜より前記シリコンウェーハの表面側に活性層を形成するアニール工程と、該アニール工程の直後、前記シリコンウェーハの表面にエピタキシャル膜を成長させるエピタキシャル成長工程とを備えたエピタキシャルウェーハの製造方法である。
請求項4に記載の発明によれば、イオン注入工程では、シリコンウェーハの表層への酸素のイオン注入量を従来のエピタキシャルSIMOXウェーハの場合より少なくし、イオン注入層の熱処理は、エピタキシャルSIMOXウェーハの場合の高温アニールに比べて低温となるアニール工程で行う。こうして、シリコンウェーハの表層に不完全埋め込み酸化膜が形成される。そのため、従来の埋め込み酸化膜の場合とは異なり、不完全埋め込み酸化膜では、シリコンの酸化に伴う酸化膜の膜厚の増加はほとんどない。
その結果、仮にパーティクルがウェーハ表面に付着した状態でイオン注入し、ウェーハ表層内に酸化膜が途切れる欠陥が生じても、ウェーハ表面のピット、ひいてはウェーハ表面に成長されるエピタキシャル膜の表面のピットの発生が抑制され、酸素のイオン注入時におけるウェーハ表面へのパーティクルの付着を原因としたエピタキシャル膜の表面欠陥を防止することができる。しかも、従来の埋め込み酸化膜付きのエピタキシャルSIMOXウェーハに比べて酸素のイオン注入量が少なく、かつ高温アニール工程も不要となるので、エピタキシャルSIMOXウェーハより低コスト化が図れる。
アニール工程をイオン注入工程の直後とし、その後、エピタキシャル成長工程を行うようにしたので、アニール工程で析出した酸素がゲッタリングサイトとなり、高品質のエピタキシャル膜を形成できる。
また、エピタキシャル成長時において、ウェーハ面内で、従来のように埋め込み酸化膜の形成領域と、そうでないウェーハ外周部領域とに対するエピタキシャル膜の成長に速度差が生じることはない。そのため、従来の埋め込み酸化膜を有したエピタキシャルSIMOXウェーハの場合のように、エピタキシャル膜の外周部分の膜厚が増大するおそれは少なく、温度の不均一を原因としたウェーハ外周部のスリップの発生を抑制することができる。しかも、不完全埋め込み酸化膜は、シリコンウェーハに含まれる金属不純物のゲッタリングサイトも兼ねる。そのため、シリコンウェーハ、ひいてはデバイスの金属汚染を防止することができる。
不完全埋め込み酸化膜を形成するアニール工程でのウェーハ加熱温度は、900℃〜1200℃である。900℃未満では酸素析出量が少ない。また、1200℃を超えれば、超高温アニール用の特別なアニール炉が必要となる。
アニール工程でのウェーハ熱処理時間は0.5〜4時間である。0.5時間未満では、酸素析出量が少ない。また、4時間を超えれば、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
請求項5に記載の発明は、シリコンウェーハの表面から酸素イオンを注入し、前記シリコンウェーハの表層にイオン注入層を形成するイオン注入工程と、該イオン注入工程の直後、前記シリコンウェーハの表面にエピタキシャル膜を成長させるエピタキシャル成長工程と、該エピタキシャル成長工程後、前記イオン注入層の熱処理を行うことで、シリコン粒とシリコン酸化物とが混在する不完全埋め込み酸化膜を形成し、かつ該不完全埋め込み酸化膜より前記シリコンウェーハの表面側に活性層を形成するアニール工程とを備えたエピタキシャルウェーハの製造方法である。
請求項5に記載の発明によれば、アニール工程をエピタキシャル成長工程後(デイバイスプロセスでの熱処理を含む)としたので、エピタキシャル成長工程をアニール工程の後とした場合に比べて、酸素析出量が少なく、表面ラフネスの小さいエピタキシャル膜が得られる。
アニール工程でのウェーハ加熱温度および熱処理時間は、請求項4の場合と同じである。
請求項6に記載の発明は、前記イオン注入工程では、前記シリコンウェーハの加熱温度が200℃以上、酸素イオン注入量が1×1015atoms/cm〜4×1017atoms/cmである請求項3〜請求項5のうち、いずれか1項に記載のエピタキシャルウェーハの製造方法である。
イオン注入工程でのウェーハ加熱温度が200℃未満では、ウェーハ表層に酸素イオン注入時のダメージが残存する。イオン注入工程での好ましい加熱温度は、300℃〜600℃である。なお、200〜300℃の低温でイオン注入を行うことで、請求項7に示すようなイオン注入を2回に分けて行う場合と同様に、酸素析出量を増大させる効果が得られる。
イオン注入工程での酸素イオンの注入量が、1×1015atoms/cm未満では、シリコンウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、4×1017atoms/cmを超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
請求項7の発明は、前記イオン注入工程は、前記シリコンウェーハの加熱温度が200℃以上、酸素イオン注入量が1×1015atoms/cm〜4×1017atoms/cmで、前記シリコンウェーハの表層に酸素をイオン注入することで酸素のイオン注入層を形成する第1のイオン注入工程と、該第1のイオン注入工程後、前記シリコンウェーハの加熱温度が200℃未満、酸素イオン注入量が1×1015atoms/cm〜4×1016atoms/cmで、前記酸素のイオン注入層のウェーハ表面側に酸素をイオン注入することで、アモルファス層を形成する第2のイオン注入工程とを有した請求項3〜請求項5のうち、何れか1項に記載のエピタキシャルウェーハの製造方法である。
請求項7に記載の発明によれば、第1のイオン注入工程において、加熱温度が200℃以上、酸素イオン注入量が1×1015atoms/cm〜4×1017atoms/cmで、シリコンウェーハの表層に酸素をイオン注入する。これにより、ウェーハ表層に酸素のイオン注入層が形成される。続く第2のイオン注入工程では、加熱温度が200℃未満、酸素イオン注入量が1×1015atoms/cm〜4×1016atoms/cmで、第1のイオン注入よりウェーハ表面側にアモルファス層を形成する。その後、シリコンウェーハにエピタキシャル成長工程が施されることで、ウェーハ表層において、連続して積層された2層式の不完全埋め込み酸化膜が形成される。
このようなイオン注入条件で、不完全埋め込み酸化膜を酸素のイオン注入層だけでなく、アモルファス層をもその構成体の一部としたので、アモルファス層が酸素析出量を増大させる。
酸素のイオン注入層とアモルファス層との上下配置は任意である。酸素のイオン注入層がアモルファス層より上層でも、下層でもよい。ただし、酸素イオンの注入層よりウェーハ表層側にダメージが形成されるため、通常、アモルファス層が上層になる。
第2のイオン注入工程では、ウェーハ表層のうち、酸素のイオン注入層と略同じ深さに酸素イオンを注入する。
酸素のイオン注入層の厚さは0.025〜0.25μmである。0.025μm未満では、シリコンウェーハの薄化処理時の終点検出部としての機能を十分に果たすことができない。また、0.25μmを超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
アモルファス層の厚さは0.025〜0.25μmである。0.025μm未満では、シリコンウェーハの薄化処理時の終点検出部としての機能を十分に果たすことができない。また、0.25μmを超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
ここでのシリコンウェーハの表層への酸素のイオン注入は、SIMOXウェーハのモデファイド低ドーズ法(MLD;Modified Low Dose)に準じて行われる。モデファイド低ドーズ法とは、低ドーズSIMOX法において、最後の酸素イオン注入を、室温付近で低ドーズ量で行うことによりアモルファス層を形成し、より低ドーズでのBOX形成を可能にした方法である。
第1のイオン注入工程におけるシリコンウェーハの加熱温度が200℃未満であれば、ウェーハ表層に酸素イオン注入時のダメージが残存する。第1のイオン注入工程での好ましい加熱温度は、300℃〜600℃である。
第1のイオン注入工程における酸素イオン注入量が1×1015atoms/cm未満であれば、シリコンウェーハの薄化処理時の終点検知部としての機能を十分に果たすことができない。また、4×1017atoms/cmを超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
第2のイオン注入工程におけるシリコンウェーハの加熱温度が200℃を超えれば、
イオン注入時のウェーハ表層のダメージが不十分でアモルファス層が形成されない。第2のイオン注入工程での好ましい加熱温度は、室温〜100℃である。この範囲であれば、ウェーハ表層に対して、アモルファス層を形成可能なイオン注入ダメージを形成することができる。
第2のイオン注入工程における酸素イオン注入量が1.0×1015atoms/cm未満であれば、イオン注入時のウェーハ表層のダメージが不十分でアモルファス層が形成されない。また、4×1016atoms/cmを超えれば、酸素のイオン注入時間が長くなり、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
エピタキシャル成長温度は、1000〜1200℃である。1000℃未満では、エピタキシャル膜の結晶性が低下する。また、1200℃を超えれば、スリップが発生し易い。
請求項8に記載の発明は、前記アニール工程では、前記シリコンウェーハの加熱温度が900〜1200℃、0.5〜4時間の熱処理を行う請求項4または請求項5に記載のエピタキシャルウェーハの製造方法である。
アニール温度が900℃未満では、酸素析出量が少ない。また、1200℃を超えれば、超高温アニール用の特別なアニール炉が必要となる。
アニール時間が0.5時間未満では、酸素析出量が少ない。また、4時間を超えれば、エピタキシャルウェーハの生産性が低下し、コスト高を招く。
請求項1および請求項3〜請求項5に記載の発明によれば、酸素のイオン注入量を従来より少なくし、かつイオン注入層の熱処理を高温アニールより低温のエピタキシャル成長時またはイオン注入後の所定時のアニールにより行う。これにより、シリコンウェーハの表層に不完全埋め込み酸化膜が形成される。そのため、従来の埋め込み酸化膜の場合とは異なり、シリコンを熱酸化しても不完全埋め込み酸化膜の膜厚の増加はほとんどない。しかも、エピタキシャルSIMOXウェーハに比べて低コスト化が図れる。
その結果、仮にパーティクルがウェーハ表面に付着した状態でイオン注入し、ウェーハ表層内に酸化膜が途切れる欠陥が生じても、エピタキシャル膜のピットの発生が抑制され、エピタキシャル膜の表面欠陥が低減される。
また、従来の埋め込み酸化膜を有したエピタキシャルSIMOXウェーハの場合のように、エピタキシャル膜の外周部分の膜厚が増大するおそれは少なく、ウェーハ外周部のスリップの発生を抑制することができる。しかも、不完全埋め込み酸化膜は、シリコンウェーハに含まれる金属不純物のゲッタリングサイトも兼ねる。そのため、シリコンウェーハの金属汚染を防止することができる。
請求項7に記載の発明によれば、第1のイオン注入工程において、加熱温度が200℃以上、酸素イオン注入量が1×1015atoms/cm〜4×1017atoms/cmの条件で、シリコンウェーハの表層に酸素をイオン注入して酸素のイオン注入層を形成する。その後、第2のイオン注入工程では、加熱温度が200℃未満、酸素イオン注入量が1×1015atoms/cm〜4×1016atoms/cmで、第1のイオン注入層のウェーハ表面側にアモルファス層を形成する。次に、シリコンウェーハの表面にエピタキシャル膜を成長させたとき、下層の酸素イオン注入層と上層のアモルファス層とから連続して積層された2層式の不完全埋め込み酸化膜が形成される。これにより、アモルファス層が酸素析出量を増大させる。
以下、この発明の実施例1に係るエピタキシャルウェーハおよびその製造方法を説明する。ここでは、CIS用のエピタキシャルウェーハを例にとる。
図1〜図6において、10はこの発明の実施例1に係るエピタキシャルウェーハで、このエピタキシャルウェーハ10は、シリコンウェーハ11にその表面から酸素をイオン注入し、その後、シリコンウェーハ11を熱処理し、シリコンウェーハ11の表層にシリコン粒aおよびシリコン酸化物bが混在する不完全埋め込み酸化膜12を形成することで、不完全埋め込み酸化膜12よりシリコンウェーハ11の表面側に活性層13を形成し、かつシリコンウェーハ11の表面に、エピタキシャル膜14を成長させたウェーハである。
以下、エピタキシャルウェーハ10を詳細に説明する。
シリコンウェーハ11は、厚さが775μm、直径が300mm、主表面の軸方位が〈100〉のものである。
シリコンウェーハ11は、以下の工程を順次行って作製される。すなわち、ルツボ内のシリコンの融液から、CZ法によりシリコン単結晶の引き上げ後、シリコン単結晶をブロック切断、外周研削後、ワイヤソーにより多数枚のウェーハにスライスし、各ウェーハに対して面取り、ラッピング、エッチング、研磨、洗浄が行われる。
こうして得られたシリコンウェーハ11に対して、シリコンウェーハ11の表面から酸素イオンを注入し、シリコンウェーハ11の表層にイオン注入層15を形成する酸素のイオン注入工程(図2)と、イオン注入工程の直後、シリコンウェーハ11をエピタキシャル成長装置のチャンバ(エピタキシャル成長炉)30に挿入し、シリコンウェーハ11の表面にエピタキシャル膜14を成長させると同時に、イオン注入層15の熱処理を行うことで、ウェーハ表層内にシリコン粒aとシリコン酸化物bとが混在する不完全埋め込み酸化膜12を形成するとともに、不完全埋め込み酸化膜12よりシリコンウェーハ11の表面側に活性層13を形成するエピタキシャル成長工程(図3)とが順次施される。
イオン注入工程では、イオン注入装置へシリコンウェーハ11を挿入し、ウェーハの加熱温度を400℃とし、50keV、1.5×1017atoms/cmで、ウェーハ表面からシリコンウェーハ11の表層に酸素をイオン注入する。これにより、シリコンウェーハ11の表面から0.1μmの深さに、低級酸化物のSiO,Siなどからなるイオン注入層15が形成される。
エピタキシャル成長工程では、シリコンウェーハ11を枚葉式の気相エピタキシャル成長装置の反応室内に配置し、シリコンウェーハ11の表面に、気相エピタキシャル法によりエピタキシャル膜14を成長させる。
気相エピタキシャル成長装置は、上下にヒータが配設されたチャンバ30の中央部に、平面視して円形のサセプタ16が水平配置されたものである。サセプタ16の表面の中央部には、シリコンウェーハ11を、その表裏面を水平な横置き状態で収納する凹形状のウェーハ収納部17が形成されている。また、チャンバ30の一側部には、チャンバ30の上部空間に、所定のキャリアガス(Hガス)と所定のソースガス(SiHClガス)とを、ウェーハ表面に対して平行に流す一対のガス供給口が配設されている。また、チャンバ30の他側部には、両ガスの排気口が形成されている。
エピタキシャル成長時には、まず、シリコンウェーハ11をサセプタ16のウェーハ収納部17に、ウェーハ表裏面を水平にして載置する。次に、キャリアガスとソースガスとを、対応するガス供給口を通して反応室へ導入する。炉内圧力を0.1KPaとし、1100℃の高温に熱せられたシリコンウェーハ11上に、ソースガスの熱分解または還元によって生成されたシリコンを、反応速度2μm/分で析出させる。これにより、シリコンウェーハ11の表面上に厚さ5μmのシリコン単結晶のエピタキシャル膜14が成長される。
これと同時に、エピタキシャル成長時のウェーハ加熱によって、イオン注入層15の熱処理が行われる。これにより、SiOを含むSiOからなる析出酸化物や帯状酸化物などのシリコン酸化物bと、シリコンウェーハ11中のシリコンが酸素のイオン注入により粒状化したシリコン粒aとが所定の割合で混在する、厚さ0.1μmの不完全埋め込み酸化膜12が形成される。しかも、不完全埋め込み酸化膜12よりシリコンウェーハ11の表面側には、厚さ0.05μmの活性層13が形成される。このとき、活性層13とエピタキシャル膜14とは同じシリコンからなるため、これらは一体化する。こうして、エピタキシャルウェーハ10が作製される。
次に、得られたエピタキシャルウェーハ10は、デバイス形成プロセスに移送される。ここでは、エピタキシャル膜14の表面に所定のフォトプロセスが施され、デバイス151が形成される(図4)。その後、エピタキシャル膜14の表面に、直径300mm、厚さ775μmのシリコンウェーハ16が貼着される(図5)。それから、エピタキシャルウェーハ10がその裏面側から研削、研磨され、減厚される。このとき、不完全埋め込み酸化膜12は、エピタキシャルウェーハ10を選択的に除去する酸化物層として機能する。すなわち、不完全埋め込み酸化膜12は、ウェーハの薄膜化が不完全埋め込み酸化膜12へ移行する際、研磨ストップ材となる。ウェーハの表面研磨がシリコン酸化物に達したとき、研磨布が不完全埋め込み酸化膜12に当接して滑る。このとき、研磨装置の研磨トルクが低下し、これを検出することで研磨のストップ時を検知することができる(図6のグラフ)。
この不完全埋め込み酸化膜12が形成される酸素イオン注入条件と、シリコンウェーハ11のアニール条件とを、図7のグラフに示す。図7のグラフ中、不完全埋め込み酸化膜12が形成される条件の領域は、B領域とC領域とである。A領域では、図8のように不完全埋め込み酸化膜12の形成が不十分で、明確な研磨トルクの低下を検出できない。なお、D領域は、従来のエピタキシャルSIMOXウェーハに形成された完全な埋め込み酸化膜の領域である。
なお、このウェーハの薄膜化処理としては、エピタキシャルウェーハ10の研削および研磨に代えて、エッチングを採用してもよい。その場合、不完全埋め込み酸化膜12がエッチストップ材の機能を果たす。エッチングの方法として、ウェットエッチングとドライエッチングがある。ウェットエッチングの場合、HF/HNO/CHCOOH溶液やアルカリ系溶液(例えばKOH)を使用することで、シリコンウェーハ11から不完全埋め込み酸化膜12へ達した時、シリコンとシリコン酸化物の素材的なエッチングレートの違いで、不完全埋め込み酸化膜12のエッチング速度が低下する。ただし、不完全埋め込み酸化膜12のウェットエッチングのストップ機能は完全ではないため、膜厚の変化をモニタする必要がある。ドライエッチングの場合、反応ガス中に材料を曝す方法(反応性ガスエッチング)とプラズマによりガスをイオン化・ラジカル化してエッチングする反応性イオンエッチングなどがある。反応性ガスエッチングに使われるものとしてはXeF、反応性イオンエッチングでは、SF、CF、CHFが一般的である。また、プラズマ発生法による分類としては、容量結合型、誘導結合型、ECR−RIEなどが適用できる。露出した不完全埋め込み酸化膜は、完全なシリコン酸化膜ではないために研摩によって除去することができる。また、600−1000℃、1分から30分程度の酸化熱処理で完全なシリコン酸化物にした後、HF溶液により除去する方法の適用も可能である。
こうして、エピタキシャル膜14の裏側(シリコンウェーハ16との間)にデバイス151が埋め込まれたCIS用のエピタキシャルウェーハ10が得られる(図9)。
このように、実施例1のエピタキシャルウェーハ10では、酸素のイオン注入量を従来のエピタキシャルSIMOXウェーハの埋め込み酸化膜の場合(2.5×1017atoms/cm)より少なくし、イオン注入層15を従来の高温アニール(1350℃)に比べて低温(1100℃)となるエピタキシャル成長時に熱処理するようにした。
そのため、シリコンウェーハ11の表層に不完全埋め込み酸化膜12が形成される。これにより、従来のシリコン酸化物bが連続した埋め込み酸化膜の場合とは異なり、不完全埋め込み酸化膜12では、シリコンの酸化に伴う酸化膜の膜厚の増加はほとんどみられない。その結果、仮にパーティクルがウェーハ表面に付着した状態でイオン注入し、ウェーハ表層内に酸化膜が途切れる欠陥が生じても、ウェーハ表面のピット、ひいてはウェーハ表面に成長されるエピタキシャル膜14の表面のピットの発生が抑制される。これにより、酸素のイオン注入時におけるウェーハ表面へのパーティクルの付着を原因としたエピタキシャル膜14の表面欠陥を防止することができる。しかも、従来のエピタキシャルSIMOXウェーハに比べて酸素のイオン注入量が少なく、かつ高温アニール工程も不要となるので、エピタキシャルSIMOXウェーハより低コスト化が図れる。
また、エピタキシャル成長時には、ウェーハ面内の温度分布の均一化により、ウェーハ表面において、不完全埋め込み酸化膜12の形成領域と、そうでないウェーハ外周部領域とに対するエピタキシャル膜14の成長に速度差がほとんどない。そのため、従来のエピタキシャルSIMOXウェーハの場合のように、エピタキシャル膜14の外周部分の膜厚が増大するおそれは少なく、ウェーハ外周部のスリップの発生を抑制することができる。しかも、不完全埋め込み酸化膜12は、シリコンウェーハ11に含まれる金属不純物のゲッタリングサイトも兼ねる。これにより、シリコンウェーハ11、ひいてはデバイスの金属汚染を防止することができる。
次に、図10〜図12を参照して、この発明の実施例2に係るエピタキシャルウェーハおよびその製造方法を説明する。
図10〜図12に示すように、この発明の実施例2に係るエピタキシャルウェーハ10Aは、イオン注入工程を、下層の酸素のイオン注入層17を形成する第1のイオン注入工程と、上層のアモルファス層18を形成する第2のイオン注入工程とから構成した点を特徴としている。ただし、両層17,18は、熱処理時に一体化し、実質的に1層の不完全埋め込み酸化膜12となる。
このような2層構造のイオン注入層17,18は、以下のようにして作製される。
すなわち、まず第1のイオン注入工程において、ウェーハの加熱温度を400℃とし、216keV、1.2×1017atoms/cmで、ウェーハ表面からシリコンウェーハ11の表層に酸素をイオン注入し、シリコンウェーハ11の表面から0.5μmの深さに酸素のイオン注入層17を形成する(図11)。
次に、シリコンウェーハ11に第2のイオン注入工程を行う。すなわち、ウェーハの加熱温度を40℃とし、216keV、4×1015atoms/cmで、ウェーハ表面からシリコンウェーハ11の表層に酸素をイオン注入し、シリコンウェーハ11の表面から0.4μmの深さ(酸素のイオン注入層17の上側)にアモルファス層18を形成する(図12)。
その後、シリコンウェーハ11に対して、実施例1のエピタキシャル成長工程を施すことで、ウェーハ表面から5.3μmの深さに、厚さ0.2μmの実質1層の不完全埋め込み酸化膜12が形成される。このように構成したことで、不完全埋め込み酸化膜12を厚膜化できる。
その他の構成、作用、効果は実施例1と略同じであるので、説明を省略する。
次に、この発明の実施例3に係るエピタキシャルウェーハの製造方法を説明する。
この発明の実施例3に係るエピタキシャルウェーハ10の製造方法は、シリコンウェーハ11への酸素イオンの注入工程は実施例1と同じ1回のみとし、エピタキシャル成長工程の直後、シリコンウェーハ11を所定条件で加熱するアニール工程を施すものである。これにより、エピタキシャル成長後は未だ不十分な不完全埋め込み酸化膜12であったものが、エピタキシャル成長後にアニール工程を行うことで、本来の不完全埋め込み酸化膜12となる。
エピタキシャル成長時の熱処理条件は、熱処理温度が1150℃、熱処理時間が3.5分間である。また、アニール工程での熱処理条件は、1%の酸素ガスの雰囲気での熱処理温度が1200℃、熱処理時間が30分である。
このように、イオン注入工程を1回のみとし、その後、2回の熱処理を施して不完全埋め込み酸化膜12を形成するようにしたので、酸素析出量が少なく、表面ラフネスの小さいエピタキシャル膜を形成できる。
なお、エピタキシャル成長工程後のアニール工程を、同じアニール条件でエピタキシャル成長工程の直前に行ってもよい。この場合には、アニール工程で析出した酸素がゲッタリングサイトとなり、高品質のエピタキシャル膜を形成できる。
その他の構成、作用および効果は、実施例1と略同じであるので説明を省略する。
次に、この発明の実施例4に係るエピタキシャルウェーハの製造方法を説明する。
この発明の実施例4に係るエピタキシャルウェーハ10Aの製造方法は、シリコンウェーハ11への酸素イオンの注入工程を実施例2と同じ2回(第1のイオン注入工程による酸素のイオン注入層17の形成と、第2のイオン注入工程によるアモルファス層18の形成)とし、エピタキシャル成長工程の直後、シリコンウェーハ11を所定条件で加熱するアニール工程を施すものである。
エピタキシャル成長時の熱処理条件は、熱処理温度が1150℃、熱処理時間が3.5分間である。また、アニール工程での熱処理条件は、アルゴンガスの雰囲気での熱処理温度が1200℃、熱処理時間が4時間である。
このように、イオン注入工程を2回行い、その後、2回の熱処理を施して不完全埋め込み酸化膜12を形成するようにしたので、酸素析出量が少なく、表面ラフネスの小さいエピタキシャル膜を形成できる。
なお、エピタキシャル成長工程後のアニール工程を、同じアニール条件でエピタキシャル成長工程の直前に行ってもよい。この場合には、アニール工程で析出した酸素がゲッタリングサイトとなり、高品質のエピタキシャル膜を形成できる。
その他の構成、作用および効果は、実施例2と略同じであるので説明を省略する。
この発明の実施例1に係るエピタキシャルウェーハの部分拡大図を含む断面図である。 この発明の実施例1に係るエピタキシャルウェーハの製造方法のイオン注入工程を示す断面図である。 この発明の実施例1に係るエピタキシャルウェーハの製造方法のエピタキシャル成長工程を示す断面図である。 この発明の実施例1に係るエピタキシャルウェーハの製造方法のデバイス形成工程を示す断面図である。 この発明の実施例1に係るエピタキシャルウェーハの製造方法のウェーハの貼り合わせ工程を示す断面図である。 この発明の実施例1に係るエピタキシャルウェーハの表面研磨に際して、研磨布が不完全酸化膜に当接したときの研磨トルクの変動を示すグラフである。 この発明の実施例1に係るエピタキシャルウェーハの製造方法におけるシリコンウェーハへの酸素イオン注入量と熱処理条件との関係を示すグラフである。 この発明の実施例1に係るエピタキシャルウェーハの表面研磨に際して、研磨布が不十分な不完全酸化膜に当接したときの研磨トルクの変動を示すグラフである。 この発明の実施例1に係るエピタキシャルウェーハの製造方法の薄膜化工程を示す断面図である。 この発明の実施例2に係るエピタキシャルウェーハの断面図である。 この発明の実施例2に係るエピタキシャルウェーハの製造方法の第1のイオン注入工程を示す断面図である。 この発明の実施例2に係るエピタキシャルウェーハの製造方法の第2のイオン注入工程を示す断面図である。
符号の説明
10,10A エピタキシャルウェーハ、
11 シリコンウェーハ、
12 不完全埋め込み酸化膜、
13 活性層、
14 エピタキシャル膜、
17 酸素のイオン注入層、
18 アモルファス層、
30 エピタキシャル成長炉、
a シリコン粒、
b シリコン酸化物。

Claims (8)

  1. シリコンウェーハにその表面から酸素をイオン注入し、その後、前記シリコンウェーハを熱処理し、該シリコンウェーハの表層にシリコン粒およびシリコン酸化物が混在する不完全埋め込み酸化膜を形成することで製造されるエピタキシャルウェーハ。
  2. 前記不完全埋め込み酸化膜は、酸素がイオン注入された前記シリコンウェーハの領域全体に連続して形成された請求項1に記載のエピタキシャルウェーハ。
  3. シリコンウェーハの表面から酸素イオンを注入し、前記シリコンウェーハの表層にイオン注入層を形成するイオン注入工程と、
    該イオン注入工程の直後、前記シリコンウェーハの表面にエピタキシャル膜を成長させると同時に、エピタキシャル成長中のウェーハ加熱により前記イオン注入層の熱処理を行うことで、シリコン粒とシリコン酸化物とが混在する不完全埋め込み酸化膜を形成し、かつ該不完全埋め込み酸化膜より前記シリコンウェーハの表面側に活性層を形成するエピタキシャル成長工程とを備えたエピタキシャルウェーハの製造方法。
  4. シリコンウェーハの表面から酸素イオンを注入し、前記シリコンウェーハの表層にイオン注入層を形成するイオン注入工程と、
    該イオン注入工程の直後、前記イオン注入層の熱処理を行うことで、シリコン粒とシリコン酸化物とが混在する不完全埋め込み酸化膜を形成し、かつ該不完全埋め込み酸化膜より前記シリコンウェーハの表面側に活性層を形成するアニール工程と、
    該アニール工程の直後、前記シリコンウェーハの表面にエピタキシャル膜を成長させるエピタキシャル成長工程とを備えたエピタキシャルウェーハの製造方法。
  5. シリコンウェーハの表面から酸素イオンを注入し、前記シリコンウェーハの表層にイオン注入層を形成するイオン注入工程と、
    該イオン注入工程の直後、前記シリコンウェーハの表面にエピタキシャル膜を成長させるエピタキシャル成長工程と、
    該エピタキシャル成長工程後、前記イオン注入層の熱処理を行うことで、シリコン粒とシリコン酸化物とが混在する不完全埋め込み酸化膜を形成し、かつ該不完全埋め込み酸化膜より前記シリコンウェーハの表面側に活性層を形成するアニール工程とを備えたエピタキシャルウェーハの製造方法。
  6. 前記イオン注入工程では、前記シリコンウェーハの加熱温度が200℃以上、酸素イオン注入量が1×1015atoms/cm〜4×1017atoms/cmである請求項3〜請求項5のうち、いずれか1項に記載のエピタキシャルウェーハの製造方法。
  7. 前記イオン注入工程は、
    前記シリコンウェーハの加熱温度が200℃以上、酸素イオン注入量が1×1015atoms/cm〜4×1017atoms/cmで、前記シリコンウェーハの表層に酸素をイオン注入することで酸素のイオン注入層を形成する第1のイオン注入工程と、
    該第1のイオン注入工程後、前記シリコンウェーハの加熱温度が200℃未満、酸素イオン注入量が1×1015atoms/cm〜4×1016atoms/cmで、前記酸素のイオン注入層のウェーハ表面側に酸素をイオン注入することで、アモルファス層を形成する第2のイオン注入工程とを有した請求項3〜請求項5のうち、何れか1項に記載のエピタキシャルウェーハの製造方法。
  8. 前記アニール工程では、前記シリコンウェーハの加熱温度が900〜1200℃、0.5〜4時間の熱処理を行う請求項4または請求項5に記載のエピタキシャルウェーハの製造方法。
JP2008161026A 2008-06-19 2008-06-19 エピタキシャルウェーハおよびその製造方法 Active JP5487565B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008161026A JP5487565B2 (ja) 2008-06-19 2008-06-19 エピタキシャルウェーハおよびその製造方法
US12/483,439 US8173553B2 (en) 2008-06-19 2009-06-12 Epitaxial wafer and production method thereof
CN2009101498348A CN101615577B (zh) 2008-06-19 2009-06-19 外延晶片及其制造方法
US13/363,974 US8330222B2 (en) 2008-06-19 2012-02-01 Epitaxial wafer and production method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008161026A JP5487565B2 (ja) 2008-06-19 2008-06-19 エピタキシャルウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2010003852A true JP2010003852A (ja) 2010-01-07
JP5487565B2 JP5487565B2 (ja) 2014-05-07

Family

ID=41446365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008161026A Active JP5487565B2 (ja) 2008-06-19 2008-06-19 エピタキシャルウェーハおよびその製造方法

Country Status (3)

Country Link
US (2) US8173553B2 (ja)
JP (1) JP5487565B2 (ja)
CN (1) CN101615577B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011148434A1 (ja) * 2010-05-24 2011-12-01 パナソニック株式会社 半導体基板及びこれを用いた固体撮像装置の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009060913A1 (ja) * 2007-11-08 2009-05-14 Sumco Corporation エピタキシャルウェーハの製造方法
JPWO2009060914A1 (ja) * 2007-11-08 2011-03-24 株式会社Sumco エピタキシャルウェーハ
US8372196B2 (en) * 2008-11-04 2013-02-12 Sumco Techxiv Corporation Susceptor device, manufacturing apparatus of epitaxial wafer, and manufacturing method of epitaxial wafer
JP5268766B2 (ja) * 2009-04-23 2013-08-21 Sumco Techxiv株式会社 成膜反応装置及び成膜基板製造方法
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
US8703542B2 (en) * 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
EP3193801B1 (en) 2014-09-10 2022-07-13 The Procter & Gamble Company Nonwoven web
BR112018067970A2 (pt) 2016-03-09 2019-02-12 Procter & Gamble artigo absorvente com material ativável
US11090407B2 (en) 2017-03-09 2021-08-17 The Procter & Gamble Company Thermoplastic polymeric materials with heat activatable compositions
US10651281B1 (en) * 2018-12-03 2020-05-12 Globalfoundries Inc. Substrates with self-aligned buried dielectric and polycrystalline layers

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57148345A (en) * 1981-03-10 1982-09-13 Toshiba Corp Manufacture of semiconductor device
JP2001110739A (ja) * 1999-10-08 2001-04-20 Sumitomo Metal Ind Ltd Simox基板及びその製造方法
JP2004055750A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
WO2005074033A1 (ja) * 2004-01-30 2005-08-11 Sumco Corporation Soiウェーハの製造方法
JP2005333052A (ja) * 2004-05-21 2005-12-02 Sony Corp Simox基板及びその製造方法及びsimox基板を用いた半導体装置及びsimox基板を用いた電気光学表示装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2616590B1 (fr) * 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
JP3139904B2 (ja) * 1993-12-28 2001-03-05 新日本製鐵株式会社 半導体基板の製造方法および製造装置
US6090689A (en) * 1998-03-04 2000-07-18 International Business Machines Corporation Method of forming buried oxide layers in silicon
US6846727B2 (en) * 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
US6998353B2 (en) * 2001-11-05 2006-02-14 Ibis Technology Corporation Active wafer cooling during damage engineering implant to enhance buried oxide formation in SIMOX wafers
US7294561B2 (en) * 2003-08-14 2007-11-13 Ibis Technology Corporation Internal gettering in SIMOX SOI silicon substrates
KR100753740B1 (ko) 2003-12-11 2007-08-31 가부시키가이샤 섬코 에피택셜 웨이퍼 및 그 제조 방법
US7518182B2 (en) * 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
JP5012554B2 (ja) 2008-02-19 2012-08-29 株式会社Sumco エピタキシャルウェーハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57148345A (en) * 1981-03-10 1982-09-13 Toshiba Corp Manufacture of semiconductor device
JP2001110739A (ja) * 1999-10-08 2001-04-20 Sumitomo Metal Ind Ltd Simox基板及びその製造方法
JP2004055750A (ja) * 2002-07-18 2004-02-19 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
WO2005074033A1 (ja) * 2004-01-30 2005-08-11 Sumco Corporation Soiウェーハの製造方法
JP2005333052A (ja) * 2004-05-21 2005-12-02 Sony Corp Simox基板及びその製造方法及びsimox基板を用いた半導体装置及びsimox基板を用いた電気光学表示装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011148434A1 (ja) * 2010-05-24 2011-12-01 パナソニック株式会社 半導体基板及びこれを用いた固体撮像装置の製造方法

Also Published As

Publication number Publication date
US20090321874A1 (en) 2009-12-31
US20120126361A1 (en) 2012-05-24
CN101615577B (zh) 2011-12-14
JP5487565B2 (ja) 2014-05-07
CN101615577A (zh) 2009-12-30
US8173553B2 (en) 2012-05-08
US8330222B2 (en) 2012-12-11

Similar Documents

Publication Publication Date Title
JP5487565B2 (ja) エピタキシャルウェーハおよびその製造方法
JP2011086828A (ja) 半導体装置およびその製造方法
JP3762144B2 (ja) Soi基板の作製方法
CN101490806B (zh) 剥离晶片的再利用方法
JPWO2008029918A1 (ja) 固体撮像素子用半導体基板および固体撮像素子ならびにそれらの製造方法
JP2008153545A (ja) 歪Si基板の製造方法
JP2011082443A (ja) エピタキシャルウェーハおよびその製造方法
CN104885190B (zh) Soi晶圆的制造方法
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
JP2011103409A (ja) ウェーハ貼り合わせ方法
JP2009272471A (ja) 貼り合わせウェーハの製造方法
JP2002184960A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2009065039A (ja) 貼り合わせウェーハの製造方法
JP5310004B2 (ja) 貼り合わせウェーハの製造方法
JP2010153488A (ja) Soiウエハの製造方法およびsoiウエハ
US20120299156A1 (en) Wafer processing method
TWI665342B (zh) 單晶矽半導體晶圓及製造半導體晶圓的方法
JP2008263010A (ja) Soi基板の製造方法
JP2010040638A (ja) Soi基板の製造方法
JP2005026644A (ja) Soi基板と半導体基板及びその製造方法
JP2011108860A (ja) 固体撮像素子の製造方法
JP4826993B2 (ja) p型シリコン単結晶ウェーハの製造方法
JP2001127274A (ja) 張り合わせsoiウェーハの製造方法
JP2008027974A (ja) エピタキシャル基板、エピタキシャル基板の製造方法、固体撮像素子及び固体撮像素子の製造方法
JP2004363182A (ja) 貼り合わせ誘電体分離ウェーハおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210

R150 Certificate of patent or registration of utility model

Ref document number: 5487565

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250