JP2001110739A - Ｓｉｍｏｘ基板及びその製造方法 - Google Patents
Ｓｉｍｏｘ基板及びその製造方法Info
- Publication number
- JP2001110739A JP2001110739A JP28764399A JP28764399A JP2001110739A JP 2001110739 A JP2001110739 A JP 2001110739A JP 28764399 A JP28764399 A JP 28764399A JP 28764399 A JP28764399 A JP 28764399A JP 2001110739 A JP2001110739 A JP 2001110739A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- simox
- heat treatment
- oxygen
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 低エネルギー条件、かつ低ドーズ条件で、高
品質の活性層及び埋め込み酸化膜（ＢＯＸ）を備えたＳ
ＩＭＯＸ基板及びその製造方法を提供すること。 【解決手段】 シリコン半導体のＳＩＭＯＸ基板及びそ
の製造方法において、シリコン半導体基板１表面に酸素
イオンを注入する工程と、単結晶として残った表面にシ
リコンエピタキシャル成長を行う工程と、その後、１１
００℃以上１４００℃以下の酸化雰囲気下で高温熱処理
を行う工程を備え、最終的に活性層（エピタキシャル
層）ｅ、埋め込み酸化膜（ＢＯＸ）ｏ、支持基板１の三
層構造を備えたＳＩＭＯＸ基板３となす、ＳＩＭＯＸ基
板３及びその製造方法である。
品質の活性層及び埋め込み酸化膜（ＢＯＸ）を備えたＳ
ＩＭＯＸ基板及びその製造方法を提供すること。 【解決手段】 シリコン半導体のＳＩＭＯＸ基板及びそ
の製造方法において、シリコン半導体基板１表面に酸素
イオンを注入する工程と、単結晶として残った表面にシ
リコンエピタキシャル成長を行う工程と、その後、１１
００℃以上１４００℃以下の酸化雰囲気下で高温熱処理
を行う工程を備え、最終的に活性層（エピタキシャル
層）ｅ、埋め込み酸化膜（ＢＯＸ）ｏ、支持基板１の三
層構造を備えたＳＩＭＯＸ基板３となす、ＳＩＭＯＸ基
板３及びその製造方法である。
Description
【発明の属する技術分野】本発明は、ＳＩＭＯＸ基板及
びその製造方法に係り、特に低エネルギー条件かつ低ド
ーズ条件で酸素イオンを注入して形成する、高品質なＳ
ＩＭＯＸ基板及びその製造方法に関する。
びその製造方法に係り、特に低エネルギー条件かつ低ド
ーズ条件で酸素イオンを注入して形成する、高品質なＳ
ＩＭＯＸ基板及びその製造方法に関する。
【従来の技術】従来、二枚の半導体基板の間に酸化膜
（ＳｉＯ２）を介在させて貼り合わせた後、活性側とな
る半導体基板を薄膜化して形成する、ＳＯＩ（Silicon
on Insulator） 基板が知られている。ＳＯＩ基板
は、高耐圧性及び高速性等の効果を有する半導体デバイ
ス用の基板として用いられている。
（ＳｉＯ２）を介在させて貼り合わせた後、活性側とな
る半導体基板を薄膜化して形成する、ＳＯＩ（Silicon
on Insulator） 基板が知られている。ＳＯＩ基板
は、高耐圧性及び高速性等の効果を有する半導体デバイ
ス用の基板として用いられている。
【０００１】ＳＯＩ基板の一つにＳＩＭＯＸ基板があ
る。ＳＩＭＯＸ（separation by implanted oxygen）基
板とは、シリコン基板中に酸素の高濃度イオンを注入し
て、シリコン基板中に酸化膜（ＳｉＯ２）を形成したＳ
ＯＩ基板である。
る。ＳＩＭＯＸ（separation by implanted oxygen）基
板とは、シリコン基板中に酸素の高濃度イオンを注入し
て、シリコン基板中に酸化膜（ＳｉＯ２）を形成したＳ
ＯＩ基板である。
【０００２】ＳＩＭＯＸ基板の製造方法は、通常、単結
晶シリコン基板を５００℃乃至６００℃に加熱し、加熱
した状態で高濃度の酸素原子イオン又は酸素分子イオン
を前記単結晶シリコン基板に注入して、所定深さの高濃
度酸素イオン注入層を形成する。その後、前記シリコン
基板は、１１００℃以上１４００℃以下の微量酸素含有
不活性ガス雰囲気下で、数時間熱処理を行い、前記酸素
イオン注入層を埋め込み酸化膜（以下、埋め込み酸化膜
を「ＢＯＸ」という。）とし、表面にシリコン単結晶の
活性層を有するＳＩＭＯＸ基板とする。ＳＩＭＯＸ基板
は、二枚のシリコン基板の貼り合わされたＳＯＩ基板と
比較して、表面の研磨加工を必要とせず、表面の活性層
領域の膜厚均一性に優れ、かつ、ＳＯＩ基板のように二
枚の半導体を貼り合わせて形成する必要がないという利
点を有する。
晶シリコン基板を５００℃乃至６００℃に加熱し、加熱
した状態で高濃度の酸素原子イオン又は酸素分子イオン
を前記単結晶シリコン基板に注入して、所定深さの高濃
度酸素イオン注入層を形成する。その後、前記シリコン
基板は、１１００℃以上１４００℃以下の微量酸素含有
不活性ガス雰囲気下で、数時間熱処理を行い、前記酸素
イオン注入層を埋め込み酸化膜（以下、埋め込み酸化膜
を「ＢＯＸ」という。）とし、表面にシリコン単結晶の
活性層を有するＳＩＭＯＸ基板とする。ＳＩＭＯＸ基板
は、二枚のシリコン基板の貼り合わされたＳＯＩ基板と
比較して、表面の研磨加工を必要とせず、表面の活性層
領域の膜厚均一性に優れ、かつ、ＳＯＩ基板のように二
枚の半導体を貼り合わせて形成する必要がないという利
点を有する。
【０００３】また、特開平７−２６３５３８号公報のＳ
ＩＭＯＸ基板の製造方法においては、前記熱処理を施し
た後、更に酸素含有率を高くしたガス雰囲気下で、再度
熱処理を施し、ＢＯＸを厚膜化する方法や、ＢＯＸ内の
ピンホールを低減させる方法（以下「ＩＴＯＸ処理」と
いう。）が開示されている。
ＩＭＯＸ基板の製造方法においては、前記熱処理を施し
た後、更に酸素含有率を高くしたガス雰囲気下で、再度
熱処理を施し、ＢＯＸを厚膜化する方法や、ＢＯＸ内の
ピンホールを低減させる方法（以下「ＩＴＯＸ処理」と
いう。）が開示されている。
【０００４】更に前記公報においては、酸素イオン注入
後に熱処理を行い、予め埋め込み酸化膜を形成したＳＩ
ＭＯＸ基板に、酸素イオン注入量により計算される理論
的膜厚となる熱処理を行った後、前記基板を高温酸素雰
囲気中で酸化処理を施し、表面シリコン層の結晶欠陥を
発生させず、また、埋め込み酸化膜に発生するピンホー
ルを閉塞している。また、高温酸化処理の前後に犠牲酸
化処理を行い、表面活性層を所望の厚さまで薄膜化して
いる。
後に熱処理を行い、予め埋め込み酸化膜を形成したＳＩ
ＭＯＸ基板に、酸素イオン注入量により計算される理論
的膜厚となる熱処理を行った後、前記基板を高温酸素雰
囲気中で酸化処理を施し、表面シリコン層の結晶欠陥を
発生させず、また、埋め込み酸化膜に発生するピンホー
ルを閉塞している。また、高温酸化処理の前後に犠牲酸
化処理を行い、表面活性層を所望の厚さまで薄膜化して
いる。
【０００５】
【発明が解決しようとする課題】従来において、ＳＩＭ
ＯＸ基板は、高エネルギー条件、かつ、高ドーズ条件に
よってイオンを注入してＳＩＭＯＸ基板を製造してい
た。例えば、酸素原子イオンをシリコン単結晶基板に注
入する際には、注入エネルギーとして、１８０〜２００
ＫｅＶ必要であり、ドーズ量は、１.０×１０１８／cm
−2〜２．０×１０１ ８／cm−2必要である。
ＯＸ基板は、高エネルギー条件、かつ、高ドーズ条件に
よってイオンを注入してＳＩＭＯＸ基板を製造してい
た。例えば、酸素原子イオンをシリコン単結晶基板に注
入する際には、注入エネルギーとして、１８０〜２００
ＫｅＶ必要であり、ドーズ量は、１.０×１０１８／cm
−2〜２．０×１０１ ８／cm−2必要である。
【０００６】前記高ドーズ条件を必要とする製造方法で
は、ＳＩＭＯＸ基板の活性層に高密度の貫通転位や積層
欠陥を誘発するという問題がある。
は、ＳＩＭＯＸ基板の活性層に高密度の貫通転位や積層
欠陥を誘発するという問題がある。
【０００７】そこで、生産性の点を考慮し、ＳＩＭＯＸ
基板の製造方法において、イオン注入の条件として、高
エネルギー条件かつ低ドーズ条件が、現在のＳＩＭＯＸ
基板の製造の主流となっている。
基板の製造方法において、イオン注入の条件として、高
エネルギー条件かつ低ドーズ条件が、現在のＳＩＭＯＸ
基板の製造の主流となっている。
【０００８】酸素イオンを低ドーズ条件で注入する場
合、酸素ドーズ量が低いため、ＢＯＸの信頼性を向上す
るためには、前述したように、酸素イオン注入量により
計算される理論的膜厚となる熱処理を行うＩＴＯＸ処理
を実施する必要がある。
合、酸素ドーズ量が低いため、ＢＯＸの信頼性を向上す
るためには、前述したように、酸素イオン注入量により
計算される理論的膜厚となる熱処理を行うＩＴＯＸ処理
を実施する必要がある。
【０００９】また、低エネルギー条件かつ低ドーズ条件
で製造し、活性層をより薄膜化したＳＩＭＯＸ基板も要
求されている。例えば、低エネルギー条件かつ低ドーズ
条件として、酸素原子イオンの注入エネルギーは、３０
ＫｅＶ程度、かつ、ドーズ量は、２×１０１７ｃｍ−２
〜４×１０１７ｃｍ−２の条件でＳＩＭＯＸ基板の製造
が行われる場合もある。
で製造し、活性層をより薄膜化したＳＩＭＯＸ基板も要
求されている。例えば、低エネルギー条件かつ低ドーズ
条件として、酸素原子イオンの注入エネルギーは、３０
ＫｅＶ程度、かつ、ドーズ量は、２×１０１７ｃｍ−２
〜４×１０１７ｃｍ−２の条件でＳＩＭＯＸ基板の製造
が行われる場合もある。
【００１０】しかし、前述のような低エネルギー条件、
かつ、低ドーズ条件でＳＩＭＯＸ基板を製造した場合
は、基板の活性層が薄膜化されるため、理論的膜厚とな
っている埋め込み酸化膜の上に、更に酸化膜を形成し、
埋め込み酸化膜を厚膜化するＩＴＯＸ処理を行うことが
できず、ＢＯＸの信頼性に疑問が残るという問題があ
る。
かつ、低ドーズ条件でＳＩＭＯＸ基板を製造した場合
は、基板の活性層が薄膜化されるため、理論的膜厚とな
っている埋め込み酸化膜の上に、更に酸化膜を形成し、
埋め込み酸化膜を厚膜化するＩＴＯＸ処理を行うことが
できず、ＢＯＸの信頼性に疑問が残るという問題があ
る。
【００１１】そこで、本発明は前記問題点に鑑みて、低
エネルギー条件、かつ、低ドーズ条件でＳＩＭＯＸ基板
を製造し、従来品よりも高品質である活性層及びＢＯＸ
を備えたＳＩＭＯＸ基板、及びＢＯＸの膜厚制御も可能
とするＳＩＭＯＸ基板の製造方法を提供することを目的
とする。
エネルギー条件、かつ、低ドーズ条件でＳＩＭＯＸ基板
を製造し、従来品よりも高品質である活性層及びＢＯＸ
を備えたＳＩＭＯＸ基板、及びＢＯＸの膜厚制御も可能
とするＳＩＭＯＸ基板の製造方法を提供することを目的
とする。
【００１２】
【課題を解決するための手段】本願第１請求項に記載し
た発明は、シリコン半導体のＳＩＭＯＸ基板の製造方法
において、シリコン半導体基板表面に酸素イオンを注入
する工程と、単結晶として残った表面にシリコンエピタ
キシャル成長を行う工程と、その後、１１００℃以上１
４００℃以下の酸化雰囲気下で高温熱処理を行う工程を
備えたＳＩＭＯＸ基板の製造方法である。
た発明は、シリコン半導体のＳＩＭＯＸ基板の製造方法
において、シリコン半導体基板表面に酸素イオンを注入
する工程と、単結晶として残った表面にシリコンエピタ
キシャル成長を行う工程と、その後、１１００℃以上１
４００℃以下の酸化雰囲気下で高温熱処理を行う工程を
備えたＳＩＭＯＸ基板の製造方法である。
【００１３】イオン注入時のシリコン半導体基板の最表
面は、注入したイオンのイオン加速エネルギーが高いた
め、単結晶構造を有する。このため基板表面に単結晶成
長層となる良好なエピタキシャル成長を行うことが可能
となり、所望の厚さのエピタキシャル層を形成し、埋め
込み酸化膜（ＢＯＸ）形成後は、所望の膜厚の活性層と
なる。その後、半導体基板に注入されたイオンは、酸化
性雰囲気下の高温熱処理工程において、基板中に埋め込
み酸化膜（ＢＯＸ）を形成し、ＳＩＭＯＸ基板となる。
注入イオンにより形成する埋め込み酸化膜（ＢＯＸ）
は、エピタキシャル成長により形成されたエピタキシャ
ル層下の活性層側領域である、貫通転位や積層欠陥の存
在するシリコンを消費して所望の厚さに制御できる。こ
のため、イオン注入を低エネルギー条件かつ低ドーズ条
件としてＳＩＭＯＸ基板を製造した場合であっても、所
望の厚さの活性層及び埋め込み酸化膜を備え、欠陥の少
ない高品質なＳＩＭＯＸ基板を提供することが可能とな
る。
面は、注入したイオンのイオン加速エネルギーが高いた
め、単結晶構造を有する。このため基板表面に単結晶成
長層となる良好なエピタキシャル成長を行うことが可能
となり、所望の厚さのエピタキシャル層を形成し、埋め
込み酸化膜（ＢＯＸ）形成後は、所望の膜厚の活性層と
なる。その後、半導体基板に注入されたイオンは、酸化
性雰囲気下の高温熱処理工程において、基板中に埋め込
み酸化膜（ＢＯＸ）を形成し、ＳＩＭＯＸ基板となる。
注入イオンにより形成する埋め込み酸化膜（ＢＯＸ）
は、エピタキシャル成長により形成されたエピタキシャ
ル層下の活性層側領域である、貫通転位や積層欠陥の存
在するシリコンを消費して所望の厚さに制御できる。こ
のため、イオン注入を低エネルギー条件かつ低ドーズ条
件としてＳＩＭＯＸ基板を製造した場合であっても、所
望の厚さの活性層及び埋め込み酸化膜を備え、欠陥の少
ない高品質なＳＩＭＯＸ基板を提供することが可能とな
る。
【００１４】本願第２請求項に記載した発明は、前記請
求項１記載の前記高温熱処理を行う工程において、酸化
性雰囲気中の酸素分圧が０．０５％以上であるＳＩＭＯ
Ｘ基板の製造方法である。
求項１記載の前記高温熱処理を行う工程において、酸化
性雰囲気中の酸素分圧が０．０５％以上であるＳＩＭＯ
Ｘ基板の製造方法である。
【００１５】酸素分圧０．０５％以上の酸化雰囲気下
で、１１００℃以上１４００℃以下の温度範囲で熱処理
を行うと、シリコン半導体基板表面の熱酸化膜が成長
し、同時に、前記基板内部にも雰囲気中の酸素が前記基
板へ内方拡散され、基板内部の埋め込み酸化膜（ＢＯ
Ｘ）も成長する。また、１１００℃以上の熱処理では、
熱処理初期に高酸素分圧下だと、活性層側に欠陥を誘発
しやすくなる。また、酸素分圧が低すぎるとＢＯＸ成長
が起こらないので下限として０．０５％とした。
で、１１００℃以上１４００℃以下の温度範囲で熱処理
を行うと、シリコン半導体基板表面の熱酸化膜が成長
し、同時に、前記基板内部にも雰囲気中の酸素が前記基
板へ内方拡散され、基板内部の埋め込み酸化膜（ＢＯ
Ｘ）も成長する。また、１１００℃以上の熱処理では、
熱処理初期に高酸素分圧下だと、活性層側に欠陥を誘発
しやすくなる。また、酸素分圧が低すぎるとＢＯＸ成長
が起こらないので下限として０．０５％とした。
【００１６】本願第３請求項に記載した発明は、前記請
求項１記載の前記高温熱処理工程において、埋め込み酸
化膜を形成する際に、内部酸化によって、高温熱処理工
程前に形成したエピタキシャル層下の領域を埋め込み酸
化膜として消費し、活性層と、埋め込み酸化膜と、支持
基板の三層構造を備えたＳＩＭＯＸ基板となす製造方法
である。
求項１記載の前記高温熱処理工程において、埋め込み酸
化膜を形成する際に、内部酸化によって、高温熱処理工
程前に形成したエピタキシャル層下の領域を埋め込み酸
化膜として消費し、活性層と、埋め込み酸化膜と、支持
基板の三層構造を備えたＳＩＭＯＸ基板となす製造方法
である。
【００１７】注入された酸素イオンによる内部酸化によ
って形成する埋め込み酸化膜は、シリコン半導体基板に
おいて、あらかじめ形成したエピタキシャル膜下の活性
層側領域の消費を意味するため、基板は最終的に活性
層、埋め込み酸化膜（ＢＯＸ）、支持基板の三層構造と
なる。埋め込み酸化膜は、貫通転位や積層欠陥の存在す
る活性層側のシリコンを埋め込み酸化膜として消費して
成長し、膜厚が制御されるため、貫通転位や積層欠陥の
存在しない信頼性の高い三層構造のＳＩＭＯＸ基板とな
すことができる。
って形成する埋め込み酸化膜は、シリコン半導体基板に
おいて、あらかじめ形成したエピタキシャル膜下の活性
層側領域の消費を意味するため、基板は最終的に活性
層、埋め込み酸化膜（ＢＯＸ）、支持基板の三層構造と
なる。埋め込み酸化膜は、貫通転位や積層欠陥の存在す
る活性層側のシリコンを埋め込み酸化膜として消費して
成長し、膜厚が制御されるため、貫通転位や積層欠陥の
存在しない信頼性の高い三層構造のＳＩＭＯＸ基板とな
すことができる。
【００１８】本願第４請求項に記載した発明は、前記請
求項１乃至３いずれか記載の前記酸素イオンを注入する
工程において、ソース源として、酸素原子イオン又は酸
素分子イオンを用いている。
求項１乃至３いずれか記載の前記酸素イオンを注入する
工程において、ソース源として、酸素原子イオン又は酸
素分子イオンを用いている。
【００１９】本願第５請求項に記載した発明は、前記請
求項１乃至４いずれか記載の前記酸素イオンを注入する
工程において、酸素原子イオンをソース源とする場合
は、注入エネルギーを４０ＫｅＶ以下で注入し、酸素分
子イオンをソース源とする場合は、注入エネルギーを８
０ＫｅＶ以下で注入する。
求項１乃至４いずれか記載の前記酸素イオンを注入する
工程において、酸素原子イオンをソース源とする場合
は、注入エネルギーを４０ＫｅＶ以下で注入し、酸素分
子イオンをソース源とする場合は、注入エネルギーを８
０ＫｅＶ以下で注入する。
【００２０】酸素原子イオンの注入エネルギーを４０Ｋ
ｅＶ、酸素分子イオンの注入エネルギーを８０ＫｅＶの
低エネルギー条件であっても、エピタキシャル膜下の活
性層側領域を効率良く消費して、埋め込み酸化膜（ＢＯ
Ｘ）の膜厚を所望の厚さとすることが可能となる。
ｅＶ、酸素分子イオンの注入エネルギーを８０ＫｅＶの
低エネルギー条件であっても、エピタキシャル膜下の活
性層側領域を効率良く消費して、埋め込み酸化膜（ＢＯ
Ｘ）の膜厚を所望の厚さとすることが可能となる。
【００２１】本願第６請求項に記載した発明は、前記請
求項３乃至５の発明において、前記酸素イオンを注入す
る工程後、前記エピタキシャル成長処理工程前に、１０
５０℃以上の水素ガス雰囲気で１秒以上の熱処理する工
程を設けたＳＩＭＯＸ基板の製造方法である。
求項３乃至５の発明において、前記酸素イオンを注入す
る工程後、前記エピタキシャル成長処理工程前に、１０
５０℃以上の水素ガス雰囲気で１秒以上の熱処理する工
程を設けたＳＩＭＯＸ基板の製造方法である。
【００２２】エピタキシャル成長を行う工程の前処理と
して、１０５０℃以上の高温で短時間、水素ガスのみの
雰囲気下で熱処理を行うと、半導体基板の欠陥密度の低
減が可能となり、高品質なＳＩＭＯＸ基板の製造が可能
となる。
して、１０５０℃以上の高温で短時間、水素ガスのみの
雰囲気下で熱処理を行うと、半導体基板の欠陥密度の低
減が可能となり、高品質なＳＩＭＯＸ基板の製造が可能
となる。
【００２３】本願第７請求項に記載した発明は、シリコ
ン半導体のＳＩＭＯＸ基板において、ＳＩＭＯＸ基板
は、酸素イオンを注入する手段と、エピタキシャル成長
手段と、１１００℃以上１４００℃以下の酸化雰囲気下
の高温熱処理手段によって、活性層と、エピタキシャル
成長手段によって形成されたエピタキシャル層下の領域
を酸化膜として消費した埋め込み酸化膜層と、支持基板
の三層構造となる。
ン半導体のＳＩＭＯＸ基板において、ＳＩＭＯＸ基板
は、酸素イオンを注入する手段と、エピタキシャル成長
手段と、１１００℃以上１４００℃以下の酸化雰囲気下
の高温熱処理手段によって、活性層と、エピタキシャル
成長手段によって形成されたエピタキシャル層下の領域
を酸化膜として消費した埋め込み酸化膜層と、支持基板
の三層構造となる。
【００２４】本願のＳＩＭＯＸ基板は、所望の厚さのエ
ピタキシャル層を形成し、エピタキシャル層下の貫通転
位や積層欠陥の存在する活性領域側のシリコンを消費し
て埋め込み酸化膜を形成し、埋め込み酸化膜も所望の厚
さとすることができるため、低エネルギー条件、かつ低
ドーズ条件であっても、信頼性の高い、高品質なＳＩＭ
ＯＸ基板を提供することが可能となる。
ピタキシャル層を形成し、エピタキシャル層下の貫通転
位や積層欠陥の存在する活性領域側のシリコンを消費し
て埋め込み酸化膜を形成し、埋め込み酸化膜も所望の厚
さとすることができるため、低エネルギー条件、かつ低
ドーズ条件であっても、信頼性の高い、高品質なＳＩＭ
ＯＸ基板を提供することが可能となる。
【００２５】
【発明の実施の形態】以下、本発明の具体例を図面に基
づいて詳細に説明する。
づいて詳細に説明する。
【００２６】８”φ、ボロンドープ、初期酸素濃度１．
４×１０１７ｃｍ−３［old ASTM］のシリコン単結晶
基板に、２．４×１０１７ｃｍ−２の酸素分子イオンを
注入エネルギー４０ＫｅＶで注入したサンプルＡと、同
様に２．４×１０１７ｃｍ− ２の酸素分子イオンを注入
エネルギー８０ＫｅＶで注入したサンプルＢを準備し
た。
４×１０１７ｃｍ−３［old ASTM］のシリコン単結晶
基板に、２．４×１０１７ｃｍ−２の酸素分子イオンを
注入エネルギー４０ＫｅＶで注入したサンプルＡと、同
様に２．４×１０１７ｃｍ− ２の酸素分子イオンを注入
エネルギー８０ＫｅＶで注入したサンプルＢを準備し
た。
【００２７】なお、内部酸化を促進させるため、ベース
となるシリコン単結晶基板は、高酸素濃度の酸素を含有
するシリコン基板を用いることが望ましい。
となるシリコン単結晶基板は、高酸素濃度の酸素を含有
するシリコン基板を用いることが望ましい。
【００２８】図１（２）に示すようにシリコン単結晶基
板１に、各注入エネルギー条件で、前記所定のドーズ量
の酸素イオンを注入する。
板１に、各注入エネルギー条件で、前記所定のドーズ量
の酸素イオンを注入する。
【００２９】サンプルＡ及びサンプルＢをそれぞれ複数
枚用意し、各サンプルＡ及びサンプルＢをエピタキシャ
ル成長炉に導入した後、前処理として、水素ガス雰囲気
下で１秒から５分間、９５０℃、１０００℃、１０５０
℃、１１００℃、及び１１５０℃の各温度で熱処理を施
した。
枚用意し、各サンプルＡ及びサンプルＢをエピタキシャ
ル成長炉に導入した後、前処理として、水素ガス雰囲気
下で１秒から５分間、９５０℃、１０００℃、１０５０
℃、１１００℃、及び１１５０℃の各温度で熱処理を施
した。
【００３０】次に、１０５０℃で、各サンプルの基板表
面に約０．２μｍの厚さのエピタキシャル成長膜を形成
したサンプルＡe、サンプルＢeを製造した。
面に約０．２μｍの厚さのエピタキシャル成長膜を形成
したサンプルＡe、サンプルＢeを製造した。
【００３１】図１（３）は、サンプルである酸素イオン
注入後のシリコン単結晶基板１に、エピタキシャル成長
膜ｅを形成した模式図である。
注入後のシリコン単結晶基板１に、エピタキシャル成長
膜ｅを形成した模式図である。
【００３２】ここで、各サンプルＡe、サンプルＢeにつ
いて，スポットライト下にて、基板表面の観察を行っ
た。
いて，スポットライト下にて、基板表面の観察を行っ
た。
【００３３】前記観察の結果、エピタキシャル成長膜を
形成したサンプルＡe及びＢeのうち、１０５０℃以上の
温度で前処理を行ったサンプルについては、サンプルＡ
e及びサンプルＢeとも、ヘイズ及びパーティクルの低減
が確認できた。
形成したサンプルＡe及びＢeのうち、１０５０℃以上の
温度で前処理を行ったサンプルについては、サンプルＡ
e及びサンプルＢeとも、ヘイズ及びパーティクルの低減
が確認できた。
【００３４】従って、エピタキシャル処理前に水素ガス
雰囲気下において施す熱処理は、１０５０℃以上で行う
ことが望ましい。
雰囲気下において施す熱処理は、１０５０℃以上で行う
ことが望ましい。
【００３５】次に、前記エピタキシャル成長膜を形成し
た各サンプルＡe及びサンプルＢeを拡散炉にて、酸素分
圧０．０５％の酸化雰囲気下で、１３５０℃、４時間の
熱処理を施し，サンプルＡeo、及びサンプルＢeoを製造
した。
た各サンプルＡe及びサンプルＢeを拡散炉にて、酸素分
圧０．０５％の酸化雰囲気下で、１３５０℃、４時間の
熱処理を施し，サンプルＡeo、及びサンプルＢeoを製造
した。
【００３６】図１（４）は、エピタキシャル成長膜ｅを
形成した基板１に、前記酸素分圧０．０５％の酸化雰囲
気下で、１３５０℃、4時間の熱処理を施し、基板１
に、エピタキシャル成長膜ｅ、埋め込み酸化膜（ＢＯ
Ｘ）ｏ及びエピタキシャル成長膜ｅとＢＯＸｏとの間の
活性層側シリコンｓの四層構造からなるＳＩＭＯＸ基板
２を示す図である。
形成した基板１に、前記酸素分圧０．０５％の酸化雰囲
気下で、１３５０℃、4時間の熱処理を施し、基板１
に、エピタキシャル成長膜ｅ、埋め込み酸化膜（ＢＯ
Ｘ）ｏ及びエピタキシャル成長膜ｅとＢＯＸｏとの間の
活性層側シリコンｓの四層構造からなるＳＩＭＯＸ基板
２を示す図である。
【００３７】酸素分圧０．０５％以上の酸化性雰囲気下
で、１１００℃以上１４００℃以下の温度範囲で熱処理
を行うと、シリコン半導体基板表面に熱酸化膜が成長す
るとともに、基板１内部に雰囲気中の酸素が内方拡散
し、基板内部の埋め込み酸化膜ＢＯＸｏが成長する。Ｂ
ＯＸｏは、エピタキシャル成長膜ｅ下の領域の貫通転位
や、積層欠陥の存在するシリコンｓを消費して成長す
る。従って、図１（５）に示すように、最終的には、エ
ピタキシャル層（活性層）ｅ、ＢＯＸｏ、支持基板１の
三層構造となるＳＩＭＯＸ基板３を形成し、貫通転位や
積層欠陥の存在しない信頼性の高い三層構造のＳＩＭＯ
Ｘ基板となすことができる。
で、１１００℃以上１４００℃以下の温度範囲で熱処理
を行うと、シリコン半導体基板表面に熱酸化膜が成長す
るとともに、基板１内部に雰囲気中の酸素が内方拡散
し、基板内部の埋め込み酸化膜ＢＯＸｏが成長する。Ｂ
ＯＸｏは、エピタキシャル成長膜ｅ下の領域の貫通転位
や、積層欠陥の存在するシリコンｓを消費して成長す
る。従って、図１（５）に示すように、最終的には、エ
ピタキシャル層（活性層）ｅ、ＢＯＸｏ、支持基板１の
三層構造となるＳＩＭＯＸ基板３を形成し、貫通転位や
積層欠陥の存在しない信頼性の高い三層構造のＳＩＭＯ
Ｘ基板となすことができる。
【００３８】前記サンプルＡeo及びサンプルＢeoを劈開
し、電子顕微鏡にて、各サンプルＡeo、及びサンプルＢ
eoのＳＯＩ構造の観察を行った。
し、電子顕微鏡にて、各サンプルＡeo、及びサンプルＢ
eoのＳＯＩ構造の観察を行った。
【００３９】その結果、いずれのサンプルについても活
性層、ＢＯＸ及び支持基板からなる三層構造であるＳＯ
Ｉ構造が確認された。
性層、ＢＯＸ及び支持基板からなる三層構造であるＳＯ
Ｉ構造が確認された。
【００４０】サンプルＡeoについては、活性層の厚みが
約０．２２μｍであり、ＢＯＸ膜厚は、約３０ｎｍであ
った。
約０．２２μｍであり、ＢＯＸ膜厚は、約３０ｎｍであ
った。
【００４１】サンプルＢeoについては、活性層の厚みが
約０．２６μｍであり、ＢＯＸ膜厚は、約４０ｎｍであ
ることが確認できた。
約０．２６μｍであり、ＢＯＸ膜厚は、約４０ｎｍであ
ることが確認できた。
【００４２】次に、比較例として、エピタキシャル成長
処理をしないサンプルＡについて、拡散炉にて酸素分圧
０．０５％のガス雰囲気で、１３５０℃、４時間の熱処
理を施したサンプルＡoを製造した。その後、前記サン
プルＡoを劈開して、電子顕微鏡にて、ＳＯＩ構造の観
察を行った。この結果、エピタキシャル成長処理を施さ
ずに、酸素分圧０．０５％の酸化雰囲気で、１３５０
℃、4時間の熱処理を施したサンプルＡoの活性層の厚さ
は、約２０ｎｍであり、ＢＯＸ膜厚は、約３０ｎｍであ
ることが確認できた。
処理をしないサンプルＡについて、拡散炉にて酸素分圧
０．０５％のガス雰囲気で、１３５０℃、４時間の熱処
理を施したサンプルＡoを製造した。その後、前記サン
プルＡoを劈開して、電子顕微鏡にて、ＳＯＩ構造の観
察を行った。この結果、エピタキシャル成長処理を施さ
ずに、酸素分圧０．０５％の酸化雰囲気で、１３５０
℃、4時間の熱処理を施したサンプルＡoの活性層の厚さ
は、約２０ｎｍであり、ＢＯＸ膜厚は、約３０ｎｍであ
ることが確認できた。
【００４３】従って、前述した結果から、低エネルギー
条件、かつ低ドーズ条件で、イオン注入した場合であっ
ても、エピタキシャル処理した後、所定の酸素分圧下に
おいて所定の熱処理を施すことにより、所望の膜厚を備
えた活性層及びＢＯＸを備え、欠陥の少ない信頼性の高
いＳＩＭＯＸ基板を得ることができた。
条件、かつ低ドーズ条件で、イオン注入した場合であっ
ても、エピタキシャル処理した後、所定の酸素分圧下に
おいて所定の熱処理を施すことにより、所望の膜厚を備
えた活性層及びＢＯＸを備え、欠陥の少ない信頼性の高
いＳＩＭＯＸ基板を得ることができた。
【００４４】次に、シリコン単結晶基板を加速エネルギ
ー４０ＫｅＶで酸素イオン分子２．４×１０１７ｃｍ
−２で注入したサンプルＡを酸素分圧２０％にて、１３
５０℃で4時間熱処理を施したサンプルＡo'を形成し
た。同様にサンプルＡについて、水素ガス雰囲気下で各
温度の熱処理を施した後、１０５０℃の温度で、約０．
２μｍの厚みのエピタキシャル成長膜を形成し、更に、
酸素分圧２０％にて、１３５０℃の4時間の熱処理を施
したサンプルＡeo'を形成した。
ー４０ＫｅＶで酸素イオン分子２．４×１０１７ｃｍ
−２で注入したサンプルＡを酸素分圧２０％にて、１３
５０℃で4時間熱処理を施したサンプルＡo'を形成し
た。同様にサンプルＡについて、水素ガス雰囲気下で各
温度の熱処理を施した後、１０５０℃の温度で、約０．
２μｍの厚みのエピタキシャル成長膜を形成し、更に、
酸素分圧２０％にて、１３５０℃の4時間の熱処理を施
したサンプルＡeo'を形成した。
【００４５】サンプルＡo'とサンプルＡeo'を劈開し、
電子顕微鏡にて、各サンプルのＳＯＩ構造の観察を行っ
た。
電子顕微鏡にて、各サンプルのＳＯＩ構造の観察を行っ
た。
【００４６】サンプルＡo'については、熱処理工程中、
酸素分圧が０．０５％から２０％に増加したため、表面
酸化によって、サンプルＡo'の活性層は、完全に消滅し
ていた。
酸素分圧が０．０５％から２０％に増加したため、表面
酸化によって、サンプルＡo'の活性層は、完全に消滅し
ていた。
【００４７】一方、エピタキシャル成長膜を形成した
後、熱処理を行ったサンプルＡeo'については、活性層
が約０．１８μｍ、ＢＯＸ膜厚さが約４０ｎｍとなって
いることが確認できた。
後、熱処理を行ったサンプルＡeo'については、活性層
が約０．１８μｍ、ＢＯＸ膜厚さが約４０ｎｍとなって
いることが確認できた。
【００４８】以上のことから、酸化雰囲気で熱処理する
前にエピタキシャル成長を行う処理を施すことにより、
活性層を消滅させることなく、所望の膜厚の活性層、Ｂ
ＯＸ、支持基板の三層構造を備えたＳＩＭＯＸ基板を製
造することが可能となる。
前にエピタキシャル成長を行う処理を施すことにより、
活性層を消滅させることなく、所望の膜厚の活性層、Ｂ
ＯＸ、支持基板の三層構造を備えたＳＩＭＯＸ基板を製
造することが可能となる。
【００４９】また、エピタキシャル成長処理を行った
後、酸素分圧０．０５％以上の酸化雰囲気下で熱処理を
行うことにより、薄膜化した活性層、所望のＢＯＸ膜厚
となるＳＩＭＯＸ基板を得ることが確認できた。
後、酸素分圧０．０５％以上の酸化雰囲気下で熱処理を
行うことにより、薄膜化した活性層、所望のＢＯＸ膜厚
となるＳＩＭＯＸ基板を得ることが確認できた。
【００５０】次に、８”φ、ボロンドープ、初期酸素濃
度１．４×１０１７ｃｍ−３［oldASTM］のシリコン単
結晶基板に、２．４×１０１７ｃｍ−２の酸素分子イオ
ンを注入エネルギー４０ＫｅＶで注入したサンプルＡを
エピタキシャル成長炉に導入した後、前処理として、水
素ガス雰囲気中に塩酸ガスを微量導入し、基板表面をわ
ずかにエッチング・オフさせたサンプルＡoffを形成し
た。
度１．４×１０１７ｃｍ−３［oldASTM］のシリコン単
結晶基板に、２．４×１０１７ｃｍ−２の酸素分子イオ
ンを注入エネルギー４０ＫｅＶで注入したサンプルＡを
エピタキシャル成長炉に導入した後、前処理として、水
素ガス雰囲気中に塩酸ガスを微量導入し、基板表面をわ
ずかにエッチング・オフさせたサンプルＡoffを形成し
た。
【００５１】次に、前記サンプルＡoffに１０５０℃
で、基板表面に約０．２μｍの厚さのエピタキシャル成
長膜を形成したサンプルＡoffeを製造した。
で、基板表面に約０．２μｍの厚さのエピタキシャル成
長膜を形成したサンプルＡoffeを製造した。
【００５２】その後、 前記エピタキシャル成長膜を形
成したサンプルＡoffeを拡散炉にて、酸素分圧０．０５
％のガス雰囲気下で、１３５０℃、４時間の熱処理を施
し，サンプルＡoffeoを製造した。
成したサンプルＡoffeを拡散炉にて、酸素分圧０．０５
％のガス雰囲気下で、１３５０℃、４時間の熱処理を施
し，サンプルＡoffeoを製造した。
【００５３】その後、サンプルＡoffeoを劈開し、電子
顕微鏡にてＳＯＩ構造の観察を行ったところ、ＳＯＩ構
造は確認できるものの、本例のサンプルＡoffeoと、水
素ガスのみの雰囲気中で、同温度にて前処理を施した前
記サンプルＡeoの欠陥密度を比較すると、サンプルＡeo
に存在する欠陥密度の方が明らかに少なく、水素ガス雰
囲気中のみの前処理を施すことにより、欠陥密度の少な
いＳＩＭＯＸ基板の製造が可能となることが確認でき
た。
顕微鏡にてＳＯＩ構造の観察を行ったところ、ＳＯＩ構
造は確認できるものの、本例のサンプルＡoffeoと、水
素ガスのみの雰囲気中で、同温度にて前処理を施した前
記サンプルＡeoの欠陥密度を比較すると、サンプルＡeo
に存在する欠陥密度の方が明らかに少なく、水素ガス雰
囲気中のみの前処理を施すことにより、欠陥密度の少な
いＳＩＭＯＸ基板の製造が可能となることが確認でき
た。
【００５４】次に、８”φ、ボロンドープ、初期酸素濃
度１．４×１０１７ｃｍ−３［oldASTM］のシリコン単
結晶基板に、２．４×１０１７ｃｍ−２の酸素分子イオ
ンを注入エネルギー４０ＫｅＶで注入したサンプルＡ
に、水素雰囲気下で、1秒から5分間、１０５０℃以上の
温度で熱処理を施し、基板表面に約０．２μｍの厚さの
エピタキシャル成長膜を形成したサンプルＡeを、拡散
炉にて、酸素分圧１００％の雰囲気下で、１３５０℃、
6時間の熱処理を施し、サンプルＡeo''を製造した。
度１．４×１０１７ｃｍ−３［oldASTM］のシリコン単
結晶基板に、２．４×１０１７ｃｍ−２の酸素分子イオ
ンを注入エネルギー４０ＫｅＶで注入したサンプルＡ
に、水素雰囲気下で、1秒から5分間、１０５０℃以上の
温度で熱処理を施し、基板表面に約０．２μｍの厚さの
エピタキシャル成長膜を形成したサンプルＡeを、拡散
炉にて、酸素分圧１００％の雰囲気下で、１３５０℃、
6時間の熱処理を施し、サンプルＡeo''を製造した。
【００５５】その後、サンプルＡeo''を劈開し、電子顕
微鏡にてＳＯＩ構造の観察を行ったところ、サンプルＡ
eo''について、ＳＯＩ構造が確認された。
微鏡にてＳＯＩ構造の観察を行ったところ、サンプルＡ
eo''について、ＳＯＩ構造が確認された。
【００５６】このサンプルＡeo''は、ＢＯＸの成長によ
り、活性層側のシリコン単結晶領域が消費されており、
消費したシリコン単結晶領域には、貫通転位や積層欠陥
等の欠陥部位が存在する活性層側領域のシリコンを消費
して、所望の厚さのＢＯＸとなっており、所望の厚さを
備えた活性層、ＢＯＸ、及びシリコン基板の三層構造を
備えたＳＩＭＯＸ基板が得られた。
り、活性層側のシリコン単結晶領域が消費されており、
消費したシリコン単結晶領域には、貫通転位や積層欠陥
等の欠陥部位が存在する活性層側領域のシリコンを消費
して、所望の厚さのＢＯＸとなっており、所望の厚さを
備えた活性層、ＢＯＸ、及びシリコン基板の三層構造を
備えたＳＩＭＯＸ基板が得られた。
【００５７】従って、低エネルギー条件、かつ低ドーズ
条件にて、イオン注入した後、エピタキシャル成長処理
を行い、１０５０℃以上、酸素分圧０．０５％以上の酸
化雰囲気において、熱処理を施すと、所望の膜厚の活性
層、所望の厚さのＢＯＸ及びシリコン基板の三層構造を
備えたＳＩＭＯＸ基板を得ることができる。
条件にて、イオン注入した後、エピタキシャル成長処理
を行い、１０５０℃以上、酸素分圧０．０５％以上の酸
化雰囲気において、熱処理を施すと、所望の膜厚の活性
層、所望の厚さのＢＯＸ及びシリコン基板の三層構造を
備えたＳＩＭＯＸ基板を得ることができる。
【００５８】
【発明の効果】以上説明したように、本発明は、シリコ
ン半導体のＳＩＭＯＸ基板の製造方法において、シリコ
ン半導体基板表面に酸素イオンを注入する工程と、単結
晶として残った表面にシリコンエピタキシャル成長を行
う工程と、その後、１１００℃以上１４００℃以下の酸
化雰囲気下で高温熱処理を行う工程を備えたＳＩＭＯＸ
基板の製造方法である。
ン半導体のＳＩＭＯＸ基板の製造方法において、シリコ
ン半導体基板表面に酸素イオンを注入する工程と、単結
晶として残った表面にシリコンエピタキシャル成長を行
う工程と、その後、１１００℃以上１４００℃以下の酸
化雰囲気下で高温熱処理を行う工程を備えたＳＩＭＯＸ
基板の製造方法である。
【００５９】前記高温熱処理工程は、酸化雰囲気中の酸
素分圧が０．０５％以上となる条件にて行う。また、酸
素イオンを注入する工程において、ソース源となる酸素
イオンは、酸素原子イオンまたは酸素分子イオンを用
い、酸素原子イオンをソース源として用いる場合は、注
入エネルギー４０ＫｅＶ以下で注入し、酸素分子イオン
をソース源として用いる場合は、注入エネルギー８０Ｋ
ｅＶ以下で注入する。
素分圧が０．０５％以上となる条件にて行う。また、酸
素イオンを注入する工程において、ソース源となる酸素
イオンは、酸素原子イオンまたは酸素分子イオンを用
い、酸素原子イオンをソース源として用いる場合は、注
入エネルギー４０ＫｅＶ以下で注入し、酸素分子イオン
をソース源として用いる場合は、注入エネルギー８０Ｋ
ｅＶ以下で注入する。
【００６０】更に、酸素イオンを注入する工程後、前記
エピタキシャル成長処理工程前に、１０５０℃以上の水
素ガス雰囲気で１秒以上の熱処理する工程を備えてい
る。
エピタキシャル成長処理工程前に、１０５０℃以上の水
素ガス雰囲気で１秒以上の熱処理する工程を備えてい
る。
【００６１】イオン注入時のシリコン半導体基板の最表
面は、注入したイオンのイオン加速エネルギーが高く、
単結晶構造を有し、基板表面に単結晶層となる良好なエ
ピタキシャル成長を行うことが可能となり、所望の厚さ
のエピタキシャル層が形成される。
面は、注入したイオンのイオン加速エネルギーが高く、
単結晶構造を有し、基板表面に単結晶層となる良好なエ
ピタキシャル成長を行うことが可能となり、所望の厚さ
のエピタキシャル層が形成される。
【００６２】前記高温熱処理を行う工程において、酸素
分圧が０．０５％以上の酸化雰囲気下で、１１００℃以
上１４００℃以下の温度範囲で熱処理を行うと、シリコ
ン半導体基板表面の熱酸化膜が成長し、同時に、前記基
板内部にも、雰囲気中の酸素が前記基板へ内方拡散さ
れ、基板内部の埋め込み酸化膜（ＢＯＸ）も成長する。
分圧が０．０５％以上の酸化雰囲気下で、１１００℃以
上１４００℃以下の温度範囲で熱処理を行うと、シリコ
ン半導体基板表面の熱酸化膜が成長し、同時に、前記基
板内部にも、雰囲気中の酸素が前記基板へ内方拡散さ
れ、基板内部の埋め込み酸化膜（ＢＯＸ）も成長する。
【００６３】埋め込み酸化膜の成長は、シリコン半導体
基板において、あらかじめ形成したエピタキシャル膜下
の活性層側領域の消費を意味するため、基板は、最終的
に活性層、埋め込み酸化膜（ＢＯＸ）、支持基板の三層
構造となり、貫通転位や積層欠陥の存在する活性層側の
シリコンを埋め込み酸化膜として消費する。
基板において、あらかじめ形成したエピタキシャル膜下
の活性層側領域の消費を意味するため、基板は、最終的
に活性層、埋め込み酸化膜（ＢＯＸ）、支持基板の三層
構造となり、貫通転位や積層欠陥の存在する活性層側の
シリコンを埋め込み酸化膜として消費する。
【００６４】酸素原子イオンの注入エネルギーを４０Ｋ
ｅＶ、酸素分子イオンの注入エネルギーを８０ＫｅＶの
低エネルギー条件、かつ低ドーズ条件であっても、エピ
タキシャル膜下の活性層側領域を効率良く消費して、埋
め込み酸化膜（ＢＯＸ）の膜厚を所望の厚さとすること
が可能となる。
ｅＶ、酸素分子イオンの注入エネルギーを８０ＫｅＶの
低エネルギー条件、かつ低ドーズ条件であっても、エピ
タキシャル膜下の活性層側領域を効率良く消費して、埋
め込み酸化膜（ＢＯＸ）の膜厚を所望の厚さとすること
が可能となる。
【００６５】また、エピタキシャル成長を行う工程の前
処理として、１０５０℃以上の高温で短時間、水素ガス
のみの雰囲気下で熱処理を行うと、半導体基板の欠陥密
度の低減が可能となり、高品質なＳＩＭＯＸ基板の製造
が可能となる。
処理として、１０５０℃以上の高温で短時間、水素ガス
のみの雰囲気下で熱処理を行うと、半導体基板の欠陥密
度の低減が可能となり、高品質なＳＩＭＯＸ基板の製造
が可能となる。
【００６６】以上のように、本願のＳＩＭＯＸ基板及び
その製造方法によれば、低エネルギー、かつ低ドーズ条
件において、所望の厚みの活性層であるエピタキシャル
層、所望の厚みのＢＯＸ、支持基板の三層構造を形成
し、貫通転位や，積層欠陥の存在しない信頼性の高い、
高品質なＳＩＭＯＸ基板を提供できる。
その製造方法によれば、低エネルギー、かつ低ドーズ条
件において、所望の厚みの活性層であるエピタキシャル
層、所望の厚みのＢＯＸ、支持基板の三層構造を形成
し、貫通転位や，積層欠陥の存在しない信頼性の高い、
高品質なＳＩＭＯＸ基板を提供できる。
【図１】 本発明の具体例に係り、ＳＩＭＯＸ基板の各
製造工程を示す工程図である。
製造工程を示す工程図である。
１ シリコン半導体基板 ２ 四層構造のＳＩＭＯＸ基板 ３ 三層構造のＳＩＭＯＸ基板 ｅ エピタキシャル成長膜 ｓ 活性層側領域のシリコン ｏ ＢＯＸ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小松 幸夫 佐賀県杵島郡江北町大字上小田2201番地住 友金属工業株式会社シチックス事業本部内 (72)発明者 佐野 正和 佐賀県杵島郡江北町大字上小田2201番地住 友金属工業株式会社シチックス事業本部内
Claims (7)
- 【請求項１】 シリコン半導体のＳＩＭＯＸ基板の製造
方法において、 シリコン半導体基板表面に酸素イオンを注入する工程
と、 単結晶として残った基板表面にエピタキシャル成長を行
う工程とその後、１１００℃以上１４００℃以下の酸化
雰囲気下で高温熱処理を行う工程を備えたことを特徴と
するＳＩＭＯＸ基板の製造方法。 - 【請求項２】 前記１１００℃以上１４００℃以下の酸
化雰囲気で高温熱処理を行う工程において、酸化雰囲気
中の酸素分圧が０．０５％以上であることを特徴とする
前記請求項１記載のＳＩＭＯＸ基板の製造方法。 - 【請求項３】 前記高温熱処理工程において、埋め込み
酸化膜を形成する際に内部酸化によって、高温熱処理工
程前に形成したエピタキシャル層下の領域を酸化膜とし
て消費し、 活性層と、埋め込み酸化膜と、支持基板の三層構造を備
えたＳＩＭＯＸ基板となすことを特徴とする前記請求項
１又は２記載のＳＩＭＯＸ基板の製造方法。 - 【請求項４】 前記酸素イオンを注入する工程におい
て、ソース源として、酸素原子イオン又は酸素分子イオ
ンを用いることを特徴とする前記請求項１乃至３いずれ
か記載のＳＩＭＯＸ基板の製造方法。 - 【請求項５】 前記酸素イオンを注入する工程におい
て、酸素原子イオンをソース源とする場合は、注入エネ
ルギーを４０ＫｅＶ以下で注入し、酸素分子イオンをソ
ース源とする場合は、注入エネルギーを８０ＫｅＶ以下
で注入することを特徴とする前記請求項１乃至４記載の
ＳＩＭＯＸ基板の製造方法。 - 【請求項６】 前記酸素イオンを注入する工程後、前記
エピタキシャル成長処理工程前に、１０５０℃以上の水
素ガス雰囲気で１秒以上の熱処理する工程を設けたこと
を特徴とする前記請求項３乃至５いずれか記載のＳＩＭ
ＯＸ基板の製造方法。 - 【請求項７】 シリコン半導体のＳＩＭＯＸ基板におい
て、 ＳＩＭＯＸ基板は、酸素イオンを注入する手段と、エピ
タキシャル成長手段と、１１００℃以上１４００℃以下
の酸化雰囲気下の高温熱処理手段によって、活性層と、
エピタキシャル層下の領域を消費した埋め込み酸化膜層
と、支持基板の三層構造となることを特徴とするＳＩＭ
ＯＸ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28764399A JP4370647B2 (ja) | 1999-10-08 | 1999-10-08 | Ｓｉｍｏｘ基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28764399A JP4370647B2 (ja) | 1999-10-08 | 1999-10-08 | Ｓｉｍｏｘ基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110739A true JP2001110739A (ja) | 2001-04-20 |
| JP4370647B2 JP4370647B2 (ja) | 2009-11-25 |
Family
ID=17719888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28764399A Expired - Fee Related JP4370647B2 (ja) | 1999-10-08 | 1999-10-08 | Ｓｉｍｏｘ基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4370647B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007520891A (ja) * | 2004-02-04 | 2007-07-26 | フリースケール セミコンダクター インコーポレイテッド | ローカルｓｏｉを備えた半導体装置を形成するための方法 |
| CN100342492C (zh) * | 2003-03-14 | 2007-10-10 | 中国科学院上海微系统与信息技术研究所 | 一种厚膜绝缘层上硅材料的制备方法 |
| JP2010003852A (ja) * | 2008-06-19 | 2010-01-07 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
| WO2024130780A1 (zh) * | 2022-12-21 | 2024-06-27 | 中环领先半导体科技股份有限公司 | 一种半导体材料、制备方法和半导体器件 |
-
1999
- 1999-10-08 JP JP28764399A patent/JP4370647B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342492C (zh) * | 2003-03-14 | 2007-10-10 | 中国科学院上海微系统与信息技术研究所 | 一种厚膜绝缘层上硅材料的制备方法 |
| JP2007520891A (ja) * | 2004-02-04 | 2007-07-26 | フリースケール セミコンダクター インコーポレイテッド | ローカルｓｏｉを備えた半導体装置を形成するための方法 |
| JP2010003852A (ja) * | 2008-06-19 | 2010-01-07 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
| WO2024130780A1 (zh) * | 2022-12-21 | 2024-06-27 | 中环领先半导体科技股份有限公司 | 一种半导体材料、制备方法和半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4370647B2 (ja) | 2009-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043166A (en) | Silicon-on-insulator substrates using low dose implantation | |
| JP4238087B2 (ja) | ＳｉＧｅオンインシュレータ基板材料の製造方法 | |
| CN100418194C (zh) | Soi晶片的制造方法及soi晶片 | |
| US20060281234A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4817342B2 (ja) | Ｓｏｉタイプのウェハの製造方法 | |
| JP2006524426A (ja) | 基板上に歪層を製造する方法と層構造 | |
| JP3412470B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| KR20100027947A (ko) | 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법 | |
| TWI270959B (en) | Production method for SIMOX substrate | |
| JP3456521B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2001110739A (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| GB2437995A (en) | Semiconductor processing | |
| JPH10223551A (ja) | Ｓｏｉ基板の製造方法 | |
| TW505993B (en) | SIMOX substrate and method for production thereof | |
| JP2000031079A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH1197377A (ja) | Ｓｏｉ基板の製造方法 | |
| US20040187769A1 (en) | Method of producing SOI wafer | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JPH11214322A (ja) | シリコン半導体基板の製造方法 | |
| JP4531339B2 (ja) | 半導体基板の製造方法 | |
| JP3996732B2 (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JP2002134722A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPH1140512A (ja) | 半導体基板の製造方法 | |
| JPH02208940A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040806 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |