JP2002134722A - Soiウェーハの製造方法及びsoiウェーハ - Google Patents

Soiウェーハの製造方法及びsoiウェーハ

Info

Publication number
JP2002134722A
JP2002134722A JP2000327413A JP2000327413A JP2002134722A JP 2002134722 A JP2002134722 A JP 2002134722A JP 2000327413 A JP2000327413 A JP 2000327413A JP 2000327413 A JP2000327413 A JP 2000327413A JP 2002134722 A JP2002134722 A JP 2002134722A
Authority
JP
Japan
Prior art keywords
wafer
layer
soi
ion
soi wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000327413A
Other languages
English (en)
Inventor
Yoshiro Aoki
嘉郎 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP2000327413A priority Critical patent/JP2002134722A/ja
Publication of JP2002134722A publication Critical patent/JP2002134722A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 高いゲッター能を有し、結晶欠陥を低減した
SOIウェーハの製造方法及びSOIウェーハを提供す
ること。 【解決手段】 ウェーハに酸化膜を形成すると共に、水
素イオン等を注入してイオン注入層を形成する工程と、
前記ウェーハのイオン注入層を形成した面と他のウェー
ハを重ね合わせて低温熱処理し、前記イオン注入した方
のウエーハにて剥離する工程と、前記剥離したウェーハ
に高温熱処理とを行う工程を備えたSOIウェーハの製
造方法であって、前記イオン注入層を形成するウェーハ
は、格子間酸素濃度が1×1018/cm(old
ASTM)以上であり、前記工程にて形成したSOIウ
ェーハ上にエピタキシャル層を成長させる工程を備える
SOIウェーハの製造方法及びSOIウェーハである。

Description

【発明の詳細な説明】
【0001】
【従来の技術】従来、二枚の半導体ウェーハの間に酸化
膜(SiO)を介在させて貼り合わせた後、活性側と
なる半導体ウェーハを薄膜化して形成する、SOI(Si
liconon Insulator)ウェーハが知られている。
【0002】例えば、特開平5−211128号公報に
は、水素イオン剥離法、又はスマートカット法といわれ
る技術で製造するSOIウェーハの製造方法が開示され
ている。前記公報に記載された製造方法を図2を用いて
詳細に説明する。
【0003】先ず、水素イオン剥離法を用いてSOIウ
ェーハを製造するには、二枚のシリコンウェーハ50,
51を用意し(a参照)、一方のシリコンウェーハ50
の表面に酸化膜500を形成(b参照)する。そして、
前記シリコンウェーハ50に前記酸化膜を形成した面か
ら水素イオン又は希ガスイオンを所定条件で注入し、イ
オン注入層501を形成する(c参照)。
【0004】次に、剥離・薄膜化工程について説明す
る。シリコンウェーハ50は、酸化膜500が形成され
た面と支持側のウェーハとなる51を重ね合わせる(d
参照)。そして、低温(例えば、400℃〜600℃)
で熱処理を施すと、イオン注入層501を劈開面とし
て、重ね合わされたシリコンウェーハ50,51は剥離
し、薄膜化したシリコンウェーハ6が形成される(e参
照)。
【0005】その後、薄膜化したシリコンウェーハ6
は、高温で熱処理が施され、支持側のシリコンウェーハ
51と、酸化膜500が形成された面の結合強度が高め
られ、SOI層502を備えたSOIウェーハ5が形成
される(f参照)。
【0006】このような水素イオン剥離法で形成したS
OIウェーハは、以下のような利点を有している。例え
ば、(1)SOI層及び埋め込み酸化膜の膜厚の設計に
大きな自由度がある。(2)SOI層の膜厚均一性が優
れている。(3)埋め込み酸化膜の信頼性が高い。
(4)ウェーハの利用効率が高い。このため、前述した
方法で形成されたSOIウエーハは、実用化への期待が
大きい。
【0007】また、特開平2−37771号公報には、
他のSOIウェーハの製造方法が開示されている。この
方法では、熱処理を行ってゲッタリング・サイトを生成
させた第一のシリコンウエーハに酸化膜を形成した後、
前記ウェーハの酸化膜を形成した面と、酸化膜を形成し
た第二のシリコンウェーハとを重ね合わせ、その後、第
一のシリコンウェーハを研磨して、エピタキシャル層を
成長させることによりゲッタリング・サイトを有するS
OIウェーハを製造する。
【0008】
【発明が解決しようとする課題】しかし、前述のように
水素イオン剥離法で製造されたSOIウェーハには、現
状のSOIウェーハの製造プロセスや電子デバイスの製
造プロセスにおいて、デバイス形成層に多数の結晶欠陥
が発生している。この結晶欠陥の存在が、水素イオン剥
離法で製造されたSOIウェーハの実用化を阻む要因と
なっている。
【0009】また、前記特開平2−37771号公報に
記載のSOIウェーハの製造方法では、第一のシリコン
ウェーハにゲッタリング・サイトを形成するため、わざ
わざIG熱処理を行う必要があり、製造工程が煩雑とな
る問題があった。
【0010】そこで、本発明は、水素イオン剥離法で製
造したSOIウェーハの製造プロセス及び電子デバイス
の製造プロセスにおいて、高いゲッター能を有し、且
つ、デバイス形成層の結晶欠陥を低減した良品のSOI
ウェーハの製造方法及びSOIウェーハを提供すること
を目的とする。
【0011】
【課題を解決するための手段】本願第1請求項に記載し
た発明は、二枚のシリコンウェーハのうち、少なくとも
一方のシリコンウェーハに酸化膜を形成すると共に、一
方のシリコンウェーハに水素イオン又は希ガスイオンを
注入してイオン注入層を形成する工程と、前記シリコン
ウェーハのイオン注入層を形成した面と他方のシリコン
ウェーハとを重ね合わせて300℃〜900℃で熱処理
し、前記イオン注入をした方のウエーハにて剥離する工
程と、前記剥離したウェーハに1000℃〜1300℃
で熱処理を行う工程とを備えたSOIウェーハの製造方
法であって、前記イオン注入層を形成するウェーハは、
格子間酸素濃度が1×1018/cm(old AS
TM)以上であり、前記工程にて形成したSOIウェー
ハ上にエピタキシャル層を成長させる工程を備えるSO
Iウェーハの製造方法である。
【0012】このように、格子間酸素濃度が1×10
18/cm(old ASTM)以上のウェーハを用
いてSOIウェーハを製造すると、ウェーハ中の過飽和
酸素により、剥離後の熱処理で酸素析出物が形成される
ため、SOIウェーハには、充分なIG効果が期待され
る。また、これに加え、SOIウェーハには、イオン注
入によるダメージ層によるゲッタリング効果も期待でき
る。すなわち、本発明の製造方法により製造されたSO
IウェーハのSOI層には、酸素析出物などの欠陥が高
密度に発生し、結晶欠陥密度が1×10〜1×10
/cmに達するゲッタリングサイトが形成され、高い
ゲッター能を有するSOIウェーハの製造が可能とな
る。
【0013】また、SOI層上に、エピタキシャル層
(以下、「エピ層」という。)を形成すると、デバイス
形成層となるSOIウェーハ表層の結晶欠陥を低減させ
た良品のSOIウェーハの製造が可能となる。
【0014】また、本発明の製造方法によれば、低温熱
処理(300℃〜900℃)で行う剥離工程は、酸素析
出核の形成工程を兼ねており、更に、その後に行う高温
(1000℃〜1300℃)での結合強度の強化工程が
酸素析出物の形成工程を兼ねている。このため、ゲッタ
リングサイトを形成するために、わざわざ、酸素析出物
の形成だけを目的としたIG熱処理を施す必要がなくな
り、製造工程数を少なくして、効率良く、良品のSOI
ウェーハを製造することが可能となる。
【0015】本願第2請求項に記載した発明は、二枚の
シリコンウェーハのうち、少なくとも一方のシリコンウ
ェーハに酸化膜を形成すると共に、一方のシリコンウェ
ーハに水素イオン又は希ガスイオンを注入してイオン注
入層を形成する工程と、前記シリコンウェーハのイオン
注入層を形成した面と他方のシリコンウェーハとを重ね
合わせて300℃〜900℃で熱処理し、前記イオン注
入をした方のウエーハにて剥離する工程とを備えたSO
Iウエーハの製造方法であって、前記イオン注入層を形
成するウェーハは、格子間酸素濃度が1×1018/c
(oldASTM)以上であり、前記工程にて形成し
たSOIウェーハ上に1000℃〜1300℃でエピタ
キシャル層を成長させる工程を備えている。
【0016】このように、エピ層を成長させる工程が1
000℃〜1300℃の高温で行われると、エピ層の成
長と同時にSOI層中にゲッタリングサイトを形成する
ことができ、製造工程を簡略化するとともに、SOIウ
ェーハ表層に結晶欠陥の存在しない良品のSOIウェー
ハを得ることが可能となる。
【0017】本願第3請求項に記載した発明は、エピタ
キシャル層を設けたSOIウェーハにおいて、SOI層
中に結晶欠陥密度が1×10〜1×10個/cm
のIG層を備えたSOIウエーハである。
【0018】本発明のSOIウェーハは、格子間酸素濃
度が1×1018/cm(oldASTM)以上であ
り、主にこの過飽和酸素により、結晶欠陥密度が1×1
〜1×10個/cmとなるゲッタリングサイト
をSOI層中に形成でき、高いイントリンシックゲッタ
リング効果が発揮される。また、SOIウェーハ表層に
は、エピ層を形成するため、デバイス形成層の結晶欠陥
を低減させた良品となる。
【0019】
【発明の実施の形態】以下、本発明の具体例を図面に基
づいて詳細に説明する。
【0020】図1は、本発明の製造工程を示すフロー図
である。
【0021】先ず、二枚のシリコンウェーハ10,11
を用意する(a参照)。本例において、ウェーハ10
は、イオン注入層を形成するウェーハとし、ウェーハ1
1は、支持側ウェーハとした。イオン注入層を形成する
ウェーハ10は、格子間酸素濃度が1×1018/cm
(old ASTM 以下同じ)以上の高酸素濃度で
あるシリコンウェーハを用いた。
【0022】二枚のウェーハ10,11のうち少なくと
も一方のウェーハ、本例においては、ウェーハ10に、
熱処理を施し、表面に0.1μmの熱酸化膜100を形
成する(b参照)。次いで、ウェーハ10に水素イオン
又は希ガスイオンを注入し、イオン注入層101を形成
する(c参照)。本例においては、水素イオンを、加速
電圧80KeV、ドーズ量5×1016/cmの条件
で、酸化膜100を通してウェーハ10に注入した。
【0023】次に、ウェーハ10の熱酸化膜100が形
成された表面と、支持側ウェーハ11とを重ね合わせ
(d参照)、N雰囲気中、500℃で1時間の熱処理
を行い、イオン注入層101の位置で重ね合わせたシリ
コンウェーハのうちウェーハ10の一部を剥離した(e
参照)。
【0024】更に、N雰囲気中、1100℃で2時間
熱処理を行い、残ったウェーハ10の酸化膜100と、
支持側ウェーハ11との結合強度を高め、SOI層10
2を有するSOIウェーハ12を形成した(f参照)。
ここで、高温熱処理により、SOIウェーハ12には、
ウェーハ中の過飽和酸素から酸素析出物が形成され、S
OI層102中にゲッタリングサイトが形成される。
【0025】その後、SiHCl雰囲気中、1100
℃で熱処理を行い、SOI層上に厚み5μmのエピ層1
03を形成したSOIウェーハ1を得た(g参照)。
【0026】得られたSOIウェーハ1の欠陥密度を選
択エッチング法により評価した。評価の結果、エピ層1
03中の欠陥密度は、1×10個/cm以下の良好
な値を示し、エピ層103下部のSOI層102中の欠
陥密度は、1×102〜1×10個/cmであり、
ゲッタリング効果を得るのに充分な値を示した。また、
SOI層102中の欠陥を透過電子顕微鏡により観察し
た結果、これらの欠陥が、酸素析出物であることが確認
できた。
【0027】このように、水素イオン剥離法によりSO
Iウェーハ1を製造する方法において、イオン注入層を
形成するウェーハ10として格子間酸素濃度が1×10
18/cm(old ASTM)以上のものを用いる
と、この過飽和酸素により、剥離後の熱処理で充分なゲ
ッタリングサイトが形成されるとともに、これに加え、
イオン注入によるダメージ層のゲッタリング効果も期待
できる。
【0028】したがって、SOI層102においては、
酸素析出物などの欠陥が高密度に発生し、結晶欠陥密度
が1×10〜1×10個/cmに達するゲッタリ
ングサイトが形成され、高いゲッター能を有するSOI
ウェーハを製造できる。
【0029】また、SOIウエーハ1は、表層にエピ層
103を形成するため、デバイス形成層となるSOIウ
ェーハ1の表層の結晶欠陥は低減し、良品のSOIウェ
ーハ1を製造できる。
【0030】また、本例の製造方法によれば、低温熱処
理(300℃〜900℃)で行う剥離工程(e参照)は
酸素析出核の形成工程を兼ねており、更に、その後に行
う高温(1000℃〜1300℃)での結合強度の強化
工程(f参照)は酸素析出物の形成工程を兼ねている。
このため、わざわざ、ゲッタリングサイトを形成するた
めに、酸素析出物の形成だけを目的としたIG熱処理を
施す必要がなくなり、製造工程数を少なくして、効率良
く良品のSOIウェーハ1を製造できる。
【0031】次に、SOIウェーハの製造工程の第二の
具体例について説明する。本例の方法は、図1に示す製
造工程フローにおいて、剥離工程(a〜e参照)まで同
一の操作を行う。
【0032】本例の方法においては、図1(f)に示す
高温熱処理による結合強度の強化工程を省略し、図1
(e)に示す剥離工程を行った後、図1(g)に示すS
iHCl雰囲気中、1100℃で熱処理を行い、SO
I層102及びエピ層103を形成する工程を行う。
【0033】本例の方法で製造したSOIウェーハにお
いても、エピ層103中の欠陥密度は、1×10個/
cm以下の良好な値を示し、エピ層103下部のSO
I層102中の欠陥密度は、1×10〜1×10
/cmであり、ゲッタリング効果を得るのに充分な値
を示した。
【0034】このように、エピ層103を成長させる工
程が1000℃〜1300℃の高温で行われると、エピ
層103の成長と同時にSOI層102中にゲッタリン
グサイトを形成することができ、製造工程を簡略化する
とともに、デバイス形成層となるSOIウェーハ表層の
結晶欠陥を低減した良品のSOIウェーハを製造でき
る。
【0035】
【発明の効果】以上説明したように、本発明は、二枚の
シリコンウェーハのうち、少なくとも一方のシリコンウ
ェーハに酸化膜を形成すると共に、一方のシリコンウェ
ーハに水素イオン又は希ガスイオンを注入してイオン注
入層を形成する工程と、前記シリコンウェーハのイオン
注入層を形成した面と他方のシリコンウェーハとを重ね
合わせて300℃〜900℃で熱処理し、前記イオン注
入した方のウエーハにて剥離する工程と、前記剥離した
ウェーハに1000℃〜1300℃で熱処理を行う工程
とを備えたSOIウェーハの製造方法であって、前記イ
オン注入層を形成するウェーハは、格子間酸素濃度が1
×1018/cm(old ASTM)以上であり、
前記工程にて形成したSOIウェーハ上にエピタキシャ
ル層を成長させる工程を備えるSOIウエーハの製造方
法である。
【0036】このように、水素イオン剥離法によりSO
Iウェーハを製造する方法において、格子間酸素濃度が
1×1018/cm(old ASTM)以上のウェ
ーハを用いると、この過飽和酸素により、剥離後の熱処
理で酸素析出物が形成されて、SOIウェーハには、充
分なゲッタリング効果が期待される。また、これに加
え、SOIウェーハには、イオン注入によるダメージ層
のゲッタリング効果も期待できる。すなわち、SOIウ
ェーハには、酸素析出物などの欠陥が高密度に発生し、
結晶欠陥密度が1×10〜1×10個/cmに達
するゲッタリングサイトが形成され、高いゲッター能を
有するSOIウェーハを製造できる。
【0037】このように、SOIウェーハ表層には、エ
ピ層を成長させるため、デバイスを形成するSOIウェ
ーハの表層に結晶欠陥の存在しない良品のSOIウェー
ハを製造できる。
【0038】更に、本発明の製造方法によれば、低温熱
処理(300℃〜900℃)で行う剥離工程は、酸素析
出核の形成工程を兼ねており、その後に行う高温(10
00℃〜1300℃)での結合強度の強化工程が酸素析
出物の形成工程を兼ねているため、わざわざ、ゲッタリ
ングサイトを形成するために、酸素析出物の形成だけを
目的としたIG熱処理を施す必要がなくなり、製造工程
数を少なくして、効率良くSOIウェーハを製造するこ
とが可能となる。
【0039】また、前記工程において、剥離工程後の高
温熱処理工程を省略し、重ね合わせたウェーハを剥離し
た後、1000℃〜1300℃の高温でエピ層を形成す
る工程と行うと、エピ層の成長と同時にSOI層中にI
Gサイトを形成することができ、製造工程を簡略化する
とともに、SOIウェーハの表層に結晶欠陥の存在しな
い良品のSOIウェーハを製造できる。
【0040】また、このような製造方法によって形成し
たエピタキシャル層を設けたSOIウェーハは、ウェー
ハの格子間酸素濃度が1×1018/cm(old
ASTM)以上のものを用いて、結晶欠陥密度が1×1
〜1×10個/cmであるゲッタリングサイト
を備えたSOI層が形成され、高いゲッター能を有して
いる。
【図面の簡単な説明】
【図1】本発明の具体例に係り、SOIウェーハの各製
造工程を示すフロー図である。
【図2】従来例に係り、SOIウェーハの各製造工程を
示すフロー図である。
【符号の説明】
1 SOIウェーハ 5 シリコンウエーハ 6 薄膜化したシリコンウェーハ 10 SOI層を形成する側のシリコンウェーハ 11 支持側のシリコンウェーハ 12 SOIウェーハ 50 シリコンウェーハ 51 シリコンウェーハ 100 熱酸化膜 101 イオン注入層 102 SOI層 103 エピ層 500 酸化膜 501 イオン注入層 502 SOI層

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 二枚のシリコンウェーハのうち、少なく
    とも一方のシリコンウェーハに酸化膜を形成すると共
    に、一方のシリコンウェーハに水素イオン又は希ガスイ
    オンを注入してイオン注入層を形成する工程と、前記シ
    リコンウェーハのイオン注入層を形成した面と他方のシ
    リコンウェーハとを重ね合わせて300℃〜900℃で
    熱処理し、前記イオン注入をした方のウエーハにて剥離
    する工程と、前記剥離したウェーハに1000℃〜13
    00℃で熱処理を行う工程とを備えたSOIウェーハの
    製造方法であって、 前記イオン注入層を形成するウェーハは、格子間酸素濃
    度が1×1018/cm(old ASTM)以上で
    あり、前記工程にて形成したSOIウェーハ上にエピタ
    キシャル層を成長させる工程を備えることを特徴とする
    SOIウェーハの製造方法。
  2. 【請求項2】 二枚のシリコンウェーハのうち、少なく
    とも一方のシリコンウェーハに酸化膜を形成すると共
    に、一方のシリコンウエーハに水素イオン又は希ガスイ
    オンを注入してイオン注入層を形成する工程と、前記シ
    リコンウェーハのイオン注入層を形成した面と他方のシ
    リコンウェーハとを重ね合わせて300℃〜900℃で
    熱処理し、前記イオン注入をした方のウエーハにて剥離
    する工程とを備えたSOIウエーハの製造方法であっ
    て、 前記イオン注入層を形成するウエーハは、格子間酸素濃
    度が1×1018/cm(old ASTM)以上で
    あり、前記工程にて形成した形成したウエーハ上に10
    00℃〜1300℃でエピタキシャル層を成長させる工
    程を備えることを特徴とするSOIウエーハの製造方
    法。
  3. 【請求項3】 エピタキシャル層を設けたSOIウェー
    ハにおいて、 SOI層中に結晶欠陥密度が1×10〜1×10
    /cmのイントリンシックゲッタリング(IG)層を
    備えたことを特徴とするSOIウェーハ。
JP2000327413A 2000-10-26 2000-10-26 Soiウェーハの製造方法及びsoiウェーハ Pending JP2002134722A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000327413A JP2002134722A (ja) 2000-10-26 2000-10-26 Soiウェーハの製造方法及びsoiウェーハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000327413A JP2002134722A (ja) 2000-10-26 2000-10-26 Soiウェーハの製造方法及びsoiウェーハ

Publications (1)

Publication Number Publication Date
JP2002134722A true JP2002134722A (ja) 2002-05-10

Family

ID=18804438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000327413A Pending JP2002134722A (ja) 2000-10-26 2000-10-26 Soiウェーハの製造方法及びsoiウェーハ

Country Status (1)

Country Link
JP (1) JP2002134722A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134925A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp Soi基板及びその製造方法
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
WO2010122701A1 (ja) * 2009-04-22 2010-10-28 パナソニック株式会社 Soiウェーハ、その製造方法および半導体装置の製造方法
KR20110014083A (ko) * 2009-08-04 2011-02-10 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 반도체 기판을 제조하기 위한 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134925A (ja) * 2004-11-02 2006-05-25 Nec Electronics Corp Soi基板及びその製造方法
JP2006294737A (ja) * 2005-04-07 2006-10-26 Sumco Corp Soi基板の製造方法及びその製造における剥離ウェーハの再生処理方法。
WO2010122701A1 (ja) * 2009-04-22 2010-10-28 パナソニック株式会社 Soiウェーハ、その製造方法および半導体装置の製造方法
US8531000B2 (en) 2009-04-22 2013-09-10 Panasonic Corporation SOI wafer, method for producing same, and method for manufacturing semiconductor device
KR20110014083A (ko) * 2009-08-04 2011-02-10 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 반도체 기판을 제조하기 위한 방법
JP2011035390A (ja) * 2009-08-04 2011-02-17 Soitec Silicon On Insulator Technologies 半導体基板を作製する方法
KR101698434B1 (ko) 2009-08-04 2017-01-20 소이텍 반도체 기판을 제조하기 위한 방법

Similar Documents

Publication Publication Date Title
KR100668160B1 (ko) Soi웨이퍼의 제조방법 및 이 방법으로 제조된 soi웨이퍼
US6489654B2 (en) Silicon-on-insulator (SOI) substrate
JP3395661B2 (ja) Soiウエーハの製造方法
US6350702B2 (en) Fabrication process of semiconductor substrate
JP5706391B2 (ja) Soiウエーハの製造方法
EP0917193A1 (en) Laminated SOI substrate and producing method thereof
JP3900741B2 (ja) Soiウェーハの製造方法
JPH0719839B2 (ja) 半導体基板の製造方法
JP2002164520A (ja) 半導体ウェーハの製造方法
JP2002280531A (ja) 半導体基板及びその製造方法
US7446016B2 (en) Method for producing bonded wafer
US7186628B2 (en) Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer
KR101340002B1 (ko) Soi웨이퍼의 제조방법
JP2001210811A (ja) 半導体基板の製造方法
JP5183958B2 (ja) Soiウエーハの製造方法
JP5292810B2 (ja) Soi基板の製造方法
JPH10321548A (ja) 半導体基板の製造方法
JP3921823B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JP2002134722A (ja) Soiウェーハの製造方法及びsoiウェーハ
JPH11191617A (ja) Soi基板の製造方法
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
JPH10335616A (ja) Soi基板の製造方法
JP3887973B2 (ja) Soiウエーハの製造方法及びsoiウエーハ
US20040187769A1 (en) Method of producing SOI wafer
JPH11307471A (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Effective date: 20040806

Free format text: JAPANESE INTERMEDIATE CODE: A7425

A621 Written request for application examination

Effective date: 20041217

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061127

A131 Notification of reasons for refusal

Effective date: 20070116

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20070605

Free format text: JAPANESE INTERMEDIATE CODE: A02