KR20110014083A - 반도체 기판을 제조하기 위한 방법 - Google Patents

반도체 기판을 제조하기 위한 방법 Download PDF

Info

Publication number
KR20110014083A
KR20110014083A KR1020100050087A KR20100050087A KR20110014083A KR 20110014083 A KR20110014083 A KR 20110014083A KR 1020100050087 A KR1020100050087 A KR 1020100050087A KR 20100050087 A KR20100050087 A KR 20100050087A KR 20110014083 A KR20110014083 A KR 20110014083A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
layer
substrate
impurity
type
Prior art date
Application number
KR1020100050087A
Other languages
English (en)
Other versions
KR101698434B1 (ko
Inventor
크리스또프 말빌르
Original Assignee
에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 filed Critical 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스
Publication of KR20110014083A publication Critical patent/KR20110014083A/ko
Application granted granted Critical
Publication of KR101698434B1 publication Critical patent/KR101698434B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체-온-절연체 기판을 제조하기 위한 방법에 관한 것으로서, 상기 방법은, a) 제 1 불순물 형의 제 1 불순물 밀도를 갖는 제 1 반도체 기판을 제공하는 단계, b) 상기 제 1 반도체 기판에 제 1 열처리를 가하여, 상기 제 1 반도체 기판의 일 주표면에 인접한 변경층(modified layer) 내의 상기 제 1 불순물 밀도를 감소시키는 단계, c) 제 2 기판 상으로 상기 감소된 제 1 불순물 밀도를 갖는 상기 변경층을 적어도 부분적으로 이동시켜 변경된 제 2 기판을 획득하는 단계, 및 d) 상기 변경된 제 2 기판의 이동된 층(transferred layer) 상에, 특히, 에피택셜 성장에 의하여, 상기 제 1 불순물 형과 다른 제 2 불순물 형의 제 2 불순물 밀도를 갖는 층을 제공하는 단계를 포함한다. 이와 같이 함으로써, 제 1 불순물 형의 도펀트들을 갖는 반도체 물질을 사용하는 제조 라인의 제 2 불순물 형의 도펀트들의 오염이 방지될 수 있다.

Description

반도체 기판을 제조하기 위한 방법{METHOD FOR FABRICATING A SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 기판을 제조하기 위한 방법에 관한 것이며, 더욱 구체적으로는, 예컨대, 이미지 센서들과 같은 광전자 응용제품들에 적합한, 추가 도핑층(additional doped layer), 특히 에피택셜층을 포함하는 반도체-온-절연체(SOI, semiconductor on insulator) 기판에 관한 것이다.
광전자 공학에서, 예컨대, 비디오 또는 사진 카메라들에 적용될 수 있는, 후방 조명된 CMOS 이미지 센서들(BCIS, backside illuminated CMOS Image Sensors)과 같은 이미지 센서들에 사용되는 특수 기판들이 필요하다. 이러한 기판들에서, 광자들은 SOI 기판의 소자층(device layer)에 형성되는 이미지 센서들에 의해 수집될 수 있다. 일부 소자들에서, 이미지 센서들을 포함하는 SOI 소자층은 상기 센서들의 후면을 노출하고 광자들의 효율적인 수집을 용이하게 하기 위해 최종 기판으로 이동된다.
종래 기술에서, 이러한 종류의 특수 SOI 기판은 종래 Smart CutTM 기술로 n형 SOI층을 형성하기 위해 n형 도우너(donor) 기판을 사용하여 준비되었다. 이러한 방법은 통상적으로 도우너 기판, 예컨대 실리콘 웨이퍼를 제공하는 단계, 상기 도우너 기판 상에 절연층을 제공하는 단계, 및 상기 도우너 기판 내부에 미리 결정된 스플리팅 영역(splitting area)을 생성하는 단계를 포함하며, 상기 미리 결정된 스플리팅 영역은 상기 도우너 기판 안으로, 예컨대 헬륨 또는 수소 이온들과 같은, 원자 종(species) 또는 이온들을 주입함으로써 달성된다. 다음 단계에서, 상기 도우너 기판은 베이스 기판, 예컨대 추가 실리콘 웨이퍼에 접합(bond)되며, 그에 따라 상기 절연층은 핸들(handle)과 상기 도우너 기판 사이에 끼워진다. 후속하여, 상기 도우너 기판의 나머지(remainder)는 상기 접합된 도우너-베이스 기판으로부터 상기 미리 결정된 스플리팅 영역에서 분리되며, 상기 미리 결정된 스플리팅 영역에 열적 및/또는 기계적 처리가 이루어진다. 결과적으로 반도체-온-절연체(SOI) 기판이 생성된다.
그러나, SOI 기판 제조 라인에 제 2 형 도펀트들(예컨대, p형)과 다른 제 1 형 도펀트들(예컨대, n형)을 사용하는 것은, 표준 SOI 기판에 사용되는 상기 제 2 형의 불순물 도펀트 농도를 갖는 도우너 웨이퍼들로부터, 상기 제 1 형의 타겟 도펀트 형(target dopant type)을 갖는 다른 웨이퍼들로 교차-오염(cross-contamination)을 초래할 수 있다. 더욱 안 좋게도, 광전자 응용제품들을 위한 특수 기판들이, 예컨대, p형(붕소, B), 표준 기판들이 아니라, 다른 형의 도펀트들, 예컨대, n형 도펀트들(인, P)을 필요로 하는 경우에, 상기 n형 도펀트들은 상기 제조 라인을 오염시킬 수 있으며, 그에 따라 표준 SOI 기판들의 품질을 떨어트릴 수 있다. 따라서, 이것은 n-SOI 웨이퍼들과 표준 p-SOI 웨이퍼들 모두에 만족스럽지 못한 도펀트 프로파일들을 초래한다.
표면 오염에서 공중(airborne) 오염까지, 이러한 문제에서 주요 관심사항이다. 특수 화학 필터링이 없는 표준 청정실 환경에서, 공기 재순환 속도에 따라서, 약 30분에서 2시간 동안 1 내지 수 1012 원자/cm2 범위로 표면 상에 붕소 또는 인 오염을 갖는 것이 일반적이다. 확산(diffusion)에 의하여, 원치 않는 원소들이 기판의 벌크(bulk) 안으로 확산하여, 약 1016 원자/cm3 정도의 부피 오염을 초래하며, 이것은 n층 또는 p층들이 목표되는 경우에 특히 문제가 된다.
또한, Smart CutTM 공정 중의 후속 어닐링 단계들 동안, 카운터-도핑층(counter-doped layer) 바깥으로 도펀트들이 확산하며, 이것은 상기 기판을 추가적으로 악화시킨다.
더구나, n형 도펀트들을 갖는 특수 기판들은 p형 도펀트 구조를 갖는 특수 기판들과 비교할 때 다소 높은 결함 밀도를 나타낸다. 이것은 추가 에피택셜층이 상부에 성장되는 n형 시작 기판들이, 특히 COP 결함들에 관하여, p형 기판들에 비해 낮은 품질을 갖는다는 사실과 관련된다.
따라서, 본 발명의 목적은 오염 문제들이 극복될 수 있는 추가층들을 갖는 반도체-온-절연체 기판을 제조하기 위한 방법을 제안하는 것이다.
이러한 목적은 청구항 제 1 항에 따라서 반도체 기판, 특히 반도체-온-절연체 기판을 제조하기 위한 방법으로 달성된다. 따라서, 상기 방법은, a) 제 1 불순물 형의 제 1 불순물 농도를 갖는 제 1 반도체 기판을 제공하는 단계, b) 상기 제 1 반도체 기판에 제 1 열처리를 가하여, 상기 제 1 반도체 기판의 일 주 표면(main surface)에 인접한 변경층(modified layer) 내에 상기 제 1 불순물 농도를 감소시키는 단계, c) 상기 감소된 제 1 불순물 밀도를 갖는 상기 변경층을 적어도 부분적으로 제 2 기판 상으로 이동시켜 변경된 제 2 기판(modified second substrate)을 획득하는 단계, 및 d) 상기 제 1 불순물 형과 다른 제 2 불순물 형의 제 2 불순물 밀도를 갖는 층을, 특히 에피택셜 성장에 의해, 제공하는 단계를 포함한다.
최종 기판과 다른 불순물 형을 갖는 시작 기판을 제공함으로써, 심지어 최종 기판이 동일한 제조 라인에서 일반적으로 제조되는 기판들과 비교하여 다른 종류의 불순물을 갖는 경우에도, 오염의 위험을 무릅쓰지 않고 제 1 기판에서 제 2 기판으로 층을 이동시키는데 동일한 제조 라인을 사용할 수 있다.
또한, 최종 불순물 형과 관계없이 더 좋은 품질을 갖는 기판을 시작 물질로 선택할 수 있다.
"불순물 형(impurity type)"이란 용어는 n형 또는 p형 불순물들과 관련된다. 여기서, 제 2 불순물 형의 원자들은 추가층의 성장 동안 직접 제공되거나 그 후에 제공될 수 있다.
바람직하게, 상기 이동된 층(transferred layer)이 제 2 불순물 형의 제 3 불순물 밀도를 갖도록 d) 단계가 수행된다. 이것은 확산에 의해서 비의도적으로 달성되거나, 의도적인 공정으로서 자동-도핑(auto-doping)에 의해 달성된다. 따라서, 상기 이동된 층(transferred layer)은 상기 공정 동안 이의 불순물 형이 바뀌고, 원하는 응용제품의 필요에 따라 최종 도펀트 프로파일을 만드는 것이 가능해진다.
유리하게, 상기 방법은 c) 단계 후에, 그리고 d) 단계 전에, e) 상기 변경된 제 2 반도체 기판에 제 2 열처리를 가하는 추가 단계를 더 포함할 수 있다. 이것은 상기 이동된 층 내의 제 1 불순물 형의 도펀트 농도를 추가로 감소시킬 것이다. 따라서, 이동 공정(transfer process) 동안, 제 1 기판의 표면에 근접한 상기 층의 재오염(recontamination)이 일어난다고 하더라도, 이러한 오염원들은 제 2 불순물 밀도를 갖는 층의 제공 전에 제 2 열처리 동안 확산되어 나갈 수 있다.
바람직하게, c) 단계는, f) 상기 반도체 기판 내부에, 바람직하게는 상기 감소된 불순물 밀도를 갖는 상기 변경층 내부에, 미리 결정된 스플리팅 영역을 생성하는 세부-단계, g) 상기 감소된 제 1 불순물 밀도 층이 사이에 끼이도록 상기 제 1 반도체 기판을 상기 제 2 반도체 기판에, 바람직하게는 접합(bonding)에 의하여, 부착시키는 세부-단계, 및 h) 상기 미리 결정된 스플리팅 영역에서 분리가 일어나도록 상기 접합된 기판에 열적 및/또는 기계적 처리를 가하는 세부-단계를 포함할 수 있다. 따라서, 제 2 불순물 형을 갖는 기판들이 제 1 불순물 형을 위해서만 일반적으로 사용되는 라인에서 제조되어야만 하는 경우에, Smart CutTM형 층 이동 공정은 층 이동 제조 라인의 오염의 위험을 무릅쓰지 않고 수행될 수 있다.
바람직한 실시예에 따라서, 상기 방법은 감소된 불순물 밀도를 갖는 상기 변경층 상에 유전체층을 제공하는 추가 단계를 포함할 수 있다. 이러한 층은 열 성장 또는 증착에 의해 제공될 수 있다. 대안적으로, 상기 유전체층은 상기 층 이동 전에 상기 제 2 기판 상에 제공될 수도 있다. 따라서, 상기 방법은 상술된 바와 같이 표준 Smart CutTM 기술과 양립할 수 있다.
바람직한 실시예에 따라서, c) 단계 동안 획득된 상기 제 1 반도체 기판의 나머지 부분은 적어도 c) 및 d) 단계들을 포함하는 후속 반도체 기판 제조 공정에서 새로운 제 1 반도체 기판으로 재사용될 수 있다. 더욱 바람직하게는, c) 및 d) 단계들이 b) 단계를 반복하지 않고 적어도 2번 수행되도록 b) 단계가 수행될 수 있다. 사실, 인접한 상기 변경층이 상기 이동된 층의 두께의 적어도 2배의 두께를 갖도록 제 1 열처리를 수행함으로써, b) 불순물 밀도 감소 단계를 수행할 필요 없이 두 층들을 이동시키는 것이 가능해진다. 이것은 상기 공정을 추가로 최적화한다.
변형예에 따라서, c) 단계 동안 획득된 제 1 반도체 기판의 나머지 부분은 적어도 c) 및 d) 단계를 포함하는 후속 반도체 기판 제조 공정에서 새로운 제 2 반도체 기판으로써 재사용될 수 있다. 따라서, 이 경우에, c) 단계 동안 획득된 상기 나머지 부분은, 심지어 그것이 도우너 기판으로써 다시 재사용될 수 없을지라도, 여전히 재사용될 수 있으며, 따라서 어떠한 물질도 못쓰게 되지 않는다.
바람직하게, 제 1 및 제 2 열처리들은 중성 분위기(neutral atmosphere), 특히 헬륨 및/또는 아르곤 분위기 하에서 수행될 수 있다. 이러한 공정 조건들 하에서, 기판으로부터 원하지 않는 도펀트들의 확산이 최적화될 수 있다. 또한, 표면 세정 효과(surface cleaning effect)가 일어난다.
유리하게, 제 1 불순물 형은 p형 불순물일 수 있고, 제 2 불순물 형은 n형 불순물일 수 있다. n형 반도체-온-절연체 층 기판은 광전자 응용제품들에서 중요한 역할을 담당하지만, n형의 시작 기판들은 대응하는 p형 기판들에 비해, 특히 COP 결함에 관하여, 낮은 품질을 갖는다. 본 발명에 따르는 방법을 이용함으로써, 결함 밀도에 관하여 개선된 특성을 갖는 원하는 기판을 획득하는 것이 가능하다.
바람직하게, 제 1 반도체 기판은 실리콘, 게르마늄, 갈륨, 비화물, SIC 기판 중 하나이다. 유리하게, 제 2 기판은 실리콘, 게르마늄, 갈륨, 비화물, 석영, SiC 중 하나일 수 있으며, 이들의 주 표면들 중 하나 상에 유전체층을 포함하는 것이 바람직하다.
유리하게, 제 1 불순물 밀도는 0.5*1016 내지 5*1016 원자/cm3의 범위 내일 수 있으며, 제 2 불순물 밀도 및 제 3 불순물 밀도는 동일한 정도로서, 구체적으로 0.5*1014 내지 5*1014 원자/cm3의 범위 내일 수 있다. 따라서, 예컨대 본 방법이 p 기판으로 시작하더라도, 최종 기판에서 n형의 최종 도펀트 농도가 달성될 수 있다.
변형예에 따라서, 적어도 하나의 추가층이 d) 단계 동안 제공되는 층 상에, 제 4 불순물 밀도로, 특히 제 1 불순물 형으로 성장될 수 있다. 따라서, p++ 형의 도펀트 농도(1018 정도의 불순물 농도)를 갖는 층 구조는 n- 층 상에 제공될 수 있으며, 이것은 CIS 이미지 센서에서 사용될 수 있다.
본 발명에 따르면, 제 1 불순물 형의 도펀트들을 갖는 반도체 물질을 사용하는 제조 라인의 제 2 불순물 형의 도펀트들의 오염이 방지될 수 있다.
아래에서, 본 발명의 유리한 실시예가 첨부된 도면들과 관련하여 설명될 것이다.
도 1a 내지 1i는 본 발명에 따르는 방법의 실시예를 도시한다.
도 2a 및 2b는 제 1 기판의 도펀트 프로파일, 및 본 발명에 따라서 제조되는 추가층을 갖는 반도체-온-절연체 기판에 대해 달성되는 것의 도펀트 프로파일을 도시한다.
(도 1a에 도시되는) 본 발명 방법의 a) 단계에 따르면, 제 1 불순물 형의 제 1 불순물 밀도를 갖는 제 1 반도체 기판(1)가 제공된다. 이러한 기판은 실리콘, 게르마늄, 갈륨 비화물 또는 SiC 웨이퍼, 예컨대 200mm 또는 300mm형 웨이퍼일 수 있다. 변형예에 따르면, 상기 반도체 기판은 상부에 반도체층이 제공되는 임의의 물질로 이루어진 베이스 기판일 수도 있다.
본 실시예에서, 반도체 기판(1)은 적게 도핑된 기판으로서, 통상적으로 0.5*1016 내지 5*1016 원자/cm3 정도의 도펀트 농도 또는 불순물 밀도를 가질 수 있다. 여기서, 반도체 기판(1)은 p형 불순물이 도핑된 실리콘 기판이며, 예컨대, 불순물 원자로서 붕소를 사용할 수 있다. p형 기판들은 이들이 좋은 결정 속성을 가지며, 특히 COP 결함이 없이 제공될 수 있다는 장점을 갖는다.
도 1b는 본 발명 방법의 b) 단계를 도시한다. 이 단계는 제 1 반도체 기판(1)의 일 주표면에 인접한 변경층(modified layer)(3)의 제 1 불순물 밀도를 낮추기 위해 반도체 기판(1)의 열처리를 제공하는 것으로 구성된다. 상기 열처리는 중성 분위기 하에서, 예컨대 헬륨 또는 아르곤 하에서 수행되며, 그에 따라 불순물 원자들은 도 1b에서 화살표로 도시된 바와 같이 기판으로부터 확산될 수 있다. 열처리 단계의 조건들에 따라서, 온도는 1200℃까지 올라갈 수 있으며, 상기 열처리는 수 시간까지 지속될 수 있으며, 약 100nm 내지 300nm 범위 내의 두께를 갖는 공핍층(depleted layer)(3)이 달성된다.
도 2a는 도 1b에 도시된 구조에서 달성되는 도펀트 농도 프로파일을 오로지 개념적으로 도시한다. 열처리 전에, 기판(1)은 점선(31)로 도시된 바와 같이 평평한 p형 도펀트 프로파일을 갖는다. 열처리 후에, 실선으로 도시되는 도펀트 농도(33)가 달성된다. 기판(1)의 표면에 근접할수록 공핍 영역이 관찰될 수 있으며, 이는 변경층(3)을 정의한다. 이 층은 통상적으로 열 예산(thermal budget)에 따라서 100nm 내지 300nm의 두께를 갖는다.
후속하여, 도 1c에 도시된 바와 같이, 유전체층(5), 예컨대 실리콘 반도체 기판(1)의 경우 실리콘 이산화물이 반도체 기판(1) 상에 제공된다. 이 층은 열 산화 또는 증착에 의해 달성될 수 있다. 실리콘 산화물층(5)은 통상적으로 200nm 내지 400nm의 두께를 갖지만, 약 10nm의 초박막 산화물층 또는 질화물과 산화물을 포함하는 복합 유전체층도 고려될 수 있다.
후속하여, 도 1d에 도시된 바와 같이, 미리 결정된 스플리팅 영역(7)이 감소된 불순물 밀도를 가지면서 변경층(3) 내부에 형성된다. 미리 결정된 스플리팅 영역(7)은 유전체층(5)을 관통하여 원자 종 및/또는 이온들(9)을 주입함으로써 달성될 수 있으며, 예컨대, 헬륨 및/또는 수소 이온들이 사용될 수 있다.
또한, 제 2 기판(11), 예컨대 실리콘 웨이퍼, 게르마늄 웨이퍼, 갈륨 비화물, Sic 웨이퍼 또는 석영 또는 유리 기판과 같은 투명 기판이 제공되며(도 1e 참조), 이는 이의 표면(13) 상의 추가 유전체층(미 도시)을 가질 수도 있고 또는 그렇지 않을 수도 있다. 제 2 기판(11)도 p형 또는 n형 도핑된 기판일 수 있다.
도 1f에서 도시되는 다음 단계는 제 1 반도체 기판(1)을 제 2 반도체 기판(11)에, 여기서는 접합(bonding)함으로써, 부착(attaching)하는 것으로 이루어지며, 그에 따라 유전체층(5)과 변경층(3)은 기판들(1 및 11) 사이에 끼워진다. 접합된 구조(13)에 열적 및/또는 기계적 처리를 가함으로써, 예컨대, 약 500 내지 600℃의 온도로 열적 어닐링을 가함으로써, 분리(detachment)가 미리 결정된 스플리팅 영역(7)에서 일어나며, 그에 따라 유전체(5)와 함께 변경층(3)의 적어도 일부분(15)은 제 2 기판(11) 상으로 이동된다. 이러한 변경된 제 2 기판(17)은 도 1g에 도시되며, 제 1 반도체 기판(1)의 나머지 부분(19)은 도 1h에 도시된다. 미리 결정된 스플리팅 영역(7)이 변경층(3) 내부에 위치하기 때문에, 나머지 부분(19)은 여전히 감소된 제 1 불순물 밀도를 갖는 변경층(3)의 나머지 부분(21)을 포함한다.
제 1 반도체 기판(1)의 나머지 부분(19)은 예컨대 세정 단계 및/또는 연마 단계를 포함하여 재활용될 수 있으며, 새로운 제 1 기판 또는 제 2 기판 중 어느 하나로서 재사용될 수 있다. 감소된 불순물 밀도를 갖는 상기 변경층의 나머지 부분(21)의 두께에 따라서, 재사용되는 기판(19)에는 도 1b에 도시되는 열처리를 다시 가하지 않을 수 있지만, 후속 제조 작업은 도 1c에 도시된 바와 같이 층(19/3) 상에 유전체층(5)을 제공하는 단계로 직접 시작할 것이다. 층(19)의 두께가 새로운 제조 작업이 충분하지 않은 경우에는, 후속 작업은 도 1b에 도시된 바와 같이 공정의 열처리 단계로 시작할 것이다. 그렇게 함으로써, 다수의 제조 작업들을 위한 하나의 도우너 기판을 재사용함으로써 반도체 물질의 사용을 최적화할 수 있을 뿐만 아니라, 공정 단계들의 수도 최적화될 수 있다. 실로, 제 1 반도체 기판(1) 내의 불순물 밀도를 감소시키기 위한 하나의 열처리 단계는 도 1에 도시되는 다수의 제조 시퀀스들에 충분할 수 있다.
도 1i에 도시된 바와 같이, 추가층(23)은 청구항 1의 d) 단계에 따라서 변경된 제 2 기판(18)의 이동된 층(15) 상에 제공될 수 있다. 이러한 층(23)은 헤테로 또는 호모 에피택셜할 수 있으며, 이동된 층(15) 상에 호모 에피택셜하게 성장되는 것이 바람직하다. 이의 두께는 통상적으로 약 1 내지 6 ㎛이다.
성장 동안, 에피택셜층(23)에, 예컨대 제 1 기판(1)과 비교하여 반대형을 갖는, n형 불순물 원자들, 예컨대, 인 원자들을 사용하여 도펀트 처리가 가해진다. 확산 또는 자동-도핑(auto-doping)에 의하여, 이동된 층(15)은 제 2 불순물형에 의해 도핑될 것이다. 변형예에 따라서, 도펀트 처리는 에피택셜층(23)의 성장 후에 수행될 수도 있다. 바람직하게, 성장 및 도핑 단계는, 예컨대 에피-반응기(epi-reactor)와 같은 하나의 동일한 툴(tool)에서 수행된다.
도 2b는 최종 기판(25)의 대응하는 도펀트 프로파일을 오로지 개념적으로 도시한다. 제 2 기판은 임의의 도펀트 구조, 예컨대 n 또는 p를 가질 수 있지만, 도핑되지 않는 것이 바람직하다. 또한, 매몰된(buried) 산화물층(5)도 도핑되지 않는다. 자동-도핑 및/또는 확산 효과들로 인하여, 1014 원자/cm3의 n형 도펀트 농도가 이동된 층(15)에서 관찰된다. 따라서, 이전의 p형 도핑층은 이제 n형 도핑 특성을 갖는다. 또한, 최종적으로 층(23)은 1014 원자/cm3의 도펀트 농도를 가지며 n형으로 남는다.
발명 실시예의 변형예에 따라서, 추가 열처리 단계가 도 1g 및 도 1i에 도시되는 단계들 사이에 수행될 수 있으며, 그에 따라 이동된 층(15)의 p형 도펀트 농도를 추가로 감소시킬 수 있다. 다시, 이러한 열처리는 중성 분위기, 예컨대 헬륨 또는 아르곤 하에서 수행된다.
본 발명의 범위를 벗어남 없이, 최종적으로 n형 도핑된 최종 기판(25)을 달성하기 위해 p형 기판(1)으로 시작하는 대신에, 에피택셜층을 포함하는 최종 p형 기판을 달성하기 위해 n형 시작 물질로 시작할 수도 있을 것이다.
임의의 실시예 또는 변형예와 단독으로 또는 조합하여 결합될 수 있는 본 발명 실시예의 추가 변형예에 따라서, 적어도 하나의 추가층이 제 4 불순물 밀도를 가지면서 층(23) 상에 성장된다. 제 4 불순물 밀도는 예컨대 p++형일 수 있으며, 이의 불순물 농도는 약 1018 원자/cm3 정도일 수 있다. 따라서, 예컨대, BCIS 이미지 센서와 같은 광전자 응용 제품들에 필요한 기판 등이 형성될 수 있다.
상기 방법으로 인하여, n형 도펀트(인)에 의해 Smart CutTM p형 제조 라인이 오염되는 것을 방지할 수 있으며, 동시에, 광전자소자에 사용되기 위한 에피택셜층을 갖는 고품질 n형 SOI 기판들(BISC 기판들)이 달성될 수 있으며, 이것은 더 좋은 품질의 p형 기판들로 시작할 수 있기 때문에 가능하다.
1: 제 1 반도체 기판
3: 변경층
5: 유전체층
7: 미리 결정된 스플리팅 영역
9: 원자 종 및/또는 이온
11: 제 2 기판
13: 표면
15: 변경층의 일부분
17: 변경된 제 2 기판
19: 제 1 반도체 기판의 나머지 부분
21: 변경층의 나머지 부분
23: 에픽택셜층
25: 최종 기판

Claims (14)

  1. 반도체 기판, 특히 반도체-온-절연체 기판을 제조하기 위한 방법으로서,
    a) 제 1 불순물 형의 제 1 불순물 밀도를 갖는 제 1 반도체 기판을 제공하는 단계;
    b) 상기 제 1 반도체 기판에 제 1 열처리를 가하여, 상기 제 1 반도체 기판의 일 주표면에 인접한 변경층(modified layer) 내의 상기 제 1 불순물 밀도를 감소시키는 단계;
    c) 제 2 기판 상으로 상기 감소된 제 1 불순물 밀도를 갖는 상기 변경층을 적어도 부분적으로 이동시켜 변경된 제 2 기판을 획득하는 단계; 및
    d) 상기 변경된 제 2 기판의 이동된 층(transferred layer) 상에, 특히, 에피택셜 성장에 의하여, 상기 제 1 불순물 형과 다른 제 2 불순물 형의 제 2 불순물 밀도를 갖는 층을 제공하는 단계;
    를 포함하는 반도체 기판 제조 방법.
  2. 제 1 항에 있어서,
    상기 d) 단계는 상기 이동된 층이 상기 제 2 불순물 형의 제 3 불순물 밀도를 갖도록 수행되는 것을 특징으로 하는 반도체 기판 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    e) 상기 c) 단계 후에, 그리고 상기 d) 단계 전에, 상기 변경된 제 2 기판에 제 2 열처리를 가하는 추가적인 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 c) 단계는,
    f) 상기 제 1 반도체 기판 내부에 미리 결정된 스플리팅 영역을 생성하는 단계로서, 상기 미리 결정된 스플리팅 영역은 상기 감소된 불순물 밀도를 갖는 상기 변경층 내부에 위치하는 것이 바람직한 단계;
    g) 상기 감소된 제 1 불순물 밀도 층이 사이에 끼이도록 상기 제 1 반도체 기판을 상기 제 2 반도체 기판에, 바람직하게는 접합(bonding)에 의하여, 부착시키는 단계; 및
    h) 접합된 구조에 제 3 열적 및/또는 기계적 처리를 가하여 상기 미리 결정된 스플리팅 영역에서 분리가 일어나게 하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 기판 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    감소된 불순물 밀도를 갖는 상기 변경층(3) 상에 유전체층(5)을 제공하는 단계를 더 포함하는 것을 특징으로 하는 반도체 기판 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 c) 단계 동안 획득되는 상기 제 1 반도체 기판의 나머지 부분은, 적어도 상기 c) 및 d) 단계들을 포함하는 후속 반도체 기판 제조 공정에서 새로운 제 1 반도체 기판으로 재사용되는 것을 특징으로 하는 반도체 기판 제조 방법.
  7. 제 6 항에 있어서,
    상기 b) 단계는 상기 c) 및 d) 단계들이 상기 b) 단계를 반복하지 않으면서 적어도 두 번 이상 수행될 수 있도록 수행되는 것을 특징으로 하는 반도체 기판 제조 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 c) 단계 동안 획득되는 상기 제 1 반도체 기판의 나머지 부분은, 적어도 상기 c) 및 d) 단계들을 포함하는 후속 반도체 기판 제조 공정에서 새로운 반도체 기판으로 재사용되는 것을 특징으로 하는 반도체 기판 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 열처리는 중성 분위기, 특히 He(헬륨) 또는 Ar(아르곤) 분위기에서 수행되는 것을 특징으로 하는 반도체 기판 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 제 1 불순물 형은 p형 불순물이고, 상기 제 2 불순물 형은 n형 불순물인 것을 특징으로 하는 반도체 기판 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 반도체 기판은 Si(실리콘), Ge(게르마늄), GaAs(갈륨 비화물), SiC 기판 중 하나인 것을 특징으로 하는 반도체 기판 제조 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    상기 제 2 반도체 기판은, 특히 주표면들 중 하나 상에 유전체층을 포함하는, Si, Ge, GaAs, 석영, SiC 중 하나인 것을 특징으로 하는 반도체 기판 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 1 불순물 밀도는 0.5*1016 내지 5*1016 원자/cm3 범위 내이고, 상기 제 2 불순물 밀도 및 상기 제 3 불순물 밀도는 동일한 정도로서, 특히 0.5*1014 내지 5*1014 원자/cm3 범위 내인 것을 특징으로 하는 반도체 기판 제조 방법.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    제 4 불순물 밀도를 갖는 적어도 하나의 추가층이 상기 제 3 불순물 밀도를 갖는 상기 층 상에 제공되는 것을 특징으로 하는 반도체 기판 제조 방법.
KR1020100050087A 2009-08-04 2010-05-28 반도체 기판을 제조하기 위한 방법 KR101698434B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09290609A EP2282332B1 (en) 2009-08-04 2009-08-04 Method for fabricating a semiconductor substrate
EP09290609.8 2009-08-04

Publications (2)

Publication Number Publication Date
KR20110014083A true KR20110014083A (ko) 2011-02-10
KR101698434B1 KR101698434B1 (ko) 2017-01-20

Family

ID=41503765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100050087A KR101698434B1 (ko) 2009-08-04 2010-05-28 반도체 기판을 제조하기 위한 방법

Country Status (7)

Country Link
US (1) US8058149B2 (ko)
EP (1) EP2282332B1 (ko)
JP (1) JP5666842B2 (ko)
KR (1) KR101698434B1 (ko)
CN (1) CN101989567B (ko)
SG (1) SG168461A1 (ko)
TW (1) TWI492274B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170028428A (ko) * 2014-07-10 2017-03-13 가부시키가이샤 도요다 지도숏키 반도체 기판 및 반도체 기판의 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
JPWO2013031868A1 (ja) * 2011-08-30 2015-03-23 有限会社Ｍｔｅｃ 化合物半導体装置及びその製造方法
FR3057396B1 (fr) * 2016-10-10 2018-12-14 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088324A (ko) * 1998-05-15 1999-12-27 미다라이 후지오 반도체기판뿐만아니라반도체박막및다층구조를제조하는공정
JP2002134722A (ja) * 2000-10-26 2002-05-10 Sumitomo Metal Ind Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
EP1667207A1 (en) * 2003-09-08 2006-06-07 SUMCO Corporation Bonded wafer and its manufacturing method
EP2028685A1 (en) * 2007-08-20 2009-02-25 Siltron Inc. Manufacturing method for SSOI substrate

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137837A (en) * 1990-08-20 1992-08-11 Hughes Aircraft Company Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate
JP3211998B2 (ja) * 1993-05-31 2001-09-25 ソニー株式会社 半導体装置製造方法
JP3542376B2 (ja) * 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US6326280B1 (en) * 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
JP4723860B2 (ja) * 2002-12-09 2011-07-13 クォンタム セミコンダクター リミテッド ライアビリティ カンパニー Ｃｍｏｓ画像センサー
JP2006108365A (ja) * 2004-10-05 2006-04-20 Renesas Technology Corp 半導体装置およびその製造方法
US7238583B2 (en) * 2005-02-11 2007-07-03 Sarnoff Corporation Back-illuminated imaging device and method of fabricating same
JP2007059873A (ja) * 2005-07-26 2007-03-08 Sharp Corp 半導体発光素子及びその製造方法
US7446018B2 (en) * 2005-08-22 2008-11-04 Icemos Technology Corporation Bonded-wafer superjunction semiconductor device
JP2007059704A (ja) * 2005-08-25 2007-03-08 Sumco Corp 貼合せ基板の製造方法及び貼合せ基板
US7745309B2 (en) * 2006-08-09 2010-06-29 Applied Materials, Inc. Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
JP2009536446A (ja) * 2006-09-07 2009-10-08 Ｎｅｃエレクトロニクス株式会社 半導体基板の製造方法及び半導体デバイスの製造方法
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
JP5220335B2 (ja) * 2007-04-11 2013-06-26 信越化学工業株式会社 Ｓｏｉ基板の製造方法
KR101436116B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판 및 그 제조 방법, 및 반도체 장치
JP5272329B2 (ja) * 2007-05-22 2013-08-28 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8093136B2 (en) * 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
JPWO2009131111A1 (ja) * 2008-04-25 2011-08-18 株式会社アルバック 太陽電池の製造方法，太陽電池の製造装置，及び太陽電池
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US7955940B2 (en) * 2009-09-01 2011-06-07 International Business Machines Corporation Silicon-on-insulator substrate with built-in substrate junction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088324A (ko) * 1998-05-15 1999-12-27 미다라이 후지오 반도체기판뿐만아니라반도체박막및다층구조를제조하는공정
JP2002134722A (ja) * 2000-10-26 2002-05-10 Sumitomo Metal Ind Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
EP1667207A1 (en) * 2003-09-08 2006-06-07 SUMCO Corporation Bonded wafer and its manufacturing method
EP2028685A1 (en) * 2007-08-20 2009-02-25 Siltron Inc. Manufacturing method for SSOI substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170028428A (ko) * 2014-07-10 2017-03-13 가부시키가이샤 도요다 지도숏키 반도체 기판 및 반도체 기판의 제조 방법

Also Published As

Publication number Publication date
TW201110199A (en) 2011-03-16
CN101989567B (zh) 2015-03-04
US8058149B2 (en) 2011-11-15
EP2282332A1 (en) 2011-02-09
KR101698434B1 (ko) 2017-01-20
SG168461A1 (en) 2011-02-28
CN101989567A (zh) 2011-03-23
US20110034006A1 (en) 2011-02-10
TWI492274B (zh) 2015-07-11
EP2282332B1 (en) 2012-06-27
JP5666842B2 (ja) 2015-02-12
JP2011035390A (ja) 2011-02-17

Similar Documents

Publication Publication Date Title
JP4949628B2 (ja) Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法
JP2006140453A (ja) 直接ウェハ結合による低欠陥のゲルマニウム膜の製造
US20070128840A1 (en) Method of forming thin sgoi wafers with high relaxation and low stacking fault defect density
TWI698960B (zh) 製造絕緣體上半導體之方法
US20150076620A1 (en) Method for manufacturing transistors and associated substrate
EP2202795A1 (en) Method for fabricating a semiconductor substrate and semiconductor substrate
JP2010153815A6 (ja) 半導体基板の製造方法、および半導体基板
KR101698434B1 (ko) 반도체 기판을 제조하기 위한 방법
TWI699832B (zh) 製造絕緣體覆矽鍺之方法
KR101595307B1 (ko) 반도체 기판 제조방법 및 이미지센서
KR20170096134A (ko) 제어된 열적 산화에 의한 에피 성장한 게르마늄에서의 표면 거칠기의 감소
KR20190122872A (ko) 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법
WO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
US10125415B2 (en) Structure for relaxed SiGe buffers including method and apparatus for forming
JP2007250676A (ja) 異種材料の積層基板の製造方法
EP2096683B1 (en) Method for fabricating a semiconductor substrate
KR20230065995A (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
KR20210021488A (ko) 전면 이미지 센서 및 이러한 이미지 센서를 제조하기 위한 프로세스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 4