CN101989567A - 一种用于制造半导体衬底的方法 - Google Patents

一种用于制造半导体衬底的方法 Download PDF

Info

Publication number
CN101989567A
CN101989567A CN2010102237600A CN201010223760A CN101989567A CN 101989567 A CN101989567 A CN 101989567A CN 2010102237600 A CN2010102237600 A CN 2010102237600A CN 201010223760 A CN201010223760 A CN 201010223760A CN 101989567 A CN101989567 A CN 101989567A
Authority
CN
China
Prior art keywords
substrate
semiconductor substrate
impurity concentration
type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102237600A
Other languages
English (en)
Other versions
CN101989567B (zh
Inventor
克里斯托夫·马勒维尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101989567A publication Critical patent/CN101989567A/zh
Application granted granted Critical
Publication of CN101989567B publication Critical patent/CN101989567B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种用于制造绝缘体上半导体衬底的方法，该方法包括以下步骤：a)提供具有第一杂质类型的第一杂质浓度的第一半导体衬底，b)使第一半导体衬底经受第一热处理，从而降低与第一半导体衬底的一个主表面相邻的改性层中的第一杂质浓度，c)将具有降低的第一杂质浓度的改性层至少部分地转移到第二衬底上，从而获得改性的第二衬底，以及d)特别是通过常规外延生长，提供具有不同于第一杂质类型的第二杂质类型的第二杂质浓度的层。通过这样做，可以防止由第二杂质类型掺杂物对使用具有第一杂质类型掺杂物的半导体材料的生产线的污染。

Description

一种用于制造半导体衬底的方法
技术领域
本发明涉及一种用于制造半导体衬底的方法，特别涉及一种绝缘体上半导体(SOI)衬底，该SOI衬底包括附加掺杂层(特别是外延层)，适用于例如图像传感器的光电应用。
背景技术
在光电子学中，需要专用的衬底用于例如图像传感器，诸如背照式CMOS图像传感器(BCIS)，它们可以应用于摄像机或照相机。在这些衬底中，光子可以由形成在SOI衬底的器件层中的图像传感器收集。在一些器件中，包含图像传感器的SOI器件层被转移到最终衬底以暴露传感器的背面及便于有效收集光子。
在现有技术中，采用n型施主衬底制备这种专用的SOI衬底，以形成传统的Smart CutTM技术中的n型SOI层。这种方法典型地包括以下步骤：提供施主衬底(如硅片)，在施主衬底上提供绝缘层，以及通过将原子或离子(如氦或氢离子)注入到施主衬底来实现在施主衬底内部生成预定分离区域。在接下来的步骤中，将施主衬底键合到基础衬底(例如另外的硅片)上，使得绝缘层被夹在处理衬底及施主衬底之间。接着，紧随对预定分离区域的热和/或机械处理之后，在预定分离区域处将施主衬底的剩余部分与从键合的施主-基础衬底分离。结果，获得绝缘体上半导体(SOI)衬底。
然而，SOI衬底生产线中不同于第二类型掺杂物(例如p型)的第一类型掺杂物(例如n型)衬底的使用，会导致从具有在标准SOI衬底中使用的第二类型杂质掺杂物浓度的施主晶片到具有第一类型目标掺杂类型的其它晶片的交叉污染。甚至更坏的是，如果用于光电应用的专用衬底需要与标准衬底(例如p型(硼))相比不同类型的掺杂物(例如n型掺杂物(磷))，则该n型掺杂物可能污染生产线，由此降低标准SOI衬底的质量。这样导致在n型SOI晶片及标准p型SOI晶片中都不能得到满意的掺杂物分布。
在这种情况中空气污染带来的表面污染是需要特别注意的。在没有专门化学过滤的标准洁净室环境中，在约30分钟至2小时内通常具有1至几×1012原子/cm2范围内的硼或磷表面污染，这取决于空气循环速率。通过扩散，那些不需要的元素扩散进入衬底中，导致1016原子/cm3量级的体污染，当以n型或p型层作为目的时这是特别的问题。
另外，在Smart CutTM工艺过程中的后续的退火步骤中，反掺杂层的掺杂物扩散，更进一步地损坏衬底。
此外，与具有p型掺杂物结构的专用衬底相比，具有n型掺杂物的专用衬底显示了相当高密度的缺陷。这与其上将要生长附加外延层的n型原始衬底具有比p型衬底低的质量的事实有关，特别关于COP缺陷。
发明内容
因此，本发明的目的是提出一种可以克服污染问题的用于制造具有附加层的绝缘体上半导体衬底的方法。
使用根据权利要求1用于制造半导体衬底的、特别是绝缘体上半导体衬底的方法实现该目的。因此，该方法包括以下步骤：a)提供具有第一杂质类型的第一杂质浓度的第一半导体衬底，b)使第一半导体衬底经受第一热处理，从而降低与第一半导体衬底的一个主表面相邻的改性层中的第一杂质浓度，c)将具有降低的第一杂质浓度的改性层至少部分地转移到第二衬底上，从而获得改性的第二衬底，以及d)特别是通过外延生长，提供一具有不同于第一杂质类型的第二杂质类型的第二杂质浓度的层。
通过提供与最终衬底相比具有不同杂质类型的开始衬底，人们可以使用同一条生产线来将一个层从第一衬底转移到第二衬底，即使最终衬底与通常在同一条生产线制造的衬底相比具有不同种类的杂质也不会冒污染的危险。
此外，人们可以独立于最终杂质类型来选择具有更好质量的衬底作为开始材料。
术语“杂质类型”涉及n型或p型杂质。这里第二杂质类型的原子可以直接在附加层生长期间或者之后提供。
优选地，执行步骤d)，使得转移层具有第二杂质类型的第三杂质浓度。这也可以通过无意的扩散实现，或者通过自掺杂(因此，是有意的工艺)来实现。因此，转移层在该工艺期间改变它的杂质类型，并且它可以使最终的掺杂物分布符合期望应用的需要。
有利的是，该方法可以进一步包括在步骤c)之后且在步骤d)之前的附加步骤e)，该附加步骤e)用于使改性的第二半导体衬底经受第二热处理。这将进一步降低转移层中的第一杂质类型的掺杂物浓度。因此，即使在转移工艺期间，靠近第一衬底表面的层发生再次污染，这些污染物也可以在提供具有第二杂质浓度的层之前的第二热处理期间扩散出来。
优选地，步骤c)可以包括以下子步骤：f)在半导体衬底内，优选地在具有降低的杂质浓度的改性层内，生成预定分离区域，g)优选地通过键合将第一半导体衬底接合到第二半导体衬底，以将降低的第一杂质浓度层夹在它们中间，以及h)使键合衬底经受热和/或机械处理，使得在预定分离区域处发生分离。因此，在不得不在通常仅用于第一杂质类型的生产线上制造具有第二杂质类型的衬底的情况下，可以进行Smart CutTM转移工艺，而没有层转移生产线被污染的危险。
根据优选实施例，该方法可以包括在具有降低的杂质浓度的改性层上提供介电层的又一步骤。该层可以通过热生长或淀积来提供。作为一个备选方案，介电层可以在层转移之前在第二衬底上提供。因而该方法与上述标准的Smart CutTM技术兼容。
根据优选实施例，在步骤c)期间获得的第一半导体衬底的剩余部分可以在至少包括步骤c)以及d)的后续半导体衬底制造工艺中作为新的第一半导体衬底被重用。更优选地，可以按步骤c)以及d)可以执行至少两次而不重复步骤b)的方式，来执行步骤b)。事实上，通过执行第一热处理使得邻近的改性层具有至少为转移层厚度的两倍的厚度，使得可以不执行杂质浓度降低步骤b)而转移两个层。这进一步地优化了该工艺。
根据一个变型例，在步骤c)期间获得的第一半导体衬底的剩余部分可以在至少包括步骤c)以及d)的后续半导体衬底的制造工序中再用作新的第二半导体衬底。因此，在该情况下，在步骤c)期间获得的剩余部分仍然可以被重用，即使它不能再作为施主衬底被重用，因此，也没有材料被浪费。
优选地，第一以及第二热处理可以在中性气氛，特别是氦和/或氩气氛下执行。在这些工艺条件之下，该衬底中的不需要的掺杂物的扩散可以达到最佳。此外，还产生了表面清洁效果。
有利的是，第一杂质类型可以是p型杂质，第二杂质类型可以是n型杂质。绝缘体层上n型半导体衬底在光电应用中具有很重要的作用，但是n型开始衬底具有比相应的p型衬底低的质量，特别是关于COP缺陷。使用根据本发明的方法，因此可以获得具有改善的关于缺陷密度的特性的期望衬底。
优选地，第一半导体衬底是硅、锗、镓、砷化物及碳化硅衬底中的一种。有利的是，第二衬底可以是硅、锗、砷化镓、石英及碳化硅中的一种，优选地在它的一个主表面上包括介电层。
有利的是，第一杂质浓度可以在0.5×1016到5×1016原子/cm3的范围内，第二杂质浓度与第三杂质浓度具有相同的量级，特别是在0.5×1014到5×1014原子/cm3的范围内。因此，使用该方法例如开始使用p衬底，可以在最终衬底中得到n型的最终掺杂物浓度。
根据一个变型例，至少一个另外的层可以生长在步骤d)期间提供的层上，该层具有特别是第一杂质类型的第四杂质浓度。因此，可以在n型层上提供具有p++类型的掺杂物浓度(杂质浓度在1018量级)的层结构，这可用于CIS图像传感器。
附图说明
在下文中，将根据附图描述本发明的有利实施例。
图1中的(a)到(i)例示了根据本发明的方法的一个实施例，以及
图2中的(a)和(b)例示了第一衬底的掺杂物分布和针对根据本发明制造的具有附加层的绝缘体上半导体衬底实现的掺杂物分布。
具体实施方式
根据本发明的方法的步骤a)(例示在图1的(a)中)，提供第一半导体衬底1，其具有第一杂质类型的第一杂质浓度。该衬底可以是硅、锗、砷化镓或碳化硅晶片，例如200mm或300mm类型的晶片。根据一个变型例，半导体衬底还可以是其上设有半导体层的任何材料的基础衬底。
在该实施例中，半导体衬底1是一个低掺杂衬底，典型地掺杂物浓度或杂质浓度的量级为0.5×1016至5×1016原子/cm3。这里，半导体衬底1是p型杂质掺杂硅衬底，例如使用硼作为杂质原子。p型衬底的好处是具有良好的晶体特性，特别是没有COP缺陷。
图1中的(b)例示了本发明方法的步骤b)。该步骤涉及提供对半导体衬底1的热处理以降低与第一半导体衬底1的一个主表面相邻的改性层3中的第一杂质浓度。热处理在中性气氛下(例如在氦或氩下)执行，使得杂质原子如图1中的(b)中的箭头所示可以从衬底中扩散出来。根据热处理步骤的条件，温度可以高达1200℃，处理时间达几个小时，得到的耗尽层3的厚度为大约100nm到300nm。
图2中的(a)仅仅示意地示出了图1中的(b)所示结构的掺杂物浓度分布。在热处理之前，衬底1具有如虚线31所示的平的p型掺杂分布。在热处理之后，得到了实线所示的掺杂物浓度33。靠近于衬底1的表面，可以观察到耗尽区，其限定了改性层3。依赖于热预算(thermal budget)，这个层典型地具有100nm至300nm的厚度。
接着，如图1中的(c)所示，在半导体衬底1上设置介电层5(例如在硅半导体衬底1的情况下是二氧化硅)。该层可以通过热氧化或淀积而实现。二氧化硅层5典型地具有200nm到400nm的厚度，但是也可以考虑大约10nm的超薄氧化层或具有氮化物和氧化物的复合介电层。
接着，如图1中的(d)所示，在具有降低的杂质浓度的改性层3内形成预定分离区域7。预定分离区域7可以通过经由介电层5注入原子和/或离子9(例如使用氦和/或氢离子)而实现。
此外，提供第二衬底11，例如硅晶片、锗晶片、砷化镓、碳化硅晶片或透明衬底(如石英或玻璃衬底)，在它的表面13上有或者没有附加介电层(没有示出)(参见图1中的(e))。第二衬底11，也可以是p型或n型掺杂衬底。
接下来的步骤，如图1中的(f)所示，涉及将第一半导体衬底1接合(这里是通过键合)到第二衬底11，而使得介电层5和改性层3夹在衬底1与11之间。通过使键合结构13经受热和/或机械处理(例如在大约500-600℃温度下的热退火)，在预定分离区域7处发生分离，由此改性层3的至少一部分15与介电层5一起，被转移到第二衬底11上。该改性的第二衬底17在图1中的(g)中示出，第一半导体衬底1的剩余部分19在图1中的(h)中示出。因为预定分离区域7在改性层3内，所以剩余部分19仍然包括具有降低的第一杂质浓度的改性层3的剩余部分21。
第一半导体衬底1的剩余部分19可以重复利用，例如包括清洁和/或抛光步骤，并且可以作为新的第一衬底或者作为第二衬底被重用。取决于具有降低的杂质浓度的改性层的剩余部分21的厚度，重复利用的衬底19可以不再经受图1中的(b)所示的热处理，但是后续制造轮次将直接从如图1中的(c)所示的在层19/3上提供介电层5的步骤开始。如果层19的厚度不足以用于新的制造轮次，后续的轮次将从如图1中的(b)所示的工艺过程的热处理步骤开始。通过这样做，不仅通过对多个制造轮次重用施主衬底来使半导体材料的利用最优化，而且也可以使工序步骤的数量最优化。确实，对于如图1所示的多个制造工序，只要一个降低第一半导体衬底1中的杂质浓度的热处理步骤就够了。
如图1中的(i)所示，根据权利要求1的步骤d)，接着在改性的第二衬底17的转移层15上提供了又一层23。该层23是在转移层15上的异质外延生长或者同质外延生长，但优选是同质外延生长。它的厚度典型地在1到6μm的量级。
在生长期间，使外延层23经受使用n型杂质原子(例如磷原子)的掺杂处理，由此与第一衬底1相比具有相反的类型。通过扩散或自掺杂，转移层15也被掺杂第二杂质类型。根据一个变型例，掺杂处理还可以是在外延层23的生长之后进行。优选地，生长以及掺杂步骤在同一设备(例如外延反应器)中执行。
图2中的(b)仅仅示意性地例示了最终衬底25的对应掺杂物分布。第二衬底可以具有任何掺杂结构，例如n型或p型，但是优选地不掺杂。此外，埋入氧化层5也是非掺杂的。由于自掺杂和/或扩散效应，在转移层15中观察到大约1014原子/cm3的n型掺杂物浓度。由此，以前的p型掺杂层现在具有n型掺杂的特性。最终层23也具有大约1014原子/cm3的掺杂物浓度并保持n型。
根据本发明实施例的一个变型例，可以在图1中的(g)以及(i)中所示的步骤之间执行附加热处理步骤，以进一步降低转移层15中的p型掺杂物浓度。再次，该热处理在中性气氛(例如氦或氩)下执行。
在不脱离本发明的范围的情况下，替代从p型衬底1开始以最终实现n型掺杂最终衬底25，人们当然也可以从n型开始材料开始以实现包括外延层的最终p型衬底。
根据本发明实施例的可以与任何实施例或变型例单独或组合结合的更进一步的变型例，在具有第四杂质浓度的层23上生长至少一个另外的层。第四杂质浓度例如可以是p++型，因此具有1018原子/cm3量级的杂质浓度。由此，可以形成在光电应用中(例如在BCIS图像传感器中)所需的衬底。
使用该方法，可以防止Smart CutTMp型生产线被n型掺杂物(磷)污染，同时，获得供光电子器件(BISC衬底)使用的具有外延层的高质量n型SOI衬底，因为是从更好质量的p型衬底开始的。

Claims (14)

1.一种用于制造半导体衬底特别是绝缘体上半导体衬底的方法，该方法包括以下步骤：
a)提供具有第一杂质类型的第一杂质浓度的第一半导体衬底，
b)使第一半导体衬底经受第一热处理，从而降低与第一半导体衬底的一个主表面相邻的改性层中的第一杂质浓度，
c)将具有降低的第一杂质浓度的改性层至少部分地转移到第二衬底上，从而获得改性的第二衬底，以及
d)特别是通过外延生长，在改性的第二衬底的转移层上提供一层，该层具有不同于第一杂质类型的第二杂质类型的第二杂质浓度。
2.根据权利要求1所述的方法，其中，执行步骤d)，使得转移层具有第二杂质类型的第三杂质浓度。
3.根据权利要求1或2所述的方法，该方法进一步包括在步骤c)之后而在步骤d)之前的附加步骤e)，该附加步骤e)用于使改性的第二衬底经受第二热处理。
4.根据权利要求1到3中的任一项所述的方法，其中，步骤c)包括：
f)在第一半导体衬底内生成预定分离区域，优选地使得该预定分离区域在具有降低的杂质浓度的改性层内，
g)优选地通过键合将第一半导体衬底接合到第二半导体衬底，而将具有降低的第一杂质浓度的层夹在它们之间，以及
h)使键合结构经受第三热和/或机械处理，使得在该预定分离区域发生分离。
5.根据权利要求1到4中的任一项所述的方法，该方法进一步包括在具有降低的杂质浓度的改性层(3)上提供介电层(5)的步骤。
6.根据权利要求1到5中的任一项所述的方法，其中，在步骤c)期间获得的第一半导体衬底的剩余部分在至少包括步骤c)和d)的后续半导体衬底制造工艺中作为新的第一半导体衬底被重用。
7.根据权利要求6所述的方法，其中，按步骤c)和d)能够执行至少两次而不重复步骤b)的方式，来执行步骤b)。
8.根据权利要求1到7中的任一项所述的方法，其中，在步骤c)期间获得的第一半导体衬底的剩余部分在至少包括步骤c)和d)的后续半导体衬底制造工艺中作为新的半导体衬底被重用。
9.根据权利要求1到8中的任一项所述的方法，其中，第一热处理和第二热处理在特别是氦或氩气氛的中性气氛中进行。
10.根据权利要求1到9中的任一项所述的方法，其中，第一杂质类型是p型杂质，第二杂质类型是n型杂质。
11.根据权利要求1到10中的任一项所述的方法，其中，第一半导体衬底是硅、锗、砷化镓或碳化硅衬底中的一种。
12.根据权利要求1到11中的任一项所述的方法，其中，第二衬底是硅、锗、砷化镓、石英、碳化硅中的一种，特别是在它的一个主表面上包括介电层。
13.根据权利要求1到12中的任一项所述的方法，其中，第一杂质浓度在0.5×1016到5×1016原子/cm3的范围内，第二杂质浓度与第三杂质浓度具有相同的量级，特别是在0.5×1014到5×1014原子/cm3的范围内。
14.根据权利要求1到13中的任一项所述的方法，其中，在具有第三杂质浓度的层上设置至少一个具有第四杂质浓度的附加层。
CN201010223760.0A 2009-08-04 2010-06-18 一种用于制造半导体衬底的方法 Active CN101989567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP09290609A EP2282332B1 (en) 2009-08-04 2009-08-04 Method for fabricating a semiconductor substrate
EP09290609.8 2009-08-04

Publications (2)

Publication Number Publication Date
CN101989567A true CN101989567A (zh) 2011-03-23
CN101989567B CN101989567B (zh) 2015-03-04

Family

ID=41503765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010223760.0A Active CN101989567B (zh) 2009-08-04 2010-06-18 一种用于制造半导体衬底的方法

Country Status (7)

Country Link
US (1) US8058149B2 (zh)
EP (1) EP2282332B1 (zh)
JP (1) JP5666842B2 (zh)
KR (1) KR101698434B1 (zh)
CN (1) CN101989567B (zh)
SG (1) SG168461A1 (zh)
TW (1) TWI492274B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791938A (zh) * 2016-10-10 2019-05-21 索泰克公司 正面型图像传感器和用于制造这种传感器的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2977069B1 (fr) 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
JPWO2013031868A1 (ja) * 2011-08-30 2015-03-23 有限会社Ｍｔｅｃ 化合物半導体装置及びその製造方法
CN106489187B (zh) * 2014-07-10 2019-10-25 株式会社希克斯 半导体基板和半导体基板的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676796A2 (en) * 1994-04-08 1995-10-11 Canon Kabushiki Kaisha Semiconductor substrate and a method for manufacturing the same
US20070048971A1 (en) * 2005-08-25 2007-03-01 Akihiko Endo Laminated Substrate Manufacturing Method and Laminated Substrate Manufactured by the Method
CN101286442A (zh) * 2007-04-11 2008-10-15 信越化学工业株式会社 Soi基板的制造方法
JP2008294045A (ja) * 2007-05-22 2008-12-04 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5137837A (en) 1990-08-20 1992-08-11 Hughes Aircraft Company Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate
JP3211998B2 (ja) * 1993-05-31 2001-09-25 ソニー株式会社 半導体装置製造方法
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US6326280B1 (en) 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
JP2002134722A (ja) * 2000-10-26 2002-05-10 Sumitomo Metal Ind Ltd Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
EP1570528B1 (en) 2002-12-09 2019-05-29 Quantum Semiconductor, LLC Cmos image sensor
US20070069335A1 (en) * 2003-09-08 2007-03-29 Akihiko Endo Bonded wafer and its manufacturing method
JP2006108365A (ja) * 2004-10-05 2006-04-20 Renesas Technology Corp 半導体装置およびその製造方法
US7238583B2 (en) * 2005-02-11 2007-07-03 Sarnoff Corporation Back-illuminated imaging device and method of fabricating same
JP2007059873A (ja) * 2005-07-26 2007-03-08 Sharp Corp 半導体発光素子及びその製造方法
US7446018B2 (en) * 2005-08-22 2008-11-04 Icemos Technology Corporation Bonded-wafer superjunction semiconductor device
US7745309B2 (en) * 2006-08-09 2010-06-29 Applied Materials, Inc. Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure
WO2008029607A1 (en) * 2006-09-07 2008-03-13 Nec Electronics Corporation Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
CN101669193B (zh) * 2007-04-27 2012-02-15 株式会社半导体能源研究所 Soi衬底及其制造方法和半导体器件
KR100873299B1 (ko) 2007-08-20 2008-12-11 주식회사 실트론 Ｓｓｏｉ 기판의 제조방법
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8093136B2 (en) * 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
EP2105957A3 (en) * 2008-03-26 2011-01-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate and method for manufacturing semiconductor device
DE112009000788T5 (de) * 2008-04-25 2011-04-21 ULVAC, Inc., Chigasaki-shi Herstellungsverfahren für Solarzellen, Herstellungsvorrichtung für Solarzellen sowie Solarzelle
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US7955940B2 (en) * 2009-09-01 2011-06-07 International Business Machines Corporation Silicon-on-insulator substrate with built-in substrate junction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676796A2 (en) * 1994-04-08 1995-10-11 Canon Kabushiki Kaisha Semiconductor substrate and a method for manufacturing the same
US20070048971A1 (en) * 2005-08-25 2007-03-01 Akihiko Endo Laminated Substrate Manufacturing Method and Laminated Substrate Manufactured by the Method
CN101286442A (zh) * 2007-04-11 2008-10-15 信越化学工业株式会社 Soi基板的制造方法
JP2008294045A (ja) * 2007-05-22 2008-12-04 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109791938A (zh) * 2016-10-10 2019-05-21 索泰克公司 正面型图像传感器和用于制造这种传感器的方法
CN109791938B (zh) * 2016-10-10 2023-04-28 索泰克公司 正面型图像传感器和用于制造这种传感器的方法

Also Published As

Publication number Publication date
US20110034006A1 (en) 2011-02-10
KR20110014083A (ko) 2011-02-10
EP2282332A1 (en) 2011-02-09
TWI492274B (zh) 2015-07-11
EP2282332B1 (en) 2012-06-27
JP2011035390A (ja) 2011-02-17
SG168461A1 (en) 2011-02-28
JP5666842B2 (ja) 2015-02-12
US8058149B2 (en) 2011-11-15
KR101698434B1 (ko) 2017-01-20
CN101989567B (zh) 2015-03-04
TW201110199A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
KR100783984B1 (ko) 변형 Ｓｉ-ＳＯＩ 기판의 제조 방법 및 이 방법에 의해제조된 변형 Ｓｉ-ＳＯＩ 기판
US7427773B2 (en) Layer transfer of low defect SiGe using an etch-back process
JP5068635B2 (ja) 半導体ヘテロ構造を作製する方法
US7247545B2 (en) Fabrication of a low defect germanium film by direct wafer bonding
CN101292342A (zh) 与衬底键合的锗层的处理
JP6511516B2 (ja) ゲルマニウム・オン・インシュレータ基板の製造方法
JP2017538288A (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
JP5697839B2 (ja) Ｓｓｏｉ基板の製造方法
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
KR20100075364A (ko) 반도체 기판의 제조방법 및 반도체 기판
TW201709333A (zh) 製造絕緣體覆矽鍺之方法
CN101989567B (zh) 一种用于制造半导体衬底的方法
EP2216803B1 (en) Manufacturing method for laminated substrate
JP2007318102A (ja) Ｓｏｉウエーハの製造方法
CN103311106A (zh) 高质量低表面粗糙度的硅基砷化镓材料的制备方法
TW201145357A (en) Epitaxial substrate and method for producing same
JP5625239B2 (ja) 貼り合わせウェーハの製造方法
CN110383456A (zh) 特别用于正面型成像器的绝缘体上半导体型结构和制造这种结构的方法
KR101184380B1 (ko) 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자
CN108666259A (zh) 贴合晶圆的制造方法以及贴合晶圆
JP2004320050A (ja) Ｓｏｉ基板及びその製造方法
US20090065819A1 (en) Apparatus and method of manufacture for an imager starting material
KR20230065995A (ko) Soi 웨이퍼의 제조방법 및 soi 웨이퍼
TW202040750A (zh) 形成rf絕緣體上覆矽元件之方法
JPH07321352A (ja) 半導体積層構造とその製造方法およびそれを用いた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: French Boerning

Applicant after: Soitec Silicon On Insulator

Address before: French clise

Applicant before: Silicon on Insulator Technologies S. A.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SOITEC SILICON ON INSULATOR TO: SAWTEK INC.

C14 Grant of patent or utility model
GR01 Patent grant