JP5666842B2 - 半導体基板を作製する方法 - Google Patents

Description

本発明は、半導体基板を作製する方法に関し、より詳細には、追加のドープ層、特にエピタキシャル層を備える、イメージセンサなどのオプトエレクトロニクス用途に適したセミコンダクタ・オン・インシュレータ（ＳＯＩ）基板に関する。

オプトエレクトロニクスでは、例えば、ビデオカメラや写真カメラに使用されている裏面照射型ＣＭＯＳイメージセンサ（ｂａｃｋｓｉｄｅ ｉｌｌｕｍｉｎａｔｅｄ ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ）（ＢＣＩＳ）のようなイメージセンサに対して使用する専用の基板が必要である。これらの基板では、ＳＯＩ基板のデバイス層に形成されたイメージセンサによって光子を集めることができる。一部のデバイスでは、センサの裏面を露出させ、光子の効率的な収集を容易にするために、イメージセンサを含むＳＯＩデバイス層を最終基板に移移転する。

この先行技術では、従来のＳｍａｒｔ Ｃｕｔ（商標）技術でｎ型ＳＯＩ層を形成するために、この種の専用ＳＯＩ基板を、ｎ型ドナー基板を使用して作製する。この方法は一般に、ドナー基板、例えばシリコンウェーハを設けるステップと、当該ドナー基板上に絶縁層を設けるステップと、当該ドナー基板内に予め定めた分割域（ｓｐｌｉｔｔｉｎｇ ａｒｅａ）を形成するステップとを含み、分割域の形成は、ヘリウムイオン、水素イオンなどの原子種またはイオンをドナー基板に注入することによって達成される。次のステップでは、このドナー基板を、ベース基板、例えば別のシリコンウェーハに接着して、ハンドルとドナー基板との間に絶縁層が挟み込まれるようにする。続いて、予め定めた分割域の熱処理および／または機械処理の後に、ドナー基板の残りの部分を、予め定めた分割域のところで、ドナー基板が接着されたベース基板から分離する。その結果、セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板が得られる。

しかしながら、ＳＯＩ基板作製ラインにおいて、第２のドーパント型（例えばｐ型）とは異なる第１のドーパント型（例えばｎ型）の基板を使用すると、標準ＳＯＩ基板において使用される、第２の型の不純物ドーパント濃度を有するドナーウェーハから、第１の型のターゲットドーパント型を有する他のウェーハへの二次汚染が起こりうる。さらに悪いことに、オプトエレクトロニクス用途の専用基板が、標準基板のドーパント型、例えばｐ型（ホウ素）とは異なる型のドーパント、例えばｎ型ドーパント（リン）を必要とする場合、ｎ型ドーパントが製造ラインを汚染する可能性があり、それによって、標準ＳＯＩ基板の品質が低減する。したがって、これによって、ｎ−ＳＯＩウェーハのドーパントプロファイルおよび標準ｐ−ＳＯＩウェーハのドーパントプロファイルがともに不満足なものになる。

この問題において、空気汚染による表面汚染が重要な懸念事項である。特定の化学的フィルタリング機能のない標準的なクリーンルーム環境では、空気再循環速度に応じて、約３０分から２時間の間に、１×１０¹²ａｔ／ｃｍ²からその数倍の範囲のホウ素またはリン汚染が表面に起こるのが普通である。拡散により、基板のバルク内へ不要な元素が拡散し、これが、１０¹⁶ａｔ／ｃｍ³のオーダーの体積汚染につながり、これは、ｎ−またはｐ−層を目的としているときに特に問題である。

さらに、Ｓｍａｒｔ Ｃｕｔ（商標）プロセス中の後続のアニールステップの間に、このカウンタドープ（ｃｏｕｎｔｅｒ−ｄｏｐｅｄ）層からドーパントが出ていく拡散が起こり、これは基板をさらに劣化させる。

さらに、ｎ型ドーパントを含む専用基板は、ｐ型ドーパント構造を有する専用基板に比べて、かなり高い欠陥密度を示す。これは、追加のエピタキシャル層をその上に成長させるｎ型の開始（ｓｔａｒｔｉｎｇ）基板の品質が、特にＣＯＰ欠陥に関して、ｐ型基板の品質よりも低いことに関係する。

したがって、本発明の目的は、上記の汚染の問題をそれによって解決することができる追加の層を有するセミコンダクタ・オン・インシュレータ基板を作製する方法を提案することにある。

この目的は、半導体基板、特にセミコンダクタ・オン・インシュレータ基板を作製する請求項１に記載の方法によって達成される。この方法は、ａ）第１の不純物型の第１の不純物密度を有する第１の半導体基板を設けるステップと、ｂ）前記第１の半導体基板に第１の熱処理を施して、それにより、前記第１の半導体基板の１つの主表面に隣接する改質層において前記第１の不純物密度を低減させるステップと、ｃ）前記第１の不純物密度が低減された前記改質層を、第２の基板上に少なくとも部分的に移転して、それにより、改質された第２の基板を得るステップと、ｄ）前記第１の不純物型とは異なる第２の不純物型の第２の不純物密度を有する層を、特にエピタキシャル成長によって設けるステップとを含む。

最終（ｆｉｎａｌ）基板とは異なる不純物型を有する開始（ｓｔａｒｔｉｎｇ）基板を設けることにより、最終基板が、その製造ライン上で通常作製されている基板とは異なる不純物を有する場合であっても、その同じ製造ラインを使用して、汚染の恐れなく、第１の基板から第２の基板へ層を移転することができる。

さらに、最終的な不純物型とは無関係に、開始材料としてより良好な品質を有する基板を選択することができる。

用語「不純物型」はｎ型またはｐ型不純物に関する。ここで、第２の不純物型の原子は、追加の層を成長させている最中に直接に、または追加の層を成長させた後に供給することができる。

ステップｄ）は、移転層が、第２の不純物型の第３の不純物密度を有するように実行されることが好ましい。これは、拡散によって、したがって意図せずに、またはオートドーピング（ａｕｔｏ−ｄｏｐｉｎｇ）によって、したがって意図的なプロセスによって達成される。したがって、移転層は、このプロセスの間にその不純物型を変化させ、最終的なドーパントプロファイルを、所望の用途の必要性に合わせて調整することが可能になる。

有利には、この方法は、ｅ）ステップｃ）の後でステップｄ）の前に、改質された前記第２の半導体基板に第２の熱処理を施すステップをさらに含むことができる。これにより、移転された層中の第１の不純物型のドーパント濃度はさらに低減する。したがって、移転プロセスの間に、前記第１の基板の表面に近い層の再汚染が起こる場合であっても、前記第２の不純物密度を有する層を設ける前の前記第２の熱処理の間に、これらの汚染物質を拡散させることができる。

好ましくは、ステップｃ）は、ｆ）前記第１の半導体基板内、好ましくは不純物密度が低減された前記改質層内に、予め定めた分割域を形成するステップと、ｇ）前記第１の半導体基板を第２の半導体基板に、好ましくは接着によって付着して、前記第１の半導体基板と前記第２の半導体基板との間に、前記第１の不純物密度が低減された層を挟み込むステップと、ｈ）接着した基板を、熱処理および／または機械処理にかけて、前記予め定めた分割域において分離を起こさせるステップとを含むことができる。したがって、通常は第１の不純物型だけに対して使用されているラインで、第２の不純物型を有する基板を製造しなければならない場合でも、層移転製造ラインを汚染する恐れなく、Ｓｍａｒｔ Ｃｕｔ（商標）型の層移転プロセスを実施することができる。

好ましい実施形態によれば、この方法は、不純物密度が低減された前記改質層上に誘電体層を設けるステップをさらに含むことができる。この層は、熱成長または堆積によって設けることができる。代替として、層移転の前に、前記第２の基板上に前記誘電体層を設けることもできる。したがって、この方法は、前述のとおり、標準Ｓｍａｒｔ Ｃｕｔ（商標）技法と両立する。

好ましい実施形態によれば、ステップｃ）の間に得られる前記第１の半導体基板の残りの部分を、少なくともステップｃ）およびステップｄ）を含む後続の半導体基板作製プロセスにおいて、新たな第１の半導体基板として再使用することができる。よりいっそう好ましくは、ステップｂ）を繰り返すことなくステップｃ）およびステップｄ）を少なくとも２回実行することができるように、ステップｂ）を実行することができる。実際、改質層が、移転層の厚さの少なくとも２倍の厚さを有するように前記第１の熱処理を実施することにより、不純物密度低減のためのステップｂ）を実施する必要なく、２つの層を移転することが可能になる。これはさらに、このプロセスを最適化する。

一変形形態によれば、ステップｃ）の間に得られる前記第１の半導体基板の残りの部分を、少なくともステップｃ）およびステップｄ）を含む後続の半導体基板作製プロセスにおいて、新たな第２の半導体基板として再使用することができる。したがって、この場合、ステップｃ）の間に得られる残りの部分を再びドナー基板として再使用することができない場合であっても、この部分を再使用することができ、その結果、材料が無駄にならない。

前記第１の熱処理および前記第２の熱処理を、中性雰囲気下、特にヘリウムおよび／またはアルゴン雰囲気下で実施することが好ましい。これらのプロセス条件下では、基板からの外への不要なドーパントの拡散を最適化することができる。さらに、表面洗浄効果も生じる。

有利には、前記第１の不純物型をｐ型不純物とすることができ、前記第２の不純物型をｎ型不純物とすることができる。ｎ型セミコンダクタ・オン・インシュレータ層基板は、オプトエレクトロニクス用途において重要な役割を演じるが、ｎ型の開始基板の品質は、特にＣＯＰ欠陥に関して、対応するｐ型基板よりも低い。したがって、本発明に基づくこの方法によって、欠陥密度に関する特性が改善された所望の基板を得ることが可能である。

前記第１の半導体基板は、シリコン、ゲルマニウム、ガリウムヒ素、ＳＩＣ基板のうちの１つであることが好ましい。有利には、前記第２の基板を、シリコン、ゲルマニウム、ガリウムヒ素、石英、ＳｉＣのうちの１つとすることができ、好ましくは、その１つの主表面上に誘電体層を含む。

有利には、前記第１の不純物密度を、０．５×１０¹⁶から５×１０¹⁶原子／ｃｍ³の範囲内とすることができ、前記第２の不純物密度と前記第３の不純物密度は同程度であり、特に、０．５×１０¹⁴から５×１０¹⁴原子／ｃｍ³の範囲にある。したがって、例えばｐ基板から開始するこの方法によって、最終基板中に、ｎ型の最終ドーパント濃度を得ることができる。

一変形形態によれば、ステップｄ）の間に設けられる層上に、特に前記第１の不純物の型の第４の不純物密度を有する少なくとも１つの追加の層を成長させることができる。したがって、ｎ−層上に、ｐ＋＋型のドーパント濃度（１０¹⁸程度の不純物濃度）を有する層構造を提供することができ、これを、ＣＩＳイメージセンサ内で使用することができる。

以下では、本発明の有利な実施形態を、添付図面を参照して説明する。

本発明に基づく方法の一実施形態を示す図である。 第１の基板のドーパントプロファイルを示す図である。 本発明に従って作製した追加の層を有するセミコンダクタ・オン・インシュレータ基板について達成されるドーパントプロファイルを示す図である。

（図１ａに示す）本発明の方法のステップａ）によれば、第１の不純物型の第１の不純物密度を有する第１の半導体基板１が設けられる。この基板は、シリコン、ゲルマニウム、ガリウムヒ素またはＳｉＣウェーハ、例えば２００ｍｍまたは３００ｍｍ型ウェーハとすることができる。一変形形態によれば、この半導体基板を、その上に半導体層が設けられた任意の材料のベース基板とすることもできる。

この実施形態では、半導体基板１が、一般に０．５×１０¹⁶から５×１０¹⁶原子／ｃｍ³程度のドーパント濃度ないし不純物密度を有する低濃度にドープされた基板である。ここで、半導体基板１は、例えばホウ素を不純物原子として使用したｐ型不純物ドープシリコン基板である。ｐ型基板は、良好な結晶特性を有し、特に、ＣＯＰ欠陥を含まずに提供することができるという利点を有する。

図１ｂは、本発明の方法のステップｂ）を示す。このステップは、半導体基板１の熱処理を与えて、第１の半導体基板１の１つの主表面に隣接する改質層３中の第１の不純物密度を低減させるものである。この熱処理は、図１ｂの矢印によって示されているように不純物原子が基板外へ拡散することができるように、中性雰囲気下、例えばヘリウムまたはアルゴン雰囲気下で実施する。この熱処理ステップの諸条件に応じて、最長数時間の処理持続時間で、温度を最高１２００℃まで上昇させることができ、約１００ｎｍから３００ｎｍの範囲の厚さを有する欠乏層３が達成される。

図２ａは、図１ｂに示した構造について達成されるドーパント濃度プロファイルを概略的にのみ示す。熱処理前、基板１は、点線３１によって示されているように平坦なｐ型ドーパントプロファイルを有する。熱処理後、実線によって示されるドーパント濃度３３が達成される。基板１の表面近くに、改質層３を画定する欠乏領域を観察することができる。この層は一般に、熱履歴（ｔｈｅｒｍａｌ ｂｕｄｇｅｔ）に応じた１００ｎｍから３００ｎｍの厚さを有する。

続いて、図１ｃに示すように、半導体基板１上に、誘電体層５、例えばシリコン半導体基板１の場合には二酸化シリコンを設ける。この層は、熱酸化または堆積によって達成することができる。シリコン酸化物層５は一般に２００ｎｍから４００ｎｍの厚さを有するが、約１０ｎｍの超薄酸化物層、または窒化物と酸化物の複合誘電体層を検討することもできる。

続いて、図１ｄに示すように、不純物密度が低減された改質層３内に、予め定めた分割域７を形成する。予め定めた分割域７は、例えばヘリウムおよび／または水素イオン等の原子種および／またはイオン９を、誘電体層５を通して注入することによって達成することができる。

さらに、第２の基板１１、例えばシリコンウェーハ、ゲルマニウムウェーハ、ガリウムヒ素、ＳｉＣウェーハ、あるいは石英またはガラス基板などの透明基板を設ける（図１ｅ参照）。第２の基板１１は、その表面１３に追加の誘電体層（図示せず）を備える場合と、備えない場合がある。第２の基板１１は、ｐ型またはｎ型ドープ基板とすることもできる。

図１ｆに示す次のステップは、第１の半導体基板１と第２の基板１１との間に誘電体層５および改質層３が挟み込まれるように、基板１を基板１１に、ここでは接着によって付着するものである。接着した構造１３に熱処理および／または機械処理、例えば約５００〜６００℃の熱アニールを施すことによって、予め定めた分割域７のところで分離が起こり、それにより、改質層３の少なくとも一部分１５が、誘電体５とともに、第２の基板１１上に移転する。この改質された第２の基板１７を図１ｇに示し、第１の半導体基板１の残りの部分１９を図１ｈに示す。予め定めた分割域７は改質層３内にあったため、残りの部分１９は依然として、第１の不純物密度が低減された改質層３の残りの部分２１を含む。

第１の半導体基板１の残りの部分１９は、例えば洗浄および／または研磨ステップを含むリサイクルにかけることができ、新たな第１の基板として、または第２の基板として再使用することができる。不純物密度が低減された改質層の残りの部分２１の厚さによっては、リサイクルされた基板１９を、図１ｂに示した熱処理に再びかけなくてもよく、後続の製造ランは、図１ｃに示すように、層１９／３上に誘電体層５を設けるステップから直接に始まる。新たな製造ランに対して層１９の厚さが十分でない場合、後続のランは、図１ｂに示したこのプロセスの熱処理ステップから始まる。このようにすることにより、複数回の製造ランに対して１つのドナー基板を再使用することによって半導体材料の使用が最適化されるだけでなく、プロセスステップの量も最適化することができる。したがって、実際に、図１に示した複数の製造シーケンスに対して、第１の半導体基板１中の不純物密度を低減させる１回の熱処理ステップが十分であることがある。

次いで、図１ｉに示すように、請求項１のステップｄ）に従って、改質された第２の基板１７の移転層１５上に、追加の層２３を設ける。この層２３は、移転層１５上に、ヘテロまたはホモエピタキシャル成長させるが、ホモエピタキシャル成長させることが好ましい。層２３の厚さは一般に１から６μｍ程度である。

この成長の最中に、エピタキシャル層２３を、ｎ型不純物原子、例えばリン原子、したがって第１の基板１とは反対の型の原子を使用したドーパント処理にかける。拡散またはオートドーピングにより、移転層１５も、第２の不純物型によってドープされる。一変形形態によれば、このドーパント処理を、エピタキシャル層２３を成長させた後に実施することもできる。これらの成長ステップとドーピングステップは、同一のツール、例えばエピリアクタ（ｅｐｉ−ｒｅａｃｔｏｒ）内で実行することが好ましい。

図２ｂは、最終基板２５の対応するドーパントプロファイルを概略的にのみ示す。第２の基板は、任意のドーパント構造、例えばｎまたはｐを有することができるが、ドープされていないことが好ましい。さらに、埋め込まれた酸化物層５もドープされていない。移転層１５中では、オートドーピング効果および／または拡散効果のため、約１０¹⁴ａｔ／ｃｍ³のｎ型ドーパント濃度が観察される。したがって、ｐ型にドープされていたこの層は、この時点でｎ型ドーピング特性を有する。最後に、層２３も、約１０¹⁴ａｔ／ｃｍ³のドーパント濃度を有し、ｎ型のままである。

本発明の実施形態の一変形形態によれば、図１ｇに示したステップと図１ｉに示したステップの間に、追加の熱処理ステップを実施して、移転層１５中のｐ型ドーパント濃度をさらに低減させることができる。この熱処理もやはり、中性雰囲気下、例えばヘリウムまたはアルゴン雰囲気下で実施する。

当然ながら、本発明の範囲から逸脱することなく、ｐ型基板１から開始して、最終的に、ｎ型にドープされた最終基板２５を達成する代わりに、ｎ型開始材料から開始して、エピタキシャル層を含む最終ｐ型基板を達成することもできる。

単独のまたは組み合わせられた任意の実施形態または変形形態と組み合わせることができる本発明の他の変形形態によれば、第４の不純物密度を有する少なくとも１つの追加の層を、層２３上に成長させる。この第４の不純物密度は例えばｐ＋＋型とすることができ、したがって１０¹⁸ａｔ／ｃｍ³程度の不純物濃度とすることができる。したがって、ＢＣＩＳイメージセンサなどのオプトエレクトロニクス用途で求められているような基板を形成することができる。

この方法によって、Ｓｍａｒｔ Ｃｕｔ（商標）ｐ型製造ラインがｎ型ドーパント（リン）によって汚染されることを防ぐことが可能であり、同時に、より品質の良いｐ型基板から開始するため、オプトエレクトロニクスにおいて使用されるエピタキシャル層を有する高品質ｎ型ＳＯＩ基板（ＢＩＳＣ基板）を達成することができる。

Claims (13)

1. セミコンダクタ・オン・インシュレータ基板を作製する方法であって、
   ａ．第１の不純物型の第１の不純物密度を有する第１の半導体基板を設けるステップと、
   ｂ．前記第１の半導体基板に第１の熱処理を施して、それにより、前記第１の半導体基板の１つの主表面に隣接する改質層において前記第１の不純物密度を低減させるステップと、
   ｃ．前記第１の不純物密度が低減された前記改質層を、第２の半導体基板上に少なくとも部分的に移転して、それにより、当該移転された改質層を含む改質された第２の半導体基板を得るステップと、
   ｄ．前記改質された第２の半導体基板の前記移転された改質層上に、前記第１の不純物型とは異なる第２の不純物型の第２の不純物密度を有する層をエピタキシャル成長によって設けるステップと
   を含み、
   ステップｄ）は、前記移転された改質層が、前記第２の不純物型の第３の不純物密度を有するように実行されることを特徴とする方法。
2. ステップｃ）の後でステップｄ）の前に、前記改質された第２の半導体基板に第２の熱処理を施す追加のステップｅ）をさらに含むことを特徴とする請求項１に記載の方法。
3. 前記第１の熱処理および前記第２の熱処理は、ＨｅまたはＡｒ雰囲気中で実施されることを特徴とする請求項２に記載の方法。
4. ステップｃ）は、
   ｆ．前記第１の半導体基板内に、予め定めた分割域を、前記予め定めた分割域が不純物密度が低減された前記改質層内に位置するように、形成するステップと、
   ｇ．前記第１の半導体基板を前記第２の半導体基板に接着によって付着させて、前記第１の半導体基板と前記第２の半導体基板との間に、前記第１の不純物密度が低減された層を挟み込むステップと、
   ｈ．前記接着した構造に、第３の熱処理および／または機械処理を施して、前記予め定めた分割域のところで分離が起こるようにするステップと
   を含むことを特徴とする請求項１から３のいずれかに記載の方法。
5. 不純物密度が低減された前記改質層（３）上に誘電体層（５）を設けるステップをさらに含むことを特徴とする請求項１から４のいずれかに記載の方法。
6. ステップｃ）の間に得られる前記第１の半導体基板の残りの部分は、少なくともステップｃ）およびステップｄ）を含む後続の半導体基板作製プロセスにおいて、新たな第１の半導体基板として再使用されることを特徴とする請求項１から５のいずれかに記載の方法。
7. ステップｂ）は、ステップｂ）を繰り返すことなくステップｃ）およびステップｄ）を少なくとも２回実行することができるように実行されることを特徴とする請求項６に記載の方法。
8. ステップｃ）の間に得られる前記第１の半導体基板の残りの部分は、少なくともステップｃ）およびステップｄ）を含む後続の半導体基板作製プロセスにおいて、新たな第２の半導体基板として再使用されることを特徴とする請求項１から７のいずれかに記載の方法。
9. 前記第１の不純物型はｐ型不純物であり、前記第２の不純物型はｎ型不純物であることを特徴とする請求項１から８のいずれかに記載の方法。
10. 前記第１の半導体基板は、Ｓｉ、Ｇｅ、ＧａＡｓ、ＳｉＣ基板のうちの１つであることを特徴とする請求項１から９のいずれかに記載の方法。
11. 前記第２の半導体基板は、Ｓｉ、Ｇｅ、ＧａＡｓ、石英、ＳｉＣ基板のうちの１つであり、その１つの主表面上に誘電体層を備えることを特徴とする請求項１から１０のいずれかに記載の方法。
12. 前記第１の不純物密度は、０．５×１０¹⁶から５×１０¹⁶原子／ｃｍ³の範囲にあり、前記第２の不純物密度と前記第３の不純物密度は、０．５×１０¹⁴から５×１０¹⁴原子／ｃｍ³の範囲にあることを特徴とする請求項１から１１のいずれかに記載の方法。
13. 前記第３の不純物密度を有する前記層上に、第４の不純物密度を有する少なくとも１つの追加の層が設けられることを特徴とする請求項１から１２のいずれかに記載の方法。

Images