JP2010153815A6 - 半導体基板の製造方法、および半導体基板 - Google Patents

Abstract

【課題】改善された光子／電子の変換効率を備える半導体基板を製造する方法を提供する。
【解決手段】本発明は、半導体基板の製造方法に関する。当該方法は、絶縁型基板上に第１の半導体層（７）を設けるステップと、拡散バリア層（９）を設けるステップと、第２の半導体層（１１）を設けるステップとを備える。拡散バリア層を設けることにより、高ドープされた第１の半導体層から第２の半導体層への拡散を抑制することが可能になる。本発明はまた、これに相当する半導体基板、および当該基板を備えるオプトエレクトロニクスデバイスに関する。
【選択図】図１ｃ

Description

本発明は、半導体基板の製造方法に関し、特に、改善された光子／電子の変換効率を備える半導体基板の製造方法、およびその半導体基板に関する。

オプトエレクトロニクスにおいて、例えば、デジタルＣＭＯＳ/ＣＣＤビデオ、またはフォトグラフィックカメラに使用されるイメージセンサのように、ＳＯＩ基板等の特別な基板が必要とされている。ＳＯＩ基板のデバイス層に形成されるイメージセンサは、最終基板に移転されて、当該センサの背面がセンサの側面に入る光にさらされる。エッチング防止として用いることができる埋め込み酸化膜（buried oxide：BOX）がベース上に設けられるＳＯＩタイプ基板を用いることが提案されている。

これらのデバイスにおいて、第１の高ドープp++（またはn++）半導体薄膜層は、埋め込み酸化膜上に直接設けられ、次に、低ドーパント濃度の第２の半導体層（p−/n−層）は、第１の半導体層上に直接設けられる。高ドープ層の役割は、半導体層と、埋め込み酸化膜との間の接触面を不動態化して、接触面の欠陥により発生する暗電流を制限する。第２の半導体層は、光子を電子に変換する領域に相当する。

上述の基板では、不十分な光子／電子の変換効率が、特に短波長（例えば、青色光）において観測されている。したがって本発明の目的は、改善された光子／電子の変換効率を備える上述の種類の半導体基板を製造する方法を提供することである。

本発明の目的は、請求項１に記載の方法により達成される。ゆえに当該方法は、ａ）絶縁体（ＳＯＩ）基板上に半導体を設け、特に、ベースと、絶縁層と、第１のドーパント濃度をもつ第１の半導体層とを備える絶縁基板上にシリコンを設けるステップと、ｂ）拡散バリア層を設けるステップと、ｃ）第２の半導体層を設け、特に、第１の半導体層と同様の材料であり、第１のドーパント濃度と比較して異なる第２のドーパント濃度をもち、拡散バリア層の上部、特に拡散バリア層の真上に第２の半導体を設けるステップと、を備える。

第１の半導体層と第２の半導体層との間に拡散バリア層を設けることにより、２つのドーパント濃度の間の遷移領域の厚さを減少することができる。結果として、光子／電子の変換効率を改善することができる。

拡散バリア層および第１の半導体層は、必然的に同じ格子定数を有利に持つ。半導体基板は、所望のオプトエレクトロニクスデバイスを形成する処理ステップをさらに経験することになる。これらの更なる処理ステップの間に、基板は温度勾配を受けることもある。同一または類似の格子定数をもつ構造を設けることにより、各層の間の接触面での不必要なストレスの発生、および結晶の欠陥を生成し得る不必要なストレスの発生を抑制することができる。

拡散バリア層は有利に、Ｓｉ_1-x-yＧｅ_xＣ_y層とすることができて、ここで、０≦ｘ≦１および０＜ｙ≦０．０４であり、特に第１のドーパントおよび第２のドーパントがボロンおよびリンの１つであるとき、好ましくは０．０３≦ｙ≦０．０４である。特に、第１および／または第２の半導体層がシリコンの場合、シリコンまたはシリコンゲルマニウムへのカーボンの注入は、とりわけドーパントのボロンおよびリンに関して拡散係数の減少をもたらす。好ましくは、第１および第２のドーパント種が同一であることであり、処理が容易になる。

好ましくは、拡散バリア層の組成物が、ｘ＝αｙ（８＜α＜１１）の条件式を満たすことである。これは、αが１の場合に、ゲルマニウム原子が１なら、シリコン結晶構造にカーボン原子が１加えられることを示す。この場合に、第１の半導体層および拡散バリア層の格子定数は一致し（α＝９の場合）、または少なくともおおよそ一致する。

好ましくは、拡散バリア層は、０．５μｍまたはそれより小さい厚みを有することができ、特に、１０から５００ナノメートルであり、とりわけ２０から５０ナノメートルである。特に、その後の熱処理工程の間に基板に生じる歪みに関するリスクを減少させるように、格子が一致した拡散バリア層を組み合わせて、特に高ドープ領域および低ドープ領域の間の遷移層の幅に対して、所望のドーパントプロファイルを得ることができるように、拡散バリア層を成長させることができる。

好ましくは、第１の半導体層は、高ドープn++、またはp++の半導体層であり、したがって、ドーパント濃度が１０¹⁷atoms／cm³から１０²⁰atoms／cm³までであり、第２の半導体層の第２のドーパント濃度は、n−またはp−半導体層となりうるので、ドーパント濃度は１×１０¹³atoms／cm³から５×１０¹⁶atoms／cm³の範囲にある。拡散バリア層をこれら２つの半導体層の間に設けることにより、オプトエレクトロニクスデバイスの製造に用いることが可能であり、ドーパント濃度が第１の半導体層において最大のドーパント濃度の９０％から始まり、第２の半導体層における濃度の１１０％までのような領域として遷移領域が定められるとき、必然的に拡散バリア層の１つと一致する厚みの遷移層を有する基板を形成することが可能になる。

第１および／または第２の半導体層のドーピングは、ＩＳＤ（ｉｎ ｓｉｔｕ ｄｏｐｉｎｇ：原位置ドーピング）により有利に得られる。原位置ドーピングは、堆積なしで熱せられた基板一面がドーパント前駆体に従うことにより特徴付けられる。シリコンの場合、一般には、温度が１０００℃またはそれ以上までであり、ゲルマニウムの場合には幾分か小さく８００℃またはそれ以上までである。原位置ドーピングは、別のエピタキシー工程が必要とされる場合には、ドーピング方法としてイオン注入法と比較すると有利である。

第１および第２の半導体層のドーピングは、同一の製造デバイス、特にエピリアクターにおいて実施することができる。第２の半導体層のエピタキシャル成長に用いられるエピリアクターを利用することは、追加の注入するステップおよびドーパントを活性化する追加の熱処理が不要であるという事実により、製造を容易にする。さらにまた、ドーピングのための拡散チャンバーなどの追加のツールが不要である。

好適な実施形態に従って、ベースは透明な材料から作り出すことができる。例えば、石英タイプ基板は、オプトエレクトロニクスアプリケーションに必要となる可視光波長の範囲について、ベース基板を透明にするように採用できる。

好ましくは、拡散バリア層は、少なくとも２つの層を備える複数の層にすることができる。この場合に、拡散バリア層を必要な最終デバイスへさらに調整することが可能になる。複数の層は、異なる材料または同一の材料とすることができる。

第１の半導体層は、５０ナノメートルから８００ナノメートルの範囲の厚さを有することができ、好ましくは、５５ナノメートルから２００ナノメートルまでであり、そして、第２の半導体層は、１０マイクロメートルの範囲までの厚さを有することができ、および／または絶縁層は１０ナノメートルから１５００ナノメートル、特に１００ナノメートルから４００ナノメートルまでの厚さを有することができる。有利な方法として、ドーパントプロファイルを損なうことなく、幅広い範囲の厚みをもつ高ドープまたは低ドープ半導体層を提供することができる。特に、所望のドーパントプロファイルを保つことにより、厚い低ドープ層の存在下で薄い高ドープ層を設けることが可能である。

好ましくは、ステップａ）は、ａ１）ドナー基板を準備し、ａ２）このドナー基板上に絶縁層を設け、ａ３）このドナー基板内に所定の分割領域を生成し、ａ４）ドナー基板をベース基板に結合し、所定の分割領域における結合されたドナー・ベース基板からドナー基板の残りの部分を分離してＳＯＩ基板を形成し、移された半導体層の少なくとも一部をドーピングするステップを備えることができる。この、いわゆるＳｍａｒｔ Ｃｕｔ（登録商標）の技術により、高品質のＳＯＩウェハを達成することができて、上述の有利な方法において役立つことができる。

第１の層の成長と、第２の層の成長と、拡散バリア層の成長と、第２の半導体層の成長は、同一のエピリアクター内で実施することができ、さらに処理を最適化する。同一のリアクター中で原位置ドーピングを実施することもまた、さらに好ましいことである。

本発明の目的は、請求項１４に係る半導体基板でも達成される。本発明の半導体基板は、ベースと、絶縁層と、第１の半導体層と、特に、第１のドーパント濃度をもつシリコン層と、拡散バリア層と、第２の半導体層とを備える。第２の半導体層は、第１の半導体層と同じ材料であり、第１のドーパント濃度と比較して異なる第２のドーパント濃度をもち、拡散バリア層の上部、特に拡散バリア層の真上に設けられる。拡散バリア層を備えることにより、異なるドーパント濃度の間のスメアリング効果（smearing effect）を減少できるように、光子から電子への変換効率を高く維持することができる。

拡散バリア層および第１の半導体層は、基本的に同一の格子定数を有利にもつことができる。したがって、連続する製造ステップの間に基板に悪影響を与えるような歪みの発生を抑制することができる。

好ましくは、拡散バリア層は、Ｓｉ_1-x-yＧｅ_xＣ_y層とすることができて、ここで、０≦ｘ≦１および０＜ｙ≦０．０４であり、好ましくは０．０３≦ｙ≦０．０４である。シリコンまたはシリコンゲルマニウムにカーボンを導入することにより、ボロンまたはリンの拡散を大いに減少することができる。

ゲルマニウムおよびカーボンは、次の関係を満たす：ｘ＝αｙ、ここで８＜α＜１１。この場合、シリコンゲルマニウムカーボン層の格子定数は、シリコン半導体層のうちの１つに相当する。したがって、拡散バリア層の厚さは、塑性緩和厚み、または一般に臨界層厚みと呼ばれる結晶欠陥生成厚みに限られない。したがって、数マイクロメートルまでの範囲における厚さを備えることができる。費用の観点からすると、拡散バリア層の厚さは、最大のエピタキシー処理量によってエピタキシー費用を最小化するために、ボロンまたはリンの拡散を防止する最小の厚さに非常に近くにすべきことは、確かに正しい。

本発明はまた、オプトエレクトロニクスセンサに関し、特に上述のように製造される半導体基板を備えるイメージセンサに関する。既に述べられているように、本発明に係る方法は、最終製品の品質をもまた同様に改善する優れた基板の生成を可能にする。このように、イメージセンサは当該基板を利用する。

本発明の好適な実施形態は、図面に関連して以下で説明する。
本発明の半導体基板を製造する方法に係る実施形態のステップを説明するための図である。 本発明の半導体基板を製造する方法に係る実施形態のステップを説明するための図である。 本発明の半導体基板を製造する方法に係る実施形態のステップを説明するための図である。 本発明に係る半導体基板における代表的なドーパント濃度プロファイルを示す図である。

図１ａ−１ｃは、本発明の方法に係る半導体基板を製造する実施形態を示す。本発明の請求項１の方法に係るステップａ）に従い、絶縁タイプ基板１の上に半導体が設けられる。本実施形態において、絶縁タイプの基板１の上の半導体は、注入基板上のシリコンである。

この基板１を製造する１つの方法は、いわゆるＳｍａｒｔ Ｃｕｔ（登録商標）の技術によるものである。この方法は、通常、例えばシリコンウェハまたはガラスや水晶などの透明基板からなるドナー基板を準備するステップと、ドナー基板および／またはシリコンウェハ等のベース基板上に絶縁層を設けるステップと、ドナー基板の内部に所定の分割領域を生成するステップとを備える。この所定の分割領域は、ドナー基板内に、原子種の注入、またはヘリウムイオン注入ないし水素イオン注入することにより設けることができる。次のステップにおいて、ドナー基板がベース基板に結合されて、絶縁層がベース基板とドナー基板との間で挟み込まれる。次に、所定の分割領域における熱処理または機械処理に続いて、所定の分割領域で、ドナー基板の残部は、結合したドナー・ベース基板から分離される。結果として、ＳＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ）基板が、図１ａに示すように、得られる。本方法により、絶縁層が、半導体層の間で見られ、例示のシリコン層においては、ドナー基板およびベース基板から移転される。絶縁層は、いわゆる埋め込み酸化膜（BOX）を形成する。

このように、図１ａに示すＳＯＩタイプ基板１は、通常シリコンのベース３を備える。しかし、アプリケーションによっては、他の材料も適しており、例えば、オプトエレクトロニクスデバイスにおけるアプリケーションに見られるようなガラスまたは水晶等の透明材料もまた適している。

上述の埋め込み酸化膜層である絶縁層５は、ベース３上に設けられる。絶縁層５は、通常シリコン酸化物であるが、シリコン窒化物または堆積層等の他の絶縁材料もまた絶縁層５を形成できる。

第１の半導体層７は、絶縁層５の上に設けられる。上述の通り、本実施形態において、半導体層７はシリコン層である。しかし、ゲルマニウムのような半導体材料もまた用いることができる。

オプトエレクトロニクスアプリケーションについて、絶縁層５の厚さは、一般には約１０から１５００ナノメートルであり、好ましくは１００から４００ナノメートルの範囲である。半導体層７は、一般には、５０から８００ナノメートルの厚さを有し、好ましくは５５から２００ナノメートルまでの厚さである。

本実施形態における半導体層７は、１０¹⁷atoms／cm³から１０²⁰atoms／cm³までの範囲にあるドーパント濃度をもつ高ドープn++、またはp++層である。好ましくは、ドーピングは、上述の原位置ドーピング（ＩＳＤ）により達成される。

ドーピングは、例えば、拡散チャンバーにおいてボロンまたはリン原子を用いて、約９００から１２００℃、好ましくは、１０秒から４分の間に１０５０から１１６０℃までにした水素フロー中においてｎ型またはｐ型のドーピングを得ることができる。

次に、拡散バリア層９は、絶縁基板１上の半導体の第１の半導体層７の上に設けられる。本実施形態において、拡散バリア層は、Ｓｉ_1-x-yＧｅ_xＣ_y層であり、ここで、０≦ｘ≦１および０＜ｙ≦０．０４であり、好ましくは０．０３≦ｙ≦０．０４である。好ましくは、拡散バリア層は、第１の半導体層上でエピタキシャル成長する。シリコン結晶またはシリコンゲルマニウム結晶にカーボンを注入することにより、ドーパントの拡散係数を大いに減少することができる。これは、ボロンやリンの場合に顕著である。なお、カーボンおよびゲルマニウムがｘ＝αｙ（８＜α＜１１）を満たすように拡散バリア層を成長することにより、拡散バリア層９および第１の半導体層７は、必然的に同一の格子定数を有する。

Ｓｉ_1-x-yＧｅ_xＣ_y層は、例えば、ＳｉＨ₃ＣＨ₃および／またはＧｅＨ₃ＣＨ₃および／またはＳｉＨ₄および／またはＧｅＨ₄等の有機金属前駆体を用いるＣＶＤプロセスにより得ることができる。

これは、その後の製造プロセス工程において、格子定数における相違が基板にストレスとなるような熱処理工程を基板が受けるときに、有利である。

本実施形態において、基礎となる第１の半導体層７と同一の格子定数を有する拡散バリア層９は、０．５μｍまたはそれ以下の厚みに成長し、特に１０から５００ナノメートルであって、とりわけ２０から５０ナノメートルである。しかし、０．１μｍ以下の厚さもまた、所望のドーパントプロファイルを得るのに適している。変異体により、異なる物質組成を有する異なるタイプの拡散バリア層９が生成された場合に、拡散による抑制の有利な効果が依然として得ることができるが、しかし、異なる格子定数の効果を減少するので、拡散バリア層の厚さは、転位核生成の臨界層の厚さを超えてはならない。

拡散バリア層は、複数の異なる層から作り出されて、複層構造を形成することができる。

Ｇｅの第１の半導体層７の場合、拡散バリア層は、Ｓｉ_1-x-yＧｅ_xＣ_y層にもでき、特に、例えばＳｍａｒｔＣｕｔ（登録商標）形式のプロセスのような層の移転方法により設けることができるストレス層にできる。Ｓｉ_1-x-yＧｅ_xＣ_y層は、通常移転前に高ドープされたＧｅ層とともに移転することができる。さもなければ、Ｓｉ_1-x-yＧｅ_xＣ_y移転層の上部が、この特定の場合に、仮想的な原位置ドーピング工程の間にドーパントがＧｅ層に拡散するのを妨げることとなるからである。

次に、図１ｃに示すように、第２の半導体層が拡散バリア層９の上に設けられる。本実施形態において、第２の半導体層１１は、エピリアクター（epi-reactor）においてエピタキシャル成長する。シリコン層について、使用済の前駆体ガスは、ＴＣＳ、ＤＣＳ、またはシランにすることができ、そして原位置でドーピングするために、ボロンまたはリンのｐ型もしくはｎ型のドーパントが再び用いられる。成長は一般に１０００から１２００℃で起こり、８μｍまでの厚さをもつ層を実現することができる。ドーパント濃度は、第１の半導体層７よりも低く、１×１０¹³から５×１０¹⁶atoms／cm³のオーダーである。図１ｃはまた、本発明に係る半導体基板１３となる最終的な結果を示している。

本実施形態に係る発明方法および本発明に係る半導体基板１３により、優れた基板を実現することができ、第１の半導体層７と第２の半導体層１１との間に挟み込まれた拡散バリア層９の存在により、高ドープされた第１の半導体層７から第２の半導体層１１へのドーパントの拡散を抑えることができる。したがって、第２の半導体層１１は、光子から電子への変換の役割を果たし、層の厚全体にわたって変換効率を最適値に保つ層にできる。さらに、得られたドーパントプロファイルは、第２の半導体層１１上でオプトエレクトロニクスデバイスを製造するのに必要となる高温度下で実施される後の処理工程においてでさえも、安定している。

図２は、図１ｃに示す半導体基板１１において実現可能なドーパント濃度プロファイルを示す。第１の半導体層７において、ドーパント濃度は、１０¹⁹atoms／cm³までであり、一方、第２の半導体層におけるドーパント濃度は、１０¹⁴atoms／cm³までである。移転層は、第１の半導体層７のドーパント濃度の９０％から、第２の半導体層１１のドーパント濃度の１１０％までの間で領域の厚みとして実際に特徴付けられており、この領域の厚みは、この場合、拡散バリア層９の厚みと一致させることが可能であり、従って０．５μｍかそれ以下である。

本発明は、上述の実施形態に限定されず、本方法は別の変形によっても実施可能である。例えば、半導体層７および１１のドーピングは、同一チャンバー、すなわち、拡散バリア層９および第２の半導体層１１の両方を成長するために用いられるエピリアクター内で実施することもできる。

本発明に係る方法により、本発明の基板は、改善されたドーパント濃度プロファイルを有し、高い光子／電子の変換効率および低い暗電流をもつオプトエレクトロニクスデバイスへの改良がなされうる。

Claims (18)

1. 半導体基板を製造する方法であって、
   ａ）ＳＯＩ（semiconductor on insulator）型基板、特に、ベースと、絶縁層と、第１のドーパント濃度をもつ第１の半導体層とを備えるシリコン・オン・インシュレータ基板を設けるステップと、
   ｂ）拡散バリア層を設けるステップと、
   ｃ）前記第１の半導体層と同一の材料であり、前記第１のドーパント濃度と比較して異なる第２のドーパント濃度をもち、前記拡散バリア層の上部、特に前記拡散バリア層の真上に設けられる第２の半導体層を設けるステップと
   を備えることを特徴とする半導体基板の製造方法。
2. 前記拡散バリア層および前記第１の半導体層は、原則的に同一の格子定数を有することを特徴とする請求項１に記載の製造方法。
3. 前記拡散バリア層が、特に前記第１および第２のドーパントがボロンまたはリンのうちの１つのとき、Ｓｉ_1-x-yＧｅ_xＣ_y層であり、ここで０≦ｘ≦１および０＜ｙ≦０．０４であり、好ましくは０．０３≦ｙ≦０．０４であることを特徴とする請求項１または２に記載の製造方法。
4. ｘ＝αｙであり、ここで、８＜α＜１１、好ましくはｘ＝９ｙであることを特徴とする請求項３に記載の製造方法。
5. 前記拡散バリア層は、１０から５００ナノメートルの厚さを有し、特に２０から５０ナノメートルであることを特徴とする請求項１乃至４のうちのいずれか１項に記載の製造方法。
6. ドーピングの後に、第１の半導体の濃度が、高ドープｎ＋＋半導体層または高ドープｐ＋＋半導体層をもたらし、第２の半導体層（１１）の第２の濃度が、ｎ−半導体層またはｐ−半導体層をもたらすことを特徴とする請求項１乃至５のうちのいずれか１項に記載の
7. 前記第１の半導体層および／または前記第２の半導体層のドーピングは、原位置ドーピングにより得られることを特徴とする請求項１乃至６のうちのいずれか１項に記載の製造方法。
8. 前記第１の半導体層および前記第２の半導体層のドーピングは、同一の製造デバイス、特にエピリアクターにおいて実施されることを特徴とする請求項１乃至７のうちのいずれか１項に記載の製造方法。
9. 前記ベース（３）は、透明材料で生成されることを特徴とする請求項１乃至８のうちのいずれか１項に記載の製造方法。
10. 前記拡散バリア層は、少なくとも２つの層を含む複層構造であることを特徴とする請求項１乃至９のうちのいずれか１項に記載の製造方法。
11. 変更された第１の半導体層（７、９）は、１０から８００ナノメートル、好ましくは５５から２００ナノメートルの範囲の厚さを有し、および／または第２の半導体層（１１）は、１０マイクロメートルまでの範囲の厚さを有し、および／または絶縁層（５）は、１０から１５００ナノメートル、特に１００から４００ナノメートルまでの厚さを有することを特徴とする請求項１乃至１０のうちのいずれか１項に記載の方法。
12. ステップａ）は、
    ａ１）ドナー基板を設けるステップと、
    ａ２）前記ドナー基板またはベース基板上に絶縁層を設けるステップと、
    ａ３）前記ドナー基板の内部に所定の分割領域を生成するステップと、
    ａ４）前記ドナー基板を前記ベース基板に結合するステップと、
    ａ５）前記所定の分割領域で前記結合されたドナー・ベース基板から前記ドナー基板の残部を分離し、前記絶縁層を含む前記ドナー基板の層を前記ベース基板上に移してＳＯＩ基板を形成するステップと、
    ａ６）前記移転した半導体層の少なくとも一部をドーピングするステップと
    を備えることを特徴とする請求項１乃至１１のうちのいずれか１項に記載の製造方法。
13. 前記第１の半導体層のドーピングと、前記拡散バリア層の成長と、前記第２の半導体層の成長とは、同一の前記エピリアクターにおいて実施されることを特徴とする請求項１乃至１２のうちのいずれか１項に記載の製造方法。
14. ａ）ベース（３）と、
    ｂ）絶縁層（５）と、
    ｃ）第１の半導体層（７）であって、特に第１のドーパント濃度をもつＳｉ層と、
    ｄ）拡散バリア層（９）と、
    ｅ）前記第１の半導体層と同一の材料であり、前記第１のドーパント濃度と比較して異なる第２のドーパント濃度をもち、前記拡散バリア層の上部、特に前記拡散バリア層の真上に設けられる第２の半導体層（１１）と
    を備えることを特徴とする半導体基板。
15. 前記拡散バリア層（９）および前記第１の半導体層（７）は、原則的に同一の格子定数を有することを特徴とする請求項１４に記載の半導体基板。
16. 前記拡散バリア層が、Ｓｉ_1-x-yＧｅ_xＣ_y層であり、ここで０≦ｘ≦１および０＜ｙ≦０．０４であり、好ましくは、０．０３≦ｙ≦０．０４であることを特徴とする請求項１４または１５に記載の半導体基板。
17. ｘ＝αｙであり、ここで、８＜α＜１１、好ましくはｘ＝９ｙであることを特徴とする請求項１６に記載の半導体基板。
18. 特にイメージセンサであって、請求項１乃至１２のうちのいずれか１項に記載の方法に従って製造された半導体基板を備えるオプトエレクトロニクスセンサ。

Images