CN101764103A - 半导体衬底及其制造方法 - Google Patents
半导体衬底及其制造方法 Download PDFInfo
- Publication number
- CN101764103A CN101764103A CN200910205768A CN200910205768A CN101764103A CN 101764103 A CN101764103 A CN 101764103A CN 200910205768 A CN200910205768 A CN 200910205768A CN 200910205768 A CN200910205768 A CN 200910205768A CN 101764103 A CN101764103 A CN 101764103A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- semiconductor layer
- semiconductor
- diffusion impervious
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 125
- 239000000758 substrate Substances 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 239000012212 insulator Substances 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000010276 construction Methods 0.000 claims description 3
- 239000012780 transparent material Substances 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims description 2
- 230000005693 optoelectronics Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 230000026267 regulation of growth Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Photovoltaic Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明涉及一种制造半导体衬底的方法，其包括下列步骤：提供绝缘体上半导体型衬底；提供扩散阻挡层；以及提供第二半导体层。通过提供扩散阻挡层使得能够抑制从重掺杂的第一半导体层向第二半导体层的扩散。本发明还涉及一种相应的半导体衬底以及包括这种衬底的光电器件。
Description
技术领域
本发明涉及一种制造半导体衬底的方法，该方法包括下列步骤：提供绝缘体上半导体(semiconductor on insulator，SOI)型衬底，其包括基底、绝缘层和具有第一掺杂浓度的第一半导体层；以及提供第二半导体层，特别是所述第二半导体层的材料与第一半导体层的材料是彼此相同的，并且所述第二半导体层具有不同于所述第一掺杂浓度的第二掺杂浓度。本发明还涉及一种相应的半导体衬底。
背景技术
在光电器件中，例如在数字CMOS/CCD摄像机或照相机所使用的图像传感器中，需要像SOI衬底这样的特殊衬底。形成在SOI衬底的器件层中的图像传感器被转移至最终衬底以将该传感器的背面暴露给该传感器的光进入面。有人建议使用在基底上提供掩埋氧化物(BOX)的SOI型衬底，因为该BOX可用作蚀刻停止层。
在这些器件中，在掩埋氧化物上直接提供一薄的重掺杂的p++(或n++)第一半导体层，随后具有较低掺杂浓度的第二半导体层(p-/n-层)直接形成在该第一半导体层上。重掺杂层的作用是钝化半导体层与掩埋氧化物之间的界面，以限制由界面缺陷引起的暗电流。该第二半导体层对应于光子转换为电子的区域。
发明内容
对于上述衬底，可以观察到，特别是在如蓝光这样的短波长区域中，光子/电子转换效率并不令人满意。基于上述原因，因此本发明的目的是提供一种制造上述类型半导体衬底的方法，其具有提高的光子/电子转换效率。
该目的通过本发明下述第一方面的方法来实现。该第一方面的方法包括下列步骤：a)提供特别是绝缘体上硅衬底这样的绝缘体上半导体型(SOI)衬底，其包括基底、绝缘层和具有第一掺杂浓度的第一半导体层；b)提供扩散阻挡层；以及c)在所述扩散阻挡层之上特别是在其表面上提供第二半导体层，特别是，所述第二半导体层的材料与所述第一半导体层的材料是彼此相同的，并且所述第二半导体层具有不同于所述第一掺杂浓度的第二掺杂浓度。
通过在第一半导体层与第二半导体层之间提供扩散阻挡层，可减小两掺杂浓度之间的过渡区域的厚度。因此，可提高光子/电子转换效率。
有利的是，扩散阻挡层与第一半导体层具有基本上彼此相同的晶格参数。半导体衬底还将经受后续处理步骤以形成所需光电器件。在这些后续处理步骤中，该衬底还将经历温度梯度。通过提供晶格参数彼此相似或相同的结构，可以抑制在层间界面上产生可能导致晶体缺陷的不必要的应力。
有利的是，特别是当第一和第二杂质是硼和磷之一时，扩散阻挡层可以是Si1-x-yGexCy层，其中0≤x≤1且0＜y≤0.04，优选0.03≤y≤0.04。特别是，在硅作为第一和/或第二半导体层的情况下，将碳掺入硅或硅锗导致扩散系数降低，特别是就硼和磷杂质而言。优选的是，第一杂质和第二杂质的物质种类相同以利于工艺。
优选的是，扩散阻挡层的成分构成满足条件x＝αy，其中8＜α＜11。这意味着如果一个碳原子加入到硅晶体结构中，则必须加入α个锗原子，特别是9个锗原子。在这种情况下，第一半导体层与扩散阻挡层的晶格参数是彼此相当的(在α＝9的情况下)或至少是近似相当的。
优选的是，扩散阻挡层的厚度可以为0.5μm或更小，优选是更小的，特别是10至500nm，尤其是20至50nm。特别是，考虑到晶格相当的扩散阻挡层降低了在随后进行的热处理步骤中在衬底中出现应力的风险，该扩散阻挡层可生长至一厚度，即，特别是关于重和轻掺杂区域之间的过渡区域的宽度，能够得到所需掺杂浓度分布。
优选的是，第一半导体层可为重掺杂n++或p++半导体层，因此其掺杂浓度处于1017至1020原子/cm3的范围内；而第二半导体层的第二掺杂浓度使得可以形成n-或p-半导体层，因此其掺杂浓度处于1×1013至5×1016原子/cm3的范围内。因此，通过在这两个半导体层之间提供扩散阻挡层，可以形成这样的衬底，所述衬底能够用于制造光电器件并且具有其厚度与所述扩散阻挡层的厚度基本对应的过渡区域，此处的过渡区域被定义为这样的区域，在所述区域中掺杂浓度从第一半导体层中的最大掺杂浓度的90％开始直到第二半导体层中的掺杂浓度的110％。
有利的是，第一和/或第二半导体层的掺杂是通过临场掺杂(ISD：in situdoping)得到的。临场掺杂是这样的工艺，其特征在于使杂质前驱体(dopantprecursor)在加热的衬底上流过而不沉积。对于硅，温度一般要高至1000℃或更高；而对于锗，温度应该高至800℃或更高。如果需要额外的外延步骤，与离子注入相比，采用临场掺杂作为掺杂方法是有利的。
有利的是，第一和第二半导体层的掺杂可以在同一个制造装置中进行，特别是在外延反应器中进行。由于无需额外的注入步骤和额外的用于活化杂质的热处理步骤，因此使用用于外延生长第二半导体层的外延反应器进一步简化了生产线。另外，也没有必要提供额外的工具，例如用于掺杂的扩散室。
根据优选实施方式，基底可由透明材料形成。例如可以采用石英型衬底，来提供光电应用所必需的相对于可见波长范围的基底透明性。
优选的是，扩散阻挡层可以是包括至少两层的多层结构。在此情况下，这使得能够进一步调整扩散阻挡层以适应最终器件的需要。各个层可以由彼此不同的或彼此相同的材料形成。
有利的是，第一半导体层的厚度可以处于50nm至800nm的范围内，优选处于55nm至200nm的范围内，和/或第二半导体层的厚度可以处于最多10μm的范围内，和/或绝缘层的厚度可以处于10nm至1500nm的范围内，特别是处于100nm至400nm的范围内。利用该有利的方法，使得能够在宽的厚度范围内提供重掺杂和轻掺杂的半导体层而不必担心掺杂分布(dopant profi1e)的“摊开(smearing out)”。特别是，通过保持所需掺杂分布使得能够在存在较厚的轻掺杂层的情况下，提供薄的重掺杂层。
优选的是，步骤a)包括下列步骤：a1)提供施主衬底；a2)在施主衬底上提供绝缘层；a3)在施主衬底之内生成预定分离区；a4)将施主衬底键合到基底；a5)在预定分离区将施主衬底的其余部分从键合后的施主基底上分离以形成绝缘体上半导体型衬底；以及，a6)对所转移的半导体层的至少一部分进行掺杂。使用这种所谓的Smart CutTM技术，可以得到高质量的SOI晶片，并且该SOI晶片可用于上述有利的方法中。
有利的是，在同一个外延反应器中生长第一半导体层、生长扩散阻挡层以及生长第二半导体层，这将进一步优化工艺。甚至进一步优选的是，临场掺杂也在相同的反应器中进行。
本发明的目的还根据本发明另一方面的半导体衬底来实现。本发明该另一方面的半导体衬底包括基底、绝缘层、具有第一掺杂浓度的特别是硅层这样的第一半导体层、扩散阻挡层、以及在所述扩散阻挡层之上特别是在其表面上的第二半导体层，特别是，所述第二半导体层的材料与所述第一半导体层的材料是彼此相同的，并且所述第二半导体层具有不同于所述第一掺杂浓度的第二掺杂浓度。通过提供扩散阻挡层，由于降低了不同掺杂浓度之间的“摊开效应”，因此可保持高的光子向电子的转换效率。
有利的是，扩散阻挡层与第一半导体层具有基本上彼此相同的晶格参数。因此，可以减少在后续制造步骤中出现可能损害衬底的应力。
优选的是，扩散阻挡层可为Si1-x-yGexCy层，其中0≤x≤1且0＜y≤0.04，优选为0.03≤y≤0.04。通过将碳掺入硅或硅锗可大大减少硼或磷的扩散。
有利的是，锗与碳的含量满足以下关系：x＝αy，其中8＜α＜11。在这种情况下，硅锗碳层的晶格常数与硅半导体层的晶格常数类似。因此，扩散阻挡层的厚度不用限制到通常被称为临界层厚度(critical layer thickness)的晶体缺陷产生厚度(crystal defect generation thickness)或塑性松弛厚度(plastic relaxation thickness)。因此可提供直到数微米范围的厚度。当然，从成本角度考虑，为得到最大外延产量并进而得到最低外延成本，扩散阻挡层的厚度应非常接近于其用于防止B或P扩散的最小厚度。
本发明还涉及特别是图像传感器这样的光电传感器，其包括如上所述地制造的半导体衬底。如已提到的，本发明方法允许生成优良的衬底，这种优良的衬底进而也提高了最终产品的质量，因此也提高了使用该衬底的图像传感器的质量。
附图说明
下面将结合附图描述本发明的有利实施方式。
图1a-1c示出了根据制造半导体衬底的本发明方法的一个实施方式的步骤，以及
图2示出了在根据本发明的半导体衬底中的典型掺杂浓度分布。
具体实施方式
图1a-1c示出了根据本发明方法制造半导体衬底的一个实施方式。根据本发明方法的第一方面的步骤a)，提供绝缘体上半导体型衬底1。在此实施方式中，该绝缘体上半导体型衬底为绝缘体上硅衬底。
制造这样的衬底1的一种方法就是所谓的Smart CutTM技术。这种方法一般包括下列步骤：提供施主衬底，例如硅片或诸如玻璃或石英这样的透明衬底；在施主衬底上和/或在诸如硅片这样的基底上提供绝缘层(例如使用自然氧化物层)；并在施主衬底之内生成预定分离区。可以通过将诸如氦或氢这样的原子物质或离子注入施主衬底来提供该预定分离区。在下一步骤中，将施主衬底键合到基底，使得绝缘层被夹在基底与施主衬底之间。接着，在预定分离区上进行热和/或机械处理后，在预定分离区将施主衬底的其余部分从键合后的施主基底上分离。结果，得到如图1a所示的绝缘体上半导体(SOI)衬底。使用此方法，绝缘层自身位于半导体层与基底之间，在已描述的例子中，该半导体层是从施主衬底上转移来的硅层。绝缘层形成所谓的掩埋氧化物层(BOX)。
因此，如图1a所示的SOI型衬底1包括一般为硅的基底3。然而，视应用而定，其它材料也可能是适当的，例如，应用在光电器件中的诸如玻璃或石英这样的透明材料。
在基底3上提供绝缘层5，即如上提到的掩埋氧化物层。绝缘层5一般是氧化硅，但是诸如氮化硅这样的其它绝缘材料或叠层也可形成绝缘层5。
在绝缘层5上提供第一半导体层7。如上已提到的，在此实施方式中，半导体层7是硅层。然而，也可以使用诸如锗这样的其它半导体材料。
对于光电应用，绝缘层5的厚度一般大约在10nm至1500nm，优选在100nm至400nm的范围内。半导体层7一般具有50nm至800nm的厚度，优选为55nm至200nm。
在此实施方式中，半导体层7是重掺杂n++层或p++层，其掺杂浓度处于1017原子/cm3至1020原子/cm3的范围内。优选的是，掺杂通过如上所述的临场掺杂(ISD)实现。
例如，为了得到n型或p型掺杂而在扩散室中使用硼或磷原子进行掺杂，该掺杂在氢气流中在大约900-1200℃，优选在1050-1160℃的温度情况下持续进行10秒钟至4分钟。
随后，在绝缘体上半导体衬底1的第一半导体层7上提供扩散阻挡层9。在此实施方式中，扩散阻挡层为Si1-x-yGexCy层，其中0≤x≤1且0＜y≤0.04，优选0.03≤y≤0.04。优选的是，扩散阻挡层外延生长到第一半导体层上。通过将碳加入硅或硅锗晶体中，可大大降低掺杂物的扩散系数(diffusioncoefficient)，特别是在硼和磷的情况下是这样。另外，按照碳与锗满足关系x＝αy(其中8＜α＜11)的方式生长扩散阻挡层9，因此扩散阻挡层9与第一半导体层7具有基本上彼此相同的晶格参数。
可以通过CVD工艺使用有机金属前驱体得到Si1-x-yGexCy层，该前驱体例如为SiH3CH3和/或GeH3CH3和/或SiH4和/或GeH4。
这是有利的，因为在随后的制造工艺步骤中、衬底可能经受热处理步骤，在该热处理步骤中，晶格常数的任何不同均可能会导致衬底中的应力。
在此实施方式中，扩散阻挡层9与其下面的第一半导体层7具有相同晶格参数，该扩散阻挡层9生长至0.5μm或更小的厚度，特别是10至500nm，尤其是20至50nm。但是，小于0.1μm的厚度也适于得到所需掺杂分布。
在根据一变型方式提供具有不同材料成分的另一类型扩散阻挡层9的情况下，仍能得到抑制扩散的益处，但是为了降低不同晶格常数的影响，扩散阻挡层的厚度不应该超过针对位错成核(dislocation nucleation)的临界层厚度。
扩散阻挡层可以由多个不同的层形成的多层结构而形成。
在锗为第一半导体层7的情况下，扩散阻挡层仍可为Si1-x-yGexCy层，特别是例如可通过如Smart CutTM型工艺这样的层转移方法提供的应力层。Si1-x-yGexCy层可以与Ge层一起转移，一般来说转移之前要重掺杂Ge层，这是因为否则的话，在这种特定情况下，转移后的顶部的Si1-x-yGexCy层将阻止杂质在假设的临场掺杂步骤中扩散至Ge层。
随后，如图1c所示，在扩散阻挡层9上提供第二半导体层11。在此实施方式中，第二半导体层11在外延反应器中外延生长。对于硅层，所用前驱气体可为TCS、DCS或硅烷，并且仍然用硼或磷这样的p型或n型杂质临场掺杂该层。该生长一般在1000-1200℃的温度情况下进行，并能够得到达8μm厚度的层。第二半导体层11的掺杂浓度大约在1×1013至5×1016原子/cm3的程度，低于第一半导体层7的掺杂浓度。图1c也示出了根据本发明的半导体衬底13的最终结果。
利用根据该实施方式的本发明方法和本发明的半导体衬底13，得到了优良的衬底，这是因为，由于存在的扩散阻挡层9夹在第一和第二半导体层7和11之间，所以可以抑制杂质从重掺杂的第一半导体层7向第二半导体层11的扩散。因此，第二半导体层11可在其整个厚度上发挥光子向电子的转换提供层的作用，这样可保持转换效率最佳化。另外，所得到的掺杂分布即使是在第二半导体层11上制造光电器件所必需的高温下进行的后续工艺步骤中，也仍然保持稳定。
图2示出了在如图1c所示的半导体衬底11中可以得到的掺杂浓度分布。在第一半导体层7中，掺杂浓度大约为1019原子/cm3，然而在第二半导体层中，掺杂浓度大约为1014原子/cm3。过渡区域实际上定义为在层7中浓度的90％至层11中浓度的110％之间的区域厚度，在这种情况下，该区域厚度可能对应于扩散阻挡层9的厚度，因此具有0.5μm或更小的厚度。
本发明并不限于上述实施方式，因为该方法可基于其它变型方式而实施。例如有可能的是，层7和层11的掺杂可以在同一个腔室中进行，也就是在用于生长扩散阻挡层9和第二半导体层11的外延反应器中进行。
利用本发明方法，改善了掺杂浓度分布的本发明衬底使得光电器件具有高的光子向电子转换效率，并且能够实现低暗电流。
Claims (18)
1.一种制造半导体衬底的方法，其包括下列步骤：
a)提供特别是绝缘体上硅衬底这样的绝缘体上半导体型(SOI)衬底，其包括基底、绝缘层和具有第一掺杂浓度的第一半导体层；
b)提供扩散阻挡层；以及
c)在所述扩散阻挡层之上特别是在其表面上提供第二半导体层，特别是，所述第二半导体层的材料与所述第一半导体层的材料是彼此相同的，并且所述第二半导体层具有不同于所述第一掺杂浓度的第二掺杂浓度。
2.根据权利要求1所述的方法，其中，所述扩散阻挡层与所述第一半导体层具有基本上彼此相同的晶格参数。
3.根据权利要求1或2所述的方法，其中，特别是当该第一和第二杂质是硼和磷之一时，所述扩散阻挡层是Si1-x-yGexCy层，其中0≤x≤1且0＜y≤0.04，优选0.03≤y≤0.04。
4.根据权利要求3所述的方法，其中，x＝αy，其中8＜α＜11，优选x＝9y。
5.根据权利要求1-4之一所述的方法，其中，所述扩散阻挡层具有10至500nm的厚度，特别是20至50nm的厚度。
6.根据权利要求1-5之一所述的方法，其中，在掺杂后，所述第一半导体浓度使得形成了重掺杂n++或p++半导体层，并且所述第二半导体层(13)的所述第二掺杂浓度使得形成了n-或p-半导体层。
7.根据权利要求1-6之一所述的方法，其中，所述第一和/或第二半导体层的掺杂是通过临场掺杂获得的。
8.根据权利要求1-7之一所述的方法，其中，所述第一和第二半导体层的掺杂是在同一个制造装置(11)中，特别是在外延反应器中进行的。
9.根据权利要求1-8之一所述的方法，其中，所述基底(3)由透明材料形成。
10.根据权利要求1-9之一所述的方法，其中，所述扩散阻挡层是包括至少两层的多层结构。
11.根据权利要求1-10之一所述的方法，其中，所述改变后的第一半导体层(7、9)的厚度处于10nm至800nm的范围内，优选处于55nm至200nm的范围内，和/或所述第二半导体层(13)的厚度处于最多10μm的范围内，和/或所述绝缘层(5)的厚度处于10nm至1500nm的范围内，特别是处于100nm至400nm的范围内。
12.根据权利要求1-11之一所述的方法，其中步骤a)包括下列步骤：
a1)提供施主衬底；
a2)在所述施主衬底或基底上提供绝缘层；
a3)在所述施主衬底之内生成预定分离区；
a4)将所述施主衬底键合到所述基底；
a5)在所述预定分离区将所述施主衬底的其余部分从键合后的所述施主基底上分离，从而将所述施主衬底的包括所述绝缘层的层转移到所述基底上以形成绝缘体上半导体型衬底；以及
a6)对所转移的半导体层的至少一部分进行掺杂。
13.根据权利要求1-12之一所述的方法，其中，在同一个外延反应器中对所述第一半导体层进行掺杂、生长所述扩散阻挡层以及生长所述第二半导体层。
14.一种半导体衬底，其包括：
a)基底(3)；
b)绝缘层(5)；
c)特别是硅层这样的第一半导体层(7)，其具有第一掺杂浓度；
d)扩散阻挡层(9)；以及
e)在所述扩散阻挡层(9)上特别是在其表面上的第二半导体层(11)，特别是，所述第二半导体层的材料与所述第一半导体层的材料是彼此相同的，并且所述第二半导体层具有不同于所述第一掺杂浓度的第二掺杂浓度。
15.根据权利要求13所述的半导体衬底，其中，所述扩散阻挡层(9)与所述第一半导体层(7)具有基本上彼此相同的晶格参数。
16.根据权利要求13或14所述的半导体衬底，其中，所述扩散阻挡层是Si1-x-yGexCy层，其中0≤x≤1且0＜y≤0.04，优选0.03≤y≤0.04。
17.根据权利要求15所述的半导体衬底，其中x＝αy，其中8＜α＜11，优选x＝9y。
18.一种特别是图像传感器这样的光电传感器，其包括根据权利要求1-12之一所述的方法制造的半导体衬底。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP08291241A EP2202795A1 (en) | 2008-12-24 | 2008-12-24 | Method for fabricating a semiconductor substrate and semiconductor substrate |
| EP08291241 | 2008-12-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101764103A true CN101764103A (zh) | 2010-06-30 |
Family
ID=40351757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910205768A Pending CN101764103A (zh) | 2008-12-24 | 2009-10-09 | 半导体衬底及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20100164048A1 (zh) |
| EP (1) | EP2202795A1 (zh) |
| JP (1) | JP2010153815A (zh) |
| KR (1) | KR20100075364A (zh) |
| CN (1) | CN101764103A (zh) |
| SG (1) | SG162653A1 (zh) |
| TW (1) | TW201025445A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101916761A (zh) * | 2010-07-20 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 一种soi埋氧层下的导电层及其制作工艺 |
| CN102064181A (zh) * | 2010-12-03 | 2011-05-18 | 中国电子科技集团公司第四十四研究所 | 基于soi材料的可抑制埋氧化层界面暗电流的ccd |
| CN103996671A (zh) * | 2013-02-19 | 2014-08-20 | 台湾积体电路制造股份有限公司 | 多层衬底 |
| CN108122966A (zh) * | 2016-11-30 | 2018-06-05 | 上海新微技术研发中心有限公司 | 氮化镓基外延结构、半导体器件及其形成方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8740978B2 (en) * | 2007-08-27 | 2014-06-03 | Amo Regional Holdings | Intraocular lens having extended depth of focus |
| JP5569153B2 (ja) * | 2009-09-02 | 2014-08-13 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| KR20110089497A (ko) * | 2010-02-01 | 2011-08-09 | 삼성전자주식회사 | 기판에의 불순물 도핑 방법, 이를 이용한 태양 전지의 제조 방법 및 이를 이용하여 제조된 태양 전지 |
| US8729607B2 (en) * | 2012-08-27 | 2014-05-20 | Kabushiki Kaisha Toshiba | Needle-shaped profile finFET device |
| FR2995447B1 (fr) | 2012-09-07 | 2014-09-05 | Soitec Silicon On Insulator | Procede de separation d'au moins deux substrats selon une interface choisie |
| JP6369680B2 (ja) * | 2014-05-30 | 2018-08-08 | パナソニックＩｐマネジメント株式会社 | 太陽電池 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050250289A1 (en) * | 2002-10-30 | 2005-11-10 | Babcock Jeffrey A | Control of dopant diffusion from buried layers in bipolar integrated circuits |
| CN1933169A (zh) * | 2005-08-04 | 2007-03-21 | 安华高科技传感器Ip私人有限公司 | 降低串扰的cmos图像传感器 |
| US20070235829A1 (en) * | 2005-02-11 | 2007-10-11 | Levine Peter A | Dark Current Reduction in Back-Illuminated Imaging Sensors and Method of Fabricating Same |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2569058B2 (ja) * | 1987-07-10 | 1997-01-08 | 株式会社日立製作所 | 半導体装置 |
| US5336879A (en) * | 1993-05-28 | 1994-08-09 | David Sarnoff Research Center, Inc. | Pixel array having image forming pixel elements integral with peripheral circuit elements |
| US6399970B2 (en) * | 1996-09-17 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | FET having a Si/SiGeC heterojunction channel |
| US5859462A (en) * | 1997-04-11 | 1999-01-12 | Eastman Kodak Company | Photogenerated carrier collection of a solid state image sensor array |
| JP3457551B2 (ja) * | 1998-11-09 | 2003-10-20 | 株式会社東芝 | 固体撮像装置 |
| JP4342142B2 (ja) * | 2002-03-22 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体受光素子 |
| FR2845523B1 (fr) * | 2002-10-07 | 2005-10-28 | Procede pour realiser un substrat par transfert d'une plaquette donneuse comportant des especes etrangeres, et plaquette donneuse associee | |
| US6764918B2 (en) * | 2002-12-02 | 2004-07-20 | Semiconductor Components Industries, L.L.C. | Structure and method of making a high performance semiconductor device having a narrow doping profile |
| CN100466270C (zh) * | 2003-06-30 | 2009-03-04 | 罗姆股份有限公司 | 图像传感器及光电二极管的分离结构的形成方法 |
| FR2857953B1 (fr) * | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
| US7180098B2 (en) * | 2004-04-05 | 2007-02-20 | Legerity, Inc. | Optical isolator device, and method of making same |
| US7491988B2 (en) * | 2004-06-28 | 2009-02-17 | Intel Corporation | Transistors with increased mobility in the channel zone and method of fabrication |
| US7935617B2 (en) * | 2004-08-31 | 2011-05-03 | Sharp Laboratories Of America, Inc. | Method to stabilize carbon in Si1-x-yGexCy layers |
| US7238583B2 (en) * | 2005-02-11 | 2007-07-03 | Sarnoff Corporation | Back-illuminated imaging device and method of fabricating same |
| US7777229B2 (en) * | 2006-09-11 | 2010-08-17 | Sarnoff Corporation | Method and apparatus for reducing smear in back-illuminated imaging sensors |
| US7964435B2 (en) * | 2007-03-07 | 2011-06-21 | Princeton Lightware, Inc. | Method for dopant diffusion |
| US7541256B2 (en) * | 2007-03-28 | 2009-06-02 | Sarnoff Corporation | Method of fabricating back-illuminated imaging sensors using a bump bonding technique |
| KR101440930B1 (ko) * | 2007-04-20 | 2014-09-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Ｓｏｉ 기판의 제작방법 |
| US7985612B2 (en) * | 2008-02-19 | 2011-07-26 | Sri International | Method and device for reducing crosstalk in back illuminated imagers |
| US7855128B2 (en) * | 2008-05-28 | 2010-12-21 | Sarnoff Corporation | Back-illuminated imager using ultra-thin silicon on insulator substrates |
| WO2009146256A1 (en) * | 2008-05-30 | 2009-12-03 | Sarnoff Corporation | High-efficiency thinned imager with reduced boron updiffusion |
| WO2009146264A1 (en) * | 2008-05-30 | 2009-12-03 | Sarnoff Corporation | Method for electronically pinning a back surface of a back-illuminated imager fabricated on a utsoi wafer |
-
2008
- 2008-12-24 EP EP08291241A patent/EP2202795A1/en not_active Withdrawn
-
2009
- 2009-09-10 SG SG200906040-1A patent/SG162653A1/en unknown
- 2009-09-18 KR KR1020090088718A patent/KR20100075364A/ko not_active Application Discontinuation
- 2009-09-22 TW TW098131953A patent/TW201025445A/zh unknown
- 2009-10-09 CN CN200910205768A patent/CN101764103A/zh active Pending
- 2009-11-12 JP JP2009258953A patent/JP2010153815A/ja not_active Withdrawn
- 2009-12-22 US US12/644,275 patent/US20100164048A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050250289A1 (en) * | 2002-10-30 | 2005-11-10 | Babcock Jeffrey A | Control of dopant diffusion from buried layers in bipolar integrated circuits |
| US20070235829A1 (en) * | 2005-02-11 | 2007-10-11 | Levine Peter A | Dark Current Reduction in Back-Illuminated Imaging Sensors and Method of Fabricating Same |
| CN1933169A (zh) * | 2005-08-04 | 2007-03-21 | 安华高科技传感器Ip私人有限公司 | 降低串扰的cmos图像传感器 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101916761A (zh) * | 2010-07-20 | 2010-12-15 | 中国科学院上海微系统与信息技术研究所 | 一种soi埋氧层下的导电层及其制作工艺 |
| CN102064181A (zh) * | 2010-12-03 | 2011-05-18 | 中国电子科技集团公司第四十四研究所 | 基于soi材料的可抑制埋氧化层界面暗电流的ccd |
| CN102064181B (zh) * | 2010-12-03 | 2012-10-24 | 中国电子科技集团公司第四十四研究所 | 基于soi材料的可抑制埋氧化层界面暗电流的ccd |
| CN103996671A (zh) * | 2013-02-19 | 2014-08-20 | 台湾积体电路制造股份有限公司 | 多层衬底 |
| US10002761B2 (en) | 2013-02-19 | 2018-06-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a multiple layer epitaxial layer on a wafer |
| CN108122966A (zh) * | 2016-11-30 | 2018-06-05 | 上海新微技术研发中心有限公司 | 氮化镓基外延结构、半导体器件及其形成方法 |
| WO2018098952A1 (zh) * | 2016-11-30 | 2018-06-07 | 上海新微技术研发中心有限公司 | 氮化镓基外延结构、半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100075364A (ko) | 2010-07-02 |
| EP2202795A1 (en) | 2010-06-30 |
| JP2010153815A (ja) | 2010-07-08 |
| US20100164048A1 (en) | 2010-07-01 |
| SG162653A1 (en) | 2010-07-29 |
| TW201025445A (en) | 2010-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101764103A (zh) | 半导体衬底及其制造方法 | |
| JP5013859B2 (ja) | 半導体装置、および薄層歪緩和バッファ成長方法 | |
| JP4949628B2 (ja) | Ｃｍｏｓプロセス中に歪み半導基板層を保護する方法 | |
| KR101387099B1 (ko) | 반도체 버퍼 구조들 | |
| US20120032229A1 (en) | Silicon Wafer And Production Method Thereof | |
| Lee et al. | Reduction of threading dislocation density in Ge/Si using a heavily As-doped Ge seed layer | |
| JP2014075585A (ja) | 減少した転位パイルアップを有する半導体ヘテロ構造および関連した方法 | |
| JP2010153815A6 (ja) | 半導体基板の製造方法、および半導体基板 | |
| US5562770A (en) | Semiconductor manufacturing process for low dislocation defects | |
| JP3024584B2 (ja) | 半導体装置の製造方法 | |
| US9048129B2 (en) | Method for forming fully relaxed silicon germanium on silicon | |
| KR101595307B1 (ko) | 반도체 기판 제조방법 및 이미지센서 | |
| CN101989567B (zh) | 一种用于制造半导体衬底的方法 | |
| KR102113041B1 (ko) | 저잡음 후면 조사 이미지 센서 및 이의 제조 공정 | |
| EP2096683B1 (en) | Method for fabricating a semiconductor substrate | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2007134743A (ja) | 鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100630 |