CN102064181A - 基于soi材料的可抑制埋氧化层界面暗电流的ccd - Google Patents

基于soi材料的可抑制埋氧化层界面暗电流的ccd Download PDF

Info

Publication number
CN102064181A
CN102064181A CN 201010573177 CN201010573177A CN102064181A CN 102064181 A CN102064181 A CN 102064181A CN 201010573177 CN201010573177 CN 201010573177 CN 201010573177 A CN201010573177 A CN 201010573177A CN 102064181 A CN102064181 A CN 102064181A
Authority
CN
China
Prior art keywords
layer
silicon layer
type
ccd
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 201010573177
Other languages
English (en)
Other versions
CN102064181B (zh
Inventor
雷仁方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 44 Research Institute
Original Assignee
CETC 44 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 44 Research Institute filed Critical CETC 44 Research Institute
Priority to CN201010573177A priority Critical patent/CN102064181B/zh
Publication of CN102064181A publication Critical patent/CN102064181A/zh
Application granted granted Critical
Publication of CN102064181B publication Critical patent/CN102064181B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种基于SOI材料的可抑制埋氧化层界面暗电流的CCD，其中SOI材料层由顺次连接的SOI衬底硅层、埋氧化层和P型顶层硅层组成，P型顶层硅层与CCD器件连接，其改进在于：在埋氧化层和P型顶层硅层之间顺次插入N型硅层和P+型硅层，形成结构为SOI衬底硅层-埋氧化层-N型硅层-P+型硅层-P型顶层硅层的五层结构的SOI材料层。本发明的有益技术效果是：采用本发明结构所制作出的基于SOI材料的CCD，可以抑制SOI材料层中的埋氧化层的界面暗电流。

Description

基于SOI材料的可抑制埋氧化层界面暗电流的CCD
技术领域
本发明涉及一种CCD器件，尤其涉及一种基于SOI材料的可抑制埋氧化层界面暗电流的CCD。
背景技术
应用在微光环境下的CCD要求有较高的量子效率，而正照CCD由于正面的多晶硅电极会吸收入射光而使得其量子效率较低，难以满足微光环境使用要求，所以，常通过背面减薄法来制造背照CCD以提高其量子效率，常用的背面减薄法有机械抛光、化学腐蚀和化学-机械抛光等方法，最终器件厚度为15微米左右；现有技术中的这些工艺需要专门的设备，且存在工艺复杂、成品率低、成本高等缺点。
通常SOI材料的结构是由SOI（Silicon on Insulator，绝缘体上硅）衬底硅层-埋氧化层-P型顶层硅层组成的三明治结构，中间的埋氧化层非常适合用作化学腐蚀时的自停止层。所以，基于SOI材料的CCD在采用背面减薄法时具有很好的优势，且成本低、成品率高、工艺简单、工艺兼容性好，是背照式CCD的发展方向之一。
但是，采用SOI材料制造的CCD存在上下两个Si-SiO2界面，两个Si-SiO2界面处的硅原子未能完全与氧原子相结合，存在悬挂键而导致界面态，是产生界面暗电流的原因。特别是埋氧化层和P型顶层硅层交界处所形成的Si-SiO2界面（即下Si-SiO2界面），P型顶层硅层与埋氧化层之间是由键合的方式形成，硅原子与氧原子的结合情况远远不及N型BCCD沟道层和SiO2/Si3N4复合栅介质层交界处由热生长形成的Si-SiO2界面（即上Si-SiO2界面），埋氧化层和P型顶层硅层之间的Si-SiO2界面态密度很大，产生的暗信号也远远大于N型BCCD沟道层和SiO2/Si3N4复合栅介质层之间的Si-SiO2界面产生的暗信号。所以，目前的基于SOI材料的CCD暗电流大，远远大于基于传统硅材料的CCD暗电流，尚不能满足实际应用。
发明内容
针对背景技术中的问题，本发明提出了一种基于SOI材料的可抑制埋氧化层界面暗电流的CCD，它包括SOI材料层以及附着于SOI材料层上的CCD器件，其中SOI材料层由顺次连接的SOI衬底硅层、埋氧化层和P型顶层硅层组成，P型顶层硅层与CCD器件连接，其改进在于：在埋氧化层和P型顶层硅层之间顺次插入N型硅层和P+型硅层，形成结构为SOI衬底硅层-埋氧化层- N型硅层- P+型硅层- P型顶层硅层的五层结构的SOI材料层。
所述的CCD器件由顺次连接的N型BCCD沟道层、SiO2/Si3N4复合栅介质层和多晶硅转移栅层组成；其中，在N型BCCD沟道层上设置有P+型沟阻。
P+型硅层的杂质浓度和P+型硅层的厚度均大于N型硅层的杂质浓度和厚度，且P+型硅层的杂质浓度和P+型硅层的厚度满足使N型硅层完全耗尽。
本发明的有益技术效果是：采用本发明结构所制作出的基于SOI材料的CCD，可以抑制SOI材料层中的埋氧化层的界面暗电流。
附图说明
图1、常规的采用SOI材料制作出的CCD结构示意图；
图2、本发明的基于SOI材料的可抑制埋氧化层界面暗电流的CCD结构示意图；
图3、图2所示结构的A-A剖视图；
图4、常规的采用SOI材料制作出的CCD的暗电流来源示意图；
图5、本发明的基于SOI材料的可抑制埋氧化层界面暗电流的CCD的暗电流来源示意图；
图6、常规的采用SOI材料制作出的CCD的电势图；
图7、本发明的基于SOI材料的可抑制埋氧化层界面暗电流的CCD的电势图。
图中：SOI衬底硅层1、埋氧化层2、N型硅层3、P+型硅层4、P型顶层硅层5、N型BCCD沟道层6、P+型沟阻7、SiO2/Si3N4复合栅介质层8、多晶硅转移栅9、势阱10、上Si-SiO2界面11，下Si-SiO2界面12，内建电场13。
具体实施方式
参见图1，现有的基于SOI材料的CCD结构为：它包括SOI材料层以及附着于SOI材料层上的CCD器件，其中SOI材料层由顺次连接的SOI衬底硅层1、埋氧化层2和P型顶层硅层5组成，P型顶层硅层5与CCD器件连接；SOI衬底硅层1起支撑作用，维持硅片机械强度，埋氧化层2在基于SOI材料的背照式CCD制造过程中起腐蚀自停止作用。其中的CCD器件的结构为：它由顺次连接的N型BCCD沟道层6、SiO2/Si3N4复合栅介质层8和多晶硅转移栅层9组成；其中，在N型BCCD沟道层6上设置有P+型沟阻7。
参见图2，本发明的基于SOI材料的可抑制埋氧化层界面暗电流的CCD结构为：它在现有的基于SOI材料的CCD的结构基础上，在埋氧化层2和P型顶层硅层5之间顺次插入N型硅层3和P+型硅层4，形成结构为SOI衬底硅层1-埋氧化层2- N型硅层3- P+型硅层4- P型顶层硅层5的五层结构的SOI材料层（相较而言，现有的SOI材料层为三层结构）。
本发明结构中的CCD器件上的多晶硅转移栅9由按传统工艺方法制作的三次多晶硅组成，形成CCD的三个转移相??1、??2和??3，多晶硅之间的绝缘依赖于多晶硅上生长的热氧化层。
在器件内，存在由热生长氧化层形成的上Si-SiO2界面11（N型BCCD沟道层6和SiO2/Si3N4复合栅介质层8交界处）和在埋氧化层2与P型顶层硅层5交界处形成的下Si-SiO2界面12两个界面；在两个Si-SiO2界面处，由于半导体晶格的周期性中断，硅原子的4个价键未能全部与氧原子相结合，存在悬挂键。而该悬挂键能只有一个电子，既能较容易地释放到硅体内，也能从硅体内接受电子，这也就是界面态。所以，界面态可以起施主作用，即向体内供给电子；也可以起受主作用，即从体内接受电子，这就是说界面态起着复合中心的作用。当CCD处于空阱积分状态时，界面态向体内发射电子，形成界面暗电流，当CCD处于满阱转移状态时，界面态从体内吸收电子影响转移效率。
CCD有两个主要的暗电流来源，耗尽层体暗电流和表面暗电流，它们可分别用式（1）和式（2）来表示：
Figure 2010105731772100002DEST_PATH_IMAGE002
           （1）
Figure 2010105731772100002DEST_PATH_IMAGE004
          （2）
一般地，若常规硅基CCD的栅介质界面（可等效为本发明内容中所述的上Si-SiO2界面11）态密度NSS为1×1010cm-2，此时，器件的表面暗电流IS是耗尽层体暗电流IDEP的50倍。而基于SOI材料制作的CCD的下Si-SiO2界面12常由键合方式形成，该界面处的界面态密度远远大于上Si-SiO2界面11的界面态密度，至少为1×1011cm-2，则下Si-SiO2界面12所产生的表面暗电流远远大于上Si-SiO2界面11所产生的表面暗电流，前者约为后者的2～10倍，这受器件耗尽层边缘与埋氧化层2之间的距离的影响。
现有的基于SOI材料的CCD器件，当向多晶硅转移栅9施加高电压时，比如10V，在多晶硅转移栅9下形成如图4所示的势阱10，此时器件内的电势分布如图6所示。此时，上Si-SiO2界面11产生的电子在N型BCCD沟道层6和P型顶层硅层5形成的电场作用下向硅体内运动，被收集势阱10内。埋氧化层2上的下Si-SiO2界面12产生的电子虽然不会直接受到电场作用向势阱10运动，但也会因扩散作用而运动到耗尽区边缘，从而被电场收集到势阱10内，贡献为器件暗电流。
对于本发明结构的基于SOI材料的可抑制埋氧化层界面暗电流的CCD而言，当向多晶硅转移栅9施加高电压时，比如10V，在多晶硅转移栅9下形成如图5所示的势阱10，此时器件内的电势分布如图7所示。由于在埋氧化层2和P型顶层硅层5之间有一层N型硅层3和一层P+型硅层4，N型硅层3与P+型硅层4形成从埋氧化层2指向P型顶层硅层5的内建电场13，当埋氧化层2处的下Si-SiO2界面12产生的电子向耗尽区方向扩散时，电子在内建电场13的作用下会回到埋氧化层2附近而不能靠近耗尽区边缘，从而不被势阱10收集。
若N型硅层3未能完全耗尽且P+型硅层4杂质浓度较小，下Si-SiO2界面12的热产生的电子可能会越过内建电场13的势垒朝势阱10扩散，不仅起不到降低暗电流的作用，还会在CCD成像时引起拖影、转移效率不好等现象。所以，必须选择合适的N型硅层3和P+型硅层4的厚度和杂质浓度，其参数确定的原则为：P+型硅层4的杂质浓度和P+型硅层4的厚度均大于N型硅层3的杂质浓度和厚度，且P+型硅层的杂质浓度和P+型硅层的厚度满足使N型硅层3完全耗尽。
实施例：工艺制作完成后的P+型硅层4的杂质浓度为5×1016cm-3，其厚度为2μm；N型硅层3的杂质浓度为5×1015cm-3，其厚度为0.3μm，此时，内建电场13的电场强度为3.18×104V/cm，内建势垒高度为0.7V，N型硅层3被完全耗尽，满足阻挡埋氧化层2处的下Si-SiO2界面12产生的电子朝耗尽区方向扩散运动的要求。
P+型硅层4除了起着与N型硅层3形成内建电场13的作用外，还起着地的作用，抽走器件工作时产生的空穴和中和不需要的光电子。此外，当本发明结构的CCD被用于制作背照式CCD时，器件背面的SOI衬底硅层1、埋氧化层2和N型硅层3都被化学腐蚀法去除，剩下的P+型硅层4与P型顶层硅层5形成内建电场13，引导表面产生的光电子向体内运动而提高量子效率。
N型硅层3与P+型硅层4形成的内建电场13有效抑制了埋氧化层2处的下Si-SiO2界面12产生的电子朝耗尽区方向扩散运动，使得基于SOI材料的CCD只能收集到SiO2/Si3N4复合栅介质层8（也叫栅介质）处的上Si-SiO2界面11产生的电子，从而抑制了埋氧化层2处的下Si-SiO2界面12产生的暗电流，使暗电流得到有效降低。
对基于SOI材料制作的CCD来说，面临着栅介质处和埋氧化层2处的两个Si-SiO2界面，特别是埋氧化层2处的下Si-SiO2界面12是基于SOI材料CCD的暗电流的主要来源。本发明有效地抑制了埋氧化层2处的下Si-SiO2界面暗电流，相比现有技术，本发明结构的CCD具有更低的暗电流特性。

Claims (3)

1.一种基于SOI材料的可抑制埋氧化层界面暗电流的CCD，它包括SOI材料层以及附着于SOI材料层上的CCD器件，其中SOI材料层由顺次连接的SOI衬底硅层（1）、埋氧化层（2）和P型顶层硅层（5）组成，P型顶层硅层（5）与CCD器件连接，其特征在于：在埋氧化层（2）和P型顶层硅层（5）之间顺次插入N型硅层（3）和P+型硅层（4），形成结构为SOI衬底硅层（1）-埋氧化层（2）- N型硅层（3）- P+型硅层（4）- P型顶层硅层（5）的五层结构的SOI材料层。
2.根据权利要求1所述的基于SOI材料的可抑制埋氧化层界面暗电流的CCD，其特征在于：所述CCD器件由顺次连接的N型BCCD沟道层（6）、SiO2/Si3N4复合栅介质层（8）和多晶硅转移栅层（9）组成；其中，在N型BCCD沟道层（6）上设置有P+型沟阻（7）。
3.根据权利要求1所述的基于SOI材料的可抑制埋氧化层界面暗电流的CCD，其特征在于：P+型硅层（4）的杂质浓度和P+型硅层（4）的厚度均大于N型硅层（3）的杂质浓度和厚度，且P+型硅层的杂质浓度和P+型硅层的厚度满足使N型硅层（3）完全耗尽。
CN201010573177A 2010-12-03 2010-12-03 基于soi材料的可抑制埋氧化层界面暗电流的ccd Expired - Fee Related CN102064181B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010573177A CN102064181B (zh) 2010-12-03 2010-12-03 基于soi材料的可抑制埋氧化层界面暗电流的ccd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010573177A CN102064181B (zh) 2010-12-03 2010-12-03 基于soi材料的可抑制埋氧化层界面暗电流的ccd

Publications (2)

Publication Number Publication Date
CN102064181A true CN102064181A (zh) 2011-05-18
CN102064181B CN102064181B (zh) 2012-10-24

Family

ID=43999392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010573177A Expired - Fee Related CN102064181B (zh) 2010-12-03 2010-12-03 基于soi材料的可抑制埋氧化层界面暗电流的ccd

Country Status (1)

Country Link
CN (1) CN102064181B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023834A (zh) * 2015-08-11 2015-11-04 中国电子科技集团公司第四十四研究所 纵向抗晕ccd制作工艺
CN107895732A (zh) * 2017-11-10 2018-04-10 中国电子科技集团公司第四十四研究所 大满阱容量的ccd
CN109065557A (zh) * 2018-08-08 2018-12-21 上海华力微电子有限公司 背照式cmos图像传感器及其形成方法
CN107809603B (zh) * 2017-11-10 2020-04-07 中国电子科技集团公司第四十四研究所 大满阱容量ccd信号转移控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825609A (zh) * 2005-02-21 2006-08-30 索尼株式会社 固态成像器件及其驱动方法和照相装置
CN101150137A (zh) * 2006-09-20 2008-03-26 富士胶片株式会社 背面照明成像器件及其制造方法、半导体基片和成像设备
JP2008103664A (ja) * 2006-09-20 2008-05-01 Fujifilm Corp 裏面照射型撮像素子の製造方法および裏面照射型撮像素子、並びにこれを備えた撮像装置
CN101764103A (zh) * 2008-12-24 2010-06-30 硅绝缘体技术有限公司 半导体衬底及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825609A (zh) * 2005-02-21 2006-08-30 索尼株式会社 固态成像器件及其驱动方法和照相装置
CN101150137A (zh) * 2006-09-20 2008-03-26 富士胶片株式会社 背面照明成像器件及其制造方法、半导体基片和成像设备
JP2008103664A (ja) * 2006-09-20 2008-05-01 Fujifilm Corp 裏面照射型撮像素子の製造方法および裏面照射型撮像素子、並びにこれを備えた撮像装置
CN101764103A (zh) * 2008-12-24 2010-06-30 硅绝缘体技术有限公司 半导体衬底及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023834A (zh) * 2015-08-11 2015-11-04 中国电子科技集团公司第四十四研究所 纵向抗晕ccd制作工艺
CN107895732A (zh) * 2017-11-10 2018-04-10 中国电子科技集团公司第四十四研究所 大满阱容量的ccd
CN107809603B (zh) * 2017-11-10 2020-04-07 中国电子科技集团公司第四十四研究所 大满阱容量ccd信号转移控制方法
CN107895732B (zh) * 2017-11-10 2020-07-31 中国电子科技集团公司第四十四研究所 大满阱容量的ccd
CN109065557A (zh) * 2018-08-08 2018-12-21 上海华力微电子有限公司 背照式cmos图像传感器及其形成方法

Also Published As

Publication number Publication date
CN102064181B (zh) 2012-10-24

Similar Documents

Publication Publication Date Title
US9202888B2 (en) Trench high electron mobility transistor device
CN104871290B (zh) 晶格失配异质外延膜
CN1875473A (zh) 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法
CN102064181B (zh) 基于soi材料的可抑制埋氧化层界面暗电流的ccd
CN102903736A (zh) 二极管及其制作方法
CN103715072B (zh) 用于生产半导体器件的方法和场效应半导体器件
KR101793214B1 (ko) 사이리스터 랜덤 액세스 메모리 장치 및 방법
CN206574713U (zh) 背照式图像传感器
CN102157556B (zh) 基于氧化分凝的埋沟结构硅基围栅晶体管及其制备方法
CN105870178A (zh) 一种双向igbt器件及其制造方法
CN104517848A (zh) Ldmos晶体管结构及其形成方法
TW202135171A (zh) 用於光電元件信噪比的增強的結構和材料工程方法
TW201523837A (zh) 基底結構、互補金屬氧化物半導體元件以及製造互補金屬氧化物半導體元件的方法
CN1738064A (zh) 光感测器及其制造方法
TW419834B (en) Photovoltaic generator
JP2012049466A5 (zh)
CN105206639A (zh) 一种优化的背照式cis像素区深p型隔离阱的制备方法
CN106298886A (zh) 一种垂直集成双栅mosfet结构及其制备方法
CN107611170A (zh) 开态电流增强的纵向隧穿场效应晶体管
TWI570930B (zh) 半導體裝置及其製造方法
JP2010157713A (ja) イメージセンサ及びその製造方法
CN207834299U (zh) 背照式图像传感器
CN102332462B (zh) 带有绝缘埋层的图像传感器及其制作方法
CN104900666B (zh) 深槽隔离防串扰的光电探测器及其制作方法
CN206422070U (zh) 一种iii‑v族环栅场效应晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121024

Termination date: 20141203

EXPY Termination of patent right or utility model