CN102903736A - 二极管及其制作方法 - Google Patents

Abstract

本发明实施例公开了一种二极管及其制作方法，该方法包括：基底，所述基底包括阱区，阱区为所述二极管的第一电极区；位于阱区表面内的第二电极区和体引出区，体引出区为第一电极区的引出区，所述第一电极区和第二电极区的极性相反；位于阱区表面上的栅介质层以及位于栅介质层表面上的栅区，栅介质层位于第二电极区和体引出区之间，以隔离第二电极区和体引出区。本发明采用栅介质层代替现有技术中的场氧隔离区，同样起到了隔离多个器件的作用，由于栅介质层的厚度远远小于传统CMOS工艺中的二极管周边的场氧隔离区的厚度，使该二极管抗总剂量辐照效应的能力远远高于传统CMOS工艺中的二极管抗总剂量辐照效应的能力。

Description

二极管及其制作方法

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种二极管及其制作方法。

背景技术

随着航空航天事业的发展，对半导体集成电路提出了更高更苛刻的要求，尤其是在抗辐射能力方面。传统采用硅材料制作的CMOS工艺电路具有速度快、功耗低等优点，成为集成电路发展的主流，但是，在存在辐射的恶劣条件下，未经加固的电路，其抗辐射能力很低，一般只能达到10Gy(Si)-50Gy(Si)，这远远不能满足航空航天及国防领域对电路抗辐射能力的需求，因此抗辐射加固的微电子技术已成为一项重要的研究方向。

MOS器件持续受到电离辐照(如X射线或γ射线等)时会产生总剂量辐照效应。一般认为电离辐照在SiO₂中激发电子-空穴对，电子很快迁移出SiO₂，而空穴则一部分迁移出SiO₂，一部分被SiO₂中的深空穴陷阱俘获，成为固定空间正电荷。实际上，不仅空穴，电子也会被SiO₂中的深电子陷阱俘获形成空间负电荷，只是在数量上相对少得多。简而言之，总剂量辐照效应主要是由器件的氧化层在辐照条件下产生的电子空穴对所引起的。总剂量辐照效应产生的空间电荷和在Si/SiO₂界面产生界面态使MOS器件性能的退化，包括：阈值电压漂移、跨导降低、亚阈值电流增大和1/f噪声增大等。

二极管是集成电路中的基本器件之一，其应用非常广泛。传统CMOS工艺中的二极管的周围采用的是场氧隔离，一般为浅槽隔离STI，这种结构的二极管在辐照环境下，受总剂量辐照效应的影响很大，即其抗总剂量辐照效应的的能力不足，不能满足航空航天及国防领域对电路抗辐射能力的要求，因此，提高二极管的抗辐照能力就显得尤为重要。

发明内容

本发明实施例提供了一种二极管及其制作方法，解决了现有技术中的问题，提高了CMOS工艺中的二极管的抗辐照能力。

为实现上述目的，本发明实施例提供了如下技术方案：

一种二极管，包括：

基底，所述基底包括阱区，所述阱区为所述二极管的第一电极区；

位于所述阱区表面内的第二电极区和体引出区，所述体引出区为所述第一电极区的引出区，所述第一电极区和第二电极区的极性相反；

位于所述阱区表面上的栅介质层以及位于所述栅介质层表面上的栅区，所述栅介质层位于所述第二电极区和体引出区之间，以隔离所述第二电极区和体引出区。

优选的，所述栅介质层的厚度远远小于传统CMOS工艺中的二极管周边的浅槽隔离区的厚度，该二极管抗总剂量辐照效应的能力远远高于传统CMOS工艺中的二极管抗总剂量辐照效应的能力。

优选的，还包括：

位于所述栅介质层和体引出区之间的浅槽隔离区；

位于所述栅区两侧的侧墙。

本发明实施例还公开了一种二极管制作方法，包括：

提供基底，所述基底包括阱区，所述阱区为所述二极管的第一电极区；

在所述阱区表面上形成栅介质层，在所述栅介质层表面上形成栅区；

在位于所述栅介质层和栅区两侧的阱区表面内形成第二电极区和体引出区，所述体引出区为所述第一电极区的引出区，所述第一电极区和第二电极区的极性相反；

其中，所述栅介质层位于所述第二电极区和体引出区之间，以隔离所述第二电极区和体引出区。

优选的，在形成栅介质层之前还包括：

在所述阱区表面内形成浅槽隔离区，所述浅槽隔离区位于所述栅介质层和体引出区之间。

优选的，形成栅介质层和栅区的过程具体为：

在所述阱区表面上形成第一栅介质层；

在所述第一栅介质层表面上形成栅层；

以具有栅区图形的光刻胶层为掩膜，在所述栅层上形成栅区。

优选的，形成第二电极区和体引出区之前还包括：

在所述栅区和第一栅介质层表面上形成侧墙介质层；

去除大部分侧墙介质层材料和第一栅介质层材料，在所述栅区两侧形成侧墙，且在所述栅区下方形成栅介质层。

本发明实施例还公开了一种二极管，包括：

基底，所述基底包括CMOS器件的有源区和浅槽隔离区，所述有源区包括阱区、源区、漏区、栅区、位于所述栅区下方的栅介质层和体引出区，所述阱区为所述二极管的第一电极区，所述CMOS器件的源区为所述二极管的第二电极区，所述第一电极区和第二电极区的极性相反，所述栅区为环形栅区；

位于所述基底表面上的金属层，所述金属层连接所述CMOS器件的漏区、栅区和体引出区，以将三者短路。

优选的，所述二极管第一电极区的引出区为所述漏区、栅区和体引出区中的至少一个。

本发明实施例还公开了一种二极管制作方法，包括：

提供基底，所述基底包括CMOS器件的有源区和浅槽隔离区，所述有源区包括阱区、源区、漏区、栅区、位于所述栅区下方的栅介质层和体引出区，将所述阱区作为所述二极管的第一电极区，将所述CMOS器件的源区作为所述二极管的第二电极区，所述第一电极区和第二电极区的极性相反，所述栅区为环形栅区；

在所述基底表面上形成金属层，所述金属层连接所述CMOS器件的漏区、栅区和体引出区，以将三者短路。

与现有技术相比，上述技术方案具有以下优点：

本发明实施例提供的二极管及其制作方法，通过采用栅介质层代替现有技术中的场氧隔离区，同样起到了隔离多个器件的作用，由于栅介质层的厚度远远小于传统CMOS工艺中的二极管周边的场氧隔离区的厚度，从而使该二极管受到的总剂量辐照效应的影响远远小于传统CMOS工艺中的二极管受到的总剂量辐照效应的影响，即该二极管抗总剂量辐照效应的能力远远高于传统CMOS工艺中的二极管抗总剂量辐照效应的能力，本发明实施例提高了CMOS工艺中的二极管的抗辐照能力。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为现有技术中二极管的俯视图；

图2为现有技术中二极管的剖面图；

图3为本发明实施例公开的二极管的结构图；

图4为本发明另一实施例公开的二极管的结构图；

图5为本发明另一实施例公开的二极管的剖面图；

图6为本发明另一实施例公开的二极管的俯视图；

图7为本发明另一实施例公开的二极管的等效电路结构图。

具体实施方式

正如背景技术所述，现有技术的CMOS工艺中的二极管抗辐照能力不足，发明人研究发现，出现这种问题的原因是，在受到持续电离辐照时，与二极管接触的STI场氧区域边界处会积累大量的正电荷，即发生总剂量辐照效应，这会影响二极管的传输特性。

具体的，如图1和图2所示，以传统N阱的CMOS工艺的二极管为例，图1为该二极管的俯视图，图2为其剖面图，该二极管包括：

PN结的P型有源区，即二极管的阳极区12，该处为P+(即P型重掺杂)注入区，以及位于其上方的阳极区的引出电极11；

与阳极区12接触，以起到隔离作用的浅槽隔离区，即场氧隔离区13；

PN结的N端有源区，即二极管的N阱16的引出区15，该处为N+(即N型重掺杂)注入区，N阱即为二极管的阴极区，引出区15即为阴极区的引出区，其上方为阴极区的引出电极14。

参见图2，二极管的阳极区12与N阱16的界面处形成PN结区，利用该PN结的单向导通特性，即可作为二极管使用，在辐照环境下，场氧隔离区13与阳极区12的界面处会积累大量的辐照陷阱空穴，从而影响到二极管的传输特性。实验表明，在79Mrad(Si)的辐照剂量下，该二极管的I-V特性曲线会出现4％左右的偏移，这种大误差不能满足航空航天及国防领域对二极管抗辐照性能的要求。

发明人研究发现，总剂量辐照效应的强度与隔离区的氧化层的厚度的平方成正比关系，即隔离区的氧化层越厚，总剂量辐照效应就会呈平方增加。而对于采用浅槽隔离的CMOS工艺电路中，辐照敏感区域主要可划分为栅介质层区(一般为栅氧化层区)和场氧隔离区，由于场氧隔离区的氧化层厚度远远大于栅氧化层的厚度，从而导致场氧隔离区的总剂量辐照效应对器件的影响远远大于栅氧化层的总剂量辐照效应对器件的影响。

基于以上原因，发明人考虑，在CMOS工艺中的二极管结构中，若采用栅氧化层代替场氧隔离区的隔离作用，理论上应该能大大提高二极管抗总剂量辐照效应的能力。

以上是本申请的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本发明实施例提供了一种二极管，其剖面图如图3所示，该二极管包括：

基底，所述基底包括阱区21，所述阱区21为所述二极管的第一电极区；

需要说明的是，本实施例中的基底可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以包括混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅(SOI)。此外，半导体基底还可以包括其它的材料，例如外延层或埋氧层的多层结构。虽然在此描述了可以形成基底的材料的几个示例，但是可以作为半导体基底的任何材料均落入本发明的精神和范围。

位于所述阱区21表面内的第二电极区22和体引出区23，所述体引出区23为所述第一电极区的引出区；

本领域技术人员可以理解，二极管具有阴极区和阳极区这两个电极区，不同类型的二极管其阴极区和阳极区的区域也不相同，而且形成阴极区和阳极区的方式也不相同，即不同类型的二极管的阴极区和阳极区的掺杂状态也不同，如常规二极管一般采用P型重掺杂区作为阳极区，采用N型重掺杂区作为阴极区，而肖特基二极管则采用N型轻掺杂区作为阳极区，采用N型重掺杂区作为阴极区，所述掺杂状态包括掺杂浓度和掺杂类型。因此，本实施例中并不限定该二极管不同区域的掺杂状态，只要所述第一电极区和第二电极区的极性相反即可。

位于所述阱区21表面上的栅介质层24以及位于所述栅介质层24表面上的栅区25，所述栅介质层24位于所述第二电极区22和体引出区23之间，以隔离所述第二电极区22和体引出区23，与二极管的结构相对应，本实施例中的栅区为环形栅区，相应的，该栅介质层也为环形结构。

本实施例中的栅介质层24材料可为SrTiO₃、HfO₂、ZrO₂、氧化硅中的一种或任意组合，本实施例中仅以栅氧化层(以下简称栅氧)为例进行说明，本实施例中栅区25的材料为栅多晶硅。

需要说明的是，理论上，只需在第二电极区和体引出区之间，采用较薄的栅介质层作为器件的隔离层即可达到隔离二极管两个电极区的作用，但是，由于栅介质层的厚度很薄，为nm级别，甚至达到十几埃到二十几埃，这么薄的氧化层在后续的金属连线层次很容易被较厚的金属层淹没，从而影响隔离效果，本实施例中为了保证器件性能，在栅介质层上形成栅区25，由于栅区25的存在，避免了后续金属连线层次对栅介质层的影响。

理论上，此处的栅区25的作用只是将栅介质层与后续金属层隔离，因此，此处的栅区25也可以被其它绝缘材料替代，本实施例中为了不增加二极管制作过程中的工艺复杂度，优选为栅多晶硅，以使该二极管的制作工艺与传统CMOS器件的制作工艺兼容。

另外，为了避免第二电极区和体引出区在注入时过于接近而发生穿通现象，该二极管还包括位于所述栅区25两侧的侧墙(图中未示出)。

本实施例中的二极管在电路连接中，体引出区23一般接地，同时为了使其具有传统二极管的特性，必须使栅区对二极管性能的影响尽可能小，即使栅区与阳极区之间的电流尽可能恒定，本实施例中可将栅极接高电平。

本实施例中对栅介质层的厚度不做限定，不同厚度的栅氧，二极管受到的总剂量辐射效应的强度不同，一般来说，对于厚栅氧(即栅氧厚度大于12nm)的二极管，受到总剂量辐射效应与栅氧厚度的平方成正比，对于薄栅氧(即栅氧厚度小于12nm)的二极管，由于栅氧中因辐照产生的空穴在成为界面陷阱电荷之前，会被沟道中遂穿过来的电子复合掉，从而在栅氧界面处累积的正电荷就会很少，因此总剂量辐照效应就会大大降低。

所述阱区21的掺杂类型可以为N型或P型，下面以常规的N型阱区的二极管为例，说明本实施例公开的二极管各部分的掺杂情况。

该二极管的N型阱区，即第一电极区即为该二极管的阴极区，第二电极区22为二极管的阳极区，其掺杂类型为P型，一般为P+掺杂区，体引出区23为N+掺杂区，该二极管主要利用P+掺杂的阳极区与N型掺杂的阱区界面处的PN结的单向导通特性来实现二极管单向导通的功能，在后续的金属连线层次，体引出区23即为该二极管的阴极引出区，引出阴极(图中未示出)，在阳极区上引出该二极管的阳极(图中未示出)。

其中，若掺杂类型为N型，掺杂离子可为磷或其他五价元素，若掺杂类型为P型，掺杂离子可为硼或其他三价元素，各部分的掺杂浓度可以根据器件性能进行调整，这里对各部分的掺杂浓度不做具体限定。

需要说明的是，以上仅是以N型阱区的二极管为例来说明本发明的具体结构和掺杂类型等，而实质上，本发明所公开的二极管的结构同样适用于P型阱区的二极管和肖特基二极管等，只需相应的调整各区域的掺杂状态即可。

本实施例中的二极管利用栅介质层代替现有技术中的场氧隔离区，同样起到了隔离多个器件的作用，由于栅介质层的厚度远远小于传统CMOS工艺中的二极管周边的场氧隔离区的厚度，从而使该二极管抗总剂量辐照效应的能力远远高于传统CMOS工艺中的二极管抗总剂量辐照效应的能力，即提高了CMOS工艺中的二极管的抗辐照能力。

伴随CMOS工艺的进步，器件的尺寸越来越小，栅氧化层的厚度也越来越薄，如0.13μm的CMOS工艺中，栅氧化层的厚度仅为3nm左右，因此，本实施例中的二极管在辐照情况下，发生在栅氧化层中的总剂量效应越来越小，对整个CMOS电路的影响是很小的。

以上所述的“阱区表面内”是指由阱区表面向下延伸的一定深度的区域，该区域属于阱区的一部分；所述“阱区表面上”是指由阱区表面向上的区域，该区域不属于阱区本身。

本发明另一实施例公开的二极管的结构图如图4所示，与上一实施例不同的是，为了起到更好的隔离作用，本实施例中的二极管还包括：位于所述栅介质层24和体引出区23之间的浅槽隔离区26。

与以上实施例公开的二极管相对应，本发明另一实施例公开了上述二极管的制作方法，该方法包括以下步骤：

步骤1：提供基底，所述基底包括阱区，所述阱区为所述二极管的第一电极区；

步骤2：在所述阱区表面上形成栅介质层，在所述栅介质层表面上形成栅区；

具体的，本实施例中可采用热氧化的方法在所述阱区表面上形成第一栅介质层，即在阱区表面上形成一层栅氧化层材料，之后再采用CVD、LPCVD、TEOSCVD、HDP或PVD等工艺在第一栅介质层上形成栅层，本实施例中栅层材料优选为栅多晶硅。

之后，再以具有栅区图形的光刻胶层为掩膜，在所述栅层上形成栅区，具体的，先在栅层上旋涂光刻胶层，为了保证曝光精度，还可在光刻胶层和栅层之间形成抗反射层(图中未示出)，以减少不必要的反射；之后采用具有栅区图形的掩膜版对光刻胶层进行曝光，在所述光刻胶层表面上形成栅区图案，之后以具有栅区图案的光刻胶层为掩膜，采用各向异性刻蚀工艺，去除掉多余的栅层材料，形成栅区。

若该二极管包括侧墙，则该方法还包括：

采用CVD、LPCVD、TEOSCVD或HDP等工艺，在所述栅区和第一栅介质层表面上形成侧墙介质层，该侧墙介质层一般为氧化硅；

之后，采用干法刻蚀工艺，对侧墙介质层进行反刻，去除掉大部分侧墙介质层材料，在所述栅区两侧留下了部分侧墙介质层材料，即形成侧墙，在去除侧墙介质层材料的同时还可以去除大部分第一栅介质层材料，在所述栅区下方形成栅介质层。

步骤3：在位于所述栅介质层和栅区两侧的阱区表面内形成第二电极区和体引出区，所述体引出区为所述第一电极区的引出区，所述第一电极区和第二电极区的极性相反；

其中，所述栅介质层位于所述第二电极区和体引出区之间，以隔离所述第二电极区和体引出区。

具体的，可先后采用具有第二电极区图形或体引出区图形的光刻胶层为掩膜，采用离子注入工艺，在所述阱区表面内先后形成第二电极区和体引出区。

若该二极管中还包括浅槽隔离区，在形成栅介质层和栅区之前，则该方法还包括：在所述阱区表面内形成浅槽隔离区，所述浅槽隔离区位于所述栅介质层和体引出区之间。形成浅槽隔离区的过程与现有技术的CMOS工艺形成STI浅槽隔离区的工艺相同，二者可在同一光刻和刻蚀步骤中形成，这里不再赘述。

上述二极管的制作过程可与传统CMOS器件的制作过程同时进行，即可与传统CMOS工艺集成，制作过程简单，并未增加工艺复杂度，可应用于大规模的集成电路中。

本发明另一实施例还公开了一种二极管，其剖面图如图，5所示，其俯视图如图6所示，该二极管包括：

基底，所述基底包括CMOS器件的有源区和浅槽隔离区302，所述有源区包括阱区301、源区303、漏区304、栅区307、位于所述栅区307下方的栅介质层306和体引出区305，所述阱区301为所述二极管的第一电极区，所述CMOS器件的源区303为所述二极管的第二电极区，所述第一电极区和第二电极区的极性相反，所述栅区307为环形栅区，相应的，所述栅介质层306也为环形结构；

其中，浅槽隔离区302的存在可以避免漏区304和体引出区305的界面直接接触而形成PN结，影响器件性能，本实施例中栅介质层306优选为栅氧化层。

位于所述基底表面上的金属层，所述金属层连接所述CMOS器件的漏区304、栅区307和体引出区305，以将三者短路。

该二极管还包括位于所述栅区两侧的侧墙(图中未示出)，以避免源漏注入时过于接近沟道而导致的源漏穿通现象。

其中，由于漏区304、栅区307和体引出区305是短路状态，因此，三者中的任一个或任意组合均可作为二极管的第一电极区的引出区，即所述二极管第一电极区的引出区为漏区304、栅区307和体引出区305中的至少一个。

参见图6，金属层基本覆盖了有源区的大部分区域，为了保证二极管的性能，图6中栅区上方的金属层308与源区上方的金属层309之间不能连通，即从俯视图中能够看到源区303的表面；为了简化制作工艺，而且由于漏区304、栅区307和体引出区305间需要通过金属连接，因此在金属连线层次，栅区307、漏区304、浅槽隔离区302和体引出区305可以直接短路，即在金属刻蚀时可以不去除浅槽隔离区302上方的金属层，在俯视图中体现为漏区304表面上的金属层310、体引出区305上方的金属层311是直接连接在一起的，而由于侧墙的存在，栅区上方的金属层308可能没有直接与漏区304表面上的金属层310连接，本实施例中对此并不做具体限定。

本领域技术人员可以理解，将栅区与体引出区间短路即形成一个动态阈值MOS器件，简称DTMOS，本实施例中相当于将DTMOS器件的源区与阱区间的PN结作为二极管，本实施例在DTMOS器件的基础上，将栅区、漏区和体引出区三者短路接地，可使该DTMOS器件一直处于饱和区，从而使栅区与源区间的电流恒定，以降低多晶硅栅对二极管性能的影响。图7为本实施例中的二极管的等效电路结构图。

本实施例中的二极管周围不存在场氧隔离区，而是采用环形的多晶硅栅围绕PN结区域，即采用环形的栅氧化层代替了现有技术中的场氧隔离区，在起到器件隔离作用的同时，由于栅氧化层的厚度远远小于传统CMOS工艺中的二极管周边的浅槽隔离区的厚度，因此该二极管受到总剂量辐照效应的影响远远小于传统CMOS工艺中的二极管的总剂量辐照效应的影响。同时，由于DTMOS器件具有阈值电压低的特点，可使该二极管的工作电压大大降低，使其能够应用于低电压的集成电路设计中，从而解决了传统二极管因工作电压高不适合低功耗电路的问题。本实施例中的二极管抗辐射能力大大增强，可应用于航空航天、国防及对电路抗辐射能力要求较高的领域。

下面以P型MOS器件为例，说明本实施例公开的二极管各部分的掺杂情况。

P型的MOS器件的阱区为N型掺杂，即阱区为二极管的阴极区，源区即为二极管的阳极区，源区和漏区为P型掺杂，一般为P型重掺杂区，体引出区为N型重掺杂区。若为N型MOS器件，则各部分掺杂类型与P型MOS器件相反即可。

与上一实施例的二极管的结构相对应，本发明另一实施例还公开了一种二极管制作方法，该方法包括以下步骤：

步骤1：提供基底，所述基底包括CMOS器件的有源区和浅槽隔离区，所述有源区包括阱区、源区、漏区、栅区、位于所述栅区下方的栅介质层和体引出区，将所述阱区作为所述二极管的第一电极区，将所述CMOS器件的源区作为所述二极管的第二电极区，将所述阱区作为所述二极管的阴极区，所述第一电极区和第二电极区的极性相反，所述栅区为环形栅区；

上述基底的制作方法与传统CMOS器件的制作方法相同，这里不再详细描述。

步骤2：在所述基底表面上形成金属层，所述金属层连接所述CMOS器件的漏区、栅区和体引出区，以将三者短路。

具体的，在金属连线层次，在所述基底表面上形成金属层后，采用光刻和刻蚀工艺，去除掉源区与栅区之间的部分金属层材料即可。

本实施例中的二极管制作方法与传统CMOS工艺兼容，如传统的双阱工艺，该二极管的制作过程简单，只需更换金属层刻蚀过程中的掩膜版即可，可应用于大规模的集成电路制作过程中。

以上所述实施例，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种二极管，其特征在于，包括：

基底，所述基底包括阱区，所述阱区为所述二极管的第一电极区；

位于所述阱区表面内的第二电极区和体引出区，所述体引出区为所述第一电极区的引出区，所述第一电极区和第二电极区的极性相反；

位于所述阱区表面上的栅介质层以及位于所述栅介质层表面上的栅区，所述栅介质层位于所述第二电极区和体引出区之间，以隔离所述第二电极区和体引出区。

2.根据权利要求1所述的二极管，其特征在于，所述栅介质层的厚度远远小于传统CMOS工艺中的二极管周边的浅槽隔离区的厚度，该二极管抗总剂量辐照效应的能力远远高于传统CMOS工艺中的二极管抗总剂量辐照效应的能力。

3.根据权利要求2所述的二极管，其特征在于，还包括：

位于所述栅介质层和体引出区之间的浅槽隔离区；

位于所述栅区两侧的侧墙。

4.一种二极管制作方法，其特征在于，包括：

提供基底，所述基底包括阱区，所述阱区为所述二极管的第一电极区；

在所述阱区表面上形成栅介质层，在所述栅介质层表面上形成栅区；

在位于所述栅介质层和栅区两侧的阱区表面内形成第二电极区和体引出区，所述体引出区为所述第一电极区的引出区，所述第一电极区和第二电极区的极性相反；

其中，所述栅介质层位于所述第二电极区和体引出区之间，以隔离所述第二电极区和体引出区。

5.根据权利要求4所述方法，其特征在于，在形成栅介质层之前还包括：

在所述阱区表面内形成浅槽隔离区，所述浅槽隔离区位于所述栅介质层和体引出区之间。

6.根据权利要求4或5所述方法，其特征在于，形成栅介质层和栅区的过程具体为：

在所述阱区表面上形成第一栅介质层；

在所述第一栅介质层表面上形成栅层；

以具有栅区图形的光刻胶层为掩膜，在所述栅层上形成栅区。

7.根据权利要求6所述方法，其特征在于，形成第二电极区和体引出区之前还包括：

在所述栅区和第一栅介质层表面上形成侧墙介质层；

去除大部分侧墙介质层材料和第一栅介质层材料，在所述栅区两侧形成侧墙，且在所述栅区下方形成栅介质层。

8.一种二极管，其特征在于，包括：

基底，所述基底包括CMOS器件的有源区和浅槽隔离区，所述有源区包括阱区、源区、漏区、栅区、位于所述栅区下方的栅介质层和体引出区，所述阱区为所述二极管的第一电极区，所述CMOS器件的源区为所述二极管的第二电极区，所述第一电极区和第二电极区的极性相反，所述栅区为环形栅区；

位于所述基底表面上的金属层，所述金属层连接所述CMOS器件的漏区、栅区和体引出区，以将三者短路。

9.根据权利要求8所述的二极管，其特征在于，所述二极管第一电极区的引出区为所述漏区、栅区和体引出区中的至少一个。

10.一种二极管制作方法，其特征在于，包括：

提供基底，所述基底包括CMOS器件的有源区和浅槽隔离区，所述有源区包括阱区、源区、漏区、栅区、位于所述栅区下方的栅介质层和体引出区，将所述阱区作为所述二极管的第一电极区，将所述CMOS器件的源区作为所述二极管的第二电极区，所述第一电极区和第二电极区的极性相反，所述栅区为环形栅区；

在所述基底表面上形成金属层，所述金属层连接所述CMOS器件的漏区、栅区和体引出区，以将三者短路。

Images