CN106654521A - 用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法 - Google Patents
用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法 Download PDFInfo
- Publication number
- CN106654521A CN106654521A CN201611184735.XA CN201611184735A CN106654521A CN 106654521 A CN106654521 A CN 106654521A CN 201611184735 A CN201611184735 A CN 201611184735A CN 106654521 A CN106654521 A CN 106654521A
- Authority
- CN
- China
- Prior art keywords
- heterogeneous
- layer
- type groove
- type
- antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 238000001259 photo etching Methods 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 93
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 64
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 43
- 239000011241 protective layer Substances 0.000 claims description 28
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 8
- 239000007787 solid Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- 230000008901 benefit Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 210000001061 forehead Anatomy 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q5/00—Arrangements for simultaneous operation of antennas on two or more different wavebands, e.g. dual-band or multi-band arrangements
- H01Q5/30—Arrangements for providing operation on different wavebands
- H01Q5/307—Individual or coupled radiating elements, each element being fed in an unspecified way
- H01Q5/314—Individual or coupled radiating elements, each element being fed in an unspecified way using frequency dependent circuits or components, e.g. trap circuits or capacitors
- H01Q5/321—Individual or coupled radiating elements, each element being fed in an unspecified way using frequency dependent circuits or components, e.g. trap circuits or capacitors within a radiating element or between connected radiating elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明公开一种用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法，其中，所述可重构偶极子天线包括第一天线臂和第二天线臂，所述第一天线臂和第二天线臂包括多个异质Ge基SPiN二极管串，所述异质Ge基SPIN二极管串的制造方法包括：在GeOI衬底内设置隔离区；刻蚀所述GeOI衬底形成P型沟槽和N型沟槽；填充所述P型沟槽和所述N型沟槽，并形成P型有源区和N型有源区；在所述GeOI衬底上形成引线，形成异质Ge基SPIN二极管；在多个所述异质Ge基SPIN二极管上光刻PAD实现多个所述异质Ge基SPIN二极管的串行连接以形成多个所述SPiN二极管串，本发明提供的异质Ge基SPiN二极管串可用于高性能可重构偶极子天线的制备。
Description
技术领域
本发明属于半导体器件制造技术领域，涉及天线技术领域，尤其涉及一种用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法。
背景技术
随着科学技术的进一步发展，无线通信技术在人们的生活中发挥着越来越重要的作用。无线通信利用无线电波进行工作，而无线电波的接收和发送靠天线完成，天线的性能直接影响整个无线通信系统。
随着无线系统向大容量、多功能、多频段/超宽带方向的发展，不同通信系统相互融合，使得在同一平台上搭载的信息子系统数量增加，天线数量也相应增加，但天线数量的增加对通信系统的电磁兼容性、成本、重量等方面有较大的负面影响。因此，无线通信系统要求天线能根据实际使用环境来改变其电特性，即实现天线特性的“可重构”。可重构天线具有多个天线的功能，减少了系统中天线的数量。其中，可重构微带天线因其体积较小，剖面低等优点受到可重构天线研究领域的关注。
目前的频率可重构微带天线的各部分有互耦影响，频率跳变慢，馈源结构复杂，隐身性能不佳，剖面高，集成加工的难度高。
发明内容
为解决现有固态等离子天线的pin二极管串的技术缺陷和不足，本发明提出一种用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法。本发明要解决的技术问题通过以下技术方案实现：
本发明的实施例提供了一种用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法，其中，所述可重构偶极子天线包括第一天线臂和第二天线臂，所述第一天线臂和第二天线臂包括多个异质Ge基SPiN二极管串，所述异质Ge基SPiN二极管串的制造方法包括如下步骤：
(a)选取某一晶向的GeOI衬底并在其内设置隔离区；
(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；
(c)利用多晶硅填充所述P型沟槽和所述N型沟槽；平整化处理所述GeOI衬底后，在所述GeOI衬底上形成多晶硅层；
(d)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成P型有源区和N型有源区且同时形成P型接触区和N型接触区；
(e))去除光刻胶；利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层；
(f)在所述GeOI衬底上形成引线，形成异质Ge基SPiN二极管；
(g)在多个所述异质Ge基SPiN二极管上光刻PAD实现多个所述异质Ge基SPiN二极管的串行连接以形成多个所述SPiN二极管串。
在本发明的一个实施例中，所述可重构偶极子天线还包括同轴馈线和直流偏置线；所述第一天线臂和所述第二天线臂分别设置于所述同轴馈线的两侧；所述直流偏置线连接所述SPiN二极管串与直流偏置电源。
其中，所述第一天线臂和所述第二天线臂的长度为其接收或发送的电磁波波长的四分之一，在天线处于工作状态时，所述第一天线臂和所述第二天线臂根据所述多个异质Ge基SPiN二极管串的导通与关断实现天线臂长度的调节。
在本发明的一个实施例中，在所述GeOI衬底内设置隔离区，包括：
(a1)在所述GeOI衬底表面形成第一保护层；
(a2)利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(a3)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；
(a4)填充所述隔离槽以形成所述异质Ge基SPiN二极管的所述隔离区。
在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a1)包括：
(a11)在所述GeOI衬底表面生成二氧化硅以形成第一二氧化硅层；
(a12)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。
在本发明的一个实施例中，步骤(b)包括：
(b1)在所述GeOI衬底表面形成第二保护层；
(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。
在上述实施例的基础上，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(b1)包括：
(b11)在所述GeOI衬底表面生成二氧化硅以形成第二二氧化硅层；
(b12)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。
在上述实施例的基础上，在步骤(c)之前，还包括：
(x1)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；
(x2)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化。
在本发明的一个实施例中，步骤(f)包括：
(f1)在所述GeOI衬底上生成二氧化硅；
(f2)利用退火工艺激活有源区中的杂质；
(f3)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；
(f4)钝化处理并光刻PAD以形成所述异质Ge基SPiN二极管。
本发明的提供的一种用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法的优点在于：
1、体积小、剖面低，结构简单、易于加工。
2、采用同轴电缆作为馈源，无复杂馈源结构。
3、采用SPiN二极管作为天线的基本组成单元，只需通过控制其导通或断开，即可实现频率的可重构。
4、所有组成部分均在半导体基片一侧，易于制版加工。
附图说明
为了清楚说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明提供的一种异质Ge基SPiN二极管可重构偶极子天线结构示意图；
图2为本发明实施例的一种异质Ge基SPiN二极管的制作方法流程图；
图3为本发明实施例的异质Ge基SPiN二极管的结构示意图。
图4a-图4r为本发明实施例的一种异质Ge基SPiN二极管的制备方法示意图；
图5为本发明实施例提供的一种SPiN二极管串的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方案对本发明一种用于可重构偶极子天线的异质Ge基SPiN二极管串作进一步详细描述。实例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的额部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。
下面结合附图对本发明做进一步详细说明。
实施例一
本发明的实施例提供了一种用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法，其中，所述可重构偶极子天线包括第一天线臂和第二天线臂，所述第一天线臂和第二天线臂包括多个异质Ge基SPiN二极管串，请参见图2，图2为所述异质Ge基SPiN二极管串的制造方法包括如下步骤：
(a)选取某一晶向的GeOI衬底并在其内设置隔离区；
(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；
(c)利用多晶硅填充所述P型沟槽和所述N型沟槽；平整化处理所述GeOI衬底后，在所述GeOI衬底上形成多晶硅层；
(d)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成P型有源区和N型有源区且同时形成P型接触区和N型接触区；
(e))去除光刻胶；利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层；
(f)在所述GeOI衬底上形成引线，形成异质Ge基SPiN二极管；
(g)在多个所述异质Ge基SPiN二极管上光刻PAD实现多个所述异质Ge基SPiN二极管的串行连接以形成多个所述SPiN二极管串。
请参见图1，图1为可重构偶极子天线结构示意图，包括：
所述可重构偶极子天线还包括同轴馈线和直流偏置线；所述第一天线臂和所述第二天线臂分别设置于所述同轴馈线的两侧；所述直流偏置线连接所述SPiN二极管串与直流偏置电源。
其中，所述第一天线臂和所述第二天线臂的长度为其接收或发送的电磁波波长的四分之一，在天线处于工作状态时，所述第一天线臂和所述第二天线臂根据所述多个异质Ge基SPiN二极管串的导通与关断实现天线臂长度的调节。
在本发明的一个实施例中，在所述GeOI衬底内设置隔离区，包括：
(a1)在所述GeOI衬底表面形成第一保护层；
具体地，第一保护层包括第一二氧化硅(SiO2)层和第一氮化硅(SiN)层；则第一保护层的形成包括：在GeOI衬底表面生成二氧化硅(SiO2)以形成第一二氧化硅(SiO2)层；在第一二氧化硅(SiO2)层表面生成氮化硅(SiN)以形成第一氮化硅(SiN)层。这样做的好处在于，利用二氧化硅(SiO2)的疏松特性，将氮化硅(SiN)的应力隔离，使其不能传导进顶层Ge，保证了顶层Ge性能的稳定；基于氮化硅(SiN)与Ge在干法刻蚀时的高选择比，利用氮化硅(SiN)作为干法刻蚀的掩蔽膜，易于工艺实现。当然，可以理解的是，保护层的层数以及保护层的材料此处不做限制，只要能够形成保护层即可。
(a2)利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(a3)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；
(a4)填充所述隔离槽以形成所述异质Ge基SPiN二极管的所述隔离区。
在上述实施例的基础上，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a1)包括：
(a11)在所述GeOI衬底表面生成二氧化硅以形成第一二氧化硅层；
(a12)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。
其中，对于步骤(a)，采用GeOI衬底的原因在于，对于固态等离子天线由于其需要良好的微波特性，而固态等离子pin二极管为了满足这个需求，需要具备良好的隔离特性和载流子即固态等离子体的限定能力，而GeOI衬底由于其具有能够与隔离槽方便的形成pin隔离区域、二氧化硅(SiO2)也能够将载流子即固态等离子体限定在顶层Ge中，所以优选采用GeOI作为固态等离子pin二极管的衬底。并且，由于Ge材料具有高的载流子迁移率，故使器件性能提高。
在本发明的一个实施例中，步骤(b)包括：
(b1)在所述GeOI衬底表面形成第二保护层；
具体地，第二保护层包括第二二氧化硅(SiO2)层和第二氮化硅(SiN)层；则第二保护层的形成包括：在GeOI衬底表面生成二氧化硅(SiO2)以形成第二二氧化硅(SiO2)层；在第二二氧化硅(SiO2)层表面生成氮化硅(SiN)以形成第二氮化硅(SiN)层。这样做的好处类似于第一保护层的作用，此处不再赘述。
(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。
其中，P型沟槽和N型沟槽的深度大于第二保护层厚度且小于第二保护层与GeOI衬底顶层Ge厚度之和。优选地，该P型沟槽和N型沟槽的底部距GeOI衬底的顶层Ge底部的距离为0.5微米～30微米，形成一般认为的深槽，这样在形成P型和N型有源区时可以形成杂质分布均匀、且高掺杂浓度的P、N区和和陡峭的Pi与Ni结，以利于提高i区等离子体浓度。
在上述实施例的基础上，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(b1)包括：
(b11)在所述GeOI衬底表面生成二氧化硅以形成第二二氧化硅层；
(b12)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。
在上述实施例的基础上，在步骤(c)之前，还包括：
(x1)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；
(x2)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化。
具体地，平整化处理可以采用如下步骤：氧化P型沟槽和N型沟槽以使P型沟槽和N型沟槽的内壁形成氧化层；利用湿法刻蚀工艺刻蚀P型沟槽和N型沟槽内壁的氧化层以完成P型沟槽和N型沟槽内壁的平整化。这样做的好处在于：可以防止沟槽侧壁的突起形成电场集中区域，造成Pi和Ni结击穿。
在本发明的一个实施例中，步骤(f)包括：
(f1)在所述GeOI衬底上生成二氧化硅；
(f2)利用退火工艺激活有源区中的杂质；
(f3)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；
(f4)钝化处理并光刻PAD以形成所述异质Ge基SPiN二极管。
本发明提供的异质Ge基SPiN二极管的制备方法具备如下优点：
(1)pin二极管所使用的锗材料，由于其高迁移率和大载流子寿命的特性，能有效提高了pin二极管的固态等离子体浓度；
(2)pin二极管采用异质结结构，由于I区为锗，其载流子迁移率高且禁带宽度比较窄，在P、N区填充多晶硅从而形成异质结结构，硅材料的禁带宽度大于锗，故可产生高的注入比，提高器件性能；
(3)pin二极管所使用的锗材料由于其氧化物GeO热稳定性差的特性，P区和N区深槽侧壁平整化的处理可在高温环境自动完成，简化了材料的制备方法。
实施例二
请参见图4a-图4r，图4a-图4r为本发明实施例的一种异质Ge基等离子pin二极管的制备方法示意图，在上述实施例一的基础上，以制备沟道长度为22nm(固态等离子区域长度为100微米)的异质Ge基固态等离子pin二极管为例进行详细说明，具体步骤如下：
步骤1，衬底材料制备步骤：
(1a)如图4a所示，选取(100)晶向，掺杂类型为p型，掺杂浓度为1014cm-3的GeOI衬底片101，顶层Ge的厚度为50μm；
(1b)如图4b所示，采用化学气相沉积(Chemical vapor deposition，简称CVD)的方法，在GeOI衬底上淀积一层40nm厚度的第一SiO2层201；
(1c)采用化学气相淀积的方法，在衬底上淀积一层2μm厚度的第一Si3N4/SiN层202；
步骤2，隔离制备步骤：
(2a)如图4c所示，通过光刻工艺在上述保护层上形成隔离区，湿法刻蚀隔离区第一Si3N4/SiN层202，形成隔离区图形；采用干法刻蚀，在隔离区形成宽5μm，深为50μm的深隔离槽301；
(2b)如图4d所示，采用CVD的方法，淀积SiO2 401将该深隔离槽填满；
(2c)如图4e所示，采用化学机械抛光(Chemical Mechanical Polishing，简称CMP)方法，去除表面第一Si3N4/SiN层202和第一SiO2层201，使GeOI衬底表面平整；
步骤3，P、N区深槽制备步骤：
(3a)如图4f所示，采用CVD方法，在衬底上连续淀积延二层材料，第一层为300nm厚度的第二SiO2层601，第二层为500nm厚度的第二Si3N4/SiN层602；
(3b)如图4g所示，光刻P、N区深槽，湿法刻蚀P、N区第二Si3N4/SiN层602和第二SiO2层601，形成P、N区图形；采用干法刻蚀，在P、N区形成宽4μm，深5μm的深槽701，P、N区槽的长度根据在所制备的天线中的应用情况而确定；
(3c)如图4h所示，在850℃下，高温处理10分钟，氧化槽内壁形成氧化层801，以使P、N区槽内壁平整；
(3d)如图4i所示，利用湿法刻蚀工艺去除P、N区槽内壁的氧化层801。
步骤4，P、N接触区制备步骤：
(4a)如图4j所示，采用CVD的方法，在P、N区槽中淀积多晶硅1001，并将沟槽填满；
(4b)如图4k所示，采用CMP，去除表面多晶硅1001与第二Si3N4/SiN层602，使表面平整；
(4c)如图4l所示，采用CVD的方法，在表面淀积一层多晶硅1201，厚度为200～500nm；
(4d)如图4m所示，光刻P区有源区，采用带胶离子注入方法进行p+注入，使P区有源区掺杂浓度达到0.5×1020cm-3，去除光刻胶，形成P接触1301；
(4e)光刻N区有源区，采用带胶离子注入方法进行n+注入，使N区有源区掺杂浓度为0.5×1020cm-3，去除光刻胶，形成N接触1302；
(4f)如图4n所示，采用湿法刻蚀，刻蚀掉P、N接触区以外的多晶硅1201，形成P、N接触区；
(4g)如图4o所示，采用CVD的方法，在表面淀积SiO2 1501，厚度为800nm；
(4h)在1000℃，退火1分钟，使离子注入的杂质激活、并且推进多晶硅中杂质；
步骤5，构成PIN二极管步骤：
(5a)如图4p所示，在P、N接触区光刻引线孔1601；
(5b)如图4q所示，衬底表面溅射金属，在750℃合金形成金属硅化物1701，并刻蚀掉表面的金属；
(5c)衬底表面溅射金属，光刻引线；
(5d)如图4r所示，淀积Si3N4/SiN形成钝化层1801，光刻PAD，形成pin二极管，作为制备固态等离子天线材料。
本发明制备的异质Ge基SPiN二极管串用于可重构偶极子天线，首先，所使用的锗材料，由于其高迁移率和大载流子寿命的特性，提高了pin二极管的固态等离子体浓度；另外，Ge基pin二极管的P区与N区采用了基于刻蚀的深槽刻蚀的多晶硅镶嵌工艺，该工艺能够提供突变结pi与ni结，并且能够有效地提高pi结、ni结的结深，使固态等离子体的浓度和分布的可控性增强，有利于制备出高性能的等离子天线；其次，锗材料由于其氧化物GeO热稳定性差的特性，P区和N区深槽侧壁平整化的处理可在高温环境自动完成，简化了材料的制备方法；再次，本发明制备的应用于固态等离子可重构天线的异质Ge基pin二极管采用了一种基于刻蚀的深槽介质隔离工艺，有效地提高了器件的击穿电压，抑制了漏电流对器件性能的影响。
实施例三
请参照图3，图3为本发明实施例的异质Ge基SPiN二极管的器件结构示意图。该异质Ge基SPiN二极管采用上述如图1所示的制备方法制成，具体地，该异质Ge基SPiN二极管在GeOI衬底301上制备形成，且pin二极管的P区304、N区305以及横向位于该P区304和该N区305之间的I区均位于该GeOI衬底的顶层Ge302内。其中，该pin二极管可以采用STI深槽隔离，即该P区304和该N区305外侧各设置有一隔离槽303，且该隔离槽303的深度大于等于该顶层Ge302的厚度。
综上所述，本文中应用了具体个例对本发明固态等离子pin二极管及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (9)
1.一种用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法，其特征在于，所述可重构偶极子天线包括第一天线臂和第二天线臂，所述第一天线臂和第二天线臂包括多个异质Ge基SPiN二极管串，所述异质Ge基SPiN二极管串的制造方法包括如下步骤：
(a)选取某一晶向的GeOI衬底并在其内设置隔离区；
(b)刻蚀所述GeOI衬底形成P型沟槽和N型沟槽，所述P型沟槽和所述N型沟槽的深度小于所述GeOI衬底的顶层Ge的厚度；
(c)利用多晶硅填充所述P型沟槽和所述N型沟槽；平整化处理所述GeOI衬底后，在所述GeOI衬底上形成多晶硅层；
(d)光刻所述多晶硅层，并采用带胶离子注入的方法对所述P型沟槽和所述N型沟槽所在位置分别注入P型杂质和N型杂质以形成P型有源区和N型有源区且同时形成P型接触区和N型接触区；
(e)去除光刻胶；利用湿法刻蚀去除所述P型接触区和所述N型接触区以外的所述多晶硅层；
(f)在所述GeOI衬底上形成引线，形成异质Ge基SPiN二极管；
(g)在多个所述异质Ge基SPiN二极管上光刻PAD实现多个所述异质Ge基SPiN二极管的串行连接以形成多个所述SPiN二极管串。
2.如权利要求1所述的制备方法，其特征在于，所述可重构偶极子天线还包括同轴馈线和直流偏置线；所述第一天线臂和所述第二天线臂分别设置于所述同轴馈线的两侧；所述直流偏置线连接所述SPiN二极管串与直流偏置电源。
3.如权利要求1所述的制备方法，其特征在于，包括：所述第一天线臂和所述第二天线臂的长度为其接收或发送的电磁波波长的四分之一，在天线处于工作状态时，所述第一天线臂和所述第二天线臂根据所述多个异质Ge基SPiN二极管串的导通与关断实现天线臂长度的调节。
4.如权利要求1所述的制备方法，其特征在于，在所述GeOI衬底内设置隔离区，包括：
(a1)在所述GeOI衬底表面形成第一保护层；
(a2)利用光刻工艺在所述第一保护层上形成第一隔离区图形；
(a3)利用干法刻蚀工艺在所述第一隔离区图形的指定位置处刻蚀所述第一保护层及所述GeOI衬底以形成隔离槽，且所述隔离槽的深度大于等于所述GeOI衬底的顶层Ge的厚度；
(a4)填充所述隔离槽以形成所述异质Ge基SPiN二极管的所述隔离区。
5.如权利要求3所述的制备方法，其特征在于，所述第一保护层包括第一二氧化硅层和第一氮化硅层；相应地，步骤(a1)包括：
(a11)在所述GeOI衬底表面生成二氧化硅以形成第一二氧化硅层；
(a12)在所述第一二氧化硅层表面生成氮化硅以形成第一氮化硅层。
6.如权利要求1所述的制备方法，其特征在于，步骤(b)包括：
(b1)在所述GeOI衬底表面形成第二保护层；
(b2)利用光刻工艺在所述第二保护层上形成第二隔离区图形；
(b3)利用干法刻蚀工艺在所述第二隔离区图形的指定位置处刻蚀所述第二保护层及所述GeOI衬底以形成所述P型沟槽和所述N型沟槽。
7.如权利要求5所述的制备方法，其特征在于，所述第二保护层包括第二二氧化硅层和第二氮化硅层；相应地，步骤(b1)包括：
(b11)在所述GeOI衬底表面生成二氧化硅以形成第二二氧化硅层；
(b12)在所述第二二氧化硅层表面生成氮化硅以形成第二氮化硅层。
8.如权利要求1所述的制备方法，其特征在于，在步骤(c)之前，还包括：
(x1)氧化所述P型沟槽和所述N型沟槽以使所述P型沟槽和所述N型沟槽的内壁形成氧化层；
(x2)利用湿法刻蚀工艺刻蚀所述P型沟槽和所述N型沟槽内壁的氧化层以完成所述P型沟槽和所述N型沟槽内壁的平整化。
9.如权利要求1所述的制备方法，其特征在于，步骤(f)包括：
(f1)在所述GeOI衬底上生成二氧化硅；
(f2)利用退火工艺激活有源区中的杂质；
(f3)在所述P型接触区和所述N型接触区光刻引线孔以形成引线；
(f4)钝化处理并光刻PAD以形成所述异质Ge基SPiN二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611184735.XA CN106654521A (zh) | 2016-12-20 | 2016-12-20 | 用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611184735.XA CN106654521A (zh) | 2016-12-20 | 2016-12-20 | 用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106654521A true CN106654521A (zh) | 2017-05-10 |
Family
ID=58833592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611184735.XA Pending CN106654521A (zh) | 2016-12-20 | 2016-12-20 | 用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106654521A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102903736A (zh) * | 2011-07-27 | 2013-01-30 | 中国科学院微电子研究所 | 二极管及其制作方法 |
| US20130025785A1 (en) * | 2009-01-07 | 2013-01-31 | Lam Research Corporation | Profile and cd uniformity control by plasma oxidation treatment |
| CN103871900A (zh) * | 2014-03-06 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 沟槽场效应晶体管及其形成方法 |
| CN104992942A (zh) * | 2015-07-03 | 2015-10-21 | 西安电子科技大学 | 垂直层叠应变Si/SiGe异质结CMOS器件结构及其制备方法 |
| US20160300738A1 (en) * | 2015-04-07 | 2016-10-13 | Tokyo Electron Limited | Plasma Generation and Control Using a DC Ring |
-
2016
- 2016-12-20 CN CN201611184735.XA patent/CN106654521A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130025785A1 (en) * | 2009-01-07 | 2013-01-31 | Lam Research Corporation | Profile and cd uniformity control by plasma oxidation treatment |
| CN101714591A (zh) * | 2009-11-10 | 2010-05-26 | 大连理工大学 | 一种硅光电二极管的制作方法 |
| CN102842595A (zh) * | 2011-06-20 | 2012-12-26 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN102903736A (zh) * | 2011-07-27 | 2013-01-30 | 中国科学院微电子研究所 | 二极管及其制作方法 |
| CN103871900A (zh) * | 2014-03-06 | 2014-06-18 | 上海华虹宏力半导体制造有限公司 | 沟槽场效应晶体管及其形成方法 |
| US20160300738A1 (en) * | 2015-04-07 | 2016-10-13 | Tokyo Electron Limited | Plasma Generation and Control Using a DC Ring |
| CN104992942A (zh) * | 2015-07-03 | 2015-10-21 | 西安电子科技大学 | 垂直层叠应变Si/SiGe异质结CMOS器件结构及其制备方法 |
Non-Patent Citations (3)
| Title |
|---|
| ALY E. FATHY, ARYE ROSEN, ETC: "Silicon-Based Reconfigurable Antennas—Concepts, Analysis, Implementation, and Feasibility", 《IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES》 * |
| DA-JIN KIM等: "Optomization of the Intrinsic Length of a PIN Diode for a Reconfigurable Antenna", 《2016 INTERNATIONAL CONFERENCE ON ELECTRONICS，INFORMATION，AND COMMUNICATIONS》 * |
| 莫瑞明: "全息天线的理论和实验研究", 《中国优秀硕士学位论文全文数据库基础科学辑》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106847904A (zh) | 用于套筒天线的GaAs/Ge/GaAs异质结构SPiN二极管串的制备方法 | |
| CN106847903A (zh) | 用于可重构环形天线的SiGe基异质SPiN二极管的制备方法 | |
| CN106816684A (zh) | 用于可重构多层全息天线的Ge基等离子pin二极管制备方法 | |
| CN106784019A (zh) | 一种Ge基固态等离子体PiN二极管及其制备方法 | |
| CN106847901A (zh) | 多层全息天线中AlAs‑Ge‑AlAs结构基等离子pin二极管的制造方法 | |
| CN106602215A (zh) | 用于可重构全息天线的SiGe基等离子pin二极管的制备方法 | |
| US10177141B2 (en) | Preparation method for heterogeneous SiGe based plasma P-I-N diode string for sleeve antenna | |
| US10304824B2 (en) | Manufacturing method for AlAs—Ge—AlAs structure based plasma p-i-n diode in multilayered holographic antenna | |
| CN106654521A (zh) | 用于可重构偶极子天线的异质Ge基SPiN二极管串的制备方法 | |
| CN106601616B (zh) | 可重构多层全息天线中的异质Ge基pin二极管串制备方法 | |
| CN106847899A (zh) | 用于可重构偶极子天线的GaAs/Ge/GaAsSPiN二极管串的制备方法 | |
| CN106876872A (zh) | 基于AlAs/Ge/AlAs结构的Ge基可重构偶极子天线的制备方法 | |
| WO2018113454A1 (zh) | 用于套筒天线的异质SiGe基等离子pin二极管串的制备方法 | |
| CN106783597A (zh) | 用于套筒天线的AlAs/Ge/AlAs固态等离子体PiN二极管串的制备方法 | |
| CN106783591A (zh) | 基于Ge基异质结材料的频率可重构全息天线制备方法 | |
| CN106816682A (zh) | 可重构全息天线中的固态等离子pin二极管的制备方法 | |
| CN106783604A (zh) | AlAs‑Ge‑AlAs结构的基固态等离子体PiN二极管及其制备方法 | |
| CN106783559B (zh) | 基于SPiN二极管的频率可重构套筒偶极子天线制备方法 | |
| CN106847692A (zh) | 用于多层全息天线的GaAs基横向等离子pin二极管的制备方法 | |
| CN106783595A (zh) | 一种用于环形天线的GaAs/Ge/GaAs异质SPiN二极管的制备方法 | |
| CN106783601A (zh) | 一种Si‑Ge‑Si异质Ge基固态等离子体PiN二极管的制备方法及其器件 | |
| CN106449734A (zh) | GaAs‑Ge‑GaAs异质结构的SPiN二极管及其制备方法 | |
| CN106783592A (zh) | AlAs/Ge/AlAs结构的频率可重构全息天线制备方法 | |
| CN106785333A (zh) | 用于多层全息天线的GaAs‑Ge‑GaAs异质结构的pin二极管制备方法 | |
| CN106847905A (zh) | 应用于可重构全息天线的Ge基等离子pin二极管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170510 |