CN1875473A - 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法 - Google Patents

绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法 Download PDF

Info

Publication number
CN1875473A
CN1875473A CNA2004800319539A CN200480031953A CN1875473A CN 1875473 A CN1875473 A CN 1875473A CN A2004800319539 A CNA2004800319539 A CN A2004800319539A CN 200480031953 A CN200480031953 A CN 200480031953A CN 1875473 A CN1875473 A CN 1875473A
Authority
CN
China
Prior art keywords
layer
substrate
semiconductor wafer
insulator
buried insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800319539A
Other languages
English (en)
Other versions
CN100399537C (zh
Inventor
陈自强
盖伊·科恩
亚历山大·雷茨尼采克
德温得拉·萨达纳
加瓦姆·沙赫迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1875473A publication Critical patent/CN1875473A/zh
Application granted granted Critical
Publication of CN100399537C publication Critical patent/CN100399537C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only AIVBIV alloys, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

一种制作绝缘体上锗(GOI)衬底材料的方法，提供了用此方法生产的GOI衬底材料以及能够包括至少本发明的GOI衬底材料的各种结构。此GOI衬底材料至少包括衬底、位于衬底顶部上的埋置绝缘层、以及位于埋置绝缘层顶部上的优选为纯锗的含锗层。在本发明的GOI衬底材料中，含锗层也可以被称为GOI膜。此GOI膜是本发明衬底材料的层，其中能够制作器件。

Description

绝缘体上硅锗(SGOI)和绝缘体 上锗(GOI)衬底的制造方法
技术领域
本发明涉及到半导体衬底材料，更确切地说是涉及到绝缘体上锗(GOI)衬底材料和制作GOI衬底材料的方法以及绝缘体上硅锗(SGOI)衬底材料。本发明还涉及到至少包含本发明的GOI衬底材料的半导体结构。
背景技术
在半导体工业中，众所周知锗(Ge)的电子和空穴载流子迁移率都比硅(Si)的更高。尽管具有较高的载流子迁移率，但由于氧化锗的质量通常很差，故锗衬底目前还未被用来制作金属氧化物半导体场效应晶体管(MOSFET)。
硅技术的进展已经导致了引入高k介质(介电常数大于二氧化硅)作为MOSFET的栅绝缘体。这些高k介质还有望用于锗，从而清除实现锗基FET的障碍。除了具有高的电子和空穴迁移率之外，锗还具有其它一些优点，如接触电阻和掺杂剂激活温度比硅所要求的更低，从而便于形成浅结。
用绝缘体上锗(GOI)衬底也能够得到用绝缘体上硅(SOI)衬底所得到的较高的器件性能。此外，由于目前的制造实验室配备有为处置硅衬底而设计的装备，故希望GOI叠层被形成在硅晶片上。
锗还可以被用来实现诸如1.3微米和1.55微米之类的常用波长的快速光电探测器。在GOI衬底上实现的锗光电二极管能够被设计成在给定波长下具有较低的寄生现象和较高的量子效率。在这种结构中，有可能用能够进一步在响应上提高光电探测器的绝缘布拉格反射镜来取代绝缘体。由于硅在这些波长下是透明的，故可能实现对具有锗二极管的硅晶片的背面光照。
氧化锗很差的质量使得由于锗与二氧化硅之间的粘合性很差而难以用直接的键合方法将锗键合到二氧化硅。对氧化锗考虑的另一限制因素是锗的熔点比较低(大约937℃)，这强迫人们采用低的键合温度(约为650℃或以下)。氧化锗的另一问题是氧化锗可溶于水，因此，在水溶剂中进行清洗的过程中，氧化锗能够被清除。
制作GOI衬底的一个可能的方法是采用Colinge，J-P，Silicon-on-Insulator Technology，2nd Ed，Kluwer Academic Publishers，1997所述的SMARTCUT(智能切割)技术。在此SMARTCUT技术中，薄的锗层从锗晶片(亦即施主晶片)被转移到处置晶片上。此锗晶片典型地包括形成在其中的氢注入区。此锗晶片被键合到处置晶片，并执行退火步骤，以便增强初始键合，并在氢注入的深度处发生起泡。结果，锗层就从锗晶片分离，并成为键合到处置晶片的锗层。施主锗晶片在键合之后并不损失，可以作为GOI衬底材料源而被多次用于以后的键合。
尽管在制作GOI衬底材料时能够采用SMARTCUT方法，但上述氧化锗的问题仍然存在。因此，有必要提供一种减少或避免形成氧化锗的新的改进了的方法来制作绝缘体上锗衬底材料。
发明内容
本发明提供了一种制作GOI衬底材料的方法、用此方法生产的GOI衬底材料、以及能够至少包括本发明的GOI衬底材料的各种结构。
要指出的是，术语“GOI衬底材料”被用于本发明来表示一种结构，此结构至少包括半导电或非半导电衬底、位于衬底顶部的埋置绝缘层、以及位于埋置绝缘层顶部的优选为纯锗的含锗层。在本发明的GOI衬底材料中，含锗层也可以被称为GOI膜。此GOI膜是本发明衬底材料的层，其中可以制作器件。
具体地说，在本发明的第一情况下，描述了单晶GOI衬底材料的制作方法。本发明的方法包括使用含锗层与埋置绝缘层之间的中间粘合层。此中间粘合层的存在改善了含锗层与下方埋置绝缘层的键合强度。没有这一中间粘合层，则含锗层与埋置绝缘层之间的键合通常很差。若含锗层被键合到二氧化硅，则情况更是如此。
在本发明的一个实施方案中，还可以在本发明中采用表面糙化来提高含锗层与埋置绝缘层之间的键合能。此方法使得能够直接将含锗层键合到埋置绝缘层。此表面糙化方法可以被用于存在或不存在中间粘合层的情况。
在本发明的第二情况下，提供了一种GOI结构。本发明的GOI结构包括由中间粘合层键合到埋置绝缘层的含锗层。因此，本发明的GOI结构包括埋置绝缘层、位于埋置绝缘层上表面上的中间粘合层、以及位于粘合层上表面上的含锗层。埋置绝缘层被置于半导电或非半导电衬底的上表面上。
在本发明的第三情况下，提供了一种GOI结构，其中，含锗层与埋置绝缘层处于直接接触。在本发明的这一情况下，为了提高含锗层与埋置绝缘层之间的键合能，要键合到埋置绝缘层的施主锗晶片的含锗表面在与埋置绝缘层键合之前被糙化。在本发明的某些实施方案中，中间粘合层可以被置于糙化的含锗表面与埋置绝缘层之间。
在本发明的第四情况下，公开了一种组合有埋置的布拉格反射镜的GOI结构。本发明的这一结构能够被用作制造诸如p-i-n光电二极管之类的含锗光电探测器的中间结构。当从顶部照射含锗光电二极管时，吸收的光子被转换成光电流。在第一次通过探测器中未被吸收的光子，从埋置布拉格反射镜反射回来，并第二次通过含锗光电二极管。因而增大了含锗光电二极管的有效吸收厚度。用于本发明GOI结构的布拉格反射镜包含至少二对(或多对)交替的介质膜，各个交替的成对介质膜具有不同的折射率。此布拉格反射镜还可以用作此GOI结构中的电绝缘体。
在本发明的第五情况下，提供了一种组合有埋置漫射反射镜的GOI结构。在这种GOI结构中，漫射反射镜被置于二个绝缘层之间。此漫射反射镜降低了作为布拉格反射镜一个特性的波长依赖性(Etalon效应)。
在本发明的第六情况下，提供了一种晶片，此晶片具有单片绝缘体上锗光电探测器和单片含硅电路。含锗光电探测器与诸如放大器之类的电路的单片集成，消除了封装问题，从而能够借助于形成探测器阵列而实现多个并行光通信通道。
在本发明的第七情况下，提供了一种绝缘体上硅锗结构及其热混合形成方法。在这一工艺中，含锗层被首先形成在位于抗锗扩散的阻挡层顶部上的硅层的顶部上。然后在允许锗在整个硅层中互扩散的温度下执行加热步骤，从而含锗层在阻挡层顶部上形成基本上弛豫的单晶硅锗层，单晶层由含锗层以及硅层的均匀混合物组成。
附图说明
图1是剖面图，示出了本发明的绝缘体上锗(GOI)晶片，其中，中间粘合层被用来得到含锗层与埋置绝缘膜之间的强键合。
图2是剖面图，示出了本发明的绝缘体上锗(GOI)晶片，其中，含锗层的表面被糙化，以便提高含锗层与埋置绝缘层之间的键合能。
图3是剖面图，示出了本发明的绝缘体上锗(GOI)晶片，其中，同时采用了表面糙化和中间粘合层。
图4是剖面图，示出了本发明的绝缘体上锗(GOI)晶片，其中，布拉格反射镜被置于含锗层下面。在图中，布拉格反射镜包括多组具有不同折射率的二个交替介质材料。
图5是剖面图，示出了本发明的绝缘体上锗(GOI)晶片，其中，漫射反射镜被置于绝缘体上锗膜下方；漫射反射镜被置于二个绝缘膜之间。
图6是剖面图，示出了与含硅电路单片集成的本发明的绝缘体上锗光电探测器。
图7是剖面图，示出了本发明的绝缘体上锗(GOI)晶片，其中，非晶硅层被置于含锗层下面。
图8是剖面图，示出了本发明的绝缘体上锗(GOI)晶片，其中，多晶硅层被置于含锗层下面。
图9是剖面图，示出了用热混合方法形成的本发明的绝缘体上硅锗(SGOI)晶片。
图10-17是剖面图，示出了用来形成图3所示绝缘体上锗晶片的基本工艺步骤。
图18是用本发明方法形成的键合绝缘体上锗晶片的三轴x射线衍射图；w是入射束与样品表面的夹角，而2qB是探测器(衍射束)与入射束的夹角，亦即布拉格角qB的二倍。
具体实施方式
下面参照结合本发明附图的下列讨论来更详细地描述本发明，本发明提供了绝缘体上锗(GOI)衬底材料的制作方法、GOI衬底材料本身、以及包括此GOI衬底材料的各种结构。在各附图中，相似和/或对应的元件用相似的参考数字来表示。
要强调的是，本发明的附图未按比例绘制。例如，图中所示糙化的表面为了说明的目的而被夸大了。实际上，糙化的表面可能是细微的，可能是用肉眼无法看到的。
首先参照图1，示出了本发明的一种可能的绝缘体上锗(GOI)衬底材料10。具体地说，此GOI衬底材料10包含衬底12、位于衬底12的上表面上的埋置绝缘层14、位于埋置绝缘层14的上表面上的中间粘合层16、以及位于中间粘合层16的上表面上的含锗层18。
在某些实施方案中，衬底12包含任何半导电材料，例如包括Si、SiC、SiGe、SiGeC、Ge、GaAs、InAs、InP、以及其它III/V或II/VI化合物半导体。衬底12优选是含硅的衬底。术语“含硅的衬底”在整个本发明中被用来表示至少包括硅的半导体材料。所示例子包括但不局限于Si、SiGe、SiC、SiGeC、Si/Si、Si/SiC、Si/SiGeC、以及可以包括其中存在的任何数目埋置氧化物(连续的、不连续的、或连续与不连续的混合物)区的预先形成的绝缘体上硅。
衬底12可以组合有应变层和非应变层的组合。衬底12可以是任何晶向的，例如包括(110)、(111)、或(100)晶向。
在本发明的某些实施方案中，衬底12是非半导电材料。在这种情况下，衬底12可以由硅、玻璃、蓝宝石之类的非半导电衬底。
用于本发明的衬底12的厚度可以依赖于GOI衬底材料的最终用途而变化。通常，衬底12的厚度大于埋置绝缘层14或含锗层18的厚度。例如，GOI衬底材料10的衬底12的厚度约为100-2000微米，对于200mm直径的晶片，更典型的厚度约为500-900微米。
用于本发明的埋置绝缘层14包括但不局限于：结晶或非结晶的氧化物和/或氮化物。在本发明的某些实施方案中，埋置绝缘层14是强烈阻挡锗扩散的阻挡层。在本发明的其它实施方案中，埋置绝缘层14是二氧化硅。
用于本发明的埋置绝缘层14的厚度可以依赖于用来形成此层的工艺类型以及所用绝缘体的类型而变化。GOI衬底材料10的埋置绝缘层14的典型厚度约为1-1000nm，以约为50-200nm的厚度更为典型。
中间粘合层16被用于本发明的某些实施方案，以便在含锗层18与埋置绝缘层14之间得到强的键合。用于本发明的中间粘合层16包括与含锗层和埋置绝缘层二者兼容并在此二层之间形成强键合的任何材料。能够用作中间粘合层16的这种材料的说明性例子包括但不局限于：诸如单晶硅、多晶硅、非晶硅(a:Si)、外延硅(epi-Si)、SiC之类的硅材料、以及包括其多层的组合。应该指出的是，当非晶硅被采用时，下面描述的退火步骤将把大部分非晶硅层转变成多晶硅层。
中间粘合层16可以具有可变的厚度，只要中间粘合层16能够在上面含锗层18与下面埋置绝缘层14之间形成键合即可。中间粘合层16的典型厚度约为0.5-500nm，以约为1-10nm的厚度更为典型。
在其中二氧化硅被用作埋置绝缘层14的实施方案中，中间粘合层16典型地是薄的硅膜。在这种情况下，硅与一个表面上的埋置二氧化硅绝缘体14形成强键合，并与另一表面上的含锗层18形成强键合。
中间粘合层16的使用解决了形成GOI中的二个主要问题：(1)锗形成质量很差且溶于水的氧化物以及(2)锗的低熔点强迫使用低温键合。例如，当硅膜被用作中间粘合层16且当二氧化硅被用作埋置绝缘层14时，键合发生在硅表面与二氧化硅表面之间。能够在低温(低于600℃)下可靠地完成硅-二氧化硅键合。
而且，由于中间粘合层16与含锗层18紧密接触，故没有氧化锗存在于此结构中。这消除了此结构稍后被图形化以形成器件时的任何加工问题。此外，利用其中要求薄的GOI膜的GOI MOSFET，氧化锗的消除防止了界面态和电荷出现在锗/绝缘体界面处。这种电荷在器件附近的存在可能导致GOI MOSFET中不希望有的阈值电压(Vt)偏移。
GOI衬底材料10的含锗层18包括与绝缘材料不形成强键合的任何锗材料。于是，含锗层18可以是硅锗合金层或纯锗层。术语“硅锗合金层”包括含有直至大约99.99原子百分比锗的硅锗合金，而纯锗包括含有100％原子百分比锗的层。但硅锗合金和纯锗都可以包含杂质亦即掺杂剂，以便控制膜的导电类型或形成诸如p-n结之类的电子结构。在本发明的一个优选实施方案中，含锗层18包括纯锗。在本发明的另一优选实施方案中，含锗层18是硅锗合金，其中的锗含量约为10％或以上。
用于本发明的含锗层18的厚度可以依赖于形成此层所用的工艺类型以及所用锗材料类型而变化。对于MOSFET制造，GOI衬底材料10的含锗层18的典型厚度约为3-100nm，以约为5-30nm的厚度更为典型。对于锗光电探测器应用，含锗层18的典型厚度约为100-2000nm。在锗光电探测器的实施方案中，膜厚度主要决定于光在锗中的吸收长度。例如，波长为1300nm和850nm的光在锗中的吸收长度分别是1340nm和298nm。
图1所示各个层的组分构成以及其它物理特性也适用于其余的附图。
在图2所示的结构中，表面糙化15被用来提高埋置绝缘层14与含锗层18之间的键合能。表面糙化发生在微细尺寸上，因此，若不借助于诸如原子力显微镜(AFM)之类的显微镜，是无法看到的。例如借助于用氩(Ar)离子对锗施主晶片进行溅射，能够得到表面糙化。此溅射将从锗施主晶片的表面清除天然的氧化锗，并使表面糙化。以下将更详细地提供表面糙化的工艺细节。
在本发明的某些实施方案中，可以如图3所示绝缘体上锗(GOI)衬底材料10所示那样同时采用中间粘合层16和糙化表面15。
要指出的是，图1-3示出了本发明的基本GOI衬底材料。各衬底材料的共同点在于含锗层18被置于埋置绝缘层14的顶部上。由于存在中间粘合层16、表面糙化15、或二者，故含锗层18与埋置绝缘体之间的键合得到了改善。图4-6示出了其中能够采用本发明的GOI衬底材料10的各种器件应用。用本技术领域熟练人员众所周知的技术来制作这些器件。
具体地说，图4示出了一种包含绝缘体上锗(GOI)的结构，此结构能够被用来制作具有埋置布拉格反射镜22的锗光电探测器。此含有GOI的结构包含衬底12、埋置的布拉格反射镜22、以及含锗层18。被用来代替上面图1-3所述的埋置绝缘层14的布拉格反射镜22，包含分别具有不同折射率n1和n2的交替的成对介质膜24和26。此布拉格反射镜也可以包括包含交替介质层之一的半对。例如，具有1.5对的布拉格反射镜是可能的；这种布拉格反射镜由一对介质膜加上一个额外的介质膜(类似于形成下一对的第一层的介质膜)组成。图中示出了具有2.5对的布拉格反射镜。
也可以称为埋置绝缘层的介质膜24和26，可以包含任何介质材料，例如包括氧化物、氮化物、和/或氮氧化物。在本发明的一个实施方案中，介质膜24和26包含由二氧化硅和四氮化三硅组成的叠层。要指出的是，虽然附图示出了二对交替的介质层(加上其它对的一半)，但本发明设想了其中采用多组交替的成对介质的GOI结构。形成的介质对的数目将影响反射镜的反射率。反射镜中建立的对数越多，反射镜的反射率就越高。作为一个例子，具有3.5对二氧化硅/多晶硅的反射镜将典型地反射90％以上的感兴趣波长的光。
图5示出了绝缘体上锗(GOI)，包含能够被用来制作具有埋置漫射反射镜的锗光电探测器的结构。此含有结构的GOI包含衬底12、位于分别为顶部与底部绝缘膜14t与14b之间的埋置的漫射反射镜28、以及含锗层18。为了得到光的漫反射，对反射镜28形成波纹。此埋置的漫射反射镜可以由诸如钨或铂之类的金属组成。
图6示出了一种包括本发明GOI衬底材料的单片集成芯片。此芯片包含含硅例如硅或硅锗的电路30；绝缘膜例如埋置绝缘体或反射镜叠层32；以及GOI光电探测器34。与混合集成相比，借助于单片集成光电探测器与含硅电路，能够减小寄生电感和电容。此外，容易用常规的硅/锗工艺来实现密集的探测器阵列的制造。
图7和8示出了能够用热混合方法转变成绝缘体上硅锗芯片(见图9)的绝缘体上锗(GOI)衬底材料10的二个例子。具体地说，图7示出了一种GOI衬底材料10，它包括衬底12、位于衬底12的上表面上的埋置绝缘层14、位于埋置绝缘层14的上表面上的由非晶硅组成的中间粘合层16、以及位于中间粘合层16的上表面上的含锗层18。虽然未示出，但可以存在表面糙化。
图8示出了一种GOI衬底材料10，它包括衬底12、位于衬底12的上表面上的埋置绝缘层14、位于埋置绝缘层14的上表面上的由多晶硅组成的中间粘合层16、以及位于中间粘合层16的上表面上的含锗层18。虽然未示出，但可以存在表面糙化。
利用热混合方法，这些晶片能够被转换成绝缘体上硅锗(SGOI)晶片或绝缘体上锗(GOI)晶片而没有任何硅层遗留在界面处。为了将硅粘合层转换成富锗SGOI(图9)，GOI结构(图7-8)在惰性气氛中被退火。为了得到无硅的GOI结构，各个晶片(图7和8)在含氧的惰性气氛中被退火。在后一种情况下，硅膜将被氧化，在氧化物(绝缘体)上留下纯锗层。热混合所要求的退火温度接近于系统的熔点，且决定于硅和锗元素的比率。
在图9中，参考数字12表示衬底，参考数字14表示埋置绝缘层，而参考数字25是基本上弛豫的硅锗合金层。
在热混合工艺中，在允许锗在整个硅粘合层中互扩散的温度下执行加热步骤，含锗层因而在埋置绝缘层顶部形成基本上弛豫的单晶硅锗层。要指出的是，此基本上弛豫的单晶层由含锗层18以及硅层16的均匀混合物组成。
例如，在2002年1月23日提交的题为“Method of CreatingHigh-Quality Relaxed SiGe-on-Insulator for Strained Si CMOSApplications”的共同未决和共同受让的美国专利申请No.10/055138、2002年1月4日提交的题为“Method For Fabrication of Relaxed SiGeBuffer Layers on Silicon-on-Insulators and Structures Containing theSame”的共同未决和共同受让的美国专利申请No.10/037611；2003年5月30日提交的题为“High Quality SGOI by Annealing Near the AlloyMelting Point”的美国专利申请No.10/448948；以及2003年5月30日提交的题为“SiGe Lattice Engineering Using a Combination ofOxidation，Thinning and Epitaxial Regrowth”的共同未决和共同受让的美国专利申请No.10/448954中，可以找到能够被用于本发明来引起热混合的热混合工艺以及条件的完整讨论。描述热混合方法以及能够被用来实现热混合的条件的上述各参考文献的整个内容，以引用方式结合在本文中。
下面参照图10-17来更详细地描述用于本发明来制作图3的GOI衬底材料的基本工艺步骤。尽管示出并描述了其中采用表面糙化和中间粘合层的实施方案，但可以借助于取消表面糙化步骤或借助于取消粘合层而稍许修整下面的方法，以便提供图1和2所示的GOI材料。上述各种结构能够与用来形成上述器件的已知技术一起采用相同的基本工艺方案。
图10示出了能够用于本发明的初始含锗施主晶片100。此初始含锗施主晶片100的一部分将被用作最终GOI衬底材料10中的含锗层18。利用本技术领域熟练人员众所周知的技术，施主含锗晶片100的一个表面被糙化。例如，借助于在氩或任何其它惰性气体中进行溅射，能够达到表面糙化。如图11所示，此溅射从初始含锗晶片100清除了天然氧化物，还糙化了表面15。此表面糙化步骤是可选的，不是在本发明的所有实施方案中都采用。
然后，诸如硅的中间粘合层16被形成在溅射清洁的锗表面上，提供了图12所示的结构。典型地在与溅射清洁同一个工作室中来进行中间粘合层16的形成而不中断真空。
能够用来形成中间粘合层16的各种方法的示例性例子包括任何已知的淀积工艺，诸如化学气相淀积、物理气相淀积、等离子体增强化学气相淀积、外延生长、化学溶液淀积、原子层淀积、蒸发、溅射之类。中间粘合层16的厚度典型约为10nm，但可以根据应用而做得更厚或更薄。例如，为了用热混合方法将GOI层转变成SGOI层，通常要求较厚的粘合层16。在某些实施方案中，中间粘合层16是可选的。
埋置绝缘层14被形成在粘合层16的表面上，提供了例如图13所示的结构。如上所述，埋置绝缘层14可以是氧化物或氮化物，以诸如二氧化硅的氧化物更为优选。可以用诸如化学气相淀积、物理气相淀积、等离子体增强化学气相淀积、化学溶液淀积、或原子层淀积、蒸发之类的淀积工艺，来形成埋置绝缘层14。或者，可以用热氧化或氮化工艺来形成埋置绝缘层14。典型地在与粘合层16同一个工作室中来完成埋置绝缘层14的形成而不中断真空。例如可以淀积额外的膜来实现介质布拉格反射镜。在本发明的这一方面，也可能形成漫射反射镜。
在本发明的某些实施方案中，可选的低温氧化物(LTO)(图中未示出)可以被形成在图13所示的膜叠层上。此LTO膜被用于某些实施方案中作为图13的膜叠层与衬底12之间的“粘合剂”。用诸如化学气相淀积、物理气相淀积、等离子体增强化学气相淀积、化学溶液淀积、原子层淀积、或蒸发之类的淀积工艺，来形成LTO。当存在LTO膜时，LTO膜典型地在大约400-650℃的温度下被退火，以便使LTO致密化。
要指出的是，此处讨论的各种淀积不一定要在同一个工作室中进行，更可能的是在具有用于各个淀积、腐蚀、或清洁步骤的专用工作室的组合装置中来执行。
然后，用诸如化学机械抛光(CMP)之类的常规整平工艺，埋置绝缘层14或可选LTO膜的暴露表面被抛光，以便得到图14所示的平滑表面。对于整体化键合，通常都要求平滑的表面。要强调的是，在图14中，整平工艺使埋置绝缘层14的暴露表面平滑。
然后用氢(H+)102对图14所示的结构进行注入，以便在结构中产生富氢离子的分布。例如在图15中示出了氢注入工艺过程中的结构。氢注入步骤的剂量典型地约为每平方厘米1×1015-1×1017，以每平方厘米3×1016-4×1016更为典型。注入能量决定了转移层的厚度。例如，为了转移360nm厚的锗膜，要求氢注入能量约为100keV。典型地在约为0-100℃的注入温度下来执行氢注入，以约为20-40℃的注入温度更为典型。注入能量决定了将从含锗晶片100被转移的含锗层18的厚度。这些注入条件使富氢离子的注入区被形成在含锗晶片100内。
然后，利用本技术领域熟练人员众所周知的技术，对图15所示结构亦即埋置绝缘层14和衬底12的抛光表面进行清洁和表面处理。此表面处理可以包括用亲水剂或疏水剂处理二个表面或仅仅一个表面。锗晶片100被倒装置于衬底12的顶部上。图16中的箭头示出了倒装步骤的方向。根据本发明，清洁和处理过的图15结构被倒装在衬底12的顶部上，使埋置绝缘层14的暴露表面位于衬底12表面的顶部上。
用于本发明的键合工艺包括在存在或不存在外力的情况下，在正常的室温下接触二个晶片。“正常的室温”意味着约为20-40℃的温度。为了进一步增强键合并引起含锗施主晶片的所希望的分裂部分，可以执行下列退火：
一开始，执行增强衬底12与埋置绝缘层14之间键合的第一温度下的第一退火。具体地说，典型地在约为100-300℃的温度下执行第一退火，以在约为200-250℃的第一退火温度更为典型。典型地在诸如He、N2、Ar、Ne、Kr、Xe、它们的混合物之类的惰性气体气氛中进行第一退火。在某些实施方案中，可以用含氧的气体稀释此惰性气体气氛。第一退火执行的时间长度典型为大约1-48小时，以大约3-24小时的时间长度更为典型。可以用单个速率升温到上述范围内的所需目标温度来进行第一退火，或者可以在改变或不改变环境气体的情况下执行各种升温和保温周期。
在第一退火之后，执行第二温度下的第二退火，第二退火能够分裂110施主含锗晶片100，留下适当厚度的含锗层18。典型地在约为250-400℃的温度下执行第二退火，以在约为300-375℃的第二退火温度更为典型。典型地在诸如He、N2、Ar、Ne、Kr、Xe、它们的混合物之类的惰性气体气氛中进行第二退火。第二退火气氛可以与第一退火所用的气氛相同或不同。在某些实施方案中，可以用含氧的气体稀释此惰性气体气氛。第二退火执行的时间长度典型为大约1-24小时，以大约2-6小时的时间长度更为典型。第二退火时间依赖于所用的退火温度和注入剂量。可以用单个速率升温到上述范围内的所需目标温度来进行第二退火，或者可以在改变或不改变环境气体的情况下执行各种升温和保温周期。
在第三温度下的第三退火跟随着第二退火，第三退火能够进一步增强埋置绝缘层14与衬底12之间的键合。典型地在约为500-900℃的温度下执行第三退火，以在约为500-850℃的第三退火温度更为典型。典型地在诸如He、N2、Ar、Ne、Kr、Xe、它们的混合物之类的惰性气体气氛中进行第三退火。第三气体气氛可以与先前所用的气氛中的任何一种相同或不同。在某些实施方案中，可以用含氧的气体稀释此惰性气体气氛。第三退火执行的时间长度典型为大约1-48小时，以大约2-5小时的时间长度更为典型。可以用单个速率升温到上述范围内的所需目标温度来进行第三退火，或者可以在改变或不改变环境气体的情况下执行各种升温和保温周期。
图17示出了第二退火过程中的结构，其中，部分含锗晶片被分裂。此分裂出现在富氢离子注入剂的区域内，留下含硅层18。附着到部分含锗施主晶片100的顶部箭头110示出了此分裂。
在退火之后，可以在本发明的这一阶段用CMP对含锗层18进行可选抛光。最终得到的结构被示于图3。
图18示出了一个用上述方法制作的GOI样品的高分辨率x射线衍射图。此图显示出一个来自硅衬底的衍射峰和另一个来自单晶锗膜的衍射峰。二个峰分隔一个角间距DqB。这一角分隔表明锗膜在被转移到硅晶片上之后保持了其块体恒定的晶格(亦即未被应变)。作为薄膜，锗衍射峰如预期的那样比硅衬底的峰更宽。注意，在这些衍射峰之间存在着一个偏移(Dw)，表明了衬底(001)晶面与键合的GOI层的晶面之间的稍许不对准。这一不对准是由非有意晶片误切割造成的，是用晶片键合方法形成的结构的一种典型的特征。
虽然对其优选实施方案已经具体地描述了本发明，但本技术领域熟练人员可以理解的是，可以作出形式和细节方面的上述和其它的改变而不偏离本发明的范围和构思。因此认为本发明不局限于所述的准确形式和细节，而是在所附权利要求的范围内。
本技术领域熟练人员可以理解的是，虽然关于前面各实施方案已经描述了本发明，但本发明不局限于此，在本发明的范围内存在着许多可能的变化和修正。
本公开的范围包括此处所讨论的任何新颖的特点或这些特点的组合。本申请人从而提请注意，在对本申请或从中衍生的任何这种进一步申请的权利要求的过程中，可以对这些特点或特点的组合提出新的权利要求。确切地说，参照所附权利要求，来自从属权利要求的特点可以与独立权利要求的特点组合，且来自各个独立权利要求的各个特点可以以适当的方式被组合，而不仅仅是权利要求中列举的那些具体组合。
为了免除疑问，如此处整个描述和权利要求中所使用的那样，术语“包含”不是意味着“仅仅由其组成”。

Claims (41)

1.一种半导体晶片，包含：半导电或非半导电衬底；位于衬底的上表面上的埋置绝缘层；位于埋置绝缘层的上表面上的中间粘合层；以及位于中间粘合层的上表面上的含锗层，其中，所述含锗层被中间粘合层附加到埋置绝缘层。
2.权利要求1的半导体晶片，其中，含锗层与中间粘合层相接触的表面被糙化。
3.权利要求1或2的半导体晶片，其中，所述中间粘合层是硅材料。
4.权利要求3的半导体晶片，其中，所述硅材料是单晶硅、多晶硅、非晶硅、外延硅、或它们的组合和多层。
5.一种半导体晶片，包含：半导电或非半导电衬底；位于衬底的上表面上的埋置绝缘层；以及位于埋置绝缘层的上表面上的含锗层，其中，所述含锗层利用糙化的表面附加到埋置绝缘膜。
6.权利要求1-5中任何一个的半导体晶片，其中，所述含锗层是纯锗层。
7.权利要求1-6中任何一个的半导体晶片，其中，所述含锗层是厚度约为1-1000nm的薄层。
8.权利要求1-7中任何一个的半导体晶片，其中，所述衬底是半导电衬底，包含选自Si、SiC、SiGe、SiGeC、Ge、GaAs、InAs、InP、以及其它III/V或II/VI化合物半导体的半导体。
9.权利要求1-7中任何一个的半导体晶片，其中，所述衬底是选自Si、SiGe、SiC、SiGeC、Si/Si、Si/SiC、Si/SiGeC、以及预先形成的绝缘体上硅的含硅半导体衬底。
10.权利要求1-9中任何一个的半导体晶片，其中，所述衬底包含应变层、非应变层、或它们的组合。
11.权利要求1-10中任何一个的半导体晶片，其中，所述埋置绝缘层是结晶或非结晶的氧化物、氮化物、或它们的组合。
12.权利要求1-11中任何一个的半导体晶片，其中，所述埋置绝缘层包含二氧化硅。
13.权利要求1-12中任何一个的半导体晶片，其中，所述埋置绝缘层是具有至少一对折射率不同的交替介质层的布拉格反射镜。
14.权利要求1-13中任何一个的半导体晶片，还包含位于埋置绝缘层与另一埋置绝缘体之间的漫射反射镜。
15.权利要求14的半导体晶片，其中，埋置的漫射反射镜被形成有波纹。
16.权利要求15的半导体晶片，其中，埋置的漫射反射镜包含金属。
17.一种半导体晶片，包含：衬底；位于所述衬底上的布拉格反射镜；以及位于所述布拉格反射镜上的绝缘体上锗膜，其中，所述布拉格反射镜包含多组二个交替的介质膜。
18.权利要求17的半导体晶片，其中，所述布拉格反射镜包含多组交替的二氧化硅和四氮化三硅层。
19.一种半导体结构，至少包含权利要求1-18中任何一个的半导体晶片以及位于其上的至少一个器件或电路。
20.权利要求19的半导体结构，其中，所述器件是锗光电探测器。
21.权利要求19或20的半导体结构，其中，所述电路是含硅的电路。
22.权利要求19、20、或21的半导体结构，其中，所述器件或所述电路被单片集成。
23.一种制作绝缘体上锗的方法，包含：在含锗施主衬底的表面上形成中间粘合层；在所述中间粘合层上形成埋置绝缘层；将氢注入到所述含锗施主衬底中；以及将埋置绝缘层的暴露表面键合到半导电或非半导电衬底，其中，在所述键合过程中，部分含锗施主衬底被转移到所述衬底。
24.权利要求23的方法，其中，在所述形成所述中间粘合层之前，含锗施主衬底的表面被糙化。
25.一种制作绝缘体上锗的方法，包含：对含锗施主衬底的表面进行糙化；在所述糙化表面上形成埋置绝缘层；将氢注入到所述含锗施主衬底中；以及将埋置绝缘层的暴露表面键合到半导电或非半导电的衬底，其中，在所述键合过程中，部分含锗施主衬底被转移到所述衬底。
26.权利要求25的方法，其中，中间粘合层被形成在糙化的表面上，且所述埋置绝缘体被形成在所述中间粘合层上。
27.权利要求24、25、或26的方法，其中，借助于在惰性气体中进行溅射来得到所述糙化的表面。
28.权利要求23-27中任何一个的方法，其中，含锗施主衬底是纯锗晶片。
29.权利要求23-28中任何一个的方法，其中，采用约为每平方厘米1×1015-1×1017的氢剂量来执行注入。
30.权利要求29的方法，其中，采用约为每平方厘米3×1016-4×1016的氢剂量来执行注入。
31.权利要求23-30中任何一个的方法，其中，在约为20-40℃的注入温度下执行注入。
32.权利要求23-31中任何一个的方法，其中，在键合之前，埋置绝缘体和衬底的暴露表面被清洁和表面处理。
33.权利要求23-32中任何一个的方法，其中，所述键合包含晶片倒装、接触键合、以及退火。
34.权利要求33的方法，其中，所述退火包含能够增强衬底与埋置绝缘层之间键合的第一温度下的第一退火、能够移去部分含锗施主层的第二温度下的第二退火；以及能够进一步增强键合的第三温度下的第三退火。
35.权利要求34的方法，其中，所述第一退火的第一温度约为100-300℃，时间长度约为1-48小时。
36.权利要求34或35的方法，其中，第二退火的第二温度约为250-400℃，时间长度约为1-24小时。
37.权利要求34、35、或36的方法，其中，第三退火的第三温度约为500-900℃，时间长度约为1-48小时。
38.权利要求34、35、36、或376的方法，其中，第一、第二、以及第三退火在相同的或不同的惰性气体气氛中执行，此惰性气体气氛可以可选地用含氧的气体稀释。
39.权利要求34-38中任何一个的方法，其中，采用单个升温速率或用各种升温和保温周期来进行第一、第二、以及第三退火。
40.权利要求23-39中任何一个的方法，还包含在所述形成埋置绝缘层与所述注入氢之间执行化学机械抛光步骤。
41.一种制作半导体晶片的方法，包含：提供衬底，此衬底包括埋置绝缘体、位于埋置绝缘体上的硅粘合层、以及硅粘合层上的含锗层；对衬底进行退火，以便引起含锗层与硅粘合层的热混合，从而形成绝缘体上硅锗或绝缘体上锗。
CNB2004800319539A 2003-11-03 2004-10-28 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法 Active CN100399537C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/700,085 US7084460B2 (en) 2003-11-03 2003-11-03 Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
US10/700,085 2003-11-03

Publications (2)

Publication Number Publication Date
CN1875473A true CN1875473A (zh) 2006-12-06
CN100399537C CN100399537C (zh) 2008-07-02

Family

ID=34551114

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800319539A Active CN100399537C (zh) 2003-11-03 2004-10-28 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法

Country Status (7)

Country Link
US (3) US7084460B2 (zh)
EP (1) EP1687848A2 (zh)
JP (1) JP4939222B2 (zh)
KR (2) KR100985932B1 (zh)
CN (1) CN100399537C (zh)
TW (1) TWI331777B (zh)
WO (1) WO2005043614A2 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290369A (zh) * 2011-09-22 2011-12-21 中国科学院上海微系统与信息技术研究所 一种薄goi晶片及其制备方法
WO2012000284A1 (zh) * 2010-06-29 2012-01-05 清华大学 一种具有在绝缘衬底上形成高ge应变层的半导体结构及其制造方法
CN102383192A (zh) * 2011-07-29 2012-03-21 上海新傲科技股份有限公司 锗衬底的生长方法以及锗衬底
CN103337279A (zh) * 2013-06-26 2013-10-02 汕头万顺包装材料股份有限公司光电薄膜分公司 透明导电膜及具有该导电膜的触摸面板
CN103578934A (zh) * 2012-07-24 2014-02-12 中国科学院微电子研究所 一种硅基绝缘体上锗衬底结构及其制备方法
CN103646909A (zh) * 2013-12-24 2014-03-19 中国科学院上海微系统与信息技术研究所 Goi结构的制备方法
TWI550112B (zh) * 2015-04-10 2016-09-21 欣欣天然氣股份有限公司 光電轉換元件的基板的製造方法
CN106716621A (zh) * 2014-09-18 2017-05-24 Soitec公司 用于制造包括应变状态不同的晶体管沟道的半导体层的方法以及相关的半导体层
CN106952861A (zh) * 2017-04-06 2017-07-14 中国科学院微电子研究所 一种绝缘体上锗衬底结构及其制备方法
CN108447819A (zh) * 2018-04-18 2018-08-24 厦门大学 一种无界面气泡绝缘层上锗键合方法
CN113270505A (zh) * 2021-04-13 2021-08-17 广东省大湾区集成电路与系统应用研究院 一种光电探测器结构及其制备方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
JP4413580B2 (ja) * 2003-11-04 2010-02-10 株式会社東芝 素子形成用基板の製造方法
US20050274988A1 (en) * 2004-06-01 2005-12-15 Hong Sungkwon C Imager with reflector mirrors
US7157300B2 (en) * 2004-11-19 2007-01-02 Sharp Laboratories Of America, Inc. Fabrication of thin film germanium infrared sensor by bonding to silicon wafer
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
US7656049B2 (en) 2005-12-22 2010-02-02 Micron Technology, Inc. CMOS device with asymmetric gate strain
US7456057B2 (en) * 2005-12-31 2008-11-25 Corning Incorporated Germanium on glass and glass-ceramic structures
GB0612093D0 (en) * 2006-06-19 2006-07-26 Univ Belfast IC Substrate and Method of Manufacture of IC Substrate
FR2911431B1 (fr) * 2007-01-16 2009-05-15 Soitec Silicon On Insulator Procede de fabrication de structures soi a couche isolante d'epaisseur controlee
EP1993143A1 (de) * 2007-05-14 2008-11-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement, Verfahren zu dessen Herstellung und dessen Verwendung
TWI352849B (en) * 2007-07-17 2011-11-21 Chunghwa Picture Tubes Ltd Active matrix substrate
JP2011503847A (ja) * 2007-11-02 2011-01-27 ワコンダ テクノロジーズ， インコーポレイテッド 結晶質薄膜光起電力構造およびその形成方法
US8178419B2 (en) 2008-02-05 2012-05-15 Twin Creeks Technologies, Inc. Method to texture a lamina surface within a photovoltaic cell
FR2933534B1 (fr) * 2008-07-03 2011-04-01 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
US8415187B2 (en) * 2009-01-28 2013-04-09 Solexant Corporation Large-grain crystalline thin-film structures and devices and methods for forming the same
KR101096980B1 (ko) * 2009-02-04 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7927909B2 (en) * 2009-05-01 2011-04-19 Sharp Laboratories Of America, Inc. Germanium film optical device fabricated on a glass substrate
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US9227875B2 (en) 2010-02-25 2016-01-05 Corning Incorporated Compositions and methods for making low thermal expansion ceramic bodies
CN102947953A (zh) * 2010-03-24 2013-02-27 西奥尼克斯公司 具有增强的电磁辐射探测的器件和相关方法
EP2562789A4 (en) * 2010-04-20 2015-03-04 Sumitomo Electric Industries PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
US8652925B2 (en) 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
US9231061B2 (en) * 2010-10-25 2016-01-05 The Research Foundation Of State University Of New York Fabrication of surface textures by ion implantation for antireflection of silicon crystals
US8298923B2 (en) * 2010-10-27 2012-10-30 International Business Machinces Corporation Germanium-containing release layer for transfer of a silicon layer to a substrate
CN102201364A (zh) * 2011-05-26 2011-09-28 北京大学 一种绝缘体上锗衬底的制备方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
WO2014022722A2 (en) * 2012-08-02 2014-02-06 Gtat Corporation Epitaxial growth on thin lamina
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
US9209345B2 (en) * 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US8980746B2 (en) * 2013-08-13 2015-03-17 Lam Research Corporation Adhesion layer for through silicon via metallization
US9418870B2 (en) * 2014-02-12 2016-08-16 International Business Machines Corporation Silicon germanium-on-insulator formation by thermal mixing
EP3155656A4 (en) * 2014-06-13 2018-02-14 Intel Corporation Surface encapsulation for wafer bonding
CN104701360B (zh) * 2015-03-17 2017-09-29 福建工程学院 一种绝缘层上高浓度n型掺杂薄锗材料及其制作方法
JP6592534B2 (ja) * 2015-06-01 2019-10-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層構造体及びその製造方法
US10418273B2 (en) * 2015-10-13 2019-09-17 Nanyang Technological University Method of manufacturing a germanium-on-insulator substrate
US9659960B1 (en) 2015-12-09 2017-05-23 International Business Machines Corporation Extremely thin silicon-on-insulator silicon germanium device without edge strain relaxation
FR3061803B1 (fr) * 2017-01-11 2019-08-16 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
FR3061802B1 (fr) * 2017-01-11 2019-08-16 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
JP7207364B2 (ja) 2020-05-19 2023-01-18 Ｊｆｅスチール株式会社 ロッドミルのロッド交換装置及び方法
JP7354943B2 (ja) 2020-07-03 2023-10-03 信越半導体株式会社 接合型半導体受光素子及び接合型半導体受光素子の製造方法
CN113270504A (zh) * 2021-04-13 2021-08-17 广东省大湾区集成电路与系统应用研究院 一种光电探测器结构及其制备方法
CN115070515A (zh) * 2022-06-20 2022-09-20 长春长光圆辰微电子技术有限公司 在goi生产中减少cmp大面积边缘剥落的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US590695A (en) * 1897-09-28 John s
JPH07153928A (ja) * 1993-11-26 1995-06-16 Toshiba Corp 半導体基板およびその製造方法
JP3265493B2 (ja) * 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
FR2789517B1 (fr) * 1999-02-10 2001-03-09 Commissariat Energie Atomique Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques
JP2001036054A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
KR100429869B1 (ko) * 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US20020066899A1 (en) * 2000-08-04 2002-06-06 Fitzergald Eugene A. Silicon wafer with embedded optoelectronic material for monolithic OEIC
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6638835B2 (en) * 2001-12-11 2003-10-28 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
US6667528B2 (en) * 2002-01-03 2003-12-23 International Business Machines Corporation Semiconductor-on-insulator lateral p-i-n photodetector with a reflecting mirror and backside contact and method for forming the same
JP3873012B2 (ja) * 2002-07-29 2007-01-24 株式会社東芝 半導体装置の製造方法
WO2004021420A2 (en) * 2002-08-29 2004-03-11 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
US6897498B2 (en) * 2003-03-31 2005-05-24 Sioptical, Inc. Polycrystalline germanium-based waveguide detector integrated on a thin silicon-on-insulator (SOI) platform
US6989058B2 (en) * 2003-09-03 2006-01-24 International Business Machines Corporation Use of thin SOI to inhibit relaxation of SiGe layers

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012000284A1 (zh) * 2010-06-29 2012-01-05 清华大学 一种具有在绝缘衬底上形成高ge应变层的半导体结构及其制造方法
US8440550B2 (en) 2010-06-29 2013-05-14 Tsinghua University Method for forming strained layer with high Ge content on substrate and semiconductor structure
CN102383192B (zh) * 2011-07-29 2014-06-18 上海新傲科技股份有限公司 锗衬底的生长方法以及锗衬底
CN102383192A (zh) * 2011-07-29 2012-03-21 上海新傲科技股份有限公司 锗衬底的生长方法以及锗衬底
CN102290369A (zh) * 2011-09-22 2011-12-21 中国科学院上海微系统与信息技术研究所 一种薄goi晶片及其制备方法
CN102290369B (zh) * 2011-09-22 2013-12-04 中国科学院上海微系统与信息技术研究所 一种薄goi晶片及其制备方法
CN103578934A (zh) * 2012-07-24 2014-02-12 中国科学院微电子研究所 一种硅基绝缘体上锗衬底结构及其制备方法
CN103337279A (zh) * 2013-06-26 2013-10-02 汕头万顺包装材料股份有限公司光电薄膜分公司 透明导电膜及具有该导电膜的触摸面板
CN103646909A (zh) * 2013-12-24 2014-03-19 中国科学院上海微系统与信息技术研究所 Goi结构的制备方法
CN103646909B (zh) * 2013-12-24 2016-01-20 中国科学院上海微系统与信息技术研究所 绝缘体上锗goi结构的制备方法
CN106716621A (zh) * 2014-09-18 2017-05-24 Soitec公司 用于制造包括应变状态不同的晶体管沟道的半导体层的方法以及相关的半导体层
CN106716621B (zh) * 2014-09-18 2019-11-19 Soitec公司 一种半导体结构及其形成方法
TWI550112B (zh) * 2015-04-10 2016-09-21 欣欣天然氣股份有限公司 光電轉換元件的基板的製造方法
CN106952861A (zh) * 2017-04-06 2017-07-14 中国科学院微电子研究所 一种绝缘体上锗衬底结构及其制备方法
CN106952861B (zh) * 2017-04-06 2020-04-21 中国科学院微电子研究所 一种绝缘体上锗衬底结构及其制备方法
CN108447819A (zh) * 2018-04-18 2018-08-24 厦门大学 一种无界面气泡绝缘层上锗键合方法
CN108447819B (zh) * 2018-04-18 2021-06-11 厦门大学 一种无界面气泡绝缘层上锗键合方法
CN113270505A (zh) * 2021-04-13 2021-08-17 广东省大湾区集成电路与系统应用研究院 一种光电探测器结构及其制备方法

Also Published As

Publication number Publication date
US7084460B2 (en) 2006-08-01
KR20100011995A (ko) 2010-02-03
TWI331777B (en) 2010-10-11
US7498235B2 (en) 2009-03-03
EP1687848A2 (en) 2006-08-09
US7315065B2 (en) 2008-01-01
US20060249790A1 (en) 2006-11-09
TW200516669A (en) 2005-05-16
US20080050887A1 (en) 2008-02-28
JP4939222B2 (ja) 2012-05-23
JP2007511068A (ja) 2007-04-26
KR100985932B1 (ko) 2010-10-06
US20050093100A1 (en) 2005-05-05
KR100992232B1 (ko) 2010-11-05
CN100399537C (zh) 2008-07-02
WO2005043614A3 (en) 2005-11-03
KR20060107755A (ko) 2006-10-16
WO2005043614A2 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
CN1875473A (zh) 绝缘体上硅锗(sgoi)和绝缘体上锗(goi)衬底的制造方法
US6242324B1 (en) Method for fabricating singe crystal materials over CMOS devices
US7238583B2 (en) Back-illuminated imaging device and method of fabricating same
US6503778B1 (en) Thin film device and method of manufacturing the same
US7157300B2 (en) Fabrication of thin film germanium infrared sensor by bonding to silicon wafer
KR101362688B1 (ko) 광전 변환 장치 및 그 제조 방법
US8946818B2 (en) Dark current reduction in back-illuminated imaging sensors
US7361528B2 (en) Germanium infrared sensor for CMOS imagers
CN1574226A (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
US20100038689A1 (en) Integrating fabrication of photodetector with fabrication of cmos device on a silicon-on-insulator substrate
US20100276733A1 (en) Solid-state circuit device
TW202025303A (zh) 絕緣體覆矽鍺結構
CN1564323A (zh) 双埋层结构的绝缘体上的硅材料、制备及用途
CN100346479C (zh) 一种部分绝缘层上硅材料结构及制备方法
US9520441B2 (en) Method for electronically pinning a back surface of a back-illuminated imager fabricated on a UTSOI wafer
US20090294804A1 (en) High-efficiency thinned imager with reduced boron updiffusion
JP2003031790A (ja) 半導体装置およびその製造方法
US20220059603A1 (en) Method for manufacturing a substrate for a front-facing image sensor
Horiuchi et al. One-decade reduction of pn-junction leakage current using poly-Si interlayered SOI structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171117

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171117

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.