TWI331777B - Method for fabricating sige-on-insulator (sgoi) and ge-on-insulator (goi) substrates - Google Patents

Method for fabricating sige-on-insulator (sgoi) and ge-on-insulator (goi) substrates Download PDF

Info

Publication number
TWI331777B
TWI331777B TW093132613A TW93132613A TWI331777B TW I331777 B TWI331777 B TW I331777B TW 093132613 A TW093132613 A TW 093132613A TW 93132613 A TW93132613 A TW 93132613A TW I331777 B TWI331777 B TW I331777B
Authority
TW
Taiwan
Prior art keywords
layer
germanium
substrate
insulating layer
buried insulating
Prior art date
Application number
TW093132613A
Other languages
English (en)
Other versions
TW200516669A (en
Inventor
Tze-Chiang Chen
Guy M Cohen
Alexander Reznicek
Devendra K Sadana
Ghavam G Shahidi
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200516669A publication Critical patent/TW200516669A/zh
Application granted granted Critical
Publication of TWI331777B publication Critical patent/TWI331777B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

玖、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體基板材料，且更特定地係 有關於一絕緣層上覆錯（Ge-on-insulators，GOI)基板材 料，及形成一種GOI基板材料以及絕緣層上覆梦錯 (SLiGe-on-insulators，SG0I)*板材料的方法。本發明亦有 關於至少包括本發明該GOI基板材料的半導體結構。 【先前技術】 在半導體產業中，大家都知道無論是對電予或電洞來 說’鍺（Ge)都較矽具有更高的載體移動性。但儘管諸具有 較高的載體移動性，一般並不使用鍺基板來製造金屬氧化 物半導體場效電晶體（MOSFETs)，此係因一般的氧化錯品 質不佳之故。 矽產業的演進也帶動了以高k值介電材料（即，介電常 數大於二氧化矽者）作為MOSFETs閘極絕緣層的技術發 展。該高k值介電材料被預期可和鍺並用，藉以排除在實 現一以鍺為基礎的FET技術上的障礙.除了具有高的電子 及電洞移動性外’鍺具有較矽而言諸如低接觸抗性及低播 雜活化溫度等其他優點，因此有助於形成淺接合區 (shallow junctions) » 以梦絕緣層（SOI)基板所獲知的高元件效能也可以絕 綠層上覆緒（GOI)基板來達成。此外，由於目前製造废均配 備有設計來處理矽基板的設備，因此較佳是在一梦晶圓上 形成GOI堆疊層。 也可以鍺來實現一般常用的諸如1.3微米或1.55微米 波長的快速光偵測器。一實施於一 GOI基板上的鍺光學二 極體可被設計成在一特定波長下具有低寄生電容，及高量 子效率。在這類結構中，可以一巴氏鏡（Bragg mirror)取代 該絕緣層以進一步增加該光彳貞測器的反應性。因珍在遠些 波長下是可穿透的，因此在具有一緒二極趙的梦晶圓上進 行背側照明乃是可行的》 氧化鍺品質不佳也使得非常難將錯以直接键結方式键 結在二氧化矽上，此係因鍺和二氧化矽間的黏附性極差之 故。在考量氧化鍺時的另一項限制是，鍺的熔點溫度相當 低（约93 7 °C )，迨使操作時必須使用較低鍵結溫度（約6 5 0 °C或更低溫）。另一個在使用氧化鍺時會出現的問題是氧化 錯會溶於水，因此當以水溶性基質清洗時，會造成氧化鍺 的 損 另一種製造GOI基板的可能方式是使用SMARTCUT 技術（揭示於 Colinge， J - P, Silicon-on-Insulator Technology, 2 Ed., K1 u we r Academic Publishers, 1997.)。在SMARTCUT技術中，係將一鍺晶圓上（即，該 捐贈晶圓）的一層鍺薄層轉移到一處理晶圓上。該鍺晶圓典 型係包括一形成於其上的氫植入區β該鍺晶圓係鍵結至一 處理晶圓上，並執行一退火步騾以強化該初始键結並在氫 植入物的深度處獲得一泡室結構（blistering；)。結果，該鍺 層會與該鍺捐贈晶圓分離並保持鍵結至該處理晶圓。該鍺 ^1777 揭赠晶圓在鍵結後並未喪失，仍可被重.複使用多次，以作 為讀GOI基板材料後續鏈結來源。 儘管SMARTCUT技術可用來製造GOI基板材料，但 前述氧化錯的問題仍然存在。因此，至需提供一種新的' 且改良的可避免形成氧化鍺之GOI基板材料的製造方法。 【發明内容】 本發明提供一種GOI基板材料的製造方法，以所述方 法製備之該GOI基板材料，及至少包括本發明g〇I基板材 料的各種結構》 需知在本發明中，「GOI基板材料」一詞代表一種結 構，其至少包括一半導體式或非半導體式的基板，一位於 該基板上方的埋設的絕緣層，及一含鍺層（較佳是 錯）其 位於該埋設的絕緣層上方。在本發明該GOI基板材料中， 該含鍺層又可以指該GOI層》該GOI層是本發明基板材料 中形成元件的層。 詳言之，本發明第一態樣是一種製造一單晶GOI基板 材料的方法。本發明方法包括使用一介於該含鍺層與該埋 設的絕緣層之間的中間黏性層（intermediate adhesion layer)。該中間黏性層的存在可改善含鍺層與其底下埋設 的絕緣層之間的鍵結強度。若沒有這層中間黏性層，該含 鍺層與其底下埋設的絕緣層之間的鍵結強度一般來說非常 差。特別是當該含鍺層係欲鍵結到二氧化矽層上，更是如 此0 1331777 在本發明一實施例中，可使甩表面粗造化處理（surface roughing)來增加該含鍺層與其底下埋設的絕緣層之間的 鍵結強度。此種方式讓該含鍺層可與其底下埋設的絕緣層 之間進行直接鍵結。該表面粗造化處理可在有或無該中間 黏性層的存在下使用。 本發明第二態樣是提供一種GOI結構。本發明 GOI 結構包括一含錯層，其係藉由一中間黏性層而鍵結至一埋 設的絕緣層上。此外，本發明G ΟI結構包括一埋設的絕緣 層、一位於該埋設的絕緣層之一上表面的中間黏性層、及 一位於該中間黏性層之一上表面的含鍺層。該埋設的絕緣 層係位於一半導體式或非半導體式基板的一上表面。 本發明第三態樣是提供一種GOI結構，其中一含鍺層 係與一埋設的絕緣層直接接觸。在此態樣中，爲了提高含 鍺層與其底下埋設的絕緣層之間的鍵結強度，一欲被鍵結 至該埋設的絕緣層的鍺捐贈晶圓的含鍺表面，在其鍵結至 該埋設的絕緣層之前，係先被施以粗糙化處理。在本發明 某些實施例t，一中間黏性層係介於該經粗糙化處理的含 鍺表面與該埋設的絕緣層之間。 本發明第四態樣是提供一種併入了一埋設的巴氏鏡 (Bragg mirror)之GOI結.構。本發明該結構可作為製造一含 鍺光偵測器（例如，一 p-i-η光學二極體）的一中間結構。當 自上方照射該含鍺光偵測器時，被吸收的光子可被轉變成 一光電流。第一次通過該偵測器而未被吸收的光子係從該 埋設的巴氏鏡被反射回去，並可再次通過該含錯光彳貞測 1331777 器，因而可提高該含鍺光偵測器的有效吸收厚度。 發明GOI結構中的巴氏鏡包含至少兩（或更多）對可 調的介電層，該兩對可交錯對調的介電層中的每一 具有一不同的折射率。該巴氏鏡的功用係作為在該 構中的一電子絕緣層。 本發明第五態樣是提供一種併入了一埋設的 (diffusive mirror)之 GOI 結構。在此 GOI 結構中， 鏡係位於兩絕緣層之間。該擴散鏡可降低對波長 度，該對波長的依賴度乃係巴氏鏡的特徵之一。 本發明第六態樣是提供一種具有一單立方晶系 偵測器與一單立方晶系含矽電路的晶圓。該含鍺光 及一電路（例如一放大器）之單立方晶系集成，可消 問題且容許藉由形成光學陣列的方式來實現平行的 通通道。 本發明第七態樣是提供一種SGOI結構及藉由 方式形成該S10 G結構的方法。在此製程中’一含 首先被形成在一矽層上方，該矽層係位於一可電抗 之阻障層上方。之後，在一可容許鍺在該矽層與該 之間擴散的溫度下執行一加熱步驟’藉以形成—實 的、單晶矽鍺層於該阻障層上方。需知該實質放鬆 層係由一均質混合物所形成，該均質混合物包括該 與該含矽層。 【實施方式】 用於本 交錯對 介電層 G0I結 擴散鏡 該擴散 的依賴 G0I光 偵測器 除封裝 光學聯 熱混合 錯層係 鍺擴散 含錯層 質放鬆 的早晶 含鍺層 1331777
本發明提供一種製造一 GOI基板松虹 甘> u 何枓的方法，該GOI 基板材料本身’及包括該GOI基板材粗 枓的結構將參照以下 說明及附隨圖示詳細說明如下。在附觭 吼圖示中，相同及/ 或相應的元件將被標以相同的編號^ - 另外’本發明圖示並非按照比例呈 主現，舉例來說，為 說明之故，示於圖示中的粗糙表面係被 做跨大了。實際上， 該粗糙表面必須在顯微鏡下才看得出來 其中的差異。 肉眼並無法分辨 首先參照第i圖’其顯示在本發明—可能的G〇I基板 材料10。詳言之，該GOI基板材料10包括一基板12; 一 埋設的絕緣層14，其係位於該基板12之一上表面的；_ 中間黏性層16,其係位於該埋設的絕緣層14之_上表面. 及一含鍺層18，其係位於該中間黏性層ι6之一上表面。 在某些實施例中’基板12包含任何半導體材料，例 如，Si、SiGe、SiC、SiGeC、Ge、GeAs、inAs、InP 及其 他第III/V族或第II/VI族化合物之半導體。較佳是，該基 板12是一種含珍基板。用於本發明全文中之該「含珍基板 (Si-containing substrate)」一詞代表至少包括梦的半導體 材料。例示性的範例包括，但不限於：S i、S i Ge、S i C、S i GeC ; Si/Si、Si/SiC、Si/SiGeC，且其可包含任何數量之埋設的 氧化物區（連續的，不連續的或連續與不連績的混合）於其 内。 該基板12可併入一拉緊的及未拉緊的層之組合。該基 板1 2可以是任何一種晶形方向，包括’例如，（1 1 〇)、（ 1 U ) 或（100)。
^二實施例巾’用於本發明之基板12可視該G0I 板材料的最終應用而有所變化。-般來說，該基板12 的厚庋係大於該埋設的紹铋 " 的絕緣層14或該含鍺層18的厚度。 舉例來說，該GOI基板材' , 极柯料10的基板12之厚度介於約1〇〇 微米至约2000微米間，斟,ΛΛ * , 對200微米的晶圓來說，其厚度以 約500微米至約9〇〇微米最佳。 用於本發明之埋設的絕緣層14，並不限於：晶形或非 晶型氧化物和/或氮化物。在本發明某些實施例中，埋設的 絕緣層14是一種可阻絕鍺擴散的阻障層。在在本發明其他 實施例中，該埋設的絕緣層14則是二氧化碎層。 用於本發明之埋設的絕緣層14可視用來形成這些層 的製程與所用絕緣層類型而有所變化。一般來說，G〇I基 板材料10的該埋設的絕緣層14的厚度係介於約1奈米至 約1000奈米間，典塑是具有一介於约5〇奈米至約2〇〇奈 米的厚度最佳。 在本發明某些實施例中係使用該中間黏性層1 6以於 該含鍺層1 8及該埋設的絕緣層1 4之間獲致一強的鍵結。 用於本發明之該中間黏性層16包括任一種可和該含鍺層 及該埋設的絕緣層兩者相容’且會在該兩層間形成強鍵結 之材料。可用來實施該中間黏性層16的材料的例子包括， 但不限於：諸如單晶矽、多晶矽、非晶矽（a : Si)、表矽 (epi-Si)、SiC及包栝其之多層的組合。需知當使用非晶矽 (a: Si)時，可以下述的退火步驟將大部分的非晶>6夕（a: Si) 1331777
轉變成一多， 該中間： 上的含鍺層 典型狀況是 約5〇〇奈米f 在使用 中’該中間肩 妙會與埋設 鍵結，並在 藉由使 非常大的問 及U)該鍺的 說，當一矽肩 作為該埋設 氧化矽表面 形成。 此外， 的接觸，因 結構在稍後 此外，對亟 氧化鍺即可 荷。鄰近元4 上不欲求的 該GOI 晶發層·。 黏性層16可具有多種厚度’只要其可於覆蓋其 1 8及底下埋設的絕緣層1 4間形成鍵結即可。 ’該中間黏性層16的厚度係介於約〇 5奈米至 肖’更典型係介於約1奈米至10奈米間的厚度。 二氣化矽作為該埋設的絕緣層 14的實施例 咕眭層1 6典型係一薄的梦層。在這種情況下， 的二氣化矽絕緣層14在一表面上形成一強的 另表面上與含鍺層18形成一強的鍵結。 用該中問黏性層16可解決在形成G〇Is時兩個 胃·‘（1)鍺形成品質極差且可溶於水的氧化物， 低炫點溫度迫使只能進行低溫鍵結^舉例來 係被當作一中間黏性層1 6使用且二氧化妙係 的絕緣層14時，鍵結係發生在一矽表面及一二 上°該矽-二氧化矽鍵結可在低溫下（<6〇(rc )被 因該中間黏性層1 6係與該含鍺層1 8間有密切 此結構中不會存在氧化鍺。如此將可排除當該 被圖案化以形成元件時的任何製程上的問題。 需一薄的GOI層之GOI MOSFETs來說，排除 ϋ在緒/絕緣層介面間存在的介面狀態與電 士之這類電荷的存在會導致在該GOI MOSFETs 罰值電位（Vt)變動。 基板#料1〇上的含鍺層包括任一者不會與一 10 1331777 名緣材枓形成強鍵結的材料。因 種矽銼人么a 該含鍺層18可以是一 種夕鍺合金層或一㈣。「.矽鍺 99 Q0 /5 括含有高逵 "•99原子百分比的鍺的矽 建 包括⑽原予百分比㈣彳中包含純緒的層中 …二 是，、無論是該"合金或純 &包含雜質’也是一般習稱的雜質，有稱為摻 藉以控至該墨層的導電型墨層 ·' ， n n ^ 飞形成一電子結構，例如 P-η接核區。在_較佳實施例巾，該 士士《Sten 含者層18包括純错〇 在本發明另一較佳實施例中，該 ^ . ^ ^ A 有層18是一矽鍺合金， 其中鍺的含量係約丨〇%或更高。 用於本發明中該含者層以 的厚度視用來形成這些層 的t程與所用鍺材料類型 ^所變化。一般來說，對於 MOSFETs的製造，該GOI基板材姊1Λ 材枓10之含緒層18的厚度 係介於約3奈米至約1〇〇奈米間，典型是具有一介於約5 奈未至約30 |米的厚度最佳。對—鍺光偵測器的應用來 說該膜層的厚度主要由在褚中的光吸收長度來決定。例 如在鍺中波長約13〇〇奈米和85〇奈米的光的吸收長度分 別約為1 3 4 0奈米及2 9 8奈米。 第1圖所示出之每一層的组合成分與其他物理特徵也 適用於其他圖示。 在第2圖所示的結構中，表面粗糙度15係用來增加該 埋設的絕緣層14與該含鍺層之間的鍵結能量。表面粗糙度 係發生在微米等級，因此若沒有顯微鏡（例如，原子力顯微 鏡（Atomic Force Microscope，AFM))的幫助，並無法以肉 眼區分其中的差別。表面粗糙度可藉由，例如，以氬氣離 子來濺鍍一鍺捐贈晶 ^ a 圓表面的方式來達成。該濺鍍會 該諸扣贈日Θ圓表面上的 t ^ 的天然氧化鍺，因此會使表面粗 表面粗輪度製程的知節將詳述於下。 在本發明某些實施你丨6 施例中，可同時使用一中間黏性 及該粗糙表面15,如第 乐j圖所示的GOI基板材料1 〇 需知第1-3圖顯；山丄 不出本發明基本的GO I基板材料 <-圖申GOI基板村料並、s认 科八通的一點是在一埋設的絕緣> 上方有一含鍺層18。介热姑a 介於該含鍺層1 8。與該埋設的絕 1 4之間的鍵結可因兮Λ M + w中間黏性層1 6、該表面粗造度 雨者的存在而獲得改善。 吾 該το件係以習知技術來形成 特疋3之，第4圖干ψ —Γ - 闽不出一可和一埋設的巴氏鏡22 用來製造一錯光/f貞泪I丨55 + & A ^ 貝判為之内含G0I的結構。該内含 的結構包含一基板12、一埋設的巴氏鏡&及一含 18。該巴氏鏡22(其係用來取代第卜3圖中所述之埋 絕緣層14)包含一對可交錯對調的介電層以及26，其 具有不同的折射率ηι&η2。該巴氏鏡也可包括半對， 對可交錯對調的介電層之一者。舉例來說，可能有具才 對的巴氏鏡’這類巴氏鏡係由—對介電層加上一額外 電層（與構成下一對之第一層類似）所組成。圖示中顯 具有兩對再加半對的一巴氏鏡。 介電層24及26，在此也稱為埋設的絕緣層，可 任一種介電材料，包括例如，氧化物、氮化物和/或氧 物。在本發明一實施例中，介電層24及26包含一堆 一氧化矽層與SiaN4層。需知，雖然圖上只繪示出兩 移除 糙。 層16 > 。每 f 14 緣層 15或 〇 一同 G0I 鍺層 設的 分別 即該 Γ 1.5 的介 示出 包含 氮化 疊的 對可 12 1331777 交錯對調的介電層（加上另一對的一半）’本發明以複數對 可交錯對調的介電層來實施GOI結構。所形成介電層對的 數目會影響該鏡子的反射性。鏡子t建入愈多對，鏡子的 反射性將會愈高。舉一例，具有3.5對Si02 /聚矽的鏡子典 型會反射90%以上有興趣之波長的光線。 第5圖示出一可與一埋設的擴散鏡一起來製作一錯光 偵測器之内含GOI的結構。該内含GOI的結構包含一基板 12、一埋設的擴散鏡28其係分別位於一頂部絕緣層i4t 及一底部絕緣層14b之間、及一含鍺層18。爲獲得光的擴 散反射，將該鏡28加以波浪化處理。該埋設的擴散鏡28 可由一諸如鎢或鉑之類的材料來製成。 第6圊顯示一單立方晶系集積晶片，其包含一本發明 之GOI結構。該晶片包含一含矽的，即含矽或發錯之電路 3〇; —絕緣層，即該埋設的絕緣層或一鏡子堆疊32;及一 GOI光偵測器34。相較於雜合集積，藉由單立方晶系集積 該具有含矽電路之光偵測器可降低寄生電容的誘發與電 容。此外，可藉由習知的矽鍺製程來實施一緊密陣列之傾 測器的製造。 第7及8圖顯示藉由熱混合而將G〇I基板材科轉 變成一絕緣層上覆矽错晶圓（第9圖）的兩個例子。詳士 之，第7圊不出一 GOI基板材料其包括^一基技1 · 位於該基板12之一上表面的埋設的絕緣層14;〜 Y間黏 性層16，其係由位於該埋設的絕緣層ι4之一上表面的非 晶型矽所構成；及一含鍺層18,其係位於該中間黏性層16 13 之一上表面。雖然未於囷上示出，但其中可能存有粗糙 面。· 衣 第8囷示出一 G0I基板材料1〇其包括一基板12; 一 ;該基板12之一上表面的埴設的絕緣層14; 一中間黏 :層16,其係由位於該埋設的絕緣層14之一上表面的多 5•矽所構成；及一含鍺層18，其係位於該中間黏性層以 上表面。雖然未於圖上示出，但其中可能存有粗糙表 面0 可使用熱混合而將該晶圓轉變成一絕緣層上覆矽鍺 (SG〇I)晶圓《G〇1晶園，同時介面上不會留存任-發層。 為了將勘附的石夕詹棘够成《-金A , /席将變成昌含鍺的SGOI(第9圖），在一 隋ϋ環鏡下將該GOI結構（第7_8圓）進行退火。爲獲得一 不含發的GOI結構，在-含氣的惰性環鏡下將該晶圓（第 7-8圖)進行退火。在後面的情況下，該矽層將被氧化而在 氧化物（絕緣層）上留下純矽。熱混合所需的退火溫度非常 接近系統的溶點且係以發與錯元素兩者的*例來決定。 在第9圈中，元件符豸12代表該基板元件符號14 代表該埋設的絕緣層且元件符號25代表實質放鬆的矽鍺 合金層。 在熱混合過程中，該加熱步驟係在可容許鍺擴散通過 矽黏性層及該含鍺層的溫度下執行，藉以在該埋設的絕緣 層上方形成一幾乎放鬆的單晶矽鍺層。需知該幾乎放鬆的 單晶層係由該含鍺層18及該含矽層16的均質混合物所組 成0 14 1331777 可用於本發明之熱混合的完整討論及條件參見’例 如，同時提申且受讓於本案申請人之美國專利申請案第 10/055,1 38 號’標題「Method of Creating High-Quality Relaxed SiGe-on-Insulator for Strained Si CMOS Applications」，申請曰2002年1月.23曰；及同時提申且 受讓於本案申請人之美國專利申請案第l〇/〇37,61J號，標 題「Method For Fabrication of Relaxed SiGe Buffer Layers on Silicon-on-Insulators and Structures Containing the Same」，申請日2002年1月4日；及同時提申且受讓於本 案申請人之美國專利申請案第10/448,948號，標題「High Quality SGOI by Annealing Near The Alloy Melting POint」，申請日2003年5月30日；及同時提申且受讓於 本案申請人之美國專利申請案第i 〇/44 8，954號，標題「SiGe Lattice Engineering Using a Combination of Oxidation, Thinning and Epitaxial Regrowth」，申請日 2003 年 5 月 3〇 曰。這些文獻的内容以參考文獻方式併入本文中。 以下將參照第1〇至17圓來詳細說明用來製造第3圖 該GO I基板材料的基本處理步驟。雖然所示方法使用了表 面粗糖化處理及中間黏性層，但以下方法可輕易的加以改 良以排除該表面粗糙化處理步驟或不使用該中間黏性層， 以提供第1及2圖之GOI材料。上述各種結構可使用基本 的處理步縣或與習知技術一起來製作每一上述元件。 第10圏示出可用於本發明之該初始含鍺捐蹭晶圓 100。此初始含鍺捐贈晶圓1〇〇的一部分將被當作最终〇〇ι 15 1331777 基板材料十的含鍺層ί 8。該含鍺捐贈晶圓丨〇〇的一表面係 使用習.知技術加以粗糙化。舉例來說，可藉由濺鍍上氬或 其他隋性氣趙的方式來達成表面粗縫化的目的。減鍵可自 始旁錯損贈晶圓100上移除天然的氧化物並可將表面粗糙 化，如第11圓所示。該表面粗糙化步驟係選擇性實施的， 且並未用於本發明所有實施例中。 一 之後可在該滅鍵的乾淨鍺表面上形成一諸如矽的中間 黏後層’藉以提供如第12圖所示結構。該中間黏性層的形 成典型係在不中斷真空的情況下與濺鍍相同的製程室中執 行0 可用來形成該中間黏性層16的方法包括任何一種習 知的沉積製程，例如化學氣相沉積、物理氣相沉積、電漿 強化化學氣相沉積、取向附生（epitaxiai^長法化學溶 液 >儿積、原子層沉積、揮發及濺鍍等。該中間黏性層16 的厚度典型係約100奈米’但可視最終應用來調高或降 低舉例來說，典型需要將一較厚的黏性層16以熱混合方 式而將GOI層轉變成一 SG〇I層。在某些實施例中’該中 間黏性層1 6係選擇性存在的。 在該黏性層16表面上形成一埋設的絕緣層14以提供 第13圖所示的結構。如上述，該埋設的絕緣層μ可以是 種氧化物或氮化物，但又以諸如二氧化矽之類的氧化物 最佳。該埋設的絕緣層14可由諸如化學氣相沉積、物理氣 相 >儿積、電漿強化化學氣相沉積、取向附生”生 長法、化學溶液沉積、原子層沉積、揮發等沉積製程來形 16 1331777 成》或者，該埋設的絕緣層14可藉由熱氧化或氮化製程來 形成。該埋設的絕緣層14的形成典型係在不中斷真空的情 況下與形成該黏性層16相同的製程室中執行。也可沉積一 些額外的層，以實現一介電巴氏鏡。也可在此處形成一擴 散鏡。 在本發明某些實施例中，可在第L3圖的堆疊薄層上選 擇性的沉積一低溫氧化物（LTO)(未示出）。在某些實施例中 該LTO層係作為一介於該第13圖堆疊層及該基板12間的 「黏膠」。該LTO係以沉積製程來形成，例如化學氣相沉 積、物理氣相沉積、電漿強化化學氣相沉積、化學溶液沉 積、原子層沉積、揮發等沉積製程。 需知上述各種沉積製程並不需要在同一製程室中進 行，但較佳係在具有可進行沉積蝕刻或潔淨製程之特殊沉 積室的叢集工具中進行。 之後以傳統的平坦化製程（例如，化學機械研磨，CMP) 將該埋設的絕緣層14之暴露表面或該選擇性沉積的LTO 層加以平坦化，以獲得一如第14圖所示的平坦表面。 之後，以氫離子（H + ) 102植入第14圖的結構，以在該 結構中創造出一富含氫離子的範型。在氫植入製程中的結 構，係如第15圖所示。植入步驟中氫的劑量典型係介於 lxl015cm_2 至約 lxl017cnT2，更典型係介於 3xl016cm·2 至 約4xl016cm_2間。該植入的能量可定義出該轉移層的厚 度。舉例來說，轉移一 360奈米厚的鍺層需要約1000 keV 的氫植入物能量。植入的氫典型係在約〇°C至約1〇〇 °C的溫 17 1331777 度下進行，較佳係在約20〇c至約4〇1下。植入能量定義出 可自該含鍺晶圓100上轉移之該含鍺層18的厚度。 之後，以習知的表面處理技術來處理及清潔第15圖所 示結構的研磨表面，亦即，該埋設的絕緣層14，以及一基 板12。該表面處理包含以親水性或疏水性藥劑來處理一表 面或兩個表面。將該鍺晶圓10兑翻面並放在基板12上方。 第16圖中的箭號代表翻面的方向。依據本發明，第15圖 經清/絮及處理過的表面翻轉放在基板12上方使得該埋設 的絕緣層14之暴露表面係位於該基板12的一表面上。 贈晶圓的 步驟。 —部分發生欲求的裂開分離 用於本發明中的鍵結製程包括在有或無一外力存在的 清況下，使該兩晶圓於正常室溫下接觸。「正常室溫」一詞 代：從20 C 4〇〇c的溫度範圍。爲強化鍵結並引起含鍺捐 可施加下列的退火 開始’在第一溫度下執行可強化該基板 1 2與該埋設 的絕緣層14 之間鍵結的^—第一退火 的一第一退火步趣。锃
進行’或者 在下執行。 18 1331777 纟該第-退火步驟之後，則執行一 分裂uo的-第二退火步驟，藉以 錯晶圓_100 層18。該第二s火步驟其是 ―適备厚度的含鍺 丁眘社. 疋在約25〇C至約40nv 下實施又以在300ec至約375t 〇C的溫度 該第二退火步驟是左陪1的溫度為更佳。又， 轰、氮、氣或其之混合板1第二退 j如氨、氖、 和該第—退火步驟的實施環境相同或 t施環境可 例，該情性氣體環境可以一含氧氣體加 在某些實施 火步驟典型係執行約1小時至約48小時，：釋。該第二退 約6小時更佳。該第- 呷又以约2小時至 孩第一退火步驟可以— 王 單一速率進行，或 能達到欲求溫度的 境氣體存在下執行。 -有或無週固環 ’第一退火步驟之後，則在第三溫 步強化該基板12與該埋設的絕緣層14之間：執行可進- 退火步驟。詳士乏 鍵結的一第= 咩0义，該第三退火步驟其是在 弟一 9〇〇°c的溫度下實施，又以在_。(：至约85= 5GG°C至约 為更佳m退火步喊在惰性 ^的溫度 例如氧、氛、氯、氣、氣或其之混合物氣=境下實施， 該惰性氣禮環境中可以-含氧氣禮加以稀釋些實施例， 步戰典型係執行約1小時至約48小時，…氣第三退火 5小時更佳。蚜® 约2小時至約 呷文住該第一退火步驟邛以一能達到 呷芏妁 一速率進杆，志本 <泉溫度的犟 丁 或者以多種速率進行，或有有 氣體存在下執行。 _無遇園環境 第17圖示出在第二退火步騾期間當、 19 1331777 圓裂開時的結構。 留下一含硬層1 8。 分的箭號110示出 退火後，該含 最後.的結果示於第 第18圖示出_ GOI樣品係以上述 繞射波峰，及另一 一空間角度ΛθΒ 該矽晶圓後仍可維 由於其為薄層之故 寬。需知在該等繞 基板之（001)晶面與 對準現象係肇因於 一典型的結構特徵 雖然本發明已 明，但熟習此技藝 其它形式與細節上 下被達成。因此， 形式與細節，而是 圍内。 【圖式簡單說明】 第1圖為本發 該裂開係發生在該富含氫離子的區域， 上方連接至該含鍺捐贈晶圓100之—部 裂開的部分。 錯層1 8可選擇性的以CMP加以研磨β 3圖〇 樣品的高解析度X光繞射圖，該 方法製成。該圖顯示出一來自.珍基板的 來自單晶錯層的繞射波峰·。兩波峰係以 分開。該分隔角度表示該鍺層在移轉至 持其整體的晶格（亦即，其未被拉緊）。 ’預期該鍺繞射波峰會比該矽基板來得 射學之間有一偏移值（△〇)，代表在該 鍵結的GOI層間並非完全對準的。此未 晶圓上一無心的缺口，且係晶圓鍵結中 〇 用本發明之實施例被明確地示出及說 者將可瞭解的是上述在形式及細節上之 的改變可在不偏離本發明的範圍及精神 本發明並不偈限於所示及所說明的特定 落在由以下的申請專利範園所界定的範 明一鍺絕緣層（GOI)結構的示意圖（橫斷 20 1331777 面圖），其係以一中間黏性層來使該含鍺層與該埋設的絕緣 層間可達到強的鍵結。 第2圖為本發明一絕緣層上覆鍺（GOI)結構的示意圖 (橫斷面圖），其中一含鍺層的表面係被耝糙化以提高該含 鍺層與該埋設的絕緣層之間的鍵結強度。 第3圖1為本發明一絕緣層上覆鍺（GOI)結構的示意圖 (橫斷面圖），其中使用了表面粗糙化處理及一中間黏性層。 第4圖為本發明一絕緣層上覆鍺（GOI)結構的示意圖 (橫斷面圖），其中一巴氏鏡係位於該含鍺層下方。在圖示 中，該巴氏鏡包括多個具有兩種不同折射率之兩種可互相 對調的材料。 第5圖為本發明一絕緣層上覆鍺（GOI)結構的示意圖 (橫斷面圖），其中一擴散鏡係位於該GOI層下方；該擴散 鏡係位於兩絕緣層之間。 第 6圖為本發明一絕緣層上覆鍺（GOI)結構的示意圖 (橫斷面圖），其係單晶系地與一含矽電路積集在一起。 第 7圖為本發明一絕緣層上覆鍺（GOI)晶圓的示意圖 (橫斷面圖），其中一非晶型矽係位於該含鍺層下方。 第8圖為本發明一絕緣層上覆鍺（GO I)晶圓的示意圖 (橫斷面圖），其中一多晶型矽係位於該含鍺層下方。 第9圖為本發明一絕緣層上覆矽鍺（S GO I)晶圓的示意 .圖（橫斷面圖），其係藉由熱混合而形成。 第10-17圖為用來形成第3圖之GOI晶圓的基本操作 流程。 21 1331777 第18圖為一由本發明方法製成之鍵結的GOI晶圓之 三轴X光繞射圖；其中ω是介於入射光與樣品表面間的角 度且2 θ β是介於該偵測器與該入射光之間的角度，亦即， 巴氏角Θβ的兩倍。 【主要^元件符號說明】
10 GOI基板材料 12 基板 14 埋設的絕緣層 14t 頂部絕緣層 14b 底部絕緣層 15 表面粗糙度 16 中間黏性層 18 含錄層 20 矽鍺層 22 巴氏鏡 24 介電層 25, 實質放鬆j梦錢合金層 26 介電層 28 擴散鏡 100 含錯晶圓 22

Claims (1)

1331212__ 料产月/ R修㈣正本 第加♦號蔚陰料修正· 拾、申請專利範圍： 1. 一種半導體晶圓，其至少包含： 一半導體型或非半導體型的基板； 一埋設的絕緣層，其係位於該基板的一上表面上； 一中間黏性層，其係位於該埋設的絕緣層的一上表面 上；及
一含鍺層，其具有一暴露之上表面，且其係位於該中間 黏性層的一上表面上，其中該中間黏性層提供該埋設的絕 緣層及該含鍺層之間的一鍵結且從該晶圓排除氧化鍺，且 該含鍺層作為該晶圓之最上層。 2.如申請專利範圍第1項所述之半導體晶圓，其中該 含鍺層與該中間黏性層接觸之一表面乃係粗糙的。 3.如申請專利範圍第1項所述之半導體晶圓，其中該 基板為一種包含一半導體之半導體型基板，其中該半導體 係選自由 Si、SiC、SiGe、Ge、GaAs、InAs、InP、及其他 第III/V族或第II/VI族化合物型半導體所組成之群組中。 4.如申請專利範圍第1項所述之半導體晶圓，其中該 基板為一種含矽的半導體型基板，並係選自由 Si、SiC、 SiGe、SiGeC、Si/Si、Si/SiC、Si/ SiGeC、及預先形成的 SOI所組成之群組中。 23 [S ] 1331777 5.如申請專利範圍第1項所述之半導體晶圓，其中該 基板包含拉緊的層、未拉緊的層或其之組合。 6. 如申請專利範圍第1項所述之半導體晶圓，其中該 埋設的絕緣層是一種晶型或非晶型的氧化物、或氮化物或 其之組合。
7. 如申請專利範圍第1項所述之半導體晶圓，其中該 該埋設的絕緣層包含二氧化矽。 8.如申請專利範圍第1項所述之半導體晶圓，其更包 含一埋設的擴散鏡，其位於該埋設的絕緣層與另一埋設的 絕緣層之間。
9.如申請專利範圍第1項所述之半導體晶圓，其中該 埋設的擴散鏡是有波紋的（corrugated)。 10.如申請專利範圍第9項所述之半導體晶圓，其中該 埋設的擴散鏡包含一種金屬。 1 1.如申請專利範圍第1項所述之半導體晶圓，其中該 中間黏性層是一種矽材料。 24 [S 1 1331777 12. 如申請專利範圍第11項所述之半導體晶圓，其中該 矽材料是一種單晶矽、多晶矽、非晶型矽、取向附生型矽 (epitaxial Si)、或其之組合及其之多層。 13. 如申請專利範圍第1項所述之半導體晶圓，其中該 含錯層是1—種純緒層。 14. 如申請專利範圍第1項所述之半導體晶圓，其中該 含鍺層的厚度約在1奈米至1 〇〇〇奈米間。 15. 如申請專利範圍第1項所述之半導體晶圓，其中該 埋設的絕緣層係一巴氏鏡（Bragg mirror)，其具有至少一對 可交互對調之具有不同折射率的介電層。 16. 如申請專利範圍第1項所述之半導體晶圓，其更包 含一埋設的擴散鏡，其係位於該埋設的絕緣層與另一埋設 的絕緣層之間，其中該埋設的擴散鏡是有波紋的 (corrugated);其中該埋設的擴散鏡包括一金屬。 17. —種半導體晶圓，包含： 一半導體型或非半導體型的基板； 一埋設的絕緣層，其係位於該基板的一上表面上； 25 [S 1 1331777 一含鍺層，其係位於該埋設的絕緣層之一上表面上，其 中該含鍺層係藉由一粗糙化的表面而連接到該埋設的絕緣 層0
18.如申請專利範圍第17項所述之半導體晶圓，其中該 基板為一種半導體型基板，其包含一半導體，其中該半導 體係選自由 Si、SiC、SiGe、Ge、GaAs、InAs、InP、及其 他第III/V族或第II/VI族化合物型半導體所組成之群組 中° 19.如申請專利範圍第17項所述之半導體晶圓，其中該 基板係為一種含矽的半導體型基板，並係選自由Si、SiC、 SiGe、SiGeC、Si/Si、Si/SiC、Si/ SiGeC、及預先形成的 S 01所組成之群組中。
20.如申請專利範圍第17項所述之半導體晶圓，其中該 基板包含拉緊的層、未拉緊的層或其之组合。 21.如申請專利範圍第17項所述之半導體晶圓，其中該 埋設的絕緣層是一種晶型或非晶型的氧化物、或氮化物或 其之組合。 22.如申請專利範圍第17項所述之半導體晶圓，其中該
26 1331777 該埋設的絕緣層包含二氧化矽。 23.如申請專利範圍第1 7項所述之半導體晶圓，其中該 埋設的絕緣層是一巴氏鏡，該巴氏鏡具有至少一對可交互 對調之具有不同折射率的介電層。
2 4.如申請專利範圍第17項所述之半導體晶圓，其更包 含一埋設的擴散鏡，其係位於該埋設的絕緣層與另一埋設 的絕緣層之間。 2 5.如申請專利範圍第24項所述之半導體晶圓，其中該 埋設的擴散鏡是有波紋的（corrugated)。 2 6.如申請專利範圍第24項所述之半導體晶圓，其中該 埋設的擴散鏡包含一種金屬。
2 7.如申請專利範圍第1 7項所述之半導體晶圓，其中該 含鍺層是一種純鍺層。 28.如申請專利範圍第17項所述之半導體晶圓，其中該 含鍺層的厚度約在1奈米至1 〇〇〇奈米間。 29.—種半導體結構，包含： 27 1331777 至少一半導體晶圓；及 位於其上之至少一個元件或電路，其中該至少一半導體 晶圓包括· 一半導體型或非半導體型的基板； 一埋設的絕緣層，其係位於該基板的一上表面上； 一中間黏性層，其係位於該埋設的絕緣層的一上表 面上；及
一含鍺層，其具有一暴露之上表面，且其係位於該 中間黏性層的一上表面上，其中該中間黏性層提供該埋 設的絕緣層及該含鍺層之間的一鍵結且從該晶圓排除 氧化鍺，且該含鍺層作為該晶圓之最上層。 30.如申請專利範圍第29項所述之半導體結構，其中該 元件是一鍺光偵測器。
31.如申請專利範圍第29項所述之半導體結構，其中該 電路示一含矽電路。 3 2.如申請專利範圍第29項所述之半導體結構，其中該 元件或電路是單立方晶系式集積而成的（monolithically integrated) ° 33. —種半導體結構，包含至少一種如申請專利範圍第 28 1331777 17項所述之半導體晶圓及形成於其上之至少一個元件或 電路。 34. 如申請專利範圍第33項所述之半導體結構，其中該 元件是一鍺光偵測器。 35. 如申請專利範圍第33項所述之半導體結構，其中該 電路示一含矽電路。 36. 如申請專利範圍第33項所述之半導體結構，其中該 元件或電路是單立方晶系式集積而成的（monolithically integrated) ° 37. —種形成一絕緣層上覆鍺（GOI)的方法，包含： 形成一中間黏性層於一含鍺捐贈基板之一表面上； 形成一埋設的絕緣層於該中間黏性層上； 植入氫離子於該含鍺捐贈基板； 將該埋設的絕緣層之一暴露表面鍵結到一半導體型或 非半導體型基板上，其中在該鍵結過程，有一部份的該含 鍺捐贈基板係被轉移到該基板上。 38. 如申請專利範圍第37項所述之方法，其中在形成該 中間黏性層之前，係先將該含鍺捐贈基板之一表面加以粗
29 1331777 糙化。 39.如申請專利範圍第38項所述之方法，其中該將表面 粗糙化的步驟係藉由在一惰性氣體下進行濺鍍來達成。 40. 如申請專利範圍第37項所述之方法，其中該含鍺捐 贈基板係一純鍺晶圓。
41. 如申請專利範圍第37項所述之方法，其中該植入步 驟所使用的氫離子劑量係介於l〇15cm_2至1017cnT2間。 4 2.如申請專利範圍第41項所述之方法，其中該植入步 驟所使用的氫離子劑量係介於 3xl016cnT2至 4xl016cm·2 間。
43.如申請專利範圍第37項所述之方法，其中該植入步 驟係在約2 0 °C至約4 0 °C的溫度下進行。 44.如申請專利範圍第37項所述之方法，其中在鍵結前 係先將該埋設的絕緣層之一暴露表面及該基板加以清潔並 進行表面處理。 45.如申請專利範圍第37項所述之方法，其中該鍵結步 30 [S 1 1331777 驟包含將晶圓翻面、接觸鍵結與退火處理。 46.如申請專利範圍第45項所述之方法，其中該退火處 理包含：一在第一溫度下執行之第一退火步驟，其係能強 化該基板與該埋設的絕緣層間的鍵結；一在第二溫度下執 行之第二退火步驟，其係能移除一部份的該含鍺捐贈層； 及一在第三溫度下執行之第三退火步驟，其係能進一步強
47.如申請專利範圍第46項所述之方法，其中該第一退 火步驟之第一溫度是介於約1 〇〇 °C至約300 °C間，並執行約 1小時至約48小時。
48.如申請專利範圍第46項所述之方法，其中該第二退 火步驟之第二溫度是介於約250 °C至約400 °C間，並執行約 1小時至約24小時。 49. 如申請專利範圍第46項所述之方法，其中該第三退 火步驟之第三溫度是介於約500°C至約900°C間，並執行約 1小時至約48小時。 50. 如申請專利範圍第46項所述之方法，其中該第一' 第二及第三退火步驟係可在相同或不同的惰性氣體環境下 31 ί S 1 1331777 實施，該惰性氣體可選擇性的以一種含氧氣體加以稀釋。 51.如申請專利範圍第46項所述之方法，其中該第一、 第二及第三退火步驟係以一種單次達到欲求速度的方式或 以一種具各種加熱速度及浸泡循環的方式來實施。
5 2.如申請專利範圍第37項所述之方法，其更包含在該 形成埋設的絕緣層步驟與該植入氫離子的步驟之間，施行 一化學機械研磨步驟。 53. —種形成一絕緣層上覆鍺（GOI)的方法，包含： 將一含鍺捐贈基板之一表面加以粗糙化； 形成一埋設的絕緣層於該粗糙化表面上； 植入氫離子於該含鍺捐贈基板；及
將該埋設的絕緣層之一暴露表面鍵結到一半導體型或 非半導體型基板上，其中在該鍵結過程，有一部份的該含 鍺捐贈基板係被轉移到該基板上。 5 4.如申請專利範圍第5 3項所述之方法，其中一中間黏 性層係被形成於該粗糙化表面上且該埋設的絕緣層係被形 成於該中間黏性層上。 55.如申請專利範圍第53項所述之方法，其中該粗糙化 32 [S I 1331777 表面係 56. 贈基板 57. 驟所使 58. 驟所使 間。 59. 驟係在 60. 係先將 進行表 61 . 驟包含 62. 藉由在一惰性氣體下進行濺鍍來達成。 如申請專利範圍第53項所述之方法，其中該含鍺捐 係一純錯晶圓。 如申請專利範圍第53項所述之方法，其中該植入步 用的氫離子劑量係介於1015cnT2至1017crrT2間。 如申請專利範圍第53項所述之方法，其中該植入步 用的氫離子劑量係介於 3xl016cm_2至 4xl016cm_: 如申請專利範圍第53項所述之方法，其中該植入步 約2 0 °C至約4 0 °C的溫度下進行。 如申請專利範圍第53項所述之方法，其中在鍵結前 該埋設的絕緣層之一暴露表面及該基板加以清潔並 面處理。 如申請專利範圍第53項所述之方法，其中該鍵結步 將晶圓翻面、接觸鍵結與退火處理。 如申請專利範圍第61項所述之方法，其中該退火處 33
1 1331777 理包含：一在第一溫度下執行之第一退火步驟，其係能強 化該基板與該埋設的絕緣層間的鍵結；一在第二溫度下執 行之第二退火步驟，其係能移除一部份的該含鍺捐贈層； 及一在第三溫度下執行之第三退火步驟，其係能進一步強 化鍵結。 63. 如申請專利範圍第62項所述之方法，其中該第一退 火步驟之第一溫度是介於約1 00 °C至約3 0 0 °C間，並執行約 1小時至約4 8小時。 64. 如申請專利範圍第62項所述之方法，其中該第二退 火步驟之第二溫度是介於約2 5 (TC至約4 0 0 °C間，並執行約 1小時至約24小時。 65. 如申請專利範圍第62項所述之方法，其中該第三退 火步驟之第三溫度是介於約500°C至約900°C間，並執行約 1小時至約48小時。 66. 如申請專利範圍第62項所述之方法，其中該第一、 第二及第三退火步驟係可在相同或不同的惰性氣體環境下 實施，該惰性氣體可選擇性的以一種含氧氣體加以稀釋。 67_如申請專利範圍第62項所述之方法，其中該第一、 34 1331777 第二及第三退火步驟係以一種單次達到欲求速度的方式或 以一種具各種加熱速度及浸泡循環的方式來實施。 68. —種形成一半導體晶圓的方法，包含：
提供一基板，其係包括一埋設的絕緣層、一位於該埋設 的絕緣層上之矽黏性層、及一位於該矽黏性層上之含鍺層； 對該基板施以退火處理以使該含鍺層與該含矽層能混 合並形成一絕緣層上覆矽鍺（SGOI)或一絕緣層上覆鍺 (GOI)。 35 [S ]
(¾正本 號專利案背年
18 14 12 第2圖
12 1331777
入射光 因擴散反射而被散射
e 30 34
第6圖 1331777 ίο
18 16 14 12 第7圖
•18 •16 •14 12 第8圖 f
25 14 12 1331777 一100 第10圖 15
100 第11圖 、100 第12圖
14 16 _；、100 第13圖
第14圖 1331777 102 第15圖 -14 -16 .100
16 14
第17圖 12 1331777 34.7 w (.度） 34.3 鍺層 34.6 34.5 34.4
33.0 33.5 34.0 34.5 θβ (度） 第18圖
TW093132613A 2003-11-03 2004-10-27 Method for fabricating sige-on-insulator (sgoi) and ge-on-insulator (goi) substrates TWI331777B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/700,085 US7084460B2 (en) 2003-11-03 2003-11-03 Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates

Publications (2)

Publication Number Publication Date
TW200516669A TW200516669A (en) 2005-05-16
TWI331777B true TWI331777B (en) 2010-10-11

Family

ID=34551114

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093132613A TWI331777B (en) 2003-11-03 2004-10-27 Method for fabricating sige-on-insulator (sgoi) and ge-on-insulator (goi) substrates

Country Status (7)

Country Link
US (3) US7084460B2 (zh)
EP (1) EP1687848A2 (zh)
JP (1) JP4939222B2 (zh)
KR (2) KR100992232B1 (zh)
CN (1) CN100399537C (zh)
TW (1) TWI331777B (zh)
WO (1) WO2005043614A2 (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
JP4413580B2 (ja) * 2003-11-04 2010-02-10 株式会社東芝 素子形成用基板の製造方法
US20050274988A1 (en) * 2004-06-01 2005-12-15 Hong Sungkwon C Imager with reflector mirrors
US7157300B2 (en) * 2004-11-19 2007-01-02 Sharp Laboratories Of America, Inc. Fabrication of thin film germanium infrared sensor by bonding to silicon wafer
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
US7656049B2 (en) * 2005-12-22 2010-02-02 Micron Technology, Inc. CMOS device with asymmetric gate strain
US7456057B2 (en) * 2005-12-31 2008-11-25 Corning Incorporated Germanium on glass and glass-ceramic structures
GB0612093D0 (en) * 2006-06-19 2006-07-26 Univ Belfast IC Substrate and Method of Manufacture of IC Substrate
FR2911431B1 (fr) * 2007-01-16 2009-05-15 Soitec Silicon On Insulator Procede de fabrication de structures soi a couche isolante d'epaisseur controlee
EP1993143A1 (de) * 2007-05-14 2008-11-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterbauelement, Verfahren zu dessen Herstellung und dessen Verwendung
TWI352849B (en) * 2007-07-17 2011-11-21 Chunghwa Picture Tubes Ltd Active matrix substrate
JP2011503847A (ja) * 2007-11-02 2011-01-27 ワコンダ テクノロジーズ， インコーポレイテッド 結晶質薄膜光起電力構造およびその形成方法
US8178419B2 (en) 2008-02-05 2012-05-15 Twin Creeks Technologies, Inc. Method to texture a lamina surface within a photovoltaic cell
FR2933534B1 (fr) * 2008-07-03 2011-04-01 Soitec Silicon On Insulator Procede de fabrication d'une structure comprenant une couche de germanium sur un substrat
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
WO2010088366A1 (en) * 2009-01-28 2010-08-05 Wakonda Technologies, Inc. Large-grain crystalline thin-film structures and devices and methods for forming the same
KR101096980B1 (ko) * 2009-02-04 2011-12-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US7927909B2 (en) * 2009-05-01 2011-04-19 Sharp Laboratories Of America, Inc. Germanium film optical device fabricated on a glass substrate
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
EP2539301B1 (en) 2010-02-25 2018-01-03 Corning Incorporated Compositions and methods for making low thermal expansion ceramic bodies
WO2011119618A2 (en) * 2010-03-24 2011-09-29 Sionyx, Inc. Devices having enhanced electromagnetic radiation detection and associated methods
EP2562789A4 (en) * 2010-04-20 2015-03-04 Sumitomo Electric Industries PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN103081128B (zh) 2010-06-18 2016-11-02 西奥尼克斯公司 高速光敏设备及相关方法
CN101882624B (zh) 2010-06-29 2011-09-14 清华大学 在绝缘衬底上形成有高Ge应变层的结构及形成方法
US8652925B2 (en) * 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
US9231061B2 (en) * 2010-10-25 2016-01-05 The Research Foundation Of State University Of New York Fabrication of surface textures by ion implantation for antireflection of silicon crystals
US8298923B2 (en) 2010-10-27 2012-10-30 International Business Machinces Corporation Germanium-containing release layer for transfer of a silicon layer to a substrate
CN102201364A (zh) * 2011-05-26 2011-09-28 北京大学 一种绝缘体上锗衬底的制备方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
CN102383192B (zh) * 2011-07-29 2014-06-18 上海新傲科技股份有限公司 锗衬底的生长方法以及锗衬底
CN102290369B (zh) * 2011-09-22 2013-12-04 中国科学院上海微系统与信息技术研究所 一种薄goi晶片及其制备方法
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
CN103578934B (zh) * 2012-07-24 2016-12-07 中国科学院微电子研究所 一种硅基绝缘体上锗衬底结构及其制备方法
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
WO2014022722A2 (en) * 2012-08-02 2014-02-06 Gtat Corporation Epitaxial growth on thin lamina
KR20150130303A (ko) 2013-02-15 2015-11-23 사이오닉스, 아이엔씨. 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
CN103337279A (zh) * 2013-06-26 2013-10-02 汕头万顺包装材料股份有限公司光电薄膜分公司 透明导电膜及具有该导电膜的触摸面板
US9209345B2 (en) * 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US8980746B2 (en) * 2013-08-13 2015-03-17 Lam Research Corporation Adhesion layer for through silicon via metallization
CN103646909B (zh) * 2013-12-24 2016-01-20 中国科学院上海微系统与信息技术研究所 绝缘体上锗goi结构的制备方法
US9418870B2 (en) * 2014-02-12 2016-08-16 International Business Machines Corporation Silicon germanium-on-insulator formation by thermal mixing
CN106463416A (zh) * 2014-06-13 2017-02-22 英特尔公司 用于晶圆键合的表面包封
US9209301B1 (en) * 2014-09-18 2015-12-08 Soitec Method for fabricating semiconductor layers including transistor channels having different strain states, and related semiconductor layers
CN104701360B (zh) * 2015-03-17 2017-09-29 福建工程学院 一种绝缘层上高浓度n型掺杂薄锗材料及其制作方法
TWI550112B (zh) * 2015-04-10 2016-09-21 欣欣天然氣股份有限公司 光電轉換元件的基板的製造方法
WO2016196060A1 (en) * 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
WO2017065692A1 (en) * 2015-10-13 2017-04-20 Nanyang Technological University Method of manufacturing a germanium-on-insulator substrate
US9659960B1 (en) 2015-12-09 2017-05-23 International Business Machines Corporation Extremely thin silicon-on-insulator silicon germanium device without edge strain relaxation
FR3061803B1 (fr) * 2017-01-11 2019-08-16 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
FR3061802B1 (fr) 2017-01-11 2019-08-16 Soitec Substrat pour capteur d'image de type face avant et procede de fabrication d'un tel substrat
CN106952861B (zh) * 2017-04-06 2020-04-21 中国科学院微电子研究所 一种绝缘体上锗衬底结构及其制备方法
CN108447819B (zh) * 2018-04-18 2021-06-11 厦门大学 一种无界面气泡绝缘层上锗键合方法
JP7207364B2 (ja) 2020-05-19 2023-01-18 Ｊｆｅスチール株式会社 ロッドミルのロッド交換装置及び方法
JP7354943B2 (ja) * 2020-07-03 2023-10-03 信越半導体株式会社 接合型半導体受光素子及び接合型半導体受光素子の製造方法
CN113270504A (zh) * 2021-04-13 2021-08-17 广东省大湾区集成电路与系统应用研究院 一种光电探测器结构及其制备方法
CN113270505B (zh) * 2021-04-13 2024-05-17 广东省大湾区集成电路与系统应用研究院 一种光电探测器结构及其制备方法
CN115070515A (zh) * 2022-06-20 2022-09-20 长春长光圆辰微电子技术有限公司 在goi生产中减少cmp大面积边缘剥落的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US590695A (en) * 1897-09-28 John s
JPH07153928A (ja) * 1993-11-26 1995-06-16 Toshiba Corp 半導体基板およびその製造方法
JP3265493B2 (ja) * 1994-11-24 2002-03-11 ソニー株式会社 Ｓｏｉ基板の製造方法
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
FR2789517B1 (fr) * 1999-02-10 2001-03-09 Commissariat Energie Atomique Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques
JP2001036054A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp Ｓｏｉ基板の製造方法
KR100429869B1 (ko) * 2000-01-07 2004-05-03 삼성전자주식회사 매몰 실리콘 저머늄층을 갖는 ｃｍｏｓ 집적회로 소자 및기판과 그의 제조방법
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6645829B2 (en) * 2000-08-04 2003-11-11 Amberwave Systems Corporation Silicon wafer with embedded optoelectronic material for monolithic OEIC
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6638835B2 (en) * 2001-12-11 2003-10-28 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
US6667528B2 (en) * 2002-01-03 2003-12-23 International Business Machines Corporation Semiconductor-on-insulator lateral p-i-n photodetector with a reflecting mirror and backside contact and method for forming the same
JP3873012B2 (ja) * 2002-07-29 2007-01-24 株式会社東芝 半導体装置の製造方法
AU2003270040A1 (en) * 2002-08-29 2004-03-19 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
US6897498B2 (en) * 2003-03-31 2005-05-24 Sioptical, Inc. Polycrystalline germanium-based waveguide detector integrated on a thin silicon-on-insulator (SOI) platform
US6989058B2 (en) * 2003-09-03 2006-01-24 International Business Machines Corporation Use of thin SOI to inhibit relaxation of SiGe layers

Also Published As

Publication number Publication date
CN100399537C (zh) 2008-07-02
US7084460B2 (en) 2006-08-01
KR20060107755A (ko) 2006-10-16
US20080050887A1 (en) 2008-02-28
US7315065B2 (en) 2008-01-01
WO2005043614A2 (en) 2005-05-12
JP4939222B2 (ja) 2012-05-23
EP1687848A2 (en) 2006-08-09
KR20100011995A (ko) 2010-02-03
KR100985932B1 (ko) 2010-10-06
US7498235B2 (en) 2009-03-03
US20050093100A1 (en) 2005-05-05
TW200516669A (en) 2005-05-16
US20060249790A1 (en) 2006-11-09
KR100992232B1 (ko) 2010-11-05
CN1875473A (zh) 2006-12-06
WO2005043614A3 (en) 2005-11-03
JP2007511068A (ja) 2007-04-26

Similar Documents

Publication Publication Date Title
TWI331777B (en) Method for fabricating sige-on-insulator (sgoi) and ge-on-insulator (goi) substrates
JP3265493B2 (ja) Ｓｏｉ基板の製造方法
TWI260746B (en) Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US8089073B2 (en) Front and backside processed thin film electronic devices
US7989327B2 (en) Manufacturing method for a semi-conductor on insulator substrate comprising a localised Ge enriched step
US7157300B2 (en) Fabrication of thin film germanium infrared sensor by bonding to silicon wafer
US7361528B2 (en) Germanium infrared sensor for CMOS imagers
FR2775831A1 (fr) Tranche soi ayant une couche enterree
TW200401340A (en) Strained Si based layer made by UHV-CVD, and devices therein
JP2007511068A5 (zh)
TW200830402A (en) System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop
TWI251291B (en) Methods for fabricating semiconductor devices
TWI360232B (en) Method for manufacturing photodetector
TW200837965A (en) Photodetector
CN1564323A (zh) 双埋层结构的绝缘体上的硅材料、制备及用途
FR2915318A1 (fr) Procede de realisation d'un circuit electronique integre a deux portions de couches actives ayant des orientations cristallines differentes
JP2003078116A (ja) 半導体部材の製造方法及び半導体装置の製造方法
JP2004079645A (ja) 半導体装置およびその製造方法
JP2984800B2 (ja) 選択的ｓｏｉ基板の製造方法
WO2001099179A1 (fr) Procede de fabrication d'un substrat semi-conducteur du type silicium sur isolant à couche active semi-conductrice mince
JPH04282867A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees