JPH07153928A

JPH07153928A - 半導体基板およびその製造方法

Info

Publication number: JPH07153928A
Application number: JP29686393A
Authority: JP
Inventors: Kazuyoshi Furukawa; 川和由古; Sukemune Udou; 働祐宗有
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-11-26
Filing date: 1993-11-26
Publication date: 1995-06-16

Abstract

(57)【要約】【目的】高速動作に適したＳｉ／ＳｉＧｅヘテロ構造
とＳＯＩ構造とを兼ね備え、更にＳｉＧｅ層に転位が発
生するのを可及的に防止することを可能にする。【構成】シリコン基板１１と、このシリコン基板上に
形成された、シリコンによりも熱膨張係数の小さい材料
からなる絶縁膜１４と、この絶縁膜上に形成されて前記
シリコン基板よりも厚さが薄いシリコン層１２と、この
シリコン層上にヘテロエピタキシャル成長によって形成
したＳｉＧｅ層１６と、を備えていることを特徴とす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体基板およびその製
造方法に関するものである。

【０００２】

【従来の技術】一般にバイポーラトランジスタは高速で
動作できる特徴を持ち、この特徴を発揮させるために微
細化や電極引き出し部の縮小などの改良が進んでいる。
現在、高速性を発揮させる根本的な技術改革としてヘテ
ロバイポーラトランジスタ（以下ＨＢＴともいう）と、
ＳＯＩ(Silicon-On-Insulator)が注目されている。

【０００３】ＨＢＴはエミッタとベースに異種の材料を
使い、エミッタのバンドギャップをベースのそれよりも
広くしたトランジスタである。バンドギャップ差で注入
効率が上がるので、ベースの不純物濃度を上げて抵抗を
下げることができ高速動作が可能となる。

【０００４】ＨＢＴとしてはベースにＧａＡｓを、エミ
ッタにＧａＡｌＡｓを使う化合物半導体ＨＢＴが早くか
ら開発されてきた。近年では素子集積度やプロセス技術
に優れているシリコン半導体をベースにした、いわゆる
シリコンヘテロバイポーラトランジスタ（以下、ＳｉＨ
ＢＴという）の開発が進められている。ＳｉＨＢＴは２
種類に分類される。一つはワイドエミッタＨＢＴと呼ば
れるもので、ベースの材料にシリコンを用い、エミッタ
にシリコンよりもバンドギャップが広いアモルファスシ
リコンやＳｉＣを使うものである。もう一つはナロウベ
ースＨＢＴと呼ばれるもので、エミッタの材料にシリコ
ンを用い、ベースにシリコンよりもバンドギャップが狭
いＳｉＧｅ（ＳｉとＧｅの混晶）使うものである。

【０００５】一方、ＳＯＩは素子が形成されるシリコン
層すなわちＳＯＩ層を、ＳＯＩ層を支持する基板と絶縁
体とで分離した構造で、Ｓｉ／ＳｉＯ₂／Ｓｉの３層構
造の基板やサファイアの上にシリコンの薄膜を成長させ
たＳＯＳ(Silicon-On-Sapphire) 基板が代表的なもので
ある。ＳＯＩ層にバイポーラトランジスタを作ると、コ
レクタと基板間の寄生容量が減少し高速化が図れる。

【０００６】ＳＯＩはその利点が古くから注目されてお
り、ＳＯＳ以外に、酸化膜を設けた基板表面にアモルフ
ァスシリコンやポリシリコンを堆積しそれをヒーターや
電子線ビームなどで加熱して溶融再結晶させる再結晶
法、シリコン基板内に酸素を打ち込み基板内部に酸化シ
リコン層を形成するＳＩＭＯＸ(Seperation by IMplant
ed OXygen)法などが研究されている。しかしこれらの方
法には完全な結晶性を持つＳＯＩ層を作ることができな
い欠点がある。

【０００７】全体がシリコンからなるバルクウェーハと
同様の結晶品質を持つＳＯＩを得る方法として、絶縁膜
を介して２枚のウェーハを張り合わせる方法がある。特
にウェーハ直接接着技術と呼ばれる方法は、接着材料を
一切使わずに、表面を酸化したウェーハを接合一体化し
てＳｉ／ＳｉＯ₂／Ｓｉの３層構造基板を容易に得るこ
とができ、この方法によるＳＯＩ基板製造が実用化され
ている。

【０００８】

【発明が解決しようとする課題】ナロウベースＨＢＴの
一種であるＳｉＧｅＨＢＴは、従来シリコンウェーハ基
板とし、その上にベース層となるＳｉＧｅ混晶層をＭＢ
Ｅ（分子線エピタキシー）やＬＰＣＶＤ（減圧ＣＶＤ）
などで成長させたヘテロウェーハを使用している。そし
てＳｉＧｅ組成比は一般に０．２から０．３前後が選ば
れる。しかしＧｅの格子定数がＳｉより大きいため、Ｇ
ｅの組成比を大きくしたりＳｉＧｅの厚さをある程度以
上にすると、成長させたＳｉＧｅ層に転位が発生する問
題があった。

【０００９】本発明は上記事情を考慮してなされたもの
であって、高速動作に適したＳｉ／ＳｉＧｅヘテロ構造
とＳＯＩ構造とを兼ね備え、更にＳｉＧｅ層に転位が発
生するのを可及的に防止することのできる半導体基板お
よびその製造方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明による半導体基板
は、シリコン基板と、このシリコン基板上に形成され
た、シリコンよりも熱膨脹係数の小さい材料からなる絶
縁膜と、この絶縁膜上に形成されて前記シリコン基板よ
りも厚さが薄いシリコン層と、を備えていることを特徴
とする。

【００１１】または本発明による半導体基板の製造方法
は、第１のシリコン基板と第２のシリコン基板とを、シ
リコンよりも熱膨脹係数の小さい材料からなる絶縁膜を
介して接合一体化する工程と、第２のシリコン基板を削
って所定の厚さにする工程と、第２のシリコン基板上に
ＳｉＧｅ層をヘテロエピタキシャル成長させる工程と、
を備えていることを特徴とする。

【００１２】また、本発明による半導体基板の製造方法
は、第１のシリコン基板上にＳｉＧｅ層をヘテロエピタ
キシャル成長によって形成し、このＳｉＧｅ層上にシリ
コン層を形成する工程と、第１のシリコン基板上のシリ
コン層と、第２のシリコン基板とを、熱膨脹係数がシリ
コンよりも小さな材料からなる絶縁膜を介して接合一体
化する工程と、第１のシリコン基板を所定の厚さとなる
まで粗削した後、エッチングによって残りの第１のシリ
コン基板を除去する工程と、を備えていることを特徴と
する。

【００１３】

【作用】上述のように構成された本発明の半導体基板に
よれば、薄いシリコン層下に形成された絶縁膜の熱膨脹
係数はシリコン層よりも小さいため、シリコン層には引
張り応力が作用し、シリコン層の格子間隔が大きくな
る。これにより、シリコン層上に形成されたＳｉＧｅ層
に転位が発生するのを可及的に防止することができる。

【００１４】又、上述のように構成された本発明の半導
体基板の製造方法によれば、第１のシリコン基板と第２
のシリコン基板とがシリコンよりも熱膨脹係数の小さい
材料からなる絶縁膜を介して接合一体化され、その後、
第２のシリコン基板が所定の厚さとなるように削られた
後、この第２のシリコン基板上にＳｉＧｅ層がヘテロエ
ピタキシャル成長される。これにより、第２のシリコン
基板上には引張り応力が作用し、第２のシリコン基板の
格子間隔が大きくなり、第２のシリコン基板上に形成さ
れたＳｉＧｅ層に転位が発生するのを可及的に防止する
ことができる。

【００１５】又、上述のように構成された本発明の半導
体基板の製造方法によれば、第１のシリコン基板上のシ
リコン層と第２のシリコン基板とが熱膨脹係数の小さな
材料からなる絶縁膜を介して接合一体化された後、第１
のシリコン基板が除去される。これにより、シリコン層
の格子間隔が大きくなり、シリコン層上に形成されたＳ
ｉＧｅ層に転位が発生するのを可及的に防止することが
できる。

【００１６】

【実施例】本発明による半導体基板の一実施例の構成を
図１に示す。この実施例の半導体基板は、シリコン基板
１１上にシリコンよりも熱膨脹係数の小さい材料からな
る絶縁膜１４が形成され、この絶縁膜１４上にシリコン
基板１１よりも薄いシリコン層１２が形成され、更にこ
のシリコン層１２上にヘテロエピタキシャル成長させた
ＳｉＧｅ層１６が形成されている。

【００１７】次に半導体基板の製造方法の第１の実施例
を図２を参照して説明する。まず、リンがドープされ
た、例えば比抵抗が５Ωcm、厚さが６２５μｍ、直径が
１５０mmのｎ型シリコンウェーハ１１，１２を用意し、
シリコンウェーハ１２の上面および下面に厚さが１μｍ
の熱酸化膜１４，１５を各々形成し、シリコンウェーハ
１１を、熱酸化膜１４を介してシリコンウェーハ１２と
直接接着する（図２（ａ）参照）。なお、熱酸化膜はシ
リコンウェーハ１１と直接接着する側の面のみに形成し
ても良い。この直接接着は接着材料を一切使わずに２枚
のウェーハを結合一体化する技術であり、その原理と具
体的な製造工程は以下の通りである。

【００１８】鏡面に研磨されたシリコンなどの基板を洗
浄活性化し、その鏡面同士を室温で接触させると両者は
自らの力で密着する。さらにこの密着した基板を熱処理
することで接合強度が増加し、強固な接合体が得られ
る。室温での密着は基板表面に形成されたＯＨ基の相互
作用によるもので、また熱処理による強度増加は脱水縮
合反応等で、ＯＨ基同士の結合がＳｉ−Ｏ−Ｓｉ結合か
らＳｉ−Ｓｉ結合に変わるためと考えられている。熱処
理による強度増大は２００℃以上の温度で観察される。

【００１９】次に直接接着の具体的な工程を説明する。
先ず接着する基板をＨ₂ＳＯ₄−Ｈ₂Ｏ₂混合液、ＨＣ
ｌ−Ｈ₂Ｏ₂混合液、コリン−Ｈ₂Ｏ₂混合液、または
王水等で洗浄した後、１０分程度水洗し、スピンドライ
ヤ等で脱水乾燥する。これらの処理を経た基板を、清浄
な雰囲気下でその鏡面同士を密着させる。この操作によ
り２枚の基板はある程度の強度をもって接着する。更に
こうして接着した基板を拡散炉などで熱処理することで
接着強度が上がり、２枚の基板が完全に一体化される。
接着強度の向上は約２００℃以上の熱処理で観察され
る。強度は９００〜１０００℃で飽和する。そしてより
高温の、例えば１２００〜１３００℃以上にすると、接
着した基板に結晶欠陥が発生する可能性が大きい。この
ため、熱処理は１０００〜１１００℃で行うのが好まし
い。また、熱処理は、例えば、酸素、水素、窒素、不活
性ガス、水蒸気、或いはこれらの混合雰囲気中で行うこ
とができる。

【００２０】なお図２（ａ）における直接接着工程は、
Ｈ₂ＳＯ₄−Ｈ₂Ｏ₂混合液で２枚の基板を洗浄した
後、ＨＣｌ−Ｈ₂Ｏ₂混合液で再洗浄し、密着接合後、
酸素を５％含む窒素雰囲気中で１１００℃、２時間の熱
処理を行った。

【００２１】上述のようにして直接接着した後、図２
（ｂ）に示すようにシリコンウェーハ１２を研磨により
５μｍの厚さまで薄くする。この時点で半導体基板はシ
リコンウェーハ１２側が凸になるように５０〜８０μｍ
反っていた。次に、この基板に減圧ＣＶＤ法によってシ
ラン、ゲルマン、ジボランを用いてＰタイプのＳｉＧｅ
層１６を厚さ１００ｎｍ成長させる（図２（ｃ）参
照）。

【００２２】このようにして形成されたＳＯＩ構造の半
導体基板を透過電子顕微鏡を用いて観察した結果、Ｓｉ
Ｇｅ層１６上には転位は見られなかった。なお、本実施
例のＳＯＩ基板と比較するために、バルクシリコンウェ
ーハ上に本実施例と同じ条件でＳｉＧｅ層を成長させた
が、このＳｉＧｅ層には転位が見られた。

【００２３】これは次の理由による。接着熱処理の際、
酸化膜は粘性流動を起こすので応力は発生していない。
しかし熱処理後室温に戻る際温度が下がっていくと酸化
膜の粘性が上がり固体となり、シリコンと酸化膜はある
温度で固着し、その後シリコンと酸化膜の熱膨張差によ
り応力が発生する。固着温度は種々の条件で変化する
が、熱酸化膜の場合９７５℃との報告がある。シリコン
は酸化膜よりも熱膨張係数が大きいので温度が低下する
と縮もうとするが、両者が固着一体化しているのでシリ
コンと酸化膜の境界面とその近傍にはシリコン中に引っ
張り応力が発生する。すなわちシリコンは酸化膜に引っ
張られ通常より格子間隔が広がった状態となっている。
一方、ＳｉＧｅ層に発生する転位はＳｉＧｅの格子定数
がシリコンより大きいことに起因して生じるので、本実
施例のようにシリコンの格子間隔が大きくなれば転位が
発生しなくなる。

【００２４】直接接着で製造したＳＯＩ基板のシリコン
層１２中のシリコンの格子間隔を顕微ラマン散乱法で断
面方向に測定し、ラマンシフトから応力に換算した場合
の断面応力分布を図７に示す。この図７において、負の
応力は引張り応力を表わし、引張り応力が働いていると
ころはシリコンの格子間隔が広がっていることを示して
いる。応力のかかり方は酸化膜厚などの条件で異なる
が、図７に示すグラフからも分かるように、シリコンと
酸化膜との界面から１０μｍまでは格子が広がっている
ことが観察された。

【００２５】また、シリコン／ＳｉＯ₂／シリコンの３
層構造で上下のシリコン層１１，１２の厚さが異なる場
合、圧縮応力がかかっていてシリコンを引伸ばそうとし
ている酸化膜１４が基板厚さ方向の中心からずれた位置
にあるので、応力モーメントのバランスを保つために、
基板は薄いほうのシリコン層１２の面が凸状になるよう
に反る。その結果、薄いほうのシリコン層すなわちＳＯ
Ｉ層は引伸ばされ、その格子間隔が広がる。

【００２６】以上説明したよにう本実施例によれば、Ｓ
ＯＩ構造上にＳｉＧｅ層をヘテロエピタキシャル成長さ
せることでミスフィット、すなわちヘテロ接合した場合
の格子定数が異なることに起因する転移の発生を防ぐこ
とができる。

【００２７】なお、図２（ａ）〜（ｃ）に示した工程に
従って製造された半導体基板を用いてトランジスタを形
成する方法を図２（ｄ）および（ｅ）を参照して説明す
る。上述のようにして形成された基板を使い、選択的に
ＳｉＧｅ層１６の一部を取り去り、残りをベース領域と
し、ＳＯＩ層１２の一部を素子分離のために取り去る
（図２（ｄ）参照）。コレクタ電極コンタクトのために
ｎ型高濃度部１７をＳＯＩ層１２上に設け、ｎ型のポリ
シリコンエミッタ１８をＳｉＧｅ層１６上に設け、エミ
ッタＥ、ベースＢ、コレクタＣの各電極を設けてＨＢＴ
を完成する（図２（ｅ）参照）。このトランジスタにお
いては、隣接するトランジスタとの素子分離を開放溝２
５（図２（ｅ）参照）で行っているが、必要に応じて溝
２５の埋込み、表面平担化、表面保護を行う。

【００２８】このようにＳＯＩ層１２にコレクタ領域
を、その上のＳｉＧｅ層１６にベース領域を設けた半導
体装置は、転位が少なく高性能である。またミスフィッ
トにより転位が発生しない限界最大膜厚である臨界厚を
広げることができ、ベースを厚くできるので高耐圧の半
導体装置が得られる。さらにＳｉＧｅ中のＧｅ組成比を
大きくできるので注入効率を高めることができる。

【００２９】以上の説明では直接接着によってＳＯＩウ
ェーハを形成したが、絶縁膜の熱膨張係数がシリコンよ
りも小さく、シリコン中に引張り応力が発生するように
形成することが可能ならば、他の接合方法、例えば、電
圧を印加して２枚のウェーハを接合する静電接着や、低
融点ガラスによる張合せなどの方法を用いても良い。

【００３０】次に本発明による半導体基板の製造方法の
第２の実施例を図３を参照して説明する。この実施例に
よる製造方法は、ＳＯＩ層１２に例えばＳｂのように原
子半径がシリコンより大きい元素を拡散したものであ
る。まず、ｎ型シリコンウェーハ１１，１２を用意し、
シリコウェーハ１２の一方の面、例えば裏面に、シリコ
ンよりも原子半径の大きな原子、例えばＳｂの拡散層１
３（厚さ２〜３μｍ）を形成した後、このシリコンウェ
ーハの表面および裏面上に熱酸化膜１４，１５を形成
し、拡散層１３上に形成された熱酸化膜１４を介してシ
リコンウェーハ１１をシリコンウェーハ１２と第１の実
施例の場合と同様に直接接着する（図３（ａ）参照）。
その後、シリコンウェーハ１２を研磨により５μｍの厚
さまで薄くする（図３（ｂ）参照）。その後、第１の実
施例の場合と同様にシリコンウェーハ１２上にＳｉＧｅ
層１６をヘテロエピタキシャル成長させる（図３（ｃ）
参照）。

【００３１】このようにして製造された半導体基板も第
１の実施例の製造方法によって製造された基板と同様の
効果を有する。

【００３２】第２の実施例で得られた基板において、Ｓ
ｉＧｅ層１６の一部を選択的に取り去り、残りをベース
領域とし、ＳＯＩ層１２および拡散層１３の一部を素子
分離のために取り去り、その後拡散層１３上のＳＯＩ層
１２の一部を拡散層１３が露出するまで除去し（図３
（ｄ）参照）、そしてｎ型のポリシリコンエミッタ１８
をＳｉＧｅ層１６上に設け、エミッタＥ、ベースＢ、コ
レクタＣの各電極を設ければＨＢＴが完成する。なお、
この場合は図２（ｅ）の場合と異なり、高濃度部１７
（図２（ｅ）参照）を設けないで、コレクタ電極Ｃは露
出させた拡散層１３から直接取る。

【００３３】このように拡散層１３は、ＳＯＩ層１２中
のシリコンの格子間隔を広げてミスフィットに起因する
転位を避ける以外に、コレクタ電流を取り出して純方向
抵抗を下げる効果と、高濃度部１５の形成を省略できる
効果がある。拡散層１３を作るには高温にする必要があ
るが、高温熱処理はＳｉＧｅ層１６とＳＯＩ層１２の界
面を乱し、ＨＢＴの性能を下げる。このため、拡散層１
３をＳｉＧｅ層の成長前に形成しておく意義は大きい。

【００３４】次に第２の実施例の製造工程によって製造
された半導体基板を用いて他のＨＢＴを形成する場合を
説明する。

【００３５】第２の実施例の場合と同様に作成したＳＯ
Ｉ基板に、ＳＯＩ層１２の表面からＳｂ拡散層１７を通
り、分離酸化膜１４まで達するトレンチ溝５１をＲＩＥ
を用いて掘り、溝５１の内部と溝５１の周辺の一部にｎ
型拡散層５２を形成する（図４（ａ）参照）。溝５１の
内部と基板表面を酸化膜５３で覆い、溝５１をポリシリ
コンなどで埋め、表面を平担化する（図４（ｂ）参
照）。表面の酸化膜５３の一部を開口し、そこにベース
領域となるＳｉＧｅ層１６とエミッタ領域になるシリコ
ン層２０をガスソースＭＢＥを使い選択的に成長させる
（図４（ｃ）参照）。シリコン層２０上にポリシリコン
２０を介してエミッタ電極Ｅを設け、シリコン層２０の
一部をＳｉＧｅ層１６が露出するまで取り去ってベース
電極Ｂを設け、ｎ型不純物層５２上の酸化膜５３を開口
し、コレクタ電極Ｃを形成し、ＨＢＴが完成する（図４
（ｄ）参照）。

【００３６】このＨＢＴは、図２（ｅ）および図３
（ｅ）に示したメサ型に比べて表面が平担であり、素子
の微細化による高性能化と高集積化に適する。またＳｉ
Ｇｅ層１６の成長前に、溝５１の埋め込み、拡散層１
３，５２の形成、酸化膜５３の形成を行うので、高温プ
ロセスが可能である利点を有する。

【００３７】なお、上述のようなＳＯＩ構造のＳｉＧｅ
ＨＢＴは高速性が追及されるデバイスなので、ＳＯＩ層
１２の厚さは薄く設計されることが多く、１μｍ以下が
要求される場合も少なくない。しかしながら現状の研磨
技術による厚さ精度は高々±１μｍ程度である。更にＳ
ＯＩ基板を研磨する場合に裏面を基準にして行うため
に、支持基板の厚さのばらつきがＳＯＩ層１２の厚さに
影響する。一般にシリコンウェーハ面内厚さのばらつき
のＴＴＶ（Total Thickness Variation ）は数μｍあ
る。したがって、研磨技術を利用した厚さ調整では精度
が不十分である場合もあるので、ＳＯＩ層の厚さ調整を
精度良く行うことのできる半導体基板の製造方法の一実
施例を図５を参照して説明する。

【００３８】まず、リンがドープされた、比抵抗が５Ω
cm、厚さが６２５μｍ、直径が１５０mmのｎ型シリコン
ウェーハ１１と２１を用意し、シリコンウェーハ２１上
に減圧ＣＶＤ法を用いてＳｉＧｅ層１６を１００ｎｍ成
長させ、更にその上にｎ型のシリコン層１２を厚さ１μ
ｍ成長させる（図５（ａ）参照）。

【００３９】次に、シリコンウェーハ１１上に例えば水
素燃焼酸化により厚さが１μｍの熱酸化膜１４を形成
し、このシリコンウェーハ１１を熱酸化膜１４を介して
シリコンウェーハ２１上のシリコン層１２と直接接着す
る（図５（ｂ）参照）。この直接接着は、例えばＨ₂Ｓ
Ｏ₄−Ｈ₂Ｏ₂混合液とＨＣｌ−Ｈ₂Ｏ₂混合液とを用
いて接合面を洗浄した後、酸素を３％含む窒素雰囲気中
で、６８０℃、１５分間の熱処理を行った。

【００４０】直接接着後、平面研削盤を用いてシリコン
基板２１が約１０μｍ程度残るように粗削を行い（図５
（ｃ）参照）、その後、残っているシリコン基板２１を
重クロム酸カリを含むＫＯＨ溶液を用いてエッチング除
去することにより本実施例の半導体基板を得る（図５
（ｄ）参照）。

【００４１】この実施例によって製造される半導体基板
はＳＯＩ層１２の厚さを精度良く調節できるとともに、
ＳｉＧｅ層に転位が生じるのを防止できる。

【００４２】なお、シリコン基板２１をエッチングする
際には、シリコン基板２１のエッチング速度がＳｉＧｅ
層のエッチング速度よりも早いエッチング方法を用いる
必要がある。上記実施例によって製造された半導体基板
を用いて、素子間分離を図２（ｅ）に示す溝２５ではな
く、ＬＯＣＯＳ（Local oxidization of silicon）で行
った半導体装置の断面を図６に示す。符号１８はエミッ
タ領域となるｎ型ポリシリコン層であり、符号６１はＳ
ｉＯ₂からなる素子分離領域であり、符号６５はコレク
タ電極のコンタクトのためのｎ型の高濃度部である。

【００４３】

【発明の効果】本発明によれば、高速動作に適したＳｉ
／ＳｉＧｅヘテロ構造とＳＯＩ構造を兼ね備え、更にＳ
ｉＧｅ層に転位が発生するのを可及的に防止することが
できる。

【図面の簡単な説明】

【図１】本発明による半導体基板の構成を示す断面図。

【図２】本発明による半導体基板の製造方法の第１の実
施例の製造工程を示す断面図。

【図３】本発明による半導体基板の製造方法の第２の実
施例の製造工程を示す断面図。

【図４】本発明による半導体基板を用いて形成された半
導体装置の断面図。

【図５】本発明による半導体基板の製造方法の第３の実
施例の製造工程を示す断面図。

【図６】図５に示す製造工程によって製造された半導体
基板を用いて形成された半導体装置の構成を示す断面
図。

【図７】本発明の効果を説明するグラフ。

【符号の説明】

１１シリコン基板１２シリコン層１３拡散層１４熱酸化膜１５熱酸化膜１６ＳｉＧｅ層１７ｎ型高濃度部１８ｎ型シリコン層２１シリコン基板２５溝

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 21/331 29/73 Ｈ０１Ｌ 29/72

Claims

【特許請求の範囲】

【請求項１】シリコン基板と、このシリコン基板上に形成された、シリコンよりも熱膨
脹係数の小さい材料からなる絶縁膜と、この絶縁膜上に形成されて前記シリコン基板よりも厚さ
が薄いシリコン層と、このシリコン層上にヘテロエピタキシャル成長によって
形成したＳｉＧｅ層とを備えていることを特徴とする半
導体基板。
【請求項２】前記シリコン層は、シリコンよりも原子半
径の大きな不純物が拡散された拡散層を備えていること
を特徴とする請求項１記載の半導体基板。
【請求項３】第１のシリコン基板と第２のシリコン基板
とを、シリコンよりも熱膨脹係数の小さい材料からなる
絶縁膜を介して接合一体化する工程と、第２のシリコン基板を削って所定の厚さにする工程と、前記第２のシリコン基板上にＳｉＧｅ層をヘテロエピタ
キシャル成長させる工程と、を備えていることを特徴とする半導体基板の製造方法。
【請求項４】前記接合一体化は前記第１のシリコン基板
と第２のシリコン基板の少くとも一方の表面に酸化膜を
形成し、第１のシリコン基板と第２のシリコン基板とを
直接接着により接合一体化することを特徴とする請求項
３記載の製造方法。
【請求項５】第１のシリコン基板上にＳｉＧｅ層をヘテ
ロエピタキシャル成長によって形成し、このＳｉＧｅ層
上にシリコン層を形成する工程と、前記第１のシリコン基板上の前記シリコン層と、第２の
シリコン基板とを、熱膨脹係数がシリコンよりも小さな
材料からなる絶縁膜を介して接合一体化する工程と、前記第１のシリコン基板を所定の厚さとなるまで粗削し
た後、エッチングによって残りの第１のシリコン基板を
除去する工程と、を備えていることを特徴とする半導体基板の製造方法。