JP2011503847A - 結晶質薄膜光起電力構造およびその形成方法 - Google Patents

結晶質薄膜光起電力構造およびその形成方法 Download PDF

Info

Publication number
JP2011503847A
JP2011503847A JP2010532277A JP2010532277A JP2011503847A JP 2011503847 A JP2011503847 A JP 2011503847A JP 2010532277 A JP2010532277 A JP 2010532277A JP 2010532277 A JP2010532277 A JP 2010532277A JP 2011503847 A JP2011503847 A JP 2011503847A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
textured
buffer layer
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010532277A
Other languages
English (en)
Inventor
レスリー ジー． フリツェメイアー，
Original Assignee
ワコンダ テクノロジーズ， インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ワコンダ テクノロジーズ， インコーポレイテッド filed Critical ワコンダ テクノロジーズ， インコーポレイテッド
Publication of JP2011503847A publication Critical patent/JP2011503847A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0304—Inorganic materials including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03926—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate comprising a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0693—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells the devices including, apart from doping material or other impurities, only AIIIBV compounds, e.g. GaAs or InP solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

半導体素子を形成するための方法は、テクスチャード加工されたテンプレートを提供するステップと、テクスチャード加工されたテンプレート上に緩衝層を形成するステップと、緩衝層上に基板層を形成するステップと、テクスチャード加工されたテンプレートを除去し、それにより緩衝層の表面を露出させるステップと、緩衝層の露出面上に半導体層を形成するステップとを含む。種々の実施形態では、半導体構造は、実質的にテクスチャード加工されていない基板層と、基板層上に配置されたテクスチャード加工された緩衝層と、テクスチャード加工された緩衝層上に配置された半導体層とを含む。

Description

（関連出願の相互参照）
本出願は、２００７年１１月２日に出願された米国仮特許出願第６０／９８４，７９６号の優先権と利益を主張し、その全体が本明細書に参考として援用される。
（技術分野）
種々の実施形態では、本発明は、光起電力構造および素子に関し、特に、薄膜光起電力技術に関する。
（背景）
代替エネルギーおよびフラットパネルディスプレイ市場の両者は、その上に高結晶質の半導体薄膜を産生するための、高品質なフレキシブル基板を必要としている。
現在の太陽電池（すなわち、光電池）市場は、数１０年間実質的に変化していない技術に依存している。市場の９０％以上に、１２〜２０％の平均変換効率を持つ単結晶または多結晶の結晶シリコン（Ｓｉ）が普及している。高コストな生産方法および半導体電子産業との競争による原料の高需要のために、結晶性Ｓｉ素子のコストは高い。また、Ｓｉ素子は、これらの効率を達成するためには相当に厚くなければならず、かなりの量の材料を消費している。市場の残りの１０％には、安価で生産できるが、エネルギー変換効率は１０％を下回る、アモルファスＳｉ、ＣｄＴｅ、または銅−インジウム−ガリウム−セレン化物（「ＣＩＧＳ」）を土台とする、薄膜基板が広く普及している。アモルファスＳｉ効率はまた、経時劣化する。
ＧａＡｓ等のＩＩＩ−Ｖ族半導体を土台とした薄膜多接合素子には、３０％を超える高い変換効率が実証されている。しかしながら、これらの素子は、コストが１平方メートルあたり＄１０，０００を超える単結晶ゲルマニウム（Ｇｅ）またはＧａＡｓウエハ上に好都合に成長されるため、これらの生産コストは非常に高い。
新興の低コストの光電池技術には、リボンで成長させたＳｉ、高分子／有機膜、およびナノテクノロジーに基づいたアプローチを含む。これらの新規のソリューションのいずれも、生産量の増大、効率性の拡大、および生成ワットあたりのコスト低下に対する市場のニーズに完全に対処していない。
高効率半導体膜（例えば、ＩＩＩ−Ｖ族半導体膜）の成長のための有用な基板は、好ましくは、はるかに低いコストで、より広い領域に、低欠陥膜（単結晶ウエハ上に形成されるものに類似する）の成長を可能にする。フレキシビリティは有用な属性である。基板はまた、好ましくは、半導体関連製品および半導体処理環境の両者と化学的互換性がある。これらの大変な労力を要する属性は、この用途に対して効率的に使用され得る材料の数を制限する。
純金属における単結晶品質に近似する、結晶方位（例えば、「２軸テクスチャ」）を持つ多結晶金属を産生する能力は、１９４０年代から周知である。そのようなテクスチャ制御の実用化は、缶の製造を増進するテクスチャを持つアルミニウムシートの製造を含んでいる。しかしながら、シート材料の特性は、テクスチャがない場合の方がより等方性であるため、シート材料の商業用途のほとんどは、テクスチャを敬遠する。
面心立方（ｆｃｃ）金属、いくつかの体心立方（ｂｃｃ）金属、およびｆｃｃ金属を土台とするいくつかの合金は、これらが周知のロール変形および焼きなまし処理を使用して２軸テクスチャード加工され得るため、基板材料として有用であり得る。ｆｃｃ金属および合金における周知のテクスチャは、基板の結晶粒の各々のｃ軸が、基板表面に実質的に垂直であり、ａ軸が主として長さ方向に沿って整列する、「立方体テクスチャ」である。制御された圧延および焼きなまし処理において、これらの変形−テクスチャード加工された金属は、単結晶のそれに近似する２軸テクスチャを所有し得る。
ニッケル（Ｎｉ）は、圧延および焼きなまし処理を使用して、明確な立方体テクスチャを持つ薄箔が製造され得るｆｃｃ金属の１つである。先行技術は、酸化ニッケルが安定でない条件下を使用して酸化物中間層が２軸テクスチャード加工されたＮｉ表面上に蒸着され得ることを示しているが、中間層（例えば、ＣｅＯ２またはＹ２Ｏ３）が安定である場合、酸化物が下層のＮｉ箔のテクスチャを受け継ぐことを可能にし、すなわち、その上にエピタキシャルを形成する。優良な２軸テクスチャを達成するために必要な高純度Ｎｉは高価であり、Ｎｉは、立方体テクスチャを形成するために使用される、通常のアニーリング熱処理の後には、機械的に脆弱である。
これらの理由により、Ｎｉ合金および他の合金が、より堅固な、非磁性２軸テクスチャード加工された箔を作るために開発されてきた。これらの合金は、しばしば、微量制御された少量のタングステン（Ｗ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、またはクロム（Ｃｒ）等の合金元素を含有する。比較的純粋な銅（Ｃｕ）もまた、高品質立方体テクスチャを製造するために加工され得る。比較的低い酸素含有量および比較的低い置換型および侵入型要素の含有量を有する、商用グレードのＣｕは、特に実用性がある。また、先行技術は、広範なＮｉ−Ｃｕ合金もまた、高品質立方体テクスチャを製造するために加工され得るということを示している。
金属、酸化物および窒化物等の他の材料のエピタキシャル膜は、２軸テクスチャード加工された箔上に成長させられ得る。本願において使用される「エピタキシャル」とは、蒸着された膜の結晶方位が、下層のテンプレートの結晶方位に由来し、直接関連するということを意味する。
残念ながら、既存の変形−テクスチャード加工された箔のアプローチは、例えば、Ｓｉ、Ｇｅ、ＧａＡｓ、ＩｎＰ、および関連する合金および化合物等の、高性能の光学素子および光電池素子のために必要な半導体膜の蒸着について、しばしば商業的に実現可能でない。ＣｕまたはＣｕ−Ｎｉ合金でテクスチャード加工された箔を利用した、有望なアプローチは、特許文献１に記載されており、その開示全体が本明細書に参考として援用される。しかしながら、そのような箔は、従来の半導体加工と互換性がない場合がある。ＣｕおよびＮｉの両方は、約３５０℃を超える通常の処理温度でＡｓまたはＳｉを含有するガスに曝露すると、砒化物およびケイ化物の相を形成する。これらの相の形成は、著しい容量の増加を引き起こし、箔を脆化させ、引き続く工程およびほとんどの用途について、箔をおおむね使用不能にする。
米国特許出願公開第２００７／００４４８３２号明細書
ゆえに、超電導体用途について、２軸テクスチャード加工された箔の使用における相当の進歩があった一方で、光学素子、光電子素子、および光起電力技術等の、非超電導材料および用途のための工程および構造が必要である。
（概要）
従来の薄膜光電池プラットフォームおよび製作工程の前述の制限は、本願では、緩衝層がそこからテクスチャを「受け継いだ」後であるが、半導体層の形成の前に、高度にテクスチャード加工されたテンプレート層を除去することにより対応している。それによりテンプレート層は、引き続く高品質半導体関連製品および素子の製作に適したテクスチャを作成するために利用されるが、テンプレート層を脆化させる傾向のある処理に曝露される前に除去される。
一局面では、本発明の実施形態は、半導体素子を形成する方法を特徴とする。本方法は、テクスチャード加工されたテンプレートを提供するステップと、テクスチャード加工されたテンプレート上に緩衝層を形成するステップと、緩衝層上に基板層を形成するステップと、テクスチャード加工されたテンプレートを除去する（それにより緩衝層の表面を露出する）ステップと、緩衝層の露出面上に半導体層を形成するステップとを含む。緩衝層の形成中、緩衝層は、テクスチャード加工されたテンプレートのテクスチャ（テクスチャが露出面上に現れるように）を受け継いでもよい。Ｐｄを含むか、または本質的にそれから成ってもよい犠牲層は、緩衝層を形成する前に、テクスチャード加工されたテンプレート上に形成されてもよい。犠牲層の形成中、犠牲層は、テクスチャード加工されたテンプレートのテクスチャを受け継いでもよい。犠牲層は、テクスチャード加工されたテンプレートの除去時に除去されてもよい。
本方法は、基板層を形成する前に、緩衝層上に絶縁層を形成するステップを含んでもよい。絶縁層は、酸化物を含むか、または本質的にそれから成ってもよく、および／またはアモルファスであってもよい。テクスチャード加工されたテンプレートのテクスチャを実質的に含まなくてもよい拡散障壁が、基板層を形成する前に、緩衝層上に形成されてもよい。拡散障壁は、ＷまたはＲｅ等の金属または合金を含むか、または本質的にそれらから成ってもよく、および／または酸化物または窒化物を含むか、または本質的にそれらから成ってもよい。拡散障壁は、Ｗを含むか、または本質的にそれらから成ってもよい。
基板層は、Ｗ、Ｍｏ、金属合金、セラミック、またはガラスのうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。基板層は、約３５０℃を上回る温度でのＡｓ含有相および／またはＳｉ含有相の形成に実質的に影響されない材料を含むか、または本質的にその材料から成ってもよい。基板層は、テクスチャード加工されたテンプレートのテクスチャを実質的に含まなくてもよい。半導体層は、Ｓｉ、Ｇｅ、またはＩｎＧａＡｓのうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。基板層の熱膨張係数は、半導体層の熱膨張係数と実質的に一致してもよい。緩衝層は、Ｃｒ、酸化物、または窒化物のうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。テクスチャード加工されたテンプレートは、Ｃｕ、Ｎｉ、またはＣｕ−Ｎｉ合金のうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。
半導体層は、ｐ−ｎ結合またはｐ−ｉ−ｎ結合のうちの少なくとも１つを含むか、または本質的にそれらから成ってもよく、半導体素子は、半導体層上に形成されてもよい。半導体素子は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＰ、ＩｎＰ、ＡｌＩｎＡｓ、ＩｎＧａＡｓ、または合金またはその混合物のうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。半導体素子は、光起電力電池、発光ダイオード、またはレーザのうちの少なくとも１つを含んでもよい。基板層は、半導体素子のためのバック接点として機能してもよい。
別の局面では、本発明の実施形態は、実質的にテクスチャード加工されていない基板層、基板層上に配置されたテクスチャード加工された緩衝層、およびテクスチャード加工された緩衝層上に配置された半導体層を含む半導体構造を特徴とする。テクスチャード加工された緩衝層および／または半導体層の粒径は、約２５μｍを上回ってもよい。テクスチャード加工された緩衝層は、金属または金属合金、例えば、Ｃｒを含むか、または本質的にそれから成ってもよい。テクスチャード加工された緩衝層は、酸化物または窒化物のうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。
構造は、基板層とテクスチャード加工された緩衝層との間に配置された拡散障壁を含んでもよい。拡散障壁は、金属または金属合金、例えば、ＷまたはＲｅのうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。拡散障壁は、酸化物または窒化物のうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。
構造は、基板層とテクスチャード加工された緩衝層との間に配置された絶縁層を含んでもよい。絶縁層は、酸化物を含むか、または本質的それらから成ってもよく、およびアモルファスであってもよい。基板層は、Ｗ、Ｍｏ、金属合金、セラミック、またはガラスのうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。基板層の熱膨張係数は、半導体層の熱膨張係数と実質的に一致してもよい。
構造は、半導体層上に配置された半導体素子を含んでもよい。半導体素子は、光起電力電池、発光ダイオード、またはレーザのうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。半導体素子は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＰ、ＩｎＰ、ＡｌＩｎＡｓ、ＩｎＧａＡｓ、または合金またはその混合物のうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。
また別の局面では、本発明の実施形態は、実質的にテクスチャード加工されていないフレキシブル基板層および基板層上に配置された複数のテクスチャード加工された半導体接合部を含む半導体素子を特徴とする。本素子は、テクスチャード加工された緩衝層および／または基板層と複数の半導体接合部との間に配置された絶縁層を含んでもよい。複数の半導体接合部は、約１５％を上回るまたは約２０％を上回るエネルギー変換効率を有する光起電力電池を形成してもよい。半導体接合部の各々の粒径は、約２５μｍより大きくてもよい。
別の局面では、本発明の実施形態は、それ自身が、第１の金属（または金属合金）と、第１の金属（または金属合金）とは異なる第２の金属（または金属合金）を含むか、または本質的にそれから成る、テクスチャード加工されたテンプレート上に配置された緩衝層と、セラミック、ガラス、または第１および第２の金属の両方ともと異なる（または金属合金）第３の金属（または金属合金）のうちの少なくとも１つを含むか、または本質的にそれらから成る、緩衝層上に配置された、実質的にテクスチャード加工されていない基板層とを含むか、または本質的にそれらから成る、テクスチャード加工されたテンプレートを含む構造を特徴とする。緩衝層のテクスチャは、テクスチャード加工されたテンプレートのテクスチャと実質的に一致してもよい。基板層は、約３５０℃を上回る温度でのＡｓ含有相および／またはＳｉ含有相の形成に実質的に影響されない材料を含むか、または本質的にそれらの材料から成ってもよい。テクスチャード加工されたテンプレートは、約３５０℃を上回る温度でＡｓ含有相および／またはＳｉ含有相を形成する材料を含むか、または本質的にそれらの材料から成ってもよい。
構造は、緩衝層と基板層との間に配置された実質的にテクスチャード加工されていない拡散障壁を含んでもよい。拡散層は、酸化物、窒化物、または第１、第２、および第３の金属（または金属合金）とは異なる第４の金属（または金属合金）のうちの少なくとも１つを含むか、または本質的にそれらから成ってもよい。構造は、テクスチャード加工された犠牲層を含んでもよい。第１、第２、第３、第４の金属（または金属合金）とは異なる、例えば、テクスチャード加工されたテンプレートと緩衝層との間に配置されたＰｄ等の、第４の金属（または金属合金）を含むか、本質的にそれらから成ってもよい。
これらのおよび他の目的は、本願に開示される本発明の利点および特徴とあわせて、以下の説明、添付の図面、および請求項への参照を通じてより明確となろう。さらに、本願に記載される種々の実施形態の特徴は、相互排他的でなく、種々の組み合わせおよび順序で存在し得るということを理解されたい。
図面において、異なる図を通して同様の参照文字は、概して同一の部分を指す。また、図面は、原寸どおりであるとは限らず、その代わり、本発明の原則を説明する際に、強調が概して施される。以下の説明において、本発明の種々の実施形態は、以下の図面を参照して説明される。
図１Ａは、本発明の種々の実施形態に従う、テクスチャード加工されたテンプレート上に形成された、例示的構造の概念的断面図である。 図１Ｂは、テクスチャード加工されたテンプレートの除去後の、図１Ａの構造の概念図である。 図２〜図４は、本発明の種々の実施形態に従う、さらなる蒸着および処理後の、図１Ｂの構造の概念図である。 図２〜図４は、本発明の種々の実施形態に従う、さらなる蒸着および処理後の、図１Ｂの構造の概念図である。 図２〜図４は、本発明の種々の実施形態に従う、さらなる蒸着および処理後の、図１Ｂの構造の概念図である。
（詳細な説明）
本発明の実施形態における使用に適したテンプレートは、既知のおよび予期される半導体関連製品と、特に化合物半導体（例えば、ＩＩＩ−Ｖ族半導体関連製品）と化学的互換性があり、格子整合した、結晶学的志向の材料層を含む。本願において使用される場合、「格子整合した」とは、層または材料が、一方の層（例えば、緩衝）の他の層（例えば、テンプレート）上への制御されたテクスチャを持つエピタキシャル成長を可能にする、相対的格子面間隔と、引き続く高品質半導体関連製品および／または高効率半導体素子の統合を可能にするための、許容できるレベルの欠陥とを有すること指す。金属膜について、格子整合は、格子面間隔において約１０％以内の、好ましくは、約５％以内の、より好ましくは、約２％以内の相対的差異であってもよい。格子面間隔は、当該技術分野において一般的に定義されるように、材料の単位セル格子定数を、または格子定数を参照して定義されることができる別の原子間隔を指す場合がある。例えば、材料の格子定数は、立方結晶表面の対角線（これは格子定数の約１．４１４倍に等しい）によって画定される格子面間隔と格子整合されてもよい。さらに、別の材料のほぼ整数倍（繰り返すが、約１０％、約５％、または約２％以内）の格子定数（または他の格子面間隔）を有する材料もまた、「格子整合した」と見なされてもよい。例えば、第２の材料の２倍の格子面間隔を有する材料は、第２の材料の原子１つおきに、おおよその格子記録を達成する。整合に必要な程度は、考慮されている材料の種類によって異なる。例えば、高品質半導体層は、別の金属層の上に蒸着された金属層よりも、下位層とのより近接した格子整合を必要とする。格子整合の非制限例は、約３％以内で整合する、Ｃｒの立方体−面の対角線およびＧｅの立方体−面の対角線の２分の１に加えて、約８％以内で整合するＣｒおよびパラジウム（Ｐｄ）を含む。
「化学的互換性」は、本願において使用される場合、材料が、半導体処理環境で敏感に反応しない、および好ましくは、その上に統合される半導体関連製品と（少なくとも本願において考えられる処理温度で）反応性でなくおよび反応せず、またはこれを汚染しないということを意味する。さらに、反応が起きた場合でも、化学的互換性のある材料は、半導体の品質または性能を劣化させる程度までは、半導体と反応しないものとする。化学的互換性の一非制限例として、ＧｅおよびＣｒは、反応してＧｅＣｒ化合物を形成してもよいが、この化合物は安定であり、ＧｅまたはＧｅ上に形成される他の半導体のどちらの性能にも影響しない。
本願において使用される「テクスチャ」とは、厚み全体を伸長しない表面の単なるトポロジーとは対照的に、材料の層の厚みを通して伸長する、画定された結晶方位を指す。本願において使用される「２軸」とは、膜の表面に垂直な配向および膜平面内の配向の両方と近位に配列する、基板または膜の中の結晶粒を指す。２軸テクスチャリングは、半導体膜における点欠陥および線欠陥の量の低い製造、および高角粒界のキャリア捕獲効果を最小限にすることを可能にする。これは、通常の素子の作業条件での、これらの膜における非常に高い電流密度を可能にする。本願において使用される場合「テクスチャード加工されていない」とは、例えば、ランダムに配向した結晶粒を有するか、アモルファスである材料等の、テクスチャの欠如した（上記で定義されるとおり）材料を指す。
図１Ａを参照すると、テクスチャード加工されたテンプレート１００は、従来技術で周知の例えば、変形圧延および焼きなまし処理によって提供される。テクスチャード加工されたテンプレート１００は、薄箔の形であってもよく、約１０マイクロメータ（μｍ）と約１００μｍとの間の、例えば、約２５μｍの厚みを有してもよい。テクスチャード加工されたテンプレート１００の表面は、例えば、鏡のような滑らかさまで研磨されてもよい。テクスチャード加工されたテンプレート１００は、例えば、Ｃｕ、Ｎｉ、Ｃｕ合金、および／またはＮｉ合金等の金属または金属合金を含むか、または本質的にそれらから成ってもよい。テクスチャード加工されたテンプレート１００は、例えば、立方体テクスチャ等の２軸テクスチャ等の、画定されたテクスチャを有する。好ましくは、テクスチャード加工されたテンプレート１００は、Ｘ線回折極点図分析によって測定されると、約１０度未満、および好ましくは、約５度未満に広がる、半値全幅（ＦＷＨＭ）テクスチャを示す。いくつかの実施形態では、テクスチャード加工されたテンプレート１００は、約２５μｍを上回る、好ましくは、約５０μｍを上回る、およびさらに好ましくは、約１００μｍを上回る粒径を有する。テクスチャード加工されたテンプレート１００は、Ｇｅ、Ｓｉ等の半導体関連製品と、および約３５０℃を超える通常の処理温度で、ＩＩＩ−Ｖ族半導体との化学的互換性がなくてもよい。ある実施形態では、テクスチャード加工されたテンプレート１００は、先駆物質またはＡｓおよび／またはＳｉを含有する他の材料に曝露されると、約３５０℃を上回る温度でＡｓ含有相および／またはＳｉ含有相を形成する材料を含むか、または本質的にそれらから成る。
任意に、犠牲層１１０は、テクスチャード加工されたテンプレート１００上に形成される。犠牲層１１０は、金属または金属合金、例えば、Ｐｄ、プラチナ（Ｐｔ）、アルミニウム（Ａｌ）、または銀（Ａｇ）を含むか、または本質的にから成ってもよく、または、テクスチャード加工されたテンプレート１００と緩衝層１２０との間に向上した格子整合を可能にする（以下に記載される）、例えば、その間に格子面間隔を有する材料等の、元素または化合物を含むか、または本質的にそれらから成ってもよい。犠牲層１１０は、例えば、蒸発、スパッタリング、化学気相蒸着、原子層蒸着、分子線エピタキシー、有機金属蒸着等の蒸着によって、または電気めっき等の電気化学的手段（電極の有無に関わらず）によって形成されてもよい。形成中、犠牲層１１０は、テクスチャード加工されたテンプレート１００のテクスチャを「受け継ぐ」、すなわち、そのような原子記録によって、その厚みを通じてテクスチャを複製する。下位のテクスチャの「継承」は、例えば、実質的にテクスチャード加工されていない基板上に、イオンビームを使用した蒸着を介して形成された層と比較した際に、層の厚みを通じて上位のテクスチャを提供してもよい（幅の小さいテクスチャリングおよび小さい結晶粒（すなわち、サイズが１μｍ未満）がそのような層を発現することができるが、これらは概して、その全体の厚みを通した一貫したテクスチャリングに欠ける）。犠牲層１１０の形成は、イオンビームを使用せずに実施されてもよい。テクスチャード加工されたテンプレート１００の次工程中に、犠牲層１１０は、テクスチャード加工されたテンプレート１００と実質的に反応するか、拡散してもよい。犠牲層は、例えば、約２００ｎｍ未満、例えば、約１００ｎｍ未満、または約５０ｎｍ未満の厚みを有してもよい。
緩衝層１２０は、テクスチャード加工されたテンプレート１００上および任意的な犠牲層１１０上に形成される。緩衝層１２０は、金属または金属合金、例えば、Ｃｒを含むか、または本質的にそれから成ってもよく、または、窒化物または酸化物を含むか、または本質的にそれらから成ってもよい。そのような酸化物は、本質的に酸素を含む化合物および例えば、Ｓｉ等の少なくとも１つの非金属要素であってもよい。緩衝層１２０は、例えば、約１００ｎｍ〜約５００ｎｍ、の間の、例えば、約２００ｎｍの厚みを有してもよい。緩衝層１２０は、例えば、蒸発、スパッタリング、化学気相蒸着、原子層蒸着、分子線エピタキシー、有機金属蒸着等の蒸着によって、または電気めっき等の電気化学的手段（電極の有無に関わらず）によって形成されてもよい。形成中、緩衝層１２０は、テクスチャード加工されたテンプレート１００のテクスチャを受け継ぐ。緩衝層１２０は、イオンビームを使用せずに提供されてもよい。いくつかの実施形態では、複数の緩衝層１２０が、テクスチャード加工されたテンプレート１００上に形成され得る。
任意的な拡散障壁１３０は、緩衝層１２０上に形成される。拡散障壁１３０は、実質的に非エピタキシャルで形成されてもよく、ゆえに、緩衝層のテクスチャ１２０およびテクスチャード加工されたテンプレート１００を実質的に欠く。拡散障壁１３０は、例えば、Ｗまたはレニウム（Ｒｅ）等の金属または金属合金を含むか、または本質的にそれらから成ってもよく、または、例えば、本質的に酸素およびＳｉ等の少なくとも１つの非金属要素から成る化合物等の窒化物または酸化物を含むか、または本質的にそれらから成ってもよい。拡散障壁１３０は、基板層１４０と半導体関連製品および素子上に形成される緩衝層１２０との間の、すべての相互拡散または反応を実質的に妨げる（以下にさらに記載される）。
拡散障壁１３０に加えて、またはその代わりに、絶縁層（図示せず）、例えば、誘電体または他の電気絶縁体が、緩衝層１２０上に形成されてもよい。絶縁層は、アモルファスであってもよく、および、例えば、本質的に酸素およびＳｉ等の少なくとも１つの非金属要素から成る化合物等の酸化物を含むか、または本質的にそれらから成ってもよい。一実施形態では、絶縁層は、窒化物または酸化アルミニウムを含むか、または本質的にそれらから成ってもよい。絶縁層は、例えば、蒸発、スパッタリング、化学気相蒸着、原子層蒸着、分子線エピタキシー等の蒸着によって形成されてもよく、イオンビームを使用せずに形成されてもよい。絶縁層は、基板層１４０と続いて形成される半導体関連製品および素子（以下にさらに記載されるように）との間に、電気絶縁を提供してもよい。
基板層１４０は、緩衝層１２０上および任意的な拡散障壁１３０（および／または存在する場合は絶縁層）上に形成される。基板層１４０は、テクスチャード加工されたテンプレート１００の除去後に（以下にさらに記載されるように）、半導体関連製品および素子上に形成される緩衝層１２０に、構造支援を提供し、好ましくは、Ｇｅ、Ｓｉ、および約３５０℃を超える通常の処理温度でＩＩＩ−Ｖ族半導体等の半導体関連製品と化学的互換性がある。好ましい実施形態では、基板層１４０は、約３５０℃を上回る温度でＡｓ含有相および／またはＳｉ含有相の形成に実質的に影響されない材料を含むか、または本質的にそれらから成る。基板層１４０は、実質的に非エピタキシャルで形成されてもよく、ゆえに緩衝層のテクスチャ１２０およびテクスチャード加工されたテンプレート１００を実質的に欠く。したがって、基板層１４０は、従来技術で周知の任意の方法、例えば、真空蒸着、化学気相蒸着、熱ラミネート、電着、スラリーコーティング、有機金属蒸着、またはラミネーションによって形成されてもよい。ラミネーションの場合では、例えば、ろう付け用合金または接着剤等のラミネート用樹脂もまた、化学的互換性があり、任意の引き続く半導体工程で熱的に安定でなければならない。一実施形態では、基板層１４０は、約９００℃を上回る温度での電子ビーム状着によって形成される。基板層１４０は、合成物、セラミック（例えば、アルミナおよび／またはジルコニア）、ガラス、金属合金、または例えば、Ｗ、Ｍｏ、および／またはＡｌ等の金属を含むか、または本質的にそれらから成ってもよい。一実施形態では、基板層１４０は、追加的構造支持のためにより厚いセラミック材料でコーティングされた金属を含むか、または本質的にそれから成る。種々の実施形態では、基板層１４０はフレキシブルであり、ゆえに非平面構成へと操作されることができる。基板層１４０は、例えば、続いて形成される半導体素子のためのバック接点等の接点として機能することができるように、実質的に導電性であってもよい。基板層１４０は、例えば、約１μｍ〜約０．５ｍｍの間の厚みを有してもよい。
図ＩＢを参照すると、テクスチャード加工されたテンプレート１００（および存在する場合は任意的な犠牲層１１０）は除去され、緩衝層１２０の表面１５０を曝露する。テクスチャード加工されたテンプレート１００は、選択的な工程および／または終点モニタリングによって除去されてもよい。本願で使用される場合、選択的な工程は、表面１５０に悪影響を及ぼすことなく、実質的にすべてのテクスチャード加工されたテンプレート１００を除去し、それにより、表面１５０を、引き続く半導体関連製品および／またはその上の素子の形成に適したようにする。適した選択的な工程は、例えば、化学エッチング（例えば、硝酸等の酸による）、電気化学エッチング、プラズマエッチング、イオンビーム照射、レーザ切断、溶解、および逆バイアススパッタリングを含んでもよい。適した終点モニタリング法は、例えば、表面反射、残留ガス分析、光吸収分光分析、およびテクスチャード加工されたテンプレート１００の実質的に完全な除去を検出することができる従来技術で周知の他の方法を含んでもよい。任意に、基板層１４０の露出面は、テクスチャード加工されたテンプレート１００の除去中に、保護層（図示せず）によって損傷または除去から保護されてもよい。緩衝層のテクスチャ１２０（テクスチャード加工されたテンプレート１００から受け継いだ）、ゆえに、表面１５０は、テクスチャード加工されたテンプレート１００の除去後、実質的に変化しないままとなる。
図２を参照すると、少なくとも１つの半導体層２００が、緩衝層１２０の表面１５０上に形成される。緩衝層１２０および半導体層２００は、好ましくは、格子整合しており、および化学的互換性を持つ。半導体層２００は、ＩＶ族元素または化合物（例えば、Ｓｉ、Ｇｅ、またはＳｉＧｅ）、またはＩＩＩ−Ｖ族化合物（例えば、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ、および／またはＮの組み合わせを含む化合物）の少なくとも１群を含むか、または本質的にそれらから成ってもよく、ドープ（すなわち、ｎ型および／またはｐ型ドーパントを含む）されてもよい。好ましい実施形態では、半導体層２００は、少なくともＳｉ、Ｇｅ、またはＩｎＧａＡｓのうちの１つを含むか、または本質的にそれらから成る。半導体層２００は、緩衝層のテクスチャ１２０を受け継いでもよく、実質的に結晶学的配向であってもよく、例えば、（１００）、（１１０）、または（１１１）であってもよい。半導体層２００は、例えば、化学気相蒸着、原子層蒸着、分子線エピタキシー、液相エピタキシー、または析出温度が約２５℃〜約７００℃の間の物理的気相成長法等の蒸着によって形成されてもよい。半導体層２００の厚みは、約１００ｎｍ〜約５μｍの間、例えば、約２μｍであってもよい。一実施形態では、半導体層２００は、ドープしてそこにｐ−ｎ結合および／またはｐ−ｉ−ｎ結合を形成する。そのような接合は、引き続き製作される半導体素子（以下にさらに記載される）の一部分として機能してもよい。半導体層２００は、少なくとも１つのホモ接合または少なくとも１つのヘテロ接合を含むか、または本質的にそれらから成ってもよい（複数の半導体関連製品を組み込む、例えば、別の材料の層の間に「挟み込まれる」一材料の量子井戸を形成する）。
好ましい実施形態では、半導体層２００（および／または続いて形成される半導体関連製品および素子）および基板層１４０の熱膨張係数は、実質的に一致し、ゆえに、有害な残留応力および／またはクラックを実質的に含まない、半導体関連製品および素子の製作を可能にする。本発明の種々の実施形態によれば、実質的に一致する熱膨張係数は、約２０％未満、好ましくは、約１０−１５％未満、さらに好ましくは、約５％未満の相対的な差異を有する。例えば、Ｍｏの熱膨張係数は、約４．８×１０−６／℃であり、ＧｅまたはＧａＡｓの熱膨張係数（約５．７×１０−６／℃）と約１５％以内で一致する。
図３を参照すると、本発明の種々の実施形態では、半導体素子３００は、半導体層２００上に形成される。半導体素子３００は、光起電力電池（例えば、図４を参照せよ）、発光ダイオード、レーザ、またはディスプレイを含むか、または本質的にそれらから成ってもよい。半導体素子３００は、ＩＩＩ−Ｖ族化合物（例えば、Ａｌ、Ｇａ、Ｉｎ、Ａｓ、Ｐ、および／またはＮの組み合わせを含む化合物）を含むか、または本質的にから成ってもよく、ドープ（すなわち、ｎ型および／またはｐ型ドーパントを含む）されてもよい。一実施形態では、半導体素子３００は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＰ、ＩｎＰ、ＡｌＩｎＡｓ、またはＩｎＧａＡｓのうちの少なくとも１つを含むか、または本質的にそれらから成る。半導体素子３００は、ドープしてｐ−ｎ結合および／またはｐ−ｉ−ｎ結合のうちの少なくとも１つを形成してもよい。図３では、境界３１０は、ｐ−ｎ結合またはｐ−ｉ−ｎ接合の真性領域における、ｐ型およびｎ型のドープ領域のおおよその境界を表す。半導体素子３００は、半導体層２００と格子整合されてもよく、半導体層２００のテクスチャと実質的に等しいテクスチャを有してもよい。半導体素子３００は、少なくとも１つのホモ接合または少なくとも１つのヘテロ接合を含むか、または本質的にそれらから成ってもよい。
図４は、半導体層２００上に形成される多接合光起電力電池４００を示す。セル４００は、複数のｐ−ｎまたはｐ−ｉ−ｎ結合を含み、そのような３つの接合４１０、４２０、４３０が図４に示される。接合の各々は、異なるバンドギャップを有してもよく、ゆえに、接合の各々は、異なる波長の光を吸収し、セル４００の全体の効率を上げる。ｐ−ｉ−ｎ結合の真性層は、ｐ型ドープ層からｎ型ドープ層（またはその逆）への漏洩電流経路の形成を実質的に妨げることにより、１つ以上の層における粒界に沿ったセル４００の暗電流（その中の接合）を低減し得る。セル４００内の半導体関連製品のうちの１つ以上が、半導体層２００に実質的に格子整合されてもよく、半導体層２００は、ｐ−ｎまたはｐ−ｉ−ｎ結合を含んでもよい（それゆえに、上述のとおり、素子の有効部分を形成する）。例えば、金属または透明の導電体（例えばインジウムスズ酸化物等）を含むか、または本質的にそれらから成ってもよい上部接点４４０は、セル４００への電気接触を可能にするために形成されてもよい。基板層１４０は、セル４００へのバック接点として機能してもよい。基板層１４０上に任意的な絶縁層を含有する構造では、絶縁層は、共通基板層１４０上に形成される複数の半導体素子３００および／またはセル４００の間に、分離を提供してもよい。セル４００（および／または他の半導体素子３００）は、一つの太陽が地上を照明する条件下において、約１５％を上回る、約２０％を上回る、または約３０％を上回るエネルギー変換効率を示してもよい。素子は、８０％を上回る、単結晶半導体基板上に製作された実質的に類似の素子のエネルギー変換効率を示してもよい。
本願に記載された層および／または素子製作工程は、従来のバッチまたは単一ウエハ工程において、またはロールツーロールの連続または段階的製造法によって実行され得る。得られる素子は、約１１５ｃｍ２を上回る表面領域を有し得る。ロールツーロール工程は、工程の各ステップが実施される、または、一連のシステムにおいて、その各々が工程内のステップのうちの１つ以上を実施する、連続システムにおいて行われてもよい。ロールツーロール工程は、犠牲層１１０、緩衝層１２０、拡散層１３０、および１つ以上の半導体層２００の蒸着を含むか本質的にそれらから成ってもよい。ロールツーロール工程はまた、テクスチャード加工されたテンプレート１００の除去を含んでもよい。さらに、本発明の実施形態に従って使用される素子および材料は、実質的に非超電導であってもよい。
本願において採用される用語および表現は、限定でなく説明の用語および表現として使用されるものであり、そのような用語および表現の使用において、図示および説明された特徴のいかなる均等物またはその一部分を排除することを意図するものではない。また、本発明の一定の実施形態を記載したことにより、本願に開示される概念を組み込んだ他の実施形態が、本発明の精神および範囲を逸脱することなく使用され得るということは、当業者には明白となろう。したがって、記載の実施形態は、あらゆる点において、単に説明的であって限定的でないと見なされる。

Claims (51)

  1. 半導体素子を形成するための方法であって、該方法は、
    テクスチャード加工されたテンプレートを提供することと、
    該テクスチャード加工されたテンプレート上に緩衝層を形成することと、
    該緩衝層上に基板層を形成することと、
    該テクスチャード加工されたテンプレートを除去し、それにより、該緩衝層の表面を露出させることと、
    該緩衝層の露出面上に半導体層を形成することと
    を含む、方法。
  2. 前記緩衝層の形成中、該緩衝層は、前記テクスチャード加工されたテンプレートのテクスチャを受け継ぐ、請求項１に記載の方法。
  3. 前記テクスチャは、前記緩衝層の前記露出面上に出現する、請求項２に記載の方法。
  4. 前記緩衝層を形成する前に、前記テクスチャード加工されたテンプレート上に犠牲層を形成することをさらに含む、請求項１に記載の方法。
  5. 前記犠牲層の形成中、該犠牲層は、前記テクスチャード加工されたテンプレートの前記テクスチャを受け継ぐ、請求項４に記載の方法。
  6. 前記テクスチャード加工されたテンプレートの除去中に、前記犠牲層を除去することをさらに含む、請求項４に記載の方法。
  7. 前記犠牲層は、Ｐｄを含む、請求項４に記載の方法。
  8. 前記基板層を形成する前に、前記緩衝層上に絶縁層を形成することをさらに含む、請求項１に記載の方法。
  9. 前記絶縁層は、酸化物を含む、請求項８に記載の方法。
  10. 前記基板層を形成する前に、前記緩衝層上に拡散障壁を形成することをさらに含む、請求項１に記載の方法。
  11. 前記拡散障壁は、前記テクスチャード加工されたテンプレートの前記テクスチャを実質的に含まない、請求項１０に記載の方法。
  12. 前記拡散障壁は、Ｗ、Ｒｅ、酸化物、または窒化物のうちの少なくとも１つを含む、請求項１０に記載の方法。
  13. 前記拡散障壁は、Ｗを含む、請求項１２に記載の方法。
  14. 前記基板層は、Ｗ、Ｍｏ、金属合金、セラミック、またはガラスのうちの少なくとも１つを含む、請求項１に記載の方法。
  15. 前記基板層は、約３５０℃を上回る温度でのＡｓ含有相またはＳｉ含有相のうちの少なくとも１つの形成に実質的に影響されない材料を含む、請求項１に記載の方法。
  16. 前記基板層は、前記テクスチャード加工されたテンプレートの前記テクスチャを実質的に含まない、請求項１に記載の方法。
  17. 前記半導体層は、Ｓｉ、Ｇｅ、またはＩｎＧａＡｓのうちの少なくとも１つを含む、請求項１に記載の方法。
  18. 前記基板層の熱膨張係数は、前記半導体層の熱膨張係数と実質的に一致する、請求項１に記載の方法。
  19. 前記緩衝層は、Ｃｒ、酸化物、または窒化物のうちの少なくとも１つを含む、請求項１に記載の方法。
  20. 前記テクスチャード加工されたテンプレートは、Ｃｕ、Ｎｉ、またはＣｕ−Ｎｉ合金のうちの少なくとも１つを含む、請求項１に記載の方法。
  21. 前記半導体層は、ｐ−ｎ接合部またはｐ−ｉ−ｎ接合部のうちの少なくとも１つを含む、請求項１に記載の方法。
  22. 前記半導体層上に半導体素子を形成することをさらに含む、請求項１に記載の方法。
  23. 前記半導体素子は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＰ、ＩｎＰ、ＡｌＩｎＡｓ、またはＩｎＧａＡｓのうちの少なくとも１つを含む、請求項２２に記載の方法。
  24. 前記半導体素子は、光起電力電池、発光ダイオード、またはレーザのうちの少なくとも１つを含む、請求項２２に記載の方法。
  25. 前記基板層は、前記半導体素子のためのバック接点として機能する、請求項２２に記載の方法。
  26. 半導体構造であって、
    実質的にテクスチャード加工されていない基板層と、
    該基板層上に配置された、テクスチャード加工された緩衝層と、
    該テクスチャード加工された緩衝層上に配置された、半導体層と
    を含む、半導体構造。
  27. 前記テクスチャード加工された緩衝層の粒径は、約２５μｍを上回る、請求項２６に記載の半導体構造。
  28. 前記テクスチャード加工された緩衝層は、金属または金属合金を含む、請求項２６に記載の半導体構造。
  29. 前記テクスチャード加工された緩衝層は、Ｃｒを含む、請求項２８に記載の半導体構造。
  30. 前記テクスチャード加工された緩衝層は、酸化物または窒化物のうちの少なくとも１つを含む、請求項２６に記載の半導体構造。
  31. 前記基板層と前記テクスチャード加工された緩衝層との間に配置された、拡散障壁をさらに含む、請求項２６に記載の半導体構造。
  32. 前記拡散障壁は、金属または金属合金を含む、請求項３１に記載の半導体構造。
  33. 前記拡散障壁は、ＷまたはＲｅのうちの少なくとも１つを含む、請求項３２に記載の半導体構造。
  34. 前記拡散障壁は、酸化物または窒化物のうちの少なくとも１つを含む、請求項３１に記載の半導体構造。
  35. 前記基板層と前記テクスチャード加工された緩衝層との間に配置された、絶縁層をさらに含む、請求項２６に記載の半導体構造。
  36. 前記絶縁層は、酸化物を含む、請求項３５に記載の半導体構造。
  37. 前記基板層は、Ｗ、Ｍｏ、金属合金、セラミック、またはガラスのうちの少なくとも１つを含む、請求項２６に記載の半導体構造。
  38. 前記基板層の熱膨張係数は、前記半導体層の熱膨張係数と実質的に一致する、請求項２６に記載の半導体構造。
  39. 前記半導体層上に配置された半導体素子をさらに含む、請求項２６に記載の半導体構造。
  40. 前記半導体素子は、光起電力電池、発光ダイオード、またはレーザのうちの少なくとも１つを含む、請求項３９に記載の半導体構造。
  41. 前記半導体素子は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＰ、ＩｎＰ、ＡｌＩｎＡｓ、またはＩｎＧａＡｓのうちの少なくとも１つを含む、請求項３９に記載の半導体構造。
  42. 半導体素子であって、
    実質的にテクスチャード加工されていないフレキシブル基板層と、
    該基板層上に配置された、複数のテクスチャード加工された半導体接合部と
    を含む、半導体素子。
  43. 前記基板層と前記複数の半導体接合部との間に配置された、テクスチャード加工された緩衝層をさらに含む、請求項４２に記載の半導体素子。
  44. 前記基板層と前記複数の半導体接合部との間に配置された、絶縁層をさらに含む、請求項４２に記載の半導体素子。
  45. 前記複数の半導体接合部は、約１５％を上回るエネルギー変換効率を有する光起電力電池を形成する、請求項４２に記載の半導体素子。
  46. 前記半導体接合部の各々の粒径は、約２５μｍを上回る、請求項４２に記載の半導体素子。
  47. 構造であって、
    第１の金属を含む、テクスチャード加工されたテンプレートと、
    該テクスチャード加工されたテンプレート上に配置された緩衝層であって、該緩衝層は、該第１の金属とは異なる第２の金属を含む、緩衝層と、
    該緩衝層上に配置された、実質的にテクスチャード加工されていない基板層であって、該基板層は、セラミック、ガラス、または該第１および第２の金属の両方とは異なる第３の金属のうちの少なくとも１つを含む、基板層と
    を含む、構造。
  48. 前記緩衝層のテクスチャは、前記テクスチャード加工されたテンプレートの前記テクスチャと実質的に一致する、請求項４７に記載の構造。
  49. 前記基板層は、約３５０℃を上回る温度でのＡｓ含有相またはＳｉ含有相のうちの少なくとも１つの形成に実質的に影響されない材料を含み、前記テクスチャード加工されたテンプレートは、約３５０℃を上回る温度でＡｓ含有相またはＳｉ含有相のうちの少なくとも１つを形成する材料を含む、請求項４７に記載の構造。
  50. 前記緩衝層と前記基板層との間に配置された、実質的にテクスチャード加工されていない拡散障壁をさらに備え、該散層は、酸化物、窒化物、または前記第１、第２、および第３の金属とは異なる第４の金属のうちの少なくとも１つを含む、請求項４７に記載の構造。
  51. 前記テクスチャード加工されたテンプレートと前記緩衝層との間に配置された、Ｐｄを含むテクスチャード加工された犠牲層をさらに備える、請求項４７に記載の構造。
JP2010532277A 2007-11-02 2008-10-31 結晶質薄膜光起電力構造およびその形成方法 Pending JP2011503847A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98479607P 2007-11-02 2007-11-02
PCT/US2008/081984 WO2009059128A2 (en) 2007-11-02 2008-10-31 Crystalline-thin-film photovoltaic structures and methods for forming the same

Publications (1)

Publication Number Publication Date
JP2011503847A true JP2011503847A (ja) 2011-01-27

Family

ID=40586909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010532277A Pending JP2011503847A (ja) 2007-11-02 2008-10-31 結晶質薄膜光起電力構造およびその形成方法

Country Status (3)

Country Link
US (2) US8927392B2 (ja)
JP (1) JP2011503847A (ja)
WO (1) WO2009059128A2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070044832A1 (en) * 2005-08-25 2007-03-01 Fritzemeier Leslie G Photovoltaic template
JP2011503847A (ja) * 2007-11-02 2011-01-27 ワコンダ テクノロジーズ， インコーポレイテッド 結晶質薄膜光起電力構造およびその形成方法
US20100236607A1 (en) * 2008-06-12 2010-09-23 General Electric Company Monolithically integrated solar modules and methods of manufacture
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
TWI373851B (en) * 2008-11-25 2012-10-01 Nexpower Technology Corp Stacked-layered thin film solar cell and manufacturing method thereof
US8415187B2 (en) * 2009-01-28 2013-04-09 Solexant Corporation Large-grain crystalline thin-film structures and devices and methods for forming the same
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8633097B2 (en) * 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US8466447B2 (en) 2009-08-06 2013-06-18 Alliance For Sustainable Energy, Llc Back contact to film silicon on metal for photovoltaic cells
US20110030773A1 (en) * 2009-08-06 2011-02-10 Alliance For Sustainable Energy, Llc Photovoltaic cell with back-surface reflectivity scattering
CN101980367B (zh) * 2010-08-23 2013-01-23 广东瑞德兴阳光伏科技有限公司 一种四结化合物半导体太阳能光伏电池芯片
CN101976690A (zh) * 2010-08-23 2011-02-16 北京工业大学 一种四结半导体太阳能光伏电池芯片
KR101163154B1 (ko) * 2010-09-30 2012-07-06 광주과학기술원 고효율 연성 캘코파이럿계 화합물 반도체 박막태양전지의 제조 방법
US8210420B1 (en) * 2011-02-03 2012-07-03 Ut-Battelle, Llc Composite biaxially textured substrates using ultrasonic consolidation
US9142412B2 (en) * 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
US9818901B2 (en) * 2011-05-13 2017-11-14 International Business Machines Corporation Wafer bonded solar cells and fabrication methods
US20130025654A1 (en) 2011-07-29 2013-01-31 International Business Machines Corporation Multi-junction photovoltaic device and fabrication method
KR20140138817A (ko) * 2012-02-29 2014-12-04 솔렉셀, 인크. 고효율 화합물 반도체 태양 전지를 위한 구조 및 방법
US9105775B2 (en) 2012-06-28 2015-08-11 International Business Machines Corporation Textured multi-junction solar cell and fabrication method
US8940580B2 (en) 2012-06-28 2015-01-27 International Business Machines Corporation Textured multi-junction solar cell and fabrication method
DE102013100818B4 (de) * 2013-01-28 2023-07-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060115964A1 (en) * 2004-11-30 2006-06-01 Findikoglu Alp T Near single-crystalline, high-carrier-mobility silicon thin film on a polycrystalline/amorphous substrate
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
US20070044832A1 (en) * 2005-08-25 2007-03-01 Fritzemeier Leslie G Photovoltaic template

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3372069A (en) * 1963-10-22 1968-03-05 Texas Instruments Inc Method for depositing a single crystal on an amorphous film, method for manufacturing a metal base transistor, and a thin-film, metal base transistor
US4400244A (en) * 1976-06-08 1983-08-23 Monosolar, Inc. Photo-voltaic power generating means and methods
US4165558A (en) * 1977-11-21 1979-08-28 Armitage William F Jr Fabrication of photovoltaic devices by solid phase epitaxy
US4128733A (en) * 1977-12-27 1978-12-05 Hughes Aircraft Company Multijunction gallium aluminum arsenide-gallium arsenide-germanium solar cell and process for fabricating same
US4227942A (en) * 1979-04-23 1980-10-14 General Electric Company Photovoltaic semiconductor devices and methods of making same
US4332974A (en) * 1979-06-28 1982-06-01 Chevron Research Company Multilayer photovoltaic cell
US4321099A (en) * 1979-11-13 1982-03-23 Nasa Method of fabricating Schottky barrier solar cell
US4392297A (en) * 1980-11-20 1983-07-12 Spire Corporation Process of making thin film high efficiency solar cells
US4514583A (en) * 1983-11-07 1985-04-30 Energy Conversion Devices, Inc. Substrate for photovoltaic devices
US4530739A (en) * 1984-03-09 1985-07-23 Energy Conversion Devices, Inc. Method of fabricating an electroplated substrate
JPS60222831A (ja) * 1984-04-20 1985-11-07 Nippon Kogaku Kk <Nikon> アルバダ式カメラフアインダ−の視野内表示装置
US4588451A (en) 1984-04-27 1986-05-13 Advanced Energy Fund Limited Partnership Metal organic chemical vapor deposition of 111-v compounds on silicon
US7038238B1 (en) * 1985-05-07 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a non-single crystalline semiconductor layer
JPS62171167A (ja) * 1986-01-23 1987-07-28 Mitsubishi Electric Corp 太陽電池の製造方法
US4707216A (en) * 1986-01-24 1987-11-17 University Of Illinois Semiconductor deposition method and device
US4808462A (en) * 1987-05-22 1989-02-28 Glasstech Solar, Inc. Solar cell substrate
EP0307108A1 (en) * 1987-08-24 1989-03-15 Canon Kabushiki Kaisha Method of forming crystal
US4981525A (en) * 1988-02-19 1991-01-01 Sanyo Electric Co., Ltd. Photovoltaic device
US5156995A (en) * 1988-04-01 1992-10-20 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
US4915744A (en) 1989-02-03 1990-04-10 Applied Solar Energy Corporation High efficiency solar cell
CA1341327C (en) 1989-09-05 2001-12-18 Dan Fern Methods for depositing finish coatings on substrates of anodisable metals and the products thereof
US5136351A (en) * 1990-03-30 1992-08-04 Sharp Kabushiki Kaisha Photovoltaic device with porous metal layer
US5433169A (en) * 1990-10-25 1995-07-18 Nichia Chemical Industries, Ltd. Method of depositing a gallium nitride-based III-V group compound semiconductor crystal layer
JP2721271B2 (ja) * 1990-11-20 1998-03-04 キヤノン株式会社 太陽電池の製造方法
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
JP2999280B2 (ja) * 1991-02-22 2000-01-17 キヤノン株式会社 光起電力素子
US5231047A (en) * 1991-12-19 1993-07-27 Energy Conversion Devices, Inc. High quality photovoltaic semiconductor material and laser ablation method of fabrication same
US6541695B1 (en) * 1992-09-21 2003-04-01 Thomas Mowles High efficiency solar photovoltaic cells produced with inexpensive materials by processes suitable for large volume production
EP0654831A3 (en) * 1993-11-18 1998-01-14 Matsushita Battery Industrial Co Ltd Method of manufacturing solar cell
JP3478618B2 (ja) * 1993-11-30 2003-12-15 キヤノン株式会社 光電変換素子及びその製造方法
JP3395318B2 (ja) * 1994-01-07 2003-04-14 住友化学工業株式会社 ３−５族化合物半導体結晶の成長方法
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5668050A (en) * 1994-04-28 1997-09-16 Canon Kabushiki Kaisha Solar cell manufacturing method
US5677236A (en) * 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
JP3017422B2 (ja) * 1995-09-11 2000-03-06 キヤノン株式会社 光起電力素子アレー及びその製造方法
US5730852A (en) 1995-09-25 1998-03-24 Davis, Joseph & Negley Preparation of cuxinygazsen (X=0-2, Y=0-2, Z=0-2, N=0-3) precursor films by electrodeposition for fabricating high efficiency solar cells
US5824566A (en) * 1995-09-26 1998-10-20 Canon Kabushiki Kaisha Method of producing a photovoltaic device
US5843811A (en) * 1996-04-10 1998-12-01 University Of Florida Method of fabricating a crystalline thin film on an amorphous substrate
JP3220934B2 (ja) * 1996-07-17 2001-10-22 キヤノン株式会社 太陽電池モジュールを用いたハイブリッドパネル
DE19634580C2 (de) 1996-08-27 1998-07-02 Inst Solar Technologien Verfahren zur Herstellung einer CIS-Bandsolarzelle und Vorrichtung zur Durchführung des Verfahrens
EP0827213A3 (en) * 1996-08-28 1999-05-19 Canon Kabushiki Kaisha Photovoltaic device
EP0831538A3 (en) * 1996-09-19 1999-07-14 Canon Kabushiki Kaisha Photovoltaic element having a specific doped layer
JP3616785B2 (ja) * 1996-09-19 2005-02-02 キヤノン株式会社 太陽電池の製造方法
US5897331A (en) * 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6184456B1 (en) * 1996-12-06 2001-02-06 Canon Kabushiki Kaisha Photovoltaic device
US5853497A (en) * 1996-12-12 1998-12-29 Hughes Electronics Corporation High efficiency multi-junction solar cells
US6756289B1 (en) * 1996-12-27 2004-06-29 Canon Kabushiki Kaisha Method of producing semiconductor member and method of producing solar cell
EP0977911A4 (en) 1997-04-21 2002-05-22 Davis Joseph & Negley PREPARATION OF LAYERS OF A PRECURSOR CONSISTING OF COPPER-INDIUM-GALLIUM DISELENIURE BY ELECTRODEPOSITION FOR MANUFACTURING HIGH-EFFICIENCY PHOTOPILES
JP3468670B2 (ja) * 1997-04-28 2003-11-17 シャープ株式会社 太陽電池セルおよびその製造方法
US6121541A (en) * 1997-07-28 2000-09-19 Bp Solarex Monolithic multi-junction solar cells with amorphous silicon and CIS and their alloys
JPH1154773A (ja) 1997-08-01 1999-02-26 Canon Inc 光起電力素子及びその製造方法
JP4112655B2 (ja) * 1997-09-25 2008-07-02 東芝松下ディスプレイテクノロジー株式会社 多結晶薄膜の製造方法
JPH11251612A (ja) * 1998-03-03 1999-09-17 Canon Inc 光起電力素子の製造方法
JP4214585B2 (ja) * 1998-04-24 2009-01-28 富士ゼロックス株式会社 半導体デバイス、半導体デバイスの製造方法及び製造装置
US6331208B1 (en) 1998-05-15 2001-12-18 Canon Kabushiki Kaisha Process for producing solar cell, process for producing thin-film semiconductor, process for separating thin-film semiconductor, and process for forming semiconductor
US6278054B1 (en) * 1998-05-28 2001-08-21 Tecstar Power Systems, Inc. Solar cell having an integral monolithically grown bypass diode
KR100414132B1 (ko) * 1998-07-02 2004-01-07 아스트로파워 다결정성 실리콘 박막, 다결정성 실리콘 박막 전자 디바이스, 집적 태양 전지, 태양전지 모듈 및 그 제조방법
US6077722A (en) * 1998-07-14 2000-06-20 Bp Solarex Producing thin film photovoltaic modules with high integrity interconnects and dual layer contacts
US6057507A (en) 1998-09-10 2000-05-02 Jx Crystals Inc. Coarse grain polycrystalline gallium antimonide thermophotovoltaic cell
US6277714B1 (en) * 1998-09-21 2001-08-21 The Penn State Research Foundation Metal-contact induced crystallization in semiconductor devices
WO2000073542A1 (fr) * 1999-05-28 2000-12-07 Shin-Etsu Handotai Co., Ltd. Monocristal de czochralski dope au ga et son procede de fabrication
JP4126812B2 (ja) * 1999-07-07 2008-07-30 富士ゼロックス株式会社 光半導体素子
US6562761B1 (en) * 2000-02-09 2003-05-13 American Superconductor Corporation Coated conductor thick film precursor
WO2001015245A1 (en) * 1999-08-24 2001-03-01 Electric Power Research Institute, Inc. Surface control alloy substrates and methods of manufacture therefor
JP2001068698A (ja) * 1999-08-30 2001-03-16 Canon Inc 光起電力素子の形成方法
US6340788B1 (en) 1999-12-02 2002-01-22 Hughes Electronics Corporation Multijunction photovoltaic cells and panels using a silicon or silicon-germanium active substrate cell for space and terrestrial applications
EP1261990A1 (de) 2000-02-07 2002-12-04 CIS Solartechnik Gmbh Flexibles metallisches substrat für cis-solarzellen und verfahren zu seiner herstellung
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US7339109B2 (en) * 2000-06-20 2008-03-04 Emcore Corporation Apparatus and method for optimizing the efficiency of germanium junctions in multi-junction solar cells
US6784139B1 (en) * 2000-07-10 2004-08-31 Applied Thin Films, Inc. Conductive and robust nitride buffer layers on biaxially textured substrates
US6525264B2 (en) * 2000-07-21 2003-02-25 Sharp Kabushiki Kaisha Thin-film solar cell module
US6638838B1 (en) * 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6548751B2 (en) * 2000-12-12 2003-04-15 Solarflex Technologies, Inc. Thin film flexible solar cell
JP2002237606A (ja) * 2000-12-04 2002-08-23 Canon Inc 太陽電池用基板、それを用いた太陽電池及び太陽電池の製造方法
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
US6750394B2 (en) * 2001-01-12 2004-06-15 Sharp Kabushiki Kaisha Thin-film solar cell and its manufacturing method
US6673646B2 (en) * 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6703688B1 (en) * 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
US20020158245A1 (en) 2001-04-26 2002-10-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing binary metal oxide layers
AU2002303658A1 (en) 2001-05-08 2002-11-18 Kimerling, Lionel, C. Silicon solar cell with germanium backside solar cell
US7053294B2 (en) * 2001-07-13 2006-05-30 Midwest Research Institute Thin-film solar cell fabricated on a flexible metallic substrate
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US20030027409A1 (en) * 2001-08-02 2003-02-06 Motorola, Inc. Germanium semiconductor structure, integrated circuit, and process for fabricating the same
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
CN1639879A (zh) 2002-01-02 2005-07-13 瑞威欧公司 光伏打电池及其制作方法
US6645313B2 (en) * 2002-02-22 2003-11-11 Ut-Battelle, Llc Powder-in-tube and thick-film methods of fabricating high temperature superconductors having enhanced biaxial texture
US6951585B2 (en) * 2002-04-05 2005-10-04 Canon Kabushiki Kaisha Liquid-phase growth method and liquid-phase growth apparatus
WO2003091173A2 (en) * 2002-04-23 2003-11-06 Astropower, Inc. Capping layer for crystallizing germanium, and substrate having thin crystallized germanium layer
EP1369931A1 (en) 2002-06-03 2003-12-10 Hitachi, Ltd. Solar cell and its manufacturing method, metal plate for the same
US7560641B2 (en) * 2002-06-17 2009-07-14 Shalini Menezes Thin film solar cell configuration and fabrication method
US7087113B2 (en) * 2002-07-03 2006-08-08 Ut-Battelle, Llc Textured substrate tape and devices thereof
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
US7122733B2 (en) * 2002-09-06 2006-10-17 The Boeing Company Multi-junction photovoltaic cell having buffer layers for the growth of single crystal boron compounds
DE10245631B4 (de) * 2002-09-30 2022-01-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement
AU2002951838A0 (en) 2002-10-08 2002-10-24 Unisearch Limited Method of preparation for polycrystalline semiconductor films
US6962873B1 (en) * 2002-12-10 2005-11-08 Novellus Systems, Inc. Nitridation of electrolessly deposited cobalt
WO2004073024A2 (en) * 2003-02-06 2004-08-26 Brown University Method and apparatus for making continuous films ofa single crystal material
US7812249B2 (en) 2003-04-14 2010-10-12 The Boeing Company Multijunction photovoltaic cell grown on high-miscut-angle substrate
JP4457576B2 (ja) 2003-05-08 2010-04-28 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物結晶およびその製造方法
KR20110042249A (ko) * 2003-06-04 2011-04-25 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
US20050067377A1 (en) * 2003-09-25 2005-03-31 Ryan Lei Germanium-on-insulator fabrication utilizing wafer bonding
US7084460B2 (en) * 2003-11-03 2006-08-01 International Business Machines Corporation Method for fabricating SiGe-on-insulator (SGOI) and Ge-on-insulator (GOI) substrates
US7279632B2 (en) * 2004-02-25 2007-10-09 President Of Tohoku University Multi-element polycrystal for solar cells and method of manufacturing the same
US6872988B1 (en) * 2004-03-23 2005-03-29 Ut-Battelle, Llc Semiconductor films on flexible iridium substrates
WO2005096395A1 (en) 2004-03-30 2005-10-13 Hille & Müller GMBH Mo substrate for a photovoltaic solar cell
US7777241B2 (en) * 2004-04-15 2010-08-17 The Trustees Of Boston University Optical devices featuring textured semiconductor layers
JP4867137B2 (ja) * 2004-05-31 2012-02-01 住友化学株式会社 化合物半導体エピタキシャル基板
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
JPWO2006111804A1 (ja) 2005-03-28 2008-11-20 財団法人神奈川科学技術アカデミー 半導体製造方法及び半導体装置
US7288332B2 (en) * 2005-10-06 2007-10-30 Los Almos National Security, Llc Conductive layer for biaxially oriented semiconductor film growth
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
US7601430B2 (en) * 2006-01-31 2009-10-13 Los Alamos National Security, Llc Biaxially oriented film on flexible polymeric substrate
US8101858B2 (en) * 2006-03-14 2012-01-24 Corus Technology B.V. Chalcopyrite semiconductor based photovoltaic solar cell comprising a metal substrate, coated metal substrate for a photovoltaic solar cell and manufacturing method thereof
US7700975B2 (en) * 2006-03-31 2010-04-20 Intel Corporation Schottky barrier metal-germanium contact in metal-germanium-metal photodetectors
JP2007277055A (ja) 2006-04-07 2007-10-25 Toyoda Gosei Co Ltd 半導体結晶の製造方法および半導体基板
CN100576578C (zh) 2006-04-20 2009-12-30 无锡尚德太阳能电力有限公司 制备太阳电池电极的方法及其电化学沉积装置
DE602007010141D1 (de) 2006-05-24 2010-12-09 Atotech Deutschland Gmbh Zusammensetzung zur stromlosen metallabscheidung und verfahren zur abscheidung von kupfer-zink-zinn,ignet ist
US20070277874A1 (en) 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US8536445B2 (en) 2006-06-02 2013-09-17 Emcore Solar Power, Inc. Inverted metamorphic multijunction solar cells
RU2326993C2 (ru) * 2006-07-25 2008-06-20 Самсунг Электро-Меканикс Ко., Лтд. Способ выращивания монокристалла нитрида на кремниевой пластине, нитридный полупроводниковый светоизлучающий диод, изготовленный с его использованием, и способ такого изготовления
EP1892767A1 (en) 2006-08-22 2008-02-27 BP Solar Espana, S.A. Unipersonal Photovoltaic cell and production thereof
JP2011503847A (ja) * 2007-11-02 2011-01-27 ワコンダ テクノロジーズ， インコーポレイテッド 結晶質薄膜光起電力構造およびその形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060115964A1 (en) * 2004-11-30 2006-06-01 Findikoglu Alp T Near single-crystalline, high-carrier-mobility silicon thin film on a polycrystalline/amorphous substrate
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
US20070044832A1 (en) * 2005-08-25 2007-03-01 Fritzemeier Leslie G Photovoltaic template

Also Published As

Publication number Publication date
US8927392B2 (en) 2015-01-06
US20090117679A1 (en) 2009-05-07
WO2009059128A2 (en) 2009-05-07
US20090114274A1 (en) 2009-05-07
WO2009059128A3 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
US8927392B2 (en) Methods for forming crystalline thin-film photovoltaic structures
US7288332B2 (en) Conductive layer for biaxially oriented semiconductor film growth
US20070044832A1 (en) Photovoltaic template
US20100270653A1 (en) Crystalline thin-film photovoltaic structures and methods for forming the same
US8415187B2 (en) Large-grain crystalline thin-film structures and devices and methods for forming the same
EP2084752B1 (en) Method for manufacturing a substrate provided with a transparent conductive film for thin film solar cells
US9257284B2 (en) Silicon heterojunction solar cells
US20060208257A1 (en) Method for low-temperature, hetero-epitaxial growth of thin film cSi on amorphous and multi-crystalline substrates and c-Si devices on amorphous, multi-crystalline, and crystalline substrates
US20120080083A1 (en) Semiconductor assembly with a metal oxide layer having intermediate refractive index
Wee et al. Heteroepitaxial film silicon solar cell grown on Ni-W foils
JP2011146528A (ja) 多結晶シリコン系太陽電池およびその製造方法
Mitchell et al. Progress towards high efficiency thin film CdTe solar cells
JP2009224774A (ja) 太陽電池及びその製造方法
KR100681162B1 (ko) 반도체 장치 및 그 제조 방법
US8236603B1 (en) Polycrystalline semiconductor layers and methods for forming the same
Ma et al. Molybdenum (Mo) back contacts for CIGS solar cells
WO2020086998A1 (en) Highly-textured thin films
JP4325310B2 (ja) 導電性光反射膜の形成方法
US9997661B2 (en) Method of making a copper oxide/silicon thin-film tandem solar cell using copper-inorganic film from a eutectic alloy
TWI408822B (zh) Thin silicon solar cell and its manufacturing method
JP3710312B2 (ja) 光起電力素子及びその製造方法
JP5858421B2 (ja) 太陽電池の製造方法
Goyal et al. Low cost, single crystal-like substrates for practical, high efficiency solar cells
JP2009164644A (ja) 導電性光反射膜、薄膜太陽電池用基板およびそれを適用した薄膜太陽電池
US20120192937A1 (en) Thin film structure for photovoltaic applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131225