KR100679610B1 - 단결정 구조를 갖는 박막의 형성 방법 - Google Patents

단결정 구조를 갖는 박막의 형성 방법 Download PDF

Info

Publication number
KR100679610B1
KR100679610B1 KR1020060004335A KR20060004335A KR100679610B1 KR 100679610 B1 KR100679610 B1 KR 100679610B1 KR 1020060004335 A KR1020060004335 A KR 1020060004335A KR 20060004335 A KR20060004335 A KR 20060004335A KR 100679610 B1 KR100679610 B1 KR 100679610B1
Authority
KR
South Korea
Prior art keywords
thin film
single crystal
crystal structure
seed
amorphous
Prior art date
Application number
KR1020060004335A
Other languages
English (en)
Inventor
손용훈
이종욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060004335A priority Critical patent/KR100679610B1/ko
Priority to US11/652,619 priority patent/US20070163489A1/en
Application granted granted Critical
Publication of KR100679610B1 publication Critical patent/KR100679610B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47D—FURNITURE SPECIALLY ADAPTED FOR CHILDREN
    • A47D15/00—Accessories for children's furniture, e.g. safety belts or baby-bottle holders
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47D—FURNITURE SPECIALLY ADAPTED FOR CHILDREN
    • A47D9/00—Cradles ; Bassinets
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/14—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method characterised by the seed, e.g. its crystallographic orientation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Pediatric Medicine (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

개시된 단결정 구조를 갖는 박막의 형성 방법에서는 단결정 기판 상에 개구부를 갖는 절연막 패턴을 형성한다. 그리고, 상기 개구부 내에 상기 단결정 기판과 실질적으로 동일한 결정 구조를 갖는 제1 단결정 구조의 시드 박막을 매립시킨다.
이어서, 상기 제1 단결정 구조의 시드 박막 중에서 그 표면으로부터 일정 깊이까지의 부분을 비정질 구조의 시드 박막으로 변환시킨다. 그러면, 상기 제1 단결정 구조의 시드 박막에서 발생하는 각면 형태의 결정 구조가 제거된다. 그리고, 제1 레이저 빔을 조사하여 상기 비정질 구조의 시드 박막을 제2 단결정 구조의 시드 박막으로 변환시킨다. 이어서, 상기 제2 단결정 구조의 시드 박막을 갖는 절연막 패턴 상에 비정질 구조의 박막을 형성하고, 상기 비정질 구조의 박막에 제2 레이저 빔을 조사한다. 그러며, 상기 비정질 구조의 박막은 단결정 구조의 박막으로 변환된다.

Description

단결정 구조를 갖는 박막의 형성 방법{method of manufacturing a thin film layer of single crystal structure}
도 1은 종래의 방법에 따라 단결정 구조를 갖는 박막을 형성할 때 발생하는 문제점을 지적하기 위한 사진이다.
도 2a 내지 도 2g는 본 발명의 단결정 구조를 갖는 박막의 형성 방법을 나타내는 개략적인 단면도들이다.
<도면 부호에 대한 간단한 설명>
10 : 단결정 기판 12 : 절연막 패턴
13 : 개구부 14 : 제1 단결정 구조의 시드 박막
15 : 비정질 구조의 시드 박막 16 : 제2 단결정 구조의 시드 박막
18 : 비정질 구조의 박막 20 : 단결정 구조의 시드 박막
본 발명은 단결정 구조를 갖는 박막의 형성 방법에 관한 것으로서, 보다 상세하게는 스택 구조에서의 채널막 등으로 적용하기 위한 단결정 구조를 갖는 박막의 형성 방법에 관한 것이다.
일반적으로, 결정 구조에 따라 물질은 단결정(single crystal), 다결정(poly crystal) 및 비정질(amorphous)로 분류할 수 있다. 상기 단결정은 하나의 결정 구조로 이루어지고, 상기 다결정은 다수개의 결정 구조로 이루어지고, 상기 비정질은 물질 내부가 결정이 아닌 불규칙한 원자 배열로 이루어진다. 상기 다결정은 다수개의 결정 구조로 이루어지기 때문에 많은 결정 입계(grain boundary)를 갖는다. 그리고, 상기 결정 입계가 많을 경우 전자 또는 정공(hole)과 같은 캐리어의 이동과 제어 등을 방해한다.
따라서, 스택 구조의 박막 트랜지스터(thin film transistor : TFT) 등을 포함하는 반도체 장치 또는 에스오씨(SOC : system on chip) 등의 제조에서는 액티브 영역으로 형성하기 위한 박막으로서 단결정 실리콘 박막을 주로 선택한다.
그리고, 상기 단결정 실리콘 박막을 형성하는 방법에 대한 예들은 일본특허출원 공개 2001-308008호, 일본특허출원 공개 2002-359159호, 미국특허 5,972,105호 등에 개시되어 있다.
상기 단결정 실리콘 박막을 형성하는 방법은 주로 다음과 같다.
먼저, 단결정 실리콘 기판 상에 개구부를 갖는 절연막 패턴을 형성한 후, 선택적 에피택시얼 성장을 수행하여 상기 개구부 내에 단결정 구조의 시드 박막을 형성한다. 그리고, 상기 시드 박막을 갖는 절연막 패턴 상에 비정질 실리콘 박막을 형성한 후, 열처리를 수행한다. 그러면, 상기 비정질 실리콘 박막의 상변화를 통하여 상기 비정질 실리콘 박막이 단결정 실리콘 박막으로 변환한다.
그러나, 언급한 방법을 수행하여 상기 단결정 실리콘 박막을 형성할 때 상기 시드 박막에는 그 결정 구조가 도 1에 도시된 바와 같이 각면(facet morphology) 형태로 형성된다. 특히, 상기 시드 박막의 결정 구조가 (111)일 경우에는 상기 각면 형태가 상기 개구부의 저면를 기준으로 약 54.7°로 기울어진 형태를 갖는다.
이와 같이, 상기 시드 박막의 결정 구조가 각면 형태를 가질 경우에는 그 상부에 형성시킨 비정질 실리콘 박막을 상변화시킬 때 상기 각면 형태의 결정 구조가 그대로 전사되고, 그 결과 상기 비정질 실리콘 박막의 상변화를 통하여 수득하는 단결정 실리콘 박막에도 각면 형태의 결정 구조가 형성된다. 그리고, 상기 단결정 실리콘 박막에 각면 형태의 결정 구조가 형성될 경우에는 전기적 신뢰도에 나쁜 영향을 끼친다.
따라서, 종래의 방법에 따라 형성한 단결정 실리콘 박막의 경우에는 각면 형태의 결정 구조로 인하여 전기적 신뢰도를 저하시키기 때문에 스택 구조의 채널막 등에 적용하기에는 다소 어려움이 있다.
본 발명의 목적은 각면 형태의 결정 구조가 형성되지 않는 단결정 구조의 박막을 용이하게 형성하기 위한 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 단결정 구조를 갖는 박막의 형성 방법에서는 단결정 기판 상에 상기 단결정 기판의 표면을 부분적으로 노출시키는 개구부를 갖는 절연막 패턴을 형성한다. 그리고, 선택적 에피택시얼 성장을 수행하여 상기 개구부 내에 상기 단결정 기판과 실질적으로 동일한 결정 구조를 갖는 제1 단결정 구조의 시드 박막을 매립시킨다. 이어서, 상기 제1 단결정 구조의 시드 박막 중에서 그 표면으로부터 일정 깊이까지의 부분을 비정질 구조의 시드 박막으로 변환시킨다. 그러면, 상기 제1 단결정 구조의 시드 박막에서 발생하는 각면 형태의 결정 구조가 제거된다. 그리고, 상기 제1 단결정 구조의 시드 박막이 영향을 끼치는 상태에서 상변화가 발생하도록 상기 비정질 구조의 시드 박막에 제1 레이저 빔을 조사한다. 이와 같이, 상기 제1 레이저 빔을 조사함에 따라 상기 비정질 구조의 시드 박막을 상기 제1 단결정 구조의 시드 박막과 실질적으로 동일한 결정 구조를 갖는 제2 단결정 구조의 시드 박막으로 변환된다. 이어서, 상기 제2 단결정 구조의 시드 박막을 갖는 절연막 패턴 상에 비정질 구조의 박막을 형성하고, 상기 제2 단결정 구조의 시드 박막이 영향을 끼치는 상태에서 상변화가 발생하도록 상기 비정질 구조의 박막에 제2 레이저 빔을 조사한다. 그러며, 상기 비정질 구조의 박막을 상기 제2 단결정 구조의 시드 박막과 실질적으로 동일한 결정 구조를 갖는 단결정 구조의 박막으로 변환된다.
특히, 본 발명에서는 이온 주입 등을 수행하여 불순물을 도핑시킴으로써 상기 제1 단결정 구조의 시드 박막을 비정질 구조의 시드 박막으로 변환시키는 것이 바람직하다. 이때, 사용할 수 있는 불순물의 예로서는 게르마늄, 실리콘, 아르제닉, 포스포러스, 보론 등을 들 수 있다.
또한, 본 발명에서는 상기 불순물을 도핑하는 깊이가 상기 개구부의 입구 부위의 선폭에 비해 1.3 내지 1.5배인 것이 바람직하다. 이는, 상기 각면 형태의 결정 구조가 상기 개구부의 저면을 기준으로 약 54.7°가 기울어진 형태를 갖기 때문 이다.
이와 같이, 본 발명에서는 개구부 내에 매립되는 단결정 구조의 시드 박막에서 발생하는 각면 형태의 결정 구조를 제거한 후, 비정질 구조의 박막의 상변화를 수행한다. 그러므로, 상변화를 통하여 수득하는 단결정 구조의 박막에서는 각면 형태의 결정 구조가 형성되지 않는다.
따라서, 본 발명의 방법에 따라 수득하는 단결정 구조의 박막의 경우에는 각면 형태의 결정 구조로 인한 전기적 신뢰도의 저하를 충분하게 줄일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 박막 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한 박막이 다른 박막 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 박막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3 박막이 개재될 수도 있다.
도 2a 내지 도 2g는 본 발명의 단결정 구조를 갖는 박막의 형성 방법을 나타내는 개략적인 단면도들이다.
도 2a를 참조하면, 단결정 기판(10)을 마련한다. 여기서, 상기 단결정 기판 (10)의 예로서는 단결정 실리콘 기판, 단결정 게르마늄 기판 등을 들 수 있다. 아울러, 스택 구조에서 상부에 위치하는 단결정 기판(10)의 경우에는 상기 단결정 기판(10)의 예로서 선택적 에피택시얼 성장에 의해 수득하는 단결정 실리콘 박막, 선택적 에피택시얼 성장에 의해 수득하는 단결정 게르마늄 박막 등을 들 수 있다. 그리고, 상기 단결정 기판(10)의 또 다른 예로서는 실리콘-온-인슐레이터 기판, 게르마늄-온-인슐레이터 기판 등을 들 수 있다.
특히, 본 발명의 실시예에서는 상기 단결정 기판(10)으로서 단결정 실리콘 기판을 선택하는 것이 바람직하다.
이어서, 상기 단결정 기판(10) 상에 상기 단결정 기판(10)의 표면을 부분적으로 노출시키는 개구부(13)를 갖는 절연막 패턴(12)을 형성한다.
구체적으로, 상기 단결정 기판(10) 상에 절연막을 형성한다. 여기서, 상기 절연막은 주로 산화물을 포함하는 것이 바람직하다. 그리고, 포토레지스트 패턴을 식각 마스크로 사용하는 식각 공정을 수행하여 상기 절연막을 부분적으로 제거한다. 이에 따라, 상기 단결정 기판(10) 상에는 상기 단결정 기판(10)을 부분적으로 노출시키는 개구부(13)를 갖는 절연막 패턴(12)이 형성된다.
특히, 본 발명의 실시예에서는 상기 개구부(13)가 적어도 두 개인 것이 바람직하다. 따라서, 상기 절연막 패턴(12)에 의해 적어도 두 군데의 단결정 기판(10)의 표면이 부분적으로 노출된다.
도 2b를 참조하면, 상기 개구부(13)를 갖는 절연막 패턴(12)을 형성한 후, 선택적 에피택시얼 성장을 수행한다. 그러면, 상기 개구부(13)에 의해 노출된 단결 정 기판(10)의 표면으로부터 상기 단결정 기판(10)과 결정 구조가 실질적으로 동일한 단결정 구조의 시드 박막(14)이 형성된다.
특히, 본 발명의 실시예에서는 상기 단결정 기판(10)으로서 단결정 실리콘 기판을 포함하기 때문에 상기 선택적 에피택시얼 성장을 수행하여 형성하는 상기 단결정 구조의 시드 박막(14)은 단결정 실리콘 구조의 시드 박막인 것이 바람직하다. 아울러, 본 발명의 실시예에서는 언급하는 단결정 구조의 시드 박막(14)을 제1 단결정 구조의 시드 박막으로 표현하기도 한다.
또한, 본 발명의 다른 실시예로서 단결정 게르마늄 기판을 상기 단결정 기판으로 포함할 경우에는 상기 선택적 에피택시얼 성장을 수행하여 형성하는 상기 단결정 구조의 시드 박막은 단결정 게르마늄 구조의 시드 박막을 포함하는 것이 바람직하다.
언급한 바와 같이, 본 발명의 실시예에서는 선택적 에피택시얼 성장을 수행하여 상기 개구부(13)에 의해 노출된 단결정 기판(10)의 표면으로부터 상기 단결정 기판(10)과 결정 구조가 실질적으로 동일한 제1 단결정 구조의 시드 박막(14)으로 형성한다. 그러므로, 상기 단결정 기판(10) 상에는 게이트 패턴, 금속 배선, 로직 소자 등과 같은 반도체 구조물이 형성되는 것이 바람직하다.
아울러, 상기 제1 단결정 구조의 시드 박막(14)으로 형성할 때 상기 제1 단결정 구조의 시드 박막(14)이 개구부(13)의 입구 부위보다 높게 형성될 경우에는 화학기계적 연마 등과 같은 평탄화 공정을 수행하여 상기 개구부(13)의 입구 부위 주변에 형성된 상기 제1 단결정 구조의 시드 박막(14)을 제거하는 것이 바람직하 다.
그러나, 상기 선택적 에피택시얼 성장을 수행하여 상기 개구부(13) 내에 매립시키는 상기 제1 단결정 구조의 시드 박막(14)의 경우에는 그 결정 구조가 각면 형태를 갖는다. 즉, 상기 제1 단결정 구조의 시드 박막(14)은 그 결정 구조가 개구부(13)의 저면과 평행하게 형성되지 않고, 그 결정 구조가 상기 개구부(13)의 저면을 기준으로 다소 기울지게 형성되는 것이다. 특히, 상기 제1 단결정 구조의 시드 박막(14)에서 그 결정 구조가 (111)일 경우에는 상기 개구부(13)의 저면를 기준으로 약 54.7°로 기울어진 각면 형태를 갖는다.
만약, 상기 각면 형태의 결정 구조를 갖는 상기 제1 단결정 구조의 시드 박막(14) 상에 후술하는 비정질 구조의 박막으로부터 단결정 구조의 박막을 수득할 경우에는 상기 각면 형태의 결정 구조가 상기 단결정 구조의 박막에 그대로 전사되고, 그 결과 전기적 신뢰도에 영향을 끼친다.
따라서, 본 발명의 실시예에서는, 도 2c에 도시된 바와 같이, 상기 제1 단결정 구조의 시드 박막(14) 중에서 그 표면으로부터 일정 깊이까지의 부분을 비정질 구조의 시드 박막(15)으로 변환시킨다. 이와 같이, 상기 비정질 구조의 시드 박막(15)으로 변환시킬 경우에는 상기 제1 단결정 구조의 시드 박막(14)에서 발생하는 각면 형태의 결정 구조가 제거된다. 즉, 상기 비정질 구조의 시드 박막(15)의 경우에는 그 결정 구조가 정형화되어 있지 않기 때문에 상기 각면 형태의 결정 구조가 제거되는 것이다.
여기서, 상기 제1 단결정 구조의 시드 박막(14) 중에서 상기 비정질 구조의 시드 박막(15)으로 변환시키는 깊이는 상기 개구부(13)의 입구 부위의 선폭에 의존한다. 이는, 상기 제1 단결정 구조의 시드 박막(14)이 갖는 결정 구조가 일정한 각도의 각면 형태를 갖기 때문이다. 따라서, 본 발명의 실시예에서는 상기 개구부(13)의 입구 부위의 선폭에 비해 역 1.3 내지 1.5배의 깊이까지만 상기 비정질 구조의 시드 박막(15)으로 변환시키는 것이 바람직하다. 즉, 상기 개구부(13)의 선폭이 약 70nm일 경우에는 상기 제1 단결정 구조의 시드 박막(14)의 표면으로부터 약 100nm의 깊이까지 상기 비정질 구조의 시드 박막(15)으로 변환시키고, 상기 개구부(13)의 선폭이 약 90nm일 경우에는 상기 제1 단결정 구조의 시드 박막(14)의 표면으로부터 약 125nm의 깊이까지 상기 비정질 구조의 시드 박막(15)으로 변환시키고, 상기 개구부(13)의 선폭이 약 100nm일 경우에는 상기 제1 단결정 구조의 시드 박막(14)으로부터 약 140nm의 깊이까지 상기 비정질 구조의 시드 박막(15)으로 변환시킨다.
또한, 본 발명의 실시예에서는 불순물의 도핑을 수행하여 상기 비정질 구조의 시드 박막(15)으로 변환시킨다. 특히, 상기 불순물의 도핑은 그 깊이 제어가 용이한 이온 주입을 수행하는 것이 바람직하다. 아울러, 상기 비정질 구조의 시드 박막(15)으로 변환시키기 위하여 도핑하는 불순물의 예로서는 게르마늄, 실리콘, 아르제닉, 포스포러스, 보론 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하고, 경우에 따라서는 둘 이상을 혼합하여 사용할 수도 있다.
언급한 바와 같이, 본 발명의 실시예에서는 이온 주입 등과 같은 불순물의 도핑을 통하여 상기 제1 단결정 구조의 시드 박막(14) 중에서 일부분을 비정질 구 조의 시드 박막(15)으로 변환시킴으로써 상기 제1 단결정 구조의 시드 박막(14)이 갖는 각면 형태의 결정 구조를 제거하는 것이다.
도 2d를 참조하면, 상기 비정질 구조의 시드 박막(15)에 제1 레이저 빔을 조사하여 상기 비정질 구조의 시드 박막(15)을 상기 제1 단결정 구조의 시드 박막(14)과 실질적으로 동일한 결정 구조를 갖는 제2 단결정 구조의 시드 박막(16)으로 변환시킨다. 즉, 상기 제1 단결정 구조의 시드 박막(14)이 영향을 끼치는 상태에서 상변화가 발생하도록 상기 비정질 구조의 시드 박막(15)에 상기 제1 레이저 빔을 조사함으로써 상기 비정질 구조의 시드 박막(15)을 상기 제2 단결정 구조의 시드 박막(16)으로 변환시키는 것이다.
특히, 본 발명의 실시예에서는 상기 비정질 구조의 시드 박막(15)이 비정질 실리콘 구조의 시드 박막으로 한정하고 있기 때문에 상기 제1 레이저 빔을 약 1,410℃ 이상의 온도로 조사하는 것이 바람직하다. 이는, 상기 비정질 실리콘 구조의 시드 박막의 녹는점(melting point)이 1,410℃이기 때문이다.
아울러, 본 발명의 다른 실시예서와 같이 상기 비정질 구조의 시드 박막을 비정질 게르마늄 구조의 시드 박막으로 형성할 경우에는 상기 비정질 게르마늄 구조의 시드 박막의 녹는점이 약 937.4℃이기 때문에 상기 제1 레이저 빔을 약 937.4℃ 이상의 온도로 조사해야 한다.
여기서, 상기 비정질 구조의 시드 박막(15)을 상변화를 통하여 상기 제2 단결정 구조의 시드 박막(16)으로 변환시키는 것은 후술하는 비정질 구조의 박막으로부터 단결정 구조의 박막을 수득할 때 비정질 구조의 시드 박막(15)이 상변화가 이 루어질 때 시드로서의 작용을 충분하게 감당하지 못하기 때문이다.
또한, 상기 레이저 빔의 조사에 의한 상변화를 통하여 수득하는 제2 단결정 구조의 시드 박막(16)의 경우에는 상기 제1 단결정 구조의 시드 박막(14)의 각면 형태의 결정 구조가 전사되어도 상기 개구부의 입구 부위까지는 전사되지 않기 때문에 후술하는 비정질 구조의 박막으로부터 수득하는 단결정 구조의 박막의 표면까지 상기 각면 형태의 결정 구조가 전사되지 않는다.
그러므로, 본 발명의 실시예에서는 상기 각면 형태의 결정 구조가 후술하는 단결정 구조의 박막의 표면에 형성되지 않도록 하기 위하여 도 2a 내지 도 2d에서의 공정을 수행하는 것이다.
도 2e를 참조하면, 상기 제2 단결정 구조의 시드 박막(16)을 갖는 절연막 패턴(12) 상에 비정질 구조의 박막(18)을 형성한다. 상기 비정질 구조의 박막(18)은 주로 화학기상증착 공정을 수행하여 형성한다. 아울러, 상기 비정질 구조의 박막(18)은 그 두께를 적극적으로 한정하지는 않지만, 대체로 얇은 두께를 갖도록 형성하는 것이 바람직하다.
특히, 본 발명의 실시예에서는 상기 제1 단결정 구조의 시드 박막(14)과 제2 단결정 구조의 시드 박막(16)을 으로서 단결정 실리콘 구조의 시드 박막을 한정하기 때문에 상기 비정질 구조의 박막(18) 또한 비정질 실리콘 박막인 것이 바람직하다.
만약, 본 발명의 다른 실시예에서와 같이 단결정 게르마늄 구조의 시드 박막을 제1 단결정 구조의 시드 박막과 제2 단결정 구조의 시드 박막으로 형성할 경우 에는 상기 비정질 구조의 박막이 비정질 게르마늄 박막인 것이 바람직하다.
도 2f 내지 도 2g를 참조하면, 상기 비정질 구조의 박막(18)에 제2 레이저 빔을 조사한다. 이때, 상기 제2 레이저 빔을 조사할 때 상기 제2 단결정 구조의 시드 박막(16)이 상변화에 충분하게 영향을 끼쳐야 한다. 그러므로, 본 발명의 실시예에서는 상기 비정질 구조의 박막(18) 표면으로부터 상기 비정질 구조의 박막(18)과 상기 제2 단결정 구조의 시드 박막(16)이 면접하는 부위까지 전체적으로 상기 제2 레이저 빔을 조사한다.
또한, 본 발명의 실시예에서는 언급한 제1 레이저 빔을 조사하는 부재와 상기 제2 레이저 빔을 조사하는 부재가 서로 동일한 것이 바람직하다. 그 이유는, 상기 제1 레이저 빔을 조사하는 부재와 상기 제2 레이저 빔을 조사하는 부재가 서로 다를 경우에는 생산성에 영향을 끼치기 때문이다. 아울러, 상기 제2 레이저 빔의 조사에서도 상기 비정질 구조의 박막(18)을 녹일 수 있는 온도로 조사하는 것이 바람직하다.
따라서, 본 발명의 실시예에서는 상기 비정질 구조의 박막(18)을 비정질 실리콘 박막으로 한정하고 있기 때문에 상기 제2 레이저 빔을 약 1,410℃ 이상의 온도로 조사하는 것이 바람직하다.
아울러, 본 발명의 다른 실시예서와 같이 상기 비정질 구조의 박막을 비정질 게르마늄 박막으로 형성할 경우에는 상기 제2 레이저 빔을 약 937.4℃ 이상의 온도로 조사해야 한다.
이와 같이, 상기 비정질 구조의 박막(18)에 상기 제2 레이저 빔을 조사함에 따라 상기 비정질 구조의 박막(18)은 상변화가 발생한다. 즉, 상기 제2 레이저 빔을 조사함에 따라 상기 비정질 구조의 박막(18) 전체가 액상으로 변환하는 것이다. 여기서, 상기 비정질 구조의 박막(18)이 액상으로 변환하여도 상기 제2 단결정 구조의 시드 박막(16)을 갖는 절연막 패턴(12)으로부터 흘러내리지 않는 것은 상기 액상의 변환하는 시간이 수 나노초에 불과하기 때문이다. 즉, 수 나노초 동안 액상으로 변환한 후, 다시 고체 상태로 변환하기 때문이다.
또한, 상기 제2 레이저 빔을 조사할 때 상기 비정질 구조의 박막(18)을 갖는 구조물을 가열하는 것이 바람직하다. 그 이유는, 상기 제2 레이저 빔을 조사함에 따라 상변화가 발생하는 비정질 구조의 박막(18)에서의 온도 구배를 감소시키기 위함이다. 이와 같이, 상기 온도 구배를 감소시킬 경우에는 보다 큰 크기를 갖는 그레인들의 수득이 가능하다.
언급한 바와 같이, 상기 제2 단결정 구조의 시드 박막(16)이 영향을 끼치는 상태에서 상기 제2 레이저 빔을 조사하여 상변화를 발생시킴으로써 상기 비정질 구조의 박막(18)은 단결정 구조의 박막(20)으로 변환한다. 이는, 상기 제2 레이저 빔의 조사에 의해 상변화가 발생할 때 상기 제2 단결정 구조의 시드 박막(16)이 시드로 작용하기 때문이다.
특히, 본 발명의 실시예에서는 상기 비정질 구조의 박막(18)으로서 다결정 실리콘 박막을 한정하기 때문에 상기 제2 레이저 빔을 조사할 경우 상기 비정질 구조의 박막(18)은 단결정 실리콘 박막으로 변환한다.
언급한 바와 같이, 본 발명의 실시예에서는 각면 형태의 결정 구조가 영향을 끼치지 않는 상황에서 수행하는 상변화를 통하여 단결정 구조의 박막(20)을 수득할 수 있다. 그러므로, 상기 단결정 구조의 박막(20)에는 각면 형태의 결정 구조가 형성되지 않는다. 따라서, 상기 단결정 구조의 박막(20)을 채널막 등으로 적용할 경우에는 전기적 신뢰도의 향상을 기대할 수 있다.
아울러, 본 발명의 실시예에서는 레이저 빔을 조사하는 상변화를 이용하기 때문에 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 구조의 박막(20)을 용이하게 수득할 수 있다.
또한, 본 발명의 실시예를 통하여 수득한 단결정 구조의 박막(20)은 적층형 반도체 장치의 제조에서 액티브 영역으로 활용하는 것이 바람직하다. 그러므로, 상기 단결정 구조의 박막(20) 상에는 게이트 패턴, 금속 배선, 로직 소자 등을 형성할 수 있다.
언급한 바와 같이, 본 발명에 의하면 스택 구조에서의 채널막 등에 적용하기 위한 단결정 구조의 박막에 빈번하게 생성되는 각면 형태의 결정 구조를 용이하게 제거할 수 있다. 따라서, 본 발명의 방법을 통하여 수득하는 단결정 구조의 박막은 각면 형태의 결정 구조로 인하여 발생하는 전기적 신뢰도의 저하를 충분하게 줄일 수 있다.
그러므로, 본 발명은 스택 구조 등과 같은 고집적화를 요구하는 반도체 장치의 제조에 적극적으로 활용할 수 있는 이점이 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해 당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 단결정 기판 상에 상기 단결정 기판의 표면을 부분적으로 노출시키는 개구부를 갖는 절연막 패턴을 형성하는 단계;
    선택적 에피택시얼 성장을 수행하여 상기 개구부 내에 상기 단결정 기판과 실질적으로 동일한 결정 구조를 갖는 제1 단결정 구조의 시드 박막을 매립시키는 단계;
    상기 제1 단결정 구조의 시드 박막 중에서 그 표면으로부터 일정 깊이까지의 부분을 비정질 구조의 시드 박막으로 변환시켜 상기 제1 단결정 구조의 시드 박막에서 발생하는 각면 형태(facet morphology)의 결정 구조를 제거하는 단계;
    상기 제1 단결정 구조의 시드 박막이 영향을 끼치는 상태에서 상변화가 발생하도록 상기 비정질 구조의 시드 박막에 제1 레이저 빔을 조사하여 상기 비정질 구조의 시드 박막을 상기 제1 단결정 구조의 시드 박막과 실질적으로 동일한 결정 구조를 갖는 제2 단결정 구조의 시드 박막으로 변환시키는 단계;
    상기 제2 단결정 구조의 시드 박막을 갖는 절연막 패턴 상에 비정질 구조의 박막을 형성하는 단계; 및
    상기 제2 단결정 구조의 시드 박막이 영향을 끼치는 상태에서 상변화가 발생하도록 상기 비정질 구조의 박막에 제2 레이저 빔을 조사하여 상기 비정질 구조의 박막을 상기 제2 단결정 구조의 시드 박막과 실질적으로 동일한 결정 구조를 갖는 단결정 구조의 박막으로 변환시키는 단계를 포함하는 단결정 구조를 갖는 박막의 형성 방법.
  2. 제1 항에 있어서, 상기 단결정 기판은 단결정 실리콘 기판 또는 단결정 게르마늄 기판을 포함하는 것을 특징으로 하는 단결정 구조를 갖는 박막의 형성 방법.
  3. 제1 항에 있어서, 상기 절연막 패턴은 산화물을 포함하는 것을 특징으로 하는 단결정 구조를 갖는 박막의 형성 방법.
  4. 제1 항에 있어서, 상기 제1 단결정 구조의 시드 박막을 비정질 구조의 시드 박막으로 변환시키는 것은 불순물을 도핑시킴에 의해 달성되는 것을 특징으로 하는 단결정 구조를 갖는 박막의 형성 방법.
  5. 제4 항에 있어서, 상기 불순물의 도핑은 이온 주입을 수행하는 것을 특징으로 하는 단결정 구조를 갖는 박막의 형성 방법.
  6. 제4 항에 있어서, 상기 불순물은 게르마늄, 실리콘, 아르제닉, 포스포러스 및 보론으로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하는 것을 특징으로 하는 단결정 구조를 갖는 박막의 형성 방법.
  7. 제1 항에 있어서, 상기 일정 깊이는 상기 개구부의 입구 부위의 선폭에 비해 1.3 내지 1.5배인 것을 특징으로 하는 단결정 구조를 갖는 박막의 형성 방법.
  8. 제1 항에 있어서, 상기 제1 레이저 빔과 상기 제2 레이저 빔 각각을 조사하는 부재는 서로 동일한 것을 특징으로 하는 단결정 구조를 갖는 박막의 형성 방법.
  9. 제1 항에 있어서, 상기 제1 레이저 빔과 상기 제2 레이저 빔 각각은 상기 비정질 구조의 시드 박막과 상기 비정질 구조의 박막 각각을 녹일 수 있는 온도로 조사하는 것을 특징으로 하는 단결정 구조를 갖는 박막의 형성 방법.
  10. 제1 항에 있어서, 상기 선택적 에피택시얼 성장을 수행하여 상기 개구부 내에 상기 단결정 기판과 실질적으로 동일한 결정 구조를 갖는 제1 단결정 구조의 시드 박막을 매립시킬 때 상기 제1 단결정 구조의 시드 박막이 상기 개구부의 입구 부위보다 높게 형성될 경우, 상기 개구부의 입구 부위가 노출될 때까지 상기 제1 단결정 구조의 시드 박막을 연마하는 단계를 더 포함하는 것을 특징으로 하는 단결정 구조를 갖는 박막의 형성 방법.
KR1020060004335A 2006-01-16 2006-01-16 단결정 구조를 갖는 박막의 형성 방법 KR100679610B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060004335A KR100679610B1 (ko) 2006-01-16 2006-01-16 단결정 구조를 갖는 박막의 형성 방법
US11/652,619 US20070163489A1 (en) 2006-01-16 2007-01-12 Method of forming a layer having a single crystalline structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060004335A KR100679610B1 (ko) 2006-01-16 2006-01-16 단결정 구조를 갖는 박막의 형성 방법

Publications (1)

Publication Number Publication Date
KR100679610B1 true KR100679610B1 (ko) 2007-02-06

Family

ID=38105593

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060004335A KR100679610B1 (ko) 2006-01-16 2006-01-16 단결정 구조를 갖는 박막의 형성 방법

Country Status (2)

Country Link
US (1) US20070163489A1 (ko)
KR (1) KR100679610B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806351B1 (ko) 2007-02-16 2008-02-27 삼성전자주식회사 반도체 장치의 형성 방법
KR101024260B1 (ko) 2008-11-17 2011-03-29 주식회사 하이닉스반도체 상변화 메모리 장치 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007025062A2 (en) * 2005-08-25 2007-03-01 Wakonda Technologies, Inc. Photovoltaic template
JP4445524B2 (ja) * 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2011503847A (ja) * 2007-11-02 2011-01-27 ワコンダ テクノロジーズ， インコーポレイテッド 結晶質薄膜光起電力構造およびその形成方法
US8236603B1 (en) 2008-09-04 2012-08-07 Solexant Corp. Polycrystalline semiconductor layers and methods for forming the same
WO2010088366A1 (en) * 2009-01-28 2010-08-05 Wakonda Technologies, Inc. Large-grain crystalline thin-film structures and devices and methods for forming the same
US8906727B2 (en) 2011-06-16 2014-12-09 Varian Semiconductor Equipment Associates, Inc. Heteroepitaxial growth using ion implantation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214013A (ja) * 1988-02-22 1989-08-28 Seiko Epson Corp Ｓｏｉ基体の製造方法
JP2002343742A (ja) 2001-05-14 2002-11-29 Sharp Corp （１００）面のＳｉ上のエピタキシャルニッケルシリサイドまたはアモルファスＳｉ上の安定したニッケルシリサイドを含むデバイスおよびその製造方法
JP2003092260A (ja) 2001-07-10 2003-03-28 Seiko Epson Corp 半導体装置の製造方法およびこの方法で得られる半導体装置
KR20050117966A (ko) * 2004-06-12 2005-12-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20060120765A (ko) * 2005-05-23 2006-11-28 삼성전자주식회사 반도체 장치의 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1355806A (en) * 1970-12-09 1974-06-05 Mullard Ltd Methods of manufacturing a semiconductor device
US3737346A (en) * 1971-07-01 1973-06-05 Bell Telephone Labor Inc Semiconductor device fabrication using combination of energy beams for masking and impurity doping
FR2209217B1 (ko) * 1972-11-10 1977-12-16 Lignes Telegraph Telephon
US3925106A (en) * 1973-12-26 1975-12-09 Ibm Ion bombardment method of producing integrated semiconductor circuit resistors of low temperature coefficient of resistance
IT1209682B (it) * 1985-12-23 1989-08-30 Sgs Microelettronica Spa Processo per la fabbricazione mediante ricristallizzazione epitassiale di transistori ad effetto di campo a gate isolato con giunzioni a profondita' minima.
US4775641A (en) * 1986-09-25 1988-10-04 General Electric Company Method of making silicon-on-sapphire semiconductor devices
JP2775503B2 (ja) * 1990-03-13 1998-07-16 三菱電機株式会社 接合ゲート型電界効果トランジスタの製造方法
JP3104271B2 (ja) * 1991-03-27 2000-10-30 松下電器産業株式会社 イオン注入を用いた半導体装置の製造方法
JPH09283440A (ja) * 1996-04-12 1997-10-31 Toshiba Corp 選択エピタキシャル膜の形成方法
US6010952A (en) * 1997-01-23 2000-01-04 Lsi Logic Corporation Process for forming metal silicide contacts using amorphization of exposed silicon while minimizing device degradation
US6190453B1 (en) * 1999-07-14 2001-02-20 Seh America, Inc. Growth of epitaxial semiconductor material with improved crystallographic properties
US6703293B2 (en) * 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
KR100512580B1 (ko) * 2003-12-31 2005-09-06 엘지전자 주식회사 결함이 적은 질화물 반도체 박막 성장 방법
US7566602B2 (en) * 2004-06-12 2009-07-28 Samsung Electronics Co., Ltd. Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
KR100611108B1 (ko) * 2005-01-13 2006-08-09 삼성전자주식회사 박막 형성 방법
KR100599043B1 (ko) * 2005-03-18 2006-07-12 삼성전자주식회사 반도체 장치의 제조 방법
US7678630B2 (en) * 2006-02-15 2010-03-16 Infineon Technologies Ag Strained semiconductor device and method of making same
US7700461B2 (en) * 2006-03-17 2010-04-20 Samsung Electronics Co., Ltd. Methods of laterally forming single crystalline thin film regions from seed layers
US7855111B2 (en) * 2007-06-11 2010-12-21 Texas Instruments Incorporated Border region defect reduction in hybrid orientation technology (HOT) direct silicon bonded (DSB) substrates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214013A (ja) * 1988-02-22 1989-08-28 Seiko Epson Corp Ｓｏｉ基体の製造方法
JP2002343742A (ja) 2001-05-14 2002-11-29 Sharp Corp （１００）面のＳｉ上のエピタキシャルニッケルシリサイドまたはアモルファスＳｉ上の安定したニッケルシリサイドを含むデバイスおよびその製造方法
JP2003092260A (ja) 2001-07-10 2003-03-28 Seiko Epson Corp 半導体装置の製造方法およびこの方法で得られる半導体装置
KR20050117966A (ko) * 2004-06-12 2005-12-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20060120765A (ko) * 2005-05-23 2006-11-28 삼성전자주식회사 반도체 장치의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806351B1 (ko) 2007-02-16 2008-02-27 삼성전자주식회사 반도체 장치의 형성 방법
US8008172B2 (en) 2007-02-16 2011-08-30 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices including multistage planarization and crystalization of a semiconductor layer
KR101024260B1 (ko) 2008-11-17 2011-03-29 주식회사 하이닉스반도체 상변화 메모리 장치 제조방법

Also Published As

Publication number Publication date
US20070163489A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
KR100679610B1 (ko) 단결정 구조를 갖는 박막의 형성 방법
US9196483B1 (en) Carrier channel with element concentration gradient distribution and fabrication method thereof
US8354331B2 (en) Multiplying pattern density by single sidewall imaging transfer
US8105901B2 (en) Method for double pattern density
TWI493630B (zh) 用於在相同晶片上形成具有各種摻雜之鰭式場效電晶體之方法及結構
JP5291929B2 (ja) チャンネル膜を有する半導体装置の製造方法
US20120032267A1 (en) Device and method for uniform sti recess
US20110042780A1 (en) Methods of manufacturing semiconductor structures and semiconductor structures obtained by such methods
KR100739631B1 (ko) 단결정 구조를 갖는 박막의 형성 방법
US10332983B1 (en) Vertical field-effect transistors including uniform gate lengths
US8735265B2 (en) Methods of selectively forming silicon-on-insulator structures using selective expitaxial growth process
US20060281232A1 (en) Method of growing a germanium epitaxial film on insulator for use in fabrication of a CMOS integrated circuit
KR100611076B1 (ko) 스택형 반도체 장치 및 그 제조 방법
KR100775963B1 (ko) 반도체 장치 및 그 제조 방법
KR100699917B1 (ko) 반도체 메모리 소자 및 그 제조 방법
US20050217566A1 (en) Method for producing one or more monocrystalline layers, each with a different lattice structure, on one plane of a series of layers
US8309472B2 (en) Method of rapid thermal treatment using high energy electromagnetic radiation of a semiconductor substrate for formation of epitaxial materials
KR100741856B1 (ko) 소이 기판의 형성 방법 및 이에 의해 형성된 소이 기판
JP2008072093A (ja) 薄膜トランジスタ及びその製造方法
KR101329352B1 (ko) 반도체 장치의 제조방법
CN112687622A (zh) 鳍式场效应晶体管的单扩散区切断结构及其形成方法
JP2010129963A (ja) 半導体装置の製造方法及び半導体装置
US7816735B2 (en) Integrated circuit devices including a transcription-preventing pattern
KR100803694B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100803688B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee