KR20050117966A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20050117966A
KR20050117966A KR1020040043265A KR20040043265A KR20050117966A KR 20050117966 A KR20050117966 A KR 20050117966A KR 1020040043265 A KR1020040043265 A KR 1020040043265A KR 20040043265 A KR20040043265 A KR 20040043265A KR 20050117966 A KR20050117966 A KR 20050117966A
Authority
KR
South Korea
Prior art keywords
film
single crystal
silicon film
seed
amorphous silicon
Prior art date
Application number
KR1020040043265A
Other languages
English (en)
Other versions
KR100578787B1 (ko
Inventor
손용훈
신유균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040043265A priority Critical patent/KR100578787B1/ko
Priority to US11/121,562 priority patent/US7364955B2/en
Publication of KR20050117966A publication Critical patent/KR20050117966A/ko
Application granted granted Critical
Publication of KR100578787B1 publication Critical patent/KR100578787B1/ko
Priority to US11/751,857 priority patent/US7566602B2/en
Priority to US12/045,890 priority patent/US20080157095A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

반도체 장치 및 그 제조 방법에서, 단결정 실리콘막상에 상기 단결정 실리콘막의 표면을 노출시키는 개구부를 갖는 절연막을 형성한다. 이어서, 상기 개구부에 실리콘 물질을 포함하는 시드막을 형성한 후, 상기 절연막과 시드막 상에 비정질 실리콘 물질을 포함하는 비정질 실리콘막을 형성한다. 그리고, 상기 비정질 실리콘막에 레이저 빔을 조사한다. 그 결과, 상기 비정질 실리콘막의 상변화가 일어날 때 상기 시드막의 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변태시켜 상기 비정질 실리콘막을 단결정 실리콘막으로 형성한다.

Description

반도체 장치 및 그 제조 방법{semiconductor device and method of manufacturing the same}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 단결정 실리콘막을 포함하는 반도체 장치 및 그 제조 방법에 관한 것이다.
일반적으로, 결정 구조에 따라 물질은 단결정(single crystal), 다결정(poly crystal) 및 비정질(amorphous)로 분류할 수 있다. 상기 단결정은 하나의 결정 구조로 이루어지고, 상기 다결정은 다수개의 결정 구조로 이루어지고, 상기 비정질은 물질 내부가 결정이 아닌 불규칙한 원자 배열로 이루어진다. 상기 다결정은 다수개의 결정 구조로 이루어지기 때문에 많은 결정 입계(grain boundary)를 갖는다. 그리고, 상기 결정 입계가 많을 경우 전자 또는 정공(hole)과 같은 캐리어의 이동과 제어 등을 방해한다.
따라서, 스택 구조의 박막 트랜지스터(thin film transistor : TFT) 등을 포함하는 반도체 장치 또는 에스오씨(SOC : system on chip) 등의 제조에서는 액티브 영역으로 형성하기 위한 막으로서 단결정 실리콘막을 주로 선택한다. 그리고, 상기 단결정 실리콘막은, 상기 캐리어의 이동과 제어 등을 향상시키기 위하여, 조밀하면서 동시에 큰 크기를 갖는 단결정 영역인 그레인(grain)들로 이루어져야 한다.
상기 단결정 실리콘막은 주로 절연막 상에 비정질 실리콘막을 형성한 다음, 상기 비정질 실리콘막을 열처리하여 획득한다. 상기 단결정 실리콘막을 형성하는 방법에 대한 예들은 일본국 특허 출원 공개 2001-308008호, 일본국 특허 출원 공개 2002-359159호 및 미합중국 특허 5,972,105호 등에 개시되어 있다.
상기 일본국 특허 출원 공개 2001-308008호에 의하면, 비정질 실리콘막을 형성한 후, 500 내지 700℃의 온도에서 퍼니스(furnace) 등과 같은 가열 장치로 열처리를 실시하여 실리콘 기판의 계면 부위에 형성되는 실리사이드에 의해 단결정 실리콘막을 획득한다. 그러나, 상기 방법 중에서 시드를 사용하지 않고 단결정 실리콘막을 형성할 경우 종종 핵성장 자리(nucleation site)가 불규칙하게 분포하기 때문에 그레인들의 크기를 확장시키는데 어려움이 있다. 또한, 상기 방법 중에서 시드를 사용하여 단결정 실리콘막을 형성할 경우 그레인들의 크기를 확장시키는 것을 용이하지만 상기 실리콘 기판의 계면 부위에 종종 결함이 발생한다.
그리고, 상기 일본국 특허 출원 공개 2002-359159호에 의하면, 주로 레이저를 사용한 1차 열처리를 실시하여 비정질 실리콘막을 시드로 형성한 후, 레이저를 사용한 2차 열처리를 실시하여 상기 시드 상에 형성한 비정질 실리콘막을 결정화시켜 단결정 실리콘막으로 획득한다. 상기 방법은 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막을 획득하기 용이하다. 그러나, 상기 방법은 시드를 형성하기 위한 1차 열처리를 실시할 때 포토레지스트 패턴을 사용하고, 두 차례에 걸쳐 레이저를 사용하기 때문에 다소 복잡한 공정을 진행해야하는 단점을 갖는다.
이와 같이, 종래에는 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막을 간단한 공정에 의해 획득하기 용이하지 않은 단점을 갖는다. 따라서, 종래에는 스택 구조의 박막 트랜지스터 등을 갖는 반도체 장치 또는 에스오씨 등의 제조가 용이하지 않은 문제점이 있다.
본 발명의 목적은 고집적화가 가능한 반도체 장치를 제공하는데 있다.
본 발명의 다른 목적은 간단한 공정에 의해 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막을 포함하는 반도체 장치의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 관점에 따른 반도체 장치는 실리콘 물질을 포함하는 제1 시드막과 상기 제1 시드막 상에 형성되는 제1 단결정 실리콘막을 포함한다.
구체적으로, 상기 제1 단결정 실리콘막은 레이저 빔의 조사에 의해 비정질 실리콘 물질을 포함하는 비정질 실리콘막의 상변화(phase change)가 일어날 때 상기 제1 시드막의 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변태(transformation)시킴으로서 획득하는 것이 바람직하다.
상기 목적을 달성하기 위한 본 발명의 다른 관점에 따른 반도체 장치는 제1 단결정 실리콘막, 상기 제1 단결정 실리콘막 상에 형성되는 제1 절연막, 상기 개구부 내에 형성되는 제1 시드막 및 상기 제1 절연막 상에 형성되는 제2 단결정 실리콘막을 포함한다.
구체적으로, 상기 제1 절연막은 상기 제1 단결정 실리콘막의 표면을 노출시키는 개구부를 갖고, 상기 제1 시드막은 실리콘 물질을 포함한다. 그리고, 상기 제2 단결정 실리콘막은 레이저 빔의 조사에 의해 비정질 실리콘 물질을 포함하는 비정질 실리콘막의 상변화가 일어날 때 상기 제1 시드막의 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변태시킴으로서 획득한다.
상기 다른 목적을 달성하기 위한 본 발명의 일 관점에 따른 반도체 장치의 제조 방법은 다음과 같다. 먼저, 실리콘 물질을 포함하는 제1 시드막을 형성한다. 이어서, 상기 제1 시드막 상에 비정질 실리콘 물질을 포함하는 제1 비정질 실리콘막을 형성한다. 그리고, 상기 제1 비정질 실리콘막에 레이저 빔을 조사한다. 그 결과, 상기 비정질 실리콘막의 상변화가 일어날 때 상기 제1 시드막의 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변태시켜 상기 비정질 실리콘막을 제1 단결정 실리콘막으로 형성한다.
상기 다른 목적을 달성하기 위한 본 발명의 다른 관점에 따른 반도체 장치의 제조 방법은 다음과 같다. 제1 단결정 실리콘막을 준비한 후, 상기 제1 단결정 실리콘막 상에 상기 제1 단결정 실리콘막의 표면을 노출시키는 개구부를 갖는 제1 절연막을 형성한다. 그리고, 상기 개구부에 실리콘 물질을 포함하는 제1 시드막을 형성한 후, 상기 제1 절연막과 제1 시드막 상에 비정질 실리콘 물질을 포함하는 비정질 실리콘막을 형성한다. 이어서, 상기 제1 비정질 실리콘막에 레이저 빔을 조사한다. 그 결과, 상기 비정질 실리콘막의 상변화가 일어날 때 상기 제1 시드막의 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변태시켜 상기 비정질 실리콘막을 제1 단결정 실리콘막으로 형성한다.
이하, 본 발명에 대하여 구체적으로 설명한다.
도 1은 본 발명의 일 예에 따른 반도체 장치를 나타내는 개략적인 단면도이다.
도 1을 참조하면, 시드막(10)과, 상기 시드막(10) 상에 형성된 단결정 실리콘막(12)을 포함하는 반도체 장치를 나타낸다.
상기 시드막(10)은 실리콘 물질을 포함하는 것이 바람직하다. 그리고, 상기 시드막(10)은 선택적 에피택시얼 성장(selective epitaxial growth)에 의해 형성하는 것을 바람직하다. 그리고, 상기 선택적 에피택시얼 성장은 액상 에피택시(liquid phase epitaxy), 기상 에피택시(vapor phase epitaxy) 또는 분자선 에피택시(molecular beam epitaxy) 등의 실시에 의해 달성되는데, 본 발명에서의 선택적 에피택시얼 성장은 기상 에피택시에 의해 달성되는 것이 바람직하다. 따라서, 상기 시드막(10)은 실리콘 물질을 포함하는 에피택시얼막인 것이 바람직하다.
상기 단결정 실리콘막(12)은 레이저 빔(laser beam)의 조사에 의한 상변화가 일어날 때 상기 시드막(10)의 실리콘 물질이 시드로 작용하여 비정질 실리콘막의 결정 구조를 단결정으로 변태시킴으로서 획득한다. 이 경우, 상기 변태는 비정질 실리콘막의 수직 및 측면 방향으로 진행된다. 그러므로, 상기 시드막(10) 상에 비정질 실리콘막을 형성한 후, 상기 비정질 실리콘막에 레이저 빔을 조사하여 상기 비정질 실리콘막을 상기 단결정 실리콘막(12)으로 형성한다. 상기 레이저 빔의 조사에 의해 일어나는 상변화는 비정질 실리콘막을 액상으로 변화시키는 과정을 포함한다. 따라서, 액상으로 변화된 비정질 실리콘막에 상기 시드막(10)의 실리콘 물질이 시드로 작용하고, 그 결과 상기 비정질 실리콘막의 결정 구조가 단결정으로 변태된다. 또한, 상기 비정질 실리콘막의 상변화와 결정 구조의 변태는 수 나노초(ns) 동안 진행되기 때문에 상기 비정질 실리콘막이 액상으로 변화하여도 상기 시드막(10)으로부터 흘러내리는 상황은 발생하지 않는다. 그리고, 상기 레이저 빔의 조사에서, 상기 레이저 빔은 상기 비정질 실리콘막을 녹일 수 있는 에너지를 갖는다. 즉, 상기 비정질 실리콘막 전체(두께 기준)를 녹일 수 있는 에너지로 조사한다. 이는, 상기 비정질 실리콘막의 표면에서부터 상기 시드막과의 계면까지 액상으로 변화시키야 하기 때문이다. 이 경우, 상기 에너지는 상기 비정질 실리콘막의 두께에 따라 달리한다. 따라서, 상기 조사되는 레이저 빔의 에너지에 대한 범위는 제한되지 않는다. 하지만, 본 발명에서, 상기 레이저 빔은 1,410℃ 이상의 온도를 조성하는 에너지를 갖는 것이 바람직하다. 이는, 상기 비정질 실리콘막의 녹는 온도(melting point)가 일반적으로 1,410℃ 이기 때문이다. 또한, 상기 레이저 빔의 조사에 의해 상기 비정질 실리콘막은 상변화가 일어나지만, 흡수 계수(absorption coefficient)의 차이로 인하여 상기 시드막(10)은 영향을 받지 않는다. 그리고, 상기 레이저 빔을 조사하기 위한 부재로서는 기체 레이저의 일종인 엑시머(excimer) 레이저를 예로 들 수 있다. 또한, 상기 레이저 부재는 스캔이 가능한 방식의 구조를 갖는 것이 바람직하다. 이는, 짧은 시간 내에 상기 레이저 빔의 조사를 달성하기 위함이다. 그리고, 상기 레이저 빔을 조사할 때 상기 시드막과 비정질 실리콘막을 갖는 구조물을 가열하는 것이 바람직하다. 이와 같이, 상기 구조물을 가열하는 것은 상기 레이저 빔을 조사하여 상기 비정질 실리콘막을 상변화시킬 때 상기 상변화가 일어나는 비정질 실리콘막에서의 온도 구배를 감소시키기 위함이다. 상기 상변화가 일어나는 비정질 실리콘막에서의 온도 구배를 감소시킬 경우 더욱 큰 크기를 갖는 그레인들을 획득한다. 만약, 상기 구조물을 가열하는 온도가 약 200℃ 미만일 경우 그레인의 크기를 확장시키는데 한계를 갖고, 상기 구조물을 가열하는 온도가 약 600℃를 초과할 경우 가열을 위한 부재를 마련하는 것이 용이하지 않다. 따라서, 상기 구조물을 가열하는 온도는 약 200 내지 600℃인 것이 바람직하다. 그리고, 상기 구조물을 가열하는 온도는 약 350 내지 450℃인 것이 더욱 바람직하다. 또한, 상기 구조물을 가열하는 온도가 약 400℃일 경우 최적의 효율을 나타낸다.
이와 같이, 본 발명에서는 실리콘 물질을 포함하는 시드막(10) 상에 비정질 실리콘막을 형성한 후, 레이저 빔을 조사하여 상기 비정질 실리콘막을 단결정 실리콘막(12)으로 형성할 때 수 나노초로 열처리가 가능하기 때문에 단결정 실리콘막(12)에 결함이 거의 발생하지 않는다. 또한, 상기 시드막(10)을 시드로 사용하기 때문에 그레인들의 크기를 용이하게 확장시킬 수 있다. 그리고, 상기 시드막(10)을 시드로 사용하기 때문에 상기 단결정 실리콘막은 상기 시드막과 동일한 결정 구조를 갖는다. 즉, 상기 시드막과 밀러 지수(Miller index)가 동일한 단결정 실리콘막의 형성이 가능한 것이다.
따라서, 본 발명은 간단한 공정에 의해 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 고품질의 단결정 실리콘막을 용이하게 획득할 수 있다. 또한, 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막을 용이하게 획득함으로서 반도체 장치의 고집적화가 용이하다.
도 2는 본 발명의 다른 예에 따른 반도체 장치를 나타내는 개략적인 단면도이다.
도 2를 참조하면, 제1 시드막(20a), 제1 단결정 실리콘막(22a), 제2 시드막(20a), 제2 단결정 실리콘막(20b), 제3 시드막(20c) 및 제3 단결정 실리콘막(22c)을 포함하는 반도체 장치를 나타낸다.
상기 제1 시드막(20a)은 실리콘 물질을 포함하는 에피택시얼막인 것이 바람직하다. 따라서, 상기 제1 시드막(20a)은 선택적 에피택시얼 성장에 의해 형성하는 것이 바람직하다. 아울러, 상기 선택적 에피택시얼 성장은 기상 에피택시에 의해 달성되는 것이 바람직하다. 그리고, 상기 제2 시드막(20b) 및 제3 시드막(20c) 각각은 상기 제1 시드막(20a)과 동일한 방법에 의해 형성한다.
상기 제1 단결정 실리콘막(22a)은 레이저 빔의 조사에 의한 상변화가 일어날 때 상기 제1 시드막(20a)의 실리콘 물질이 시드로 작용하여 비정질 실리콘막의 결정 구조를 단결정으로 변태시킴으로서 획득한다. 그러므로, 상기 제1 시드막(20a) 상에 비정질 실리콘막을 형성한 후, 상기 비정질 실리콘막에 레이저 빔을 조사하여 상기 비정질 실리콘막을 상기 제1 단결정 실리콘막(22a)으로 형성한다. 그리고, 상기 제2 단결정 실리콘막(22b)은 상기 제2 시드막(20b)의 실리콘 물질이 시드로 작용하는 것을 제외하고는 상기 제1 단결정 실리콘막(22a)과 동일한 방법에 의해 획득한다. 또한, 상기 제3 단결정 실리콘막(22c)은 상기 제3 시드막(20c)의 실리콘 물질이 시드로 작용하는 것을 제외하고는 상기 제1 단결정 실리콘막(22a)과 동일한 방법에 의해 획득한다.
이에 따라, 상기 제1 시드막(20a), 제1 단결정 실리콘막(22a), 제2 시드막(20b), 제2 단결정 실리콘막(22b), 제3 시드막(20c) 및 제3 단결정 실리콘막(22c)이 순차적으로 적층된 반도체 장치를 얻을 수 있다.
상기 반도체 장치의 경우에는 제3 단결정 실리콘막(22c)까지 형성하는 예에 대해서 설명하고 있다. 하지만, 상기 제3 단결정 실리콘막(22c) 상에 상기 제1 시드막(20a)과 동일한 방법에 의해 제4 시드막(도시되지 않음)을 형성하고, 상기 제1 단결정 실리콘막(22b)과 동일한 방법에 의해 제4 단결정 실리콘막(도시되지 않음)을 더 형성할 수 있다. 그리고, 상기 제1 시드막(20a)과 동일한 방법에 의해 제n(n은 5이상의 자연수) 시드막을 형성하고, 상기 제1 단결정 실리콘막(22a)과 동일한 방법에 의해 제n(n은 5이상의 자연수) 단결정 실리콘막을 형성하고, 이들을 서로 반복적으로 적층함으로서 다층 구조를 갖는 단결정 실리콘막을 얻을 수 있다.
이와 같이, 본 발명은 간단한 공정에 의해 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막을 용이하게 획득할 수 있다. 특히, 본 발명은 단결정 실리콘막을 서로 반복하여 적층할 수 있기 때문에 보다 고집적화된 반도체 장치를 구현할 수 있다.
이하, 본 발명의 바람직한 실시예들을 도면을 참조하여 상세히 설명한다. 그리고, 실시예들에 있어, 동일한 참조 부호는 동일한 부재를 나타낸다.
실시예 1
도 3a 내지 도 3g는 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
도 3a를 참조하면, 실리콘 기판(30) 상에 반도체 구조물(32)로서 게이트 전극 등을 형성한다. 상기 반도체 구조물(32)의 경우에는 게이트 전극 뿐만 아니라 금속 배선, 로직 소자 등을 다양하게 포함할 수 있다. 따라서, 상기 실리콘 기판(30) 상에 반도체 장치의 설계에 근거한 구조물들을 다양하게 형성할 수 있다. 이어서, 상기 게이트 전극 등을 포함하는 반도체 구조물(32)을 갖는 실리콘 기판(30) 상에 절연막(34)을 형성한다. 상기 절연막(34)으로서는 산화물을 포함하는 산화막을 주로 선택한다. 그리고, 포토레지스트 패턴을 식각 마스크로 사용한 식각 공정을 실시하여 상기 절연막(34)에 상기 실리콘 기판의 표면을 노출시키는 개구부(35)를 형성한다.
도 3b를 참조하면, 기상 에피택시에 의한 선택적 에피택시얼 성장을 실시한다. 그 결과, 상기 개구부(35)에 의해 노출된 실리콘 기판(30)의 표면으로부터 상기 실리콘 기판(30)과 결정 구조가 동일한 단결정을 갖는 물질이 성장된다. 이와 같이, 상기 단결정을 갖는 물질이 계속적으로 성장하여 에피택시얼막(36)으로 형성된다. 이때, 상기 에피택시얼막(36)으로 형성하기 위한 선택적 에피택시얼 성장은 상기 개구부(35)의 입구까지 진행한다. 따라서, 상기 개구부(35)는 에피택시얼막(36)에 의해 매립된다.
도 3c를 참조하면, 상기 절연막(34)과 에피택시얼막(36) 상에 비정질 실리콘막(38)을 연속적으로 형성한다. 상기 비정질 실리콘막(38)은 주로 화학기상증착에 의해 형성한다. 그리고, 상기 비정질 실리콘막(38)은 그 두께를 한정하지 않지만, 주로 얇은 두께로 형성한다.
도 3d를 참조하면, 상기 비정질 실리콘막(38)에 레이저 빔을 조사한다. 상기 레이저 빔의 조사에서는, 도 4에 도시된 바와 같이, 상기 비정질 실리콘막(38)을 평면적으로 스캔할 수 있는 부재(45)를 사용한다. 그리고, 상기 레이저 빔을 조사할 때 상기 실리콘 기판(30)을 약 400℃로 가열한다.
도 3e 및 도 3f를 참조하면, 상기 레이저 빔의 조사에 의해 상기 비정질 실리콘막(38)의 상변화가 일어난다. 즉, 상기 레이저 빔을 조사하여 상기 비정질 실리콘막(38)을 녹임(melting)으로서 상기 비정질 실리콘막(38)이 액상으로 변화하는 것이다. 특히, 상기 비정질 실리콘막(38)의 표면으로부터 에피텍시얼막(36)과의 계면까지 액상으로 변화하는 상변화가 일어난다. 그리고, 상기 비정질 실리콘막(38)의 상변화가 일어날 때 상기 에피택시얼막(36)의 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막(38)의 결정 구조를 단결정으로 변태시킨다. 따라서, 상기 레이저 빔이 조사된 부위의 비정질 실리콘막(38)은 단결정 실리콘막(40)으로 형성된다. 그리고, 상기 레이저 빔의 조사를 계속적으로 실시함으로서, 도 5에 도시된 바와 같이, 상기 비정질 실리콘막(38)을 단결정 실리콘막(40)으로 형성한다. 도 5에서는 실리콘 기판(30) 상에 형성한 반도체 구조물은 생략되어 있다.
이와 같이, 상기 에피택시얼막(36)을 시드로 사용하고, 상기 비정질 실리콘막(38)에 레이저 빔을 조사함에 의해 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막(40)을 용이하게 획득할 수 있다.
도 3g를 참조하면, 상기 단결정 실리콘막(40)을 액티브 영역으로 활용한다. 따라서, 상기 단결정 실리콘막(40) 상에 게이트 전극 등과 같은 반도체 구조물(42)을 형성한다. 여기서, 상기 실리콘 기판(30) 상에 형성한 반도체 구조물(32)은 제1 반도체 구조물로, 상기 단결정 실리콘막(40) 상에 형성한 반도체 구조물(42)은 제2 반도체 구조물로 구분하여 표현할 수 있다. 또한, 상기 단결정 실리콘막(40)의 표면 부위에는 채널과 소스 /드레인 전극을 형성한다. 그리고, 상기 단결정 실리콘막(40) 상에 형성하는 제2 반도체 구조물(42)의 경우에도 상기 게이트 전극 뿐만 아니라 금속 배선, 로직 소자 등을 다양하게 포함할 수 있다. 따라서, 상기 단결정 실리콘막(40) 상에 반도체 장치의 설계에 근거한 구조물들을 다양하게 형성할 수 있다.
따라서, 본 실시예에 의하면 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막을 용이하게 획득하고, 상기 획득한 단결정 실리콘막을 액티브 영역으로 활용하기 때문에 스택 구조를 갖는 반도체 장치를 용이하게 제조할 수 있다.
실시예 2
도 6a 및 도 6b는 본 발명의 실시예 2에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
도 6a를 참조하면, 실시예 1과 동일한 방법으로 공정을 수행하여 실리콘 기판(30) 상에 게이트 전극 등과 같은 반도체 구조물(32)을 형성한 후, 상기 반도체 구조물을 갖는 실리콘 기판(30) 상에 상기 실리콘 기판(30)의 표면을 노출시키는 개구부(35)를 갖는 절연막(34)을 형성한다.
이어서, 기상 에피택시에 의한 선택적 에피택시얼 성장을 실시한다. 그 결과, 상기 개구부(35)에 의해 노출된 실리콘 기판(30)의 표면으로부터 상기 실리콘 기판(30)과 결정 구조가 동일한 단결정을 갖는 물질이 성장된다. 이와 같이, 상기 단결정을 갖는 물질이 계속적으로 성장하여 에피택시얼막(36)으로 형성된다. 그러나, 본 실시예에서는 상기 선택적 에피택시얼 성장이 상기 개구부(35)의 입구 주변의 절연막(34) 표면까지 이루어진다. 따라서, 상기 개구부(35)의 입구 주변의 절연막(34) 표면에도 에피택시얼막(36a)이 형성된다.
도 6b를 참조하면, 상기 개구부(35)의 입구 주변의 절연막(34) 표면에 형성된 에피택시얼막(36a)을 제거한다. 상기 에피택시얼막(36a)의 제거는 주로 화학기계적 연마에 의해 달성된다. 그리고, 상기 제거는 상기 절연막(34)의 표면이 노출될 때까지 진행한다. 이와 같이, 상기 절연막(34) 표면에 형성된 에피택시얼막(36a)을 제거함으로서 상기 개구부(35)에만 에피택시얼막(36)이 매립된다.
이어서, 실시예 1에서 설명한 방법에 동일한 공정을 실시하여 단결정 실리콘막과, 상기 단결정 실리콘막 상에 반도체 구조물을 형성한다.
본 실시예는 선택적 에피택시얼 성장을 진행할 때 종종 발생하는 결함을 보완하는 방법에 대한 설명이다. 따라서, 본 실시예는 단결정 실리콘막을 제조하는 방법의 완성도를 높여준다.
실시예 3
도 7은 본 발명의 실시예 3에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다. 본 실시예에서는 실시예 1에서 설명한 절연막(34)은 제1 절연막으로, 개구부(35)는 제1 개구부로, 에피택시얼막(36)은 제1 에피택시얼막으로, 단결정 실리콘막(40)은 제1 단결정 실리콘막으로 표현한다.
도 7을 참조하면, 실시예 1과 동일한 방법으로 공정을 수행하여 실리콘 기판(30) 상에 제1 반도체 구조물(32), 제1 개구부(35)를 갖는 제1 절연막(34), 제1 에피택시얼막(36), 제1 단결정 실리콘막(40) 및 제2 반도체 구조물(42)을 형성한다.
이어서, 실시예 1에서 설명한 제1 개구부(35)를 갖는 제1 절연막(34)을 형성하는 방법과 동일한 방법의 공정을 수행하여, 상기 제2 반도체 구조물(42)이 형성된 제1 단결정 실리콘막(40) 상에 제2 개구부(45)를 갖는 제2 절연막(44)을 형성한다.
계속해서, 실시예 1에서 설명한 제1 에피택시얼막(36)과 제1 단결정 실리콘막(40)을 형성하는 방법과 동일한 방법의 공정을 수행하여, 상기 제2 개구부(45) 내에 제2 에피택시얼막(46)을 매립시키고, 상기 제2 절연막(44)과 제2 에피택시얼막(46) 상에 제2 단결정 실리콘막(50)을 연속적으로 형성한다.
그리고, 상기 제2 단결정 실리콘막(50)을 액티브 영역으로 활용하여, 상기 제2 단결정 실리콘막(50) 상에 게이트 전극 등과 같은 제3 반도체 구조물(52)을 형성한다. 또한, 상기 제2 단결정 실리콘막(50)의 표면 부위에는 채널과 소스 /드레인 전극을 형성한다. 그리고, 상기 제2 단결정 실리콘막(50) 상에 형성하는 제3 반도체 구조물(52)의 경우에도 상기 게이트 전극 뿐만 아니라 금속 배선, 로직 소자 등을 다양하게 포함할 수 있다. 따라서, 상기 제2 단결정 실리콘막(50) 상에 반도체 장치의 설계에 근거한 구조물들을 다양하게 형성할 수 있다.
본 실시예에서는 상기 제2 단결정 실리콘막(50)과, 상기 제2 단결정 실리콘막(50) 상에 제3 반도체 구조물(52)을 형성하는 방법에 대하여 설명하고 있다. 하지만, 상기 제3 반도체 구조물(52)을 갖는 제2 단결정 실리콘막(50) 상에 계속적인 적층 구조의 형성이 가능하다.
따라서, 본 실시예의 방법을 적용할 경우 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막을 사용한 원하는 적층 구조를 갖는 반도체 장치의 제조가 가능하다.
실시예 4
도 8은 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다. 본 실시예는 실리콘 기판 상에 형성하는 반도체 구조물을 생략하는 것을 제외하고는 실시예 1의 방법과 동일한 방법의 공정을 수행한다.
따라서, 도 8을 참조하면, 실리콘 기판 상에 산화물을 포함하는 절연막을 형성한다. 이어서, 상기 절연막(84)에 상기 실리콘 기판의 표면을 노출시키는 개구부(85)를 형성한다.
그리고, 상기 개구부 내에 에피택시얼막을 매립시킨 후, 상기 절연막과 에피택시얼막 상에 단결정 실리콘막을 연속적으로 형성한다. 이어서, 상기 단결정 실리콘막 상에 게이트 전극과 같은 반도체 구조물을 형성한다.
이와 같이, 본 실시예는 다양한 구조를 갖는 반도체 장치의 제조에 적용이 가능한 방법에 대하여 설명하고 있다. 따라서, 본 실시예의 방법을 적용할 경우 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막을 사용한 다양한 구조를 갖는 반도체 장치의 제조가 가능하다.
실시예 5
본 실시예는 실리콘 기판 대신에 실리콘-온-인슐레이터 기판을 사용하는 것을 제외하고는 실시예 1과 동일한 방법의 공정을 수행한다.
따라서, 실리콘-온-인슐레이터 기판 상에 제1 반도체 구조물, 개구부를 갖는 절연막, 상기 개구부 내에 매립된 에피택시얼막이 형성되고, 상기 절연막과 에피택시얼막 상에 단결정 실리콘막이 연속적으로 형성되고, 상기 단결정 실리콘막 상에 제2 반도체 구조물이 형성된다.
이와 같이, 본 실시예는 실리콘 기판 뿐만 아니라 실리콘-온-인슐레이터 기판을 사용하는 방법에 대하여 설명하고 있다. 따라서, 본 실시예의 방법을 적용할 경우 실리콘-온-인슐레이터 기판 상에도 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막을 갖는 반도체 장치의 제조가 가능하다.
단결정 실리콘막의 표면 구조에 대한 평가 1
실시예 1과 동일한 방법의 공정을 수행하여 단결정 실리콘막을 획득하였다. 특히, 상기 단결정 실리콘막은 약 250Å의 두께를 갖는 비정질 실리콘막을 형성한 후, 상기 비정질 실리콘막에 약 240mJ/cm2의 에너지를 갖는 레이저 빔을 조사하여 획득하였다.
도 9a 및 도 9b는 상기 방법에 의한 공정을 실시하여 획득한 단결정 실리콘막의 표면을 주사 전자 현미경으로 확대한 사진들이다. 도 9a를 참조하면, 조밀하게 형성되어 있는 단결정 실리콘막의 그레인들이 확인된다. 그리고, 도 9b를 참조하면, 도 9a의 일 부분을 확대한 것으로서 가로 ×세로가 약 2,000Å × 2,000Å의 크기를 갖는 그레인이 확인된다.
단결정 실리콘막의 표면 구조에 대한 평가 2
실시예 1과 동일한 방법의 공정을 수행하여 단결정 실리콘막을 획득하였다. 특히, 상기 단결정 실리콘막은 약 250Å의 두께를 갖는 비정질 실리콘막을 형성한 후, 상기 비정질 실리콘막에 약 300mJ/cm2의 에너지를 갖는 레이저 빔을 조사하여 획득하였다.
도 10a 및 도 10b는 상기 방법에 따른 공정을 실시하여 획득한 단결정 실리콘막의 표면을 주사 전자 현미경으로 확대한 사진들이다. 도 10a를 참조하면, 조밀하게 형성되어 있는 단결정 실리콘막의 그레인들이 확인된다. 그리고, 도 10b를 참조하면, 도 10a의 일 부분을 확대한 것으로서 가로 ×세로가 약 5.5㎛ × 1.5㎛의 크기를 갖는 그레인이 확인된다.
단결정 실리콘막의 표면 구조에 대한 평가 3
도 11a 및 도 11b는 종래의 퍼니스를 이용한 열처리를 실시하여 획득한 단결정 실리콘막의 표면을 주사 전자 현미경으로 확대한 사진들이다. 이 경우, 상기 열처리는 약 600℃로 실시하였다.
도 11a를 참조하면, 그레인들이 무질서하게 형성되어 있는 것이 확인된다. 특히, 도 11b를 참조하면, 도 11a의 일 부분을 확대한 것으로서 그레인 자체를 확인할 수 없다.
이와 같이, 상기 열처리를 실시할 경우 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막을 획득할 수 없음을 확인할 수 있다.
이와 같이, 본 발명에 의하면 간단한 공정을 실시하여 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘막을 용이하게 획득할 수 있다. 따라서, 최근의 고집적화를 요구하는 반도체 장치의 제조에 적극적으로 적용할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 예에 따른 반도체 장치를 나타내는 개략적인 단면도이다.
도 2는 본 발명의 다른 예에 따른 반도체 장치를 나타내는 개략적인 단면도이다.
도 3a 내지 도 3g는 본 발명의 실시예 1에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
도 4는 도 3d의 레이저 빔의 조사를 나타내는 개략적인 모식도이다.
도 5는 도 3f를 개략적으로 나타내는 사시도이다.
도 6a 및 도 6b는 본 발명의 실시예 2에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
도 7은 본 발명의 실시예 3에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다.
도 8은 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 나타내는 단면도이다.
도 9a, 도 9b, 도 10a 및 도 10b는 본 발명의 방법에 따라 획득한 단결정 실리콘막의 표면을 주사 전자 현미경으로 확대한 사진들이다.
도 11a 및 도 11b는 종래의 퍼니스를 이용한 열처리를 실시하여 획득한 단결정 실리콘막의 표면을 주사 전자 현미경으로 확대한 사진들이다.

Claims (27)

  1. 실리콘 물질을 포함하는 제1 시드막; 및
    상기 제1 시드막 상에 형성되고, 레이저 빔의 조사에 의해 비정질 실리콘 물질을 포함하는 비정질 실리콘막의 상변화(phase change)가 일어날 때 상기 제1 시드막의 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변태(transformation)시킴으로서 획득하는 제1 단결정 실리콘막을 포함하는 반도체 장치.
  2. 제1 항에 있어서, 상기 제1 시드막은 선택적 에피택시얼 성장(selective epitaxial growth)에 의해 형성한 에피택시얼막인 것을 특징으로 하는 반도체 장치.
  3. 제2 항에 있어서, 상기 선택적 에피택시얼 성장은 기상 에피택시(vapor phase epitaxy)에 의해 달성되는 것을 특징으로 하는 반도체 장치.
  4. 제1 항에 있어서, 상기 제1 단결정 실리콘막 상에 서로 반복하여 적층되는 상기 제1 시드막과 동일한 제2 내지 제n(n은 3이상의 자연수) 시드막 및 상기 제1 단결정 실리콘막과 동일한 제2 내지 제n(n은 3이상의 자연수) 단결정 실리콘막을 더 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제1 단결정 실리콘막;
    상기 제1 단결정 실리콘막 상에 형성되고, 상기 제1 단결정 실리콘막의 표면을 노출시키는 개구부를 갖는 제1 절연막;
    상기 개구부에 형성되고, 실리콘 물질을 포함하는 제1 시드막; 및
    상기 제1 절연막 상에 형성되고, 레이저 빔의 조사에 의해 비정질 실리콘 물질을 포함하는 비정질 실리콘막의 상변화가 일어날 때 상기 제1 시드막의 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변태시킴으로서 획득하는 제2 단결정 실리콘막을 포함하는 반도체 장치.
  6. 제5 항에 있어서, 상기 제1 단결정 실리콘막은 실리콘 기판 또는 실리콘-온-인슐레이터(SOI) 기판인 것을 특징으로 하는 반도체 장치.
  7. 제5 항에 있어서, 상기 제1 단결정 실리콘막은 레이저 빔의 조사에 의해 비정질 실리콘 물질을 포함하는 비정질 실리콘막의 상변화가 일어날 때 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변태시킴으로서 획득한 것을 특징으로 하는 반도체 장치.
  8. 제5 항에 있어서, 상기 제1 절연막은 산화막인 것을 특징으로 하는 반도체 장치.
  9. 제5 항에 있어서, 상기 제1 시드막은 선택적 에피택시얼 성장에 의해 형성한 에피택시얼막인 것을 특징으로 하는 반도체 장치.
  10. 제5 항에 있어서, 상기 제1 실리콘 단결정막 상에는 반도체 구조물이 형성되어 있는 것을 특징으로 하는 반도체 장치.
  11. 제5 항에 있어서, 상기 제2 단결정 실리콘막 상에 서로 반복하여 적층되는 상기 제1 절연막과 동일한 제2 내지 제n(n은 3이상의 자연수) 절연막, 상기 제1 시드막과 동일한 제2 내지 제n(n은 3이상의 자연수) 시드막 및 상기 제2 단결정 실리콘막과 동일한 제2 내지 제n(n은 3이상의 자연수) 단결정 실리콘막을 더 포함하는 것을 특징으로 하는 반도체 장치.
  12. 실리콘 물질을 포함하는 제1 시드막을 형성하는 단계;
    상기 제1 시드막 상에 비정질 실리콘 물질을 포함하는 제1 비정질 실리콘막을 형성하는 단계; 및
    상기 제1 비정질 실리콘막에 레이저 빔을 조사하여 상기 비정질 실리콘막의 상변화가 일어날 때 상기 제1 시드막의 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변태시켜 상기 비정질 실리콘막을 제1 단결정 실리콘막으로 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  13. 제12 항에 있어서, 상기 제1 시드막은 선택적 에피택시얼 성장에 의해 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제13 항에 있어서, 상기 선택적 에피택시얼 성장은 기상 에피택시를 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제12 항에 있어서, 상기 레이저 빔은 상기 비정질 실리콘막을 녹일 수 있는 에너지를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제12 항에 있어서, 상기 레이저 빔을 조사할 때 상기 제1 시드막 및 상기 비정질 실리콘막이 형성된 결과물을 200 내지 600℃로 가열하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제12 항에 있어서, 상기 제1 단결정 실리콘막 상에 상기 제1 시드막과 동일한 제2 내지 제n(n은 3이상의 자연수) 시드막 및 상기 제1 단결정 실리콘막과 동일한 제2 내지 제n(n은 3이상의 자연수) 단결정 실리콘막을 서로 반복하여 적층하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제1 단결정 실리콘막을 준비하는 단계;
    상기 제1 단결정 실리콘막 상에 상기 제1 단결정 실리콘막의 표면을 노출시키는 개구부를 갖는 제1 절연막을 형성하는 단계;
    상기 개구부에 실리콘 물질을 포함하는 제1 시드막을 형성하는 단계;
    상기 제1 절연막과 제1 시드막 상에 비정질 실리콘 물질을 포함하는 비정질 실리콘막을 형성하는 단계; 및
    상기 제1 비정질 실리콘막에 레이저 빔을 조사하여 상기 비정질 실리콘막의 상변화가 일어날 때 상기 제1 시드막의 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변태시켜 상기 비정질 실리콘막을 제1 단결정 실리콘막으로 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  19. 제18 항에 있어서, 상기 제1 단결정 실리콘막은 실리콘 기판 또는 실리콘-온-인슐레이터 기판을 준비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제18 항에 있어서, 상기 제1 단결정 실리콘막은 레이저 빔의 조사에 의해 비정질 실리콘 물질을 포함하는 비정질 실리콘막의 상변화가 일어날 때 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 변태시켜 준비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제18 항에 있어서, 상기 절연막은 산화물을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제18 항에 있어서, 상기 제1 시드막은 선택적 에피택시얼 성장에 의해 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제18 항에 있어서, 상기 레이저 빔은 상기 비정질 실리콘막을 녹일 수 있는 에너지를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제18 항에 있어서, 상기 레이저 빔을 조사할 때 상기 제1 단결정 실리콘막, 제1 시드막 및 상기 비정질 실리콘막이 형성된 결과물을 200 내지 600℃로 가열하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제18 항에 있어서, 상기 제1 단결정 실리콘막 상에 반도체 구조물을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  26. 제18 항에 있어서, 상기 제1 시드막이 상기 개구부의 입구 부위보다 높게 형성될 경우, 상기 개구부의 입구 부위가 노출될 때까지 상기 제1 시드막을 연마하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 제18 항에 있어서, 상기 제2 단결정 실리콘막 상에 상기 제1 절연막과 동일한 제2 내지 제n 절연막, 상기 제1 시드막과 동일한 제2 내지 제n(n은 3이상의 자연수) 시드막 및 상기 제2 단결정 실리콘막과 동일한 제3 내지 제n(n은 4이상의 자연수) 단결정 실리콘막을 서로 반복하여 적층하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020040043265A 2004-06-12 2004-06-12 반도체 장치 및 그 제조 방법 KR100578787B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040043265A KR100578787B1 (ko) 2004-06-12 2004-06-12 반도체 장치 및 그 제조 방법
US11/121,562 US7364955B2 (en) 2004-06-12 2005-05-04 Methods of manufacturing semiconductor devices having single crystalline silicon layers
US11/751,857 US7566602B2 (en) 2004-06-12 2007-05-22 Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
US12/045,890 US20080157095A1 (en) 2004-06-12 2008-03-11 Semiconductor Devices Having Single Crystalline Silicon Layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040043265A KR100578787B1 (ko) 2004-06-12 2004-06-12 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050117966A true KR20050117966A (ko) 2005-12-15
KR100578787B1 KR100578787B1 (ko) 2006-05-11

Family

ID=35461057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040043265A KR100578787B1 (ko) 2004-06-12 2004-06-12 반도체 장치 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7364955B2 (ko)
KR (1) KR100578787B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
KR100739631B1 (ko) * 2006-01-16 2007-07-16 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
KR100796726B1 (ko) * 2006-09-19 2008-01-21 삼성전자주식회사 반도체 장치의 제조 방법
KR100799715B1 (ko) * 2006-09-19 2008-02-01 삼성전자주식회사 반도체 장치의 제조 방법
KR100803694B1 (ko) * 2007-01-25 2008-02-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR101329352B1 (ko) * 2007-10-17 2013-11-13 삼성전자주식회사 반도체 장치의 제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247528B2 (en) * 2004-02-24 2007-07-24 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor integrated circuits using selective epitaxial growth and partial planarization techniques
KR100578787B1 (ko) 2004-06-12 2006-05-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7566602B2 (en) 2004-06-12 2009-07-28 Samsung Electronics Co., Ltd. Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
KR100599043B1 (ko) * 2005-03-18 2006-07-12 삼성전자주식회사 반도체 장치의 제조 방법
US7344962B2 (en) * 2005-06-21 2008-03-18 International Business Machines Corporation Method of manufacturing dual orientation wafers
TWI260747B (en) * 2005-08-24 2006-08-21 Quanta Display Inc A method for forming a thin film transistor, and a method for transforming an amorphous layer into a poly crystal layer of a single crystal layer
US7700461B2 (en) 2006-03-17 2010-04-20 Samsung Electronics Co., Ltd. Methods of laterally forming single crystalline thin film regions from seed layers
KR100875953B1 (ko) 2007-06-11 2008-12-26 삼성전자주식회사 반도체 메모리 소자의 제조 방법
KR100803666B1 (ko) * 2006-07-26 2008-02-19 삼성전자주식회사 스택형 반도체 장치 및 그 제조 방법
US7816735B2 (en) * 2006-10-13 2010-10-19 Samsung Electronics Co., Ltd. Integrated circuit devices including a transcription-preventing pattern
KR100818285B1 (ko) * 2006-11-17 2008-04-01 삼성전자주식회사 단결정 실리콘 로드 제조방법
KR100896180B1 (ko) * 2007-01-23 2009-05-12 삼성전자주식회사 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
US7914619B2 (en) * 2008-11-03 2011-03-29 International Business Machines Corporation Thick epitaxial silicon by grain reorientation annealing and applications thereof
US8048773B2 (en) * 2009-03-24 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR20100107617A (ko) * 2009-03-26 2010-10-06 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
US8247317B2 (en) * 2009-09-16 2012-08-21 Applied Materials, Inc. Methods of solid phase recrystallization of thin film using pulse train annealing method
CN102386058B (zh) * 2010-09-03 2013-12-11 中芯国际集成电路制造(上海)有限公司 形成单晶硅层的方法
US10840536B2 (en) 2013-02-06 2020-11-17 The Board Of Trustees Of The University Of Illinois Stretchable electronic systems with containment chambers
US9613911B2 (en) 2013-02-06 2017-04-04 The Board Of Trustees Of The University Of Illinois Self-similar and fractal design for stretchable electronics
US10497633B2 (en) 2013-02-06 2019-12-03 The Board Of Trustees Of The University Of Illinois Stretchable electronic systems with fluid containment
CN105340369A (zh) * 2013-02-06 2016-02-17 伊利诺伊大学评议会 具有容纳室的可拉伸的电子系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4489478A (en) * 1981-09-29 1984-12-25 Fujitsu Limited Process for producing a three-dimensional semiconductor device
JPH03296247A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3326654B2 (ja) 1994-05-02 2002-09-24 ソニー株式会社 表示用半導体チップの製造方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
JPH1140501A (ja) * 1997-05-20 1999-02-12 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP4202563B2 (ja) * 1999-11-18 2008-12-24 株式会社東芝 半導体装置
JP2001044132A (ja) 2000-01-01 2001-02-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2001308008A (ja) 2000-04-24 2001-11-02 Sharp Corp 結晶性半導体薄膜の形成方法
US6391695B1 (en) * 2000-08-07 2002-05-21 Advanced Micro Devices, Inc. Double-gate transistor formed in a thermal process
JP4695777B2 (ja) 2001-06-01 2011-06-08 シャープ株式会社 半導体装置の製造方法
JP4267266B2 (ja) 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101118974B1 (ko) * 2002-08-19 2012-03-15 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 균일성을 제공하도록 기판 상의 박막 영역을 레이저 결정화처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
KR100470274B1 (ko) 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
KR100496139B1 (ko) 2002-12-30 2005-06-16 엘지.필립스 엘시디 주식회사 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
JP3974542B2 (ja) * 2003-03-17 2007-09-12 株式会社東芝 半導体基板の製造方法および半導体装置の製造方法
KR100578787B1 (ko) 2004-06-12 2006-05-11 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
KR100739631B1 (ko) * 2006-01-16 2007-07-16 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
KR100796726B1 (ko) * 2006-09-19 2008-01-21 삼성전자주식회사 반도체 장치의 제조 방법
KR100799715B1 (ko) * 2006-09-19 2008-02-01 삼성전자주식회사 반도체 장치의 제조 방법
KR100803694B1 (ko) * 2007-01-25 2008-02-20 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR101329352B1 (ko) * 2007-10-17 2013-11-13 삼성전자주식회사 반도체 장치의 제조방법

Also Published As

Publication number Publication date
KR100578787B1 (ko) 2006-05-11
US7364955B2 (en) 2008-04-29
US20050277235A1 (en) 2005-12-15
US20080157095A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
KR100578787B1 (ko) 반도체 장치 및 그 제조 방법
US8859436B2 (en) Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon
TWI402989B (zh) 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法
KR100739631B1 (ko) 단결정 구조를 갖는 박막의 형성 방법
US8445332B2 (en) Single crystal silicon rod fabrication methods and a single crystal silicon rod structure
US7233022B2 (en) Thin film transistor including a polysilicon film
JP2006060185A (ja) 薄膜トランジスタの製造方法
KR100599043B1 (ko) 반도체 장치의 제조 방법
JP2009081433A (ja) 結晶化方法および活性半導体膜構造体
EP0646950B1 (en) Method for processing a thin film
KR101329352B1 (ko) 반도체 장치의 제조방법
US7566602B2 (en) Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
KR20030036798A (ko) 집적 회로 및 단결정 반도체막 형성 방법
JPH0629212A (ja) 半導体装置の製造方法
US20060065186A1 (en) Process for producing crystalline thin film
US7816735B2 (en) Integrated circuit devices including a transcription-preventing pattern
KR100796726B1 (ko) 반도체 장치의 제조 방법
KR100928664B1 (ko) 낸드 플래시 메모리 소자의 제조 방법
JP2005005448A (ja) 多結晶半導体薄膜の製造方法
KR100578821B1 (ko) 박막 형성 방법
JPH05275333A (ja) 多結晶シリコン薄膜の製造方法
JP2002151408A (ja) 半導体薄膜の製造方法
KR20080108695A (ko) 반도체 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee