KR100796726B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100796726B1
KR100796726B1 KR1020060090837A KR20060090837A KR100796726B1 KR 100796726 B1 KR100796726 B1 KR 100796726B1 KR 1020060090837 A KR1020060090837 A KR 1020060090837A KR 20060090837 A KR20060090837 A KR 20060090837A KR 100796726 B1 KR100796726 B1 KR 100796726B1
Authority
KR
South Korea
Prior art keywords
thin film
single crystal
amorphous
seed
silicon thin
Prior art date
Application number
KR1020060090837A
Other languages
English (en)
Inventor
손용훈
최시영
이종욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060090837A priority Critical patent/KR100796726B1/ko
Priority to US11/751,857 priority patent/US7566602B2/en
Application granted granted Critical
Publication of KR100796726B1 publication Critical patent/KR100796726B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

개시된 반도체 장치의 제조 방법에서는 단결정 물질의 시드 박막을 형성한 후, 상기 시드 박막 상에 비정질 박막을 형성한다. 그리고, 상기 비정질 박막에 레어지 빔을 조사한다. 이때, 상기 레이저 빔은 상기 비정질 박막을 녹일 수 있는 에너지를 갖고, 상기 비정질 박막에 중복되는 영역이 발생하지 않는 조건으로 조사한다. 그러면, 상기 레이저 빔의 조사에 의해 상기 비정질 박막이 고상으로부터 액상으로 상변화가 일어나고, 상기 비정질 박막의 상변화가 일어날 때 상기 시드 박막의 단결정 물질이 시드로 작용한다. 그러므로, 상기 레이저 빔의 조사에 의해 상기 비정질 박막의 결정 구조가 단결정으로 변화되고, 그 결과 상기 비정질 박막이 단결정 박막으로 형성된다.

Description

반도체 장치의 제조 방법{method of manufacturing semiconductor device}
도 1은 종래의 방법에 의해 수득한 단결정 박막을 나타내는 개략적인 단면도이다.
도 2는 도 1의 단결정 박막을 형성할 때 레이저 빔이 조사되는 상태를 나타내는 개략적인 단면도이다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 개략적인 단면도들이다.
도 4는 도 3b의 시드 박막을 형성하는 방법을 나타내는 개략적인 단면도이다.
도 5는 도 3d의 단결정 박막을 형성할 때 레이저 빔을 조사하는 방법을 나타내는 개략적인 구성도이다.
도 6은 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 나타내는 개략적인 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
30, 38 : 단결정 실리콘 박막 32 : 절연막
34 : 시드 박막 36 : 비정질 실리콘 박막
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 단결정 실리콘 박막을 수득하기 위한 반도체 장치의 제조 방법에 관한 것이다.
일반적으로, 결정 구조에 따라 물질은 단결정(single crystal), 다결정(poly crystal) 및 비정질(amorphous)로 분류할 수 있다. 상기 단결정은 하나의 결정 구조로 이루어지고, 상기 다결정은 다수개의 결정 구조로 이루어지고, 상기 비정질은 물질 내부가 결정이 아닌 불규칙한 원자 배열로 이루어진다. 상기 다결정은 다수개의 결정 구조로 이루어지기 때문에 많은 결정 입계(grain boundary)를 갖는다. 그리고, 상기 결정 입계가 많을 경우 전자 또는 정공(hole)과 같은 캐리어의 이동과 제어 등을 방해한다.
따라서, 스택 구조의 박막 트랜지스터(thin film transistor : TFT) 등을 포함하는 반도체 장치 또는 에스오씨(SOC : system on chip) 등의 제조에서는 액티브 영역으로 형성하기 위한 채널 박막으로서 단결정 실리콘 박막을 주로 선택한다. 그리고, 상기 단결정 실리콘 박막은, 상기 캐리어의 이동과 제어 등을 향상시키기 위하여, 조밀하면서 동시에 큰 크기를 갖는 단결정 영역인 그레인(grain)들로 이루어져야 한다.
이에, 본 출원인은 간단한 공정에 의해 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어진 단결정 실리콘 박막을 형성하는 방법을 발명하여 대한민국 특허청에 2004년 6월 12일에 특허 출원번호 2004-43265호로 출원하고, 이를 2006년 4 월 28일에 특허 등록번호 578,787호로 등록하였다.
언급한 방법에서는 단결정 물질의 시드 박막 상에 비정질 박막을 형성한 후, 상기 비정질 박막에 레이저를 조사하여 상기 비정질 박막을 단결정 박막으로 형성한다. 이때, 상기 레이저 빔은 주로 스캔 방식으로 조사한다.
그러나, 언급한 방법에 의해 단결정 실리콘 박막을 형성할 경우에는, 도 1에 도시된 바와 같이, 상기 단결정 실리콘 박막(10)의 표면에 돌기(12)가 형성되는 상황이 빈번하게 발생한다. 그 이유는, 상기 레이저 빔의 조사를 스캔 방식으로 수행하기 때문이다. 즉, 도 2에 도시된 바와 같이, 단결정 박막으로 수득하기 위한 비정질 박막(20)에 레이저 빔(22)을 조사할 때 상기 비정질 박막(20)에 계속적으로 중복되는 영역(Ⅱ)이 발생하는 조건으로 레이저 빔(22)이 조사되기 때문이다. 이와 같이, 상기 비정질 박막(20)에 레이저 빔(22)이 중복되게 조사될 경우에는 상기 레이저 빔(22)이 중복되게 조사되는 비정질 박막(20)의 아래에 위치하는 시드 박막의 시드 역할도 중복되기 때문이다.
따라서, 종래의 방법으로 단결정 박막을 수득할 경우에는 그 표면에 돌기가 형성되는 상황이 빈번하게 발생하고, 그 결과 채널 박막 등으로 적절하게 사용하지 못하는 문제점이 있다.
본 발명의 목적은 간단한 공정에 의해 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어질 뿐만 아니라 그 표면에 돌기가 거의 형성되지 않는 단결정 박막을 포함하는 반도체 장치의 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법에서는 단결정으로 이루어지는 박막 상에 단결정 물질의 시드 박막을 형성한 후, 상기 시드 박막 상에 비정질 박막을 형성한다. 그리고, 상기 비정질 박막에 레어지 빔을 조사한다. 이때, 상기 레이저 빔은 상기 비정질 박막을 녹일 수 있는 에너지를 갖고, 상기 비정질 박막에 중복되는 영역이 발생하지 않는 조건으로 조사한다.
그러면, 상기 레이저 빔의 조사에 의해 상기 비정질 박막이 고상으로부터 액상으로 상변화가 일어나고, 상기 비정질 박막의 상변화가 일어날 때 상기 시드 박막의 단결정 물질이 시드로 작용한다. 그러므로, 상기 레이저 빔의 조사에 의해 상기 비정질 박막의 결정 구조가 단결정으로 변화되고, 그 결과 상기 비정질 박막이 단결정 박막으로 형성된다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법에서는 제1 단결정 실리콘 박막 상에 상기 제1 단결정 실리콘 박막의 표면을 노출시키는 개구부를 갖는 제1 절연막을 형성한다. 그리고, 선택적 에피택시얼 성장을 수행하여 상기 개구부에 단결정 실리콘 물질의 제1 시드 박막을 형성한 후, 상기 제1 절연막과 제1 시드 박막 상에 비정질 실리콘 박막을 형성한다. 이어서, 상기 비정질 실리콘 박막에 레이저 빔을 조사한다. 이때, 상기 레이저 빔은 상기 비정질 박막을 녹일 수 있는 에너지를 갖고, 상기 비정질 박막에 중복되는 영역이 발생하지 않는 조건으로 조사한다.
그러면, 상기 레이저 빔의 조사에 의해 상기 비정질 실리콘 박막이 고상으로 부터 액상으로 상변화가 일어나고, 상기 비정질 실리콘 박막의 상변화가 일어날 때 상기 제1 시드 박막의 단결정 실리콘 물질이 시드로 작용한다. 그러므로, 상기 레이저 빔의 조사에 의해 상기 비정질 실리콘 박막의 결정 구조가 단결정으로 변화되고, 그 결과 상기 비정질 실리콘 박막이 제2 단결정 실리콘 박막으로 형성된다.
이와 같이, 본 발명에서는 단결정 박막으로 수득하기 위하여 비정질 박막에 레이저 빔을 조사할 때 상기 레이저 빔을 상기 비정질 박막에 중복되는 영역이 발생하지 않는 조건으로 조사한다. 그러므로, 본 발명의 방법에 의하면 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어질 뿐만 아니라 그 표면에 돌기가 거의 형성되지 않는 단결정 박막을 용이하게 수득할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 박막 및 영역들의 두께와 크기 등은 그 명확성을 기하기 위하여 과장되어진 것이다. 또한, 박막이 다른 박막 또는 기판 상에 있다고 언급되어 지는 경우에 그것은 다른 박막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3 박막이 개재될 수도 있다.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 개략적인 단면도들이다.
도 3a를 참조하면, 단결정 박막으로서 단결정 실리콘 박막(30)을 마련한다. 여기서, 상기 단결정 박막의 경우에는 단결정 실리콘 박막(30) 이외에도 단결정 게르마늄 박막, 단결정 실리콘-게르마늄 박막 등을 포함할 수 있다. 아울러, 상기 단결정 실리콘 박막(30)의 예로서는 단결정 실리콘 기판, 단결정 실리콘-온-인슐레이터 기판 등을 들 수 있다. 또한, 상기 단결정 실리콘 박막(30)은 선택적 에피택시얼 성장(selective epitaxial growth : SEG)을 수행하여 수득할 수도 있다.
그리고, 상기 단결정 실리콘 박막(30)에는 게이트 전극을 포함하는 트랜지스터 등과 같은 반도체 구조물이 형성된다. 상기 반도체 구조물의 경우에는 언급하는 트랜지스터 뿐만 아니라 금속 배선, 로직 소자 등을 포함할 수 있다. 그러므로, 상기 단결정 실리콘 박막에는 반도체 장치의 설계에 근거한 반도체 구조물들이 다양하게 형성될 수 있다.
이어서, 상기 단결정 실리콘 박막(30) 상에 절연막(32)을 형성한다. 상기 절연막(32)은 주로 실리콘 산화물을 포함한다. 그리고, 포토레지스트 패턴을 식각 마스크로 사용한 식각 공정을 실시하여 상기 절연막(32)에 상기 단결정 실리콘 박막(30)의 표면을 부분적으로 노출시키는 개구부(33)를 형성한다.
도 3b를 참조하면, 상기 개구부(33)에 시드 박막(34)으로 수득하기 위한 단결정 물질을 충분하게 매립시킨다. 이때, 상기 시드 박막(34)으로 수득하기 위한 단결정 물질의 충분한 매립은 주로 선택적 에피택시얼 성장에 의해 달성된다. 그러므로, 상기 시드 박막(34)으로 수득하는 단결정 물질은 단결정 실리콘 물질을 포함 한다.
만약, 상기 단결정 박막이 단결정 게르마늄 박막일 경우에는 상기 시드 박막으로 수득하기 위한 단결정 물질은 단결정 게르마늄 물질을 포함하는 것이 적절하다.
언급한 바와 같이, 상기 선택적 에피택시얼 성장을 수행함으로써 상기 개구부(33)에 의해 노출된 단결정 실리콘 박막(30)의 표면으로부터 상기 단결정 실리콘 박막(30)과 결정 구조가 실질적으로 동일한 단결정 실리콘 물질이 성장됨으로써 상기 개구부(33) 내에 상기 단결정 실리콘 물질이 충분하게 매립되는 구조를 갖는 시드 박막(34)이 형성된다.
그러나, 상기 시드 박막(34)으로 수득하기 위한 단결정 실리콘 물질의 성장은, 도 4에 도시된 바와 같이 상기 개구부(33)의 입구 부위 뿐만 아니라 상기 개구부(33)의 입구 부위와 인접하는 절연막(32)의 표면 부위(Ⅳ)까지 이루어지는 것이 일반적이다. 만약, 언급하는 상기 개구부(33)의 입구 부위와 인접하는 절연막(32)의 표면 부위(Ⅳ)까지 단결정 실리콘 물질의 성장이 이루어질 경우에는 상기 개구부(33)의 입구 부위가 노출될 때까지 화학기계적 연마 등과 같은 공정을 수행한다.
이와 같이, 상기 개구부(33) 내에만 단결정 실리콘 물질의 시드 박막(34)을 형성한다.
도 3c를 참조하면, 상기 절연막(32)과 시드 박막(34) 상에 비정질 박막으로서 비정질 실리콘 박막(36)을 연속적으로 형성한다. 여기서, 상기 시드 박막(34)이 단결정 실리콘 물질을 포함하기 때문에 상기 비정질 박막으로서 비정질 실리콘 박 막을 형성하는 것이다.
만약, 상기 시드 박막이 단결정 게르마늄 물질을 포함할 경우에는 상기 비정질 박막으로 비정질 게르마늄 박막을 형성하는 것이 적절하다.
그리고, 상기 비정질 실리콘 박막(36)의 경우에는 주로 화학기상증착 공정을 수행하여 형성한다. 아울러, 상기 비정질 실리콘 박막(36)은 그 두께를 한정하지는 않지만 반도체 장치의 집적도 등을 고려할 때 주로 얇은 두께를 갖도록 형성하는 것이 바람직하다.
도 3d를 참조하면, 상기 비정질 실리콘 박막(36)에 레이저 빔을 조사한다. 이때, 상기 레이저 빔은 상기 비정질 실리콘 박막(36)을 녹일 수 있는 에너지를 갖고, 상기 비정질 실리콘 박막(36)에 중복되는 영역이 발생하지 않는 조건으로 조사한다.
특히, 상기 비정질 실리콘 박막(36)에 중복되는 영역이 발생하지 않는 조건의 레이저 빔의 조사는, 도 5에 도시된 바와 같이, 하나의 영역에 한 번의 레이저 빔의 조사가 이루어지도록 수행한다. 즉, 도 5에서와 같이 ①부터 ⑫까지 스탭-앤-리피터 방식으로 레이저 빔의 조사가 이루어지는 것이다. 언급한 바와 같이, 스탭-엔-리피터 방식으로 레이저 빔의 조사가 이루어질 경우에는 상기 비정질 실리콘 박막(36)에 중복되는 영역이 발생하지 않는 상태로 레이저 빔의 조사가 이루어진다.
이와 같이, 상기 비정질 실리콘 박막(36)에 중복되는 영역이 발생하지 않게 스탭-앤-리피터 방식으로 레이저 빔을 조사함에 따라 상기 비정질 실리콘 박막(36)으로부터 수득하는 단결정 실리콘 박막(38)의 표면에는 돌기가 거의 형성되지 않는 다.
그리고, 상기 레이저 빔을 조사함에 따라 상기 비정질 실리콘 박막(36)의 상변화가 일어난다. 즉, 상기 레이저 빔을 조사하여 상기 비정질 실리콘 박막(36)을 녹임(melting)으로서 상기 비정질 실리콘 박막(36)이 액상으로 변화하는 것이다. 특히, 상기 비정질 실리콘 박막(36)의 표면으로부터 시드 박막(34)과의 계면까지 액상으로 변화하는 상변화가 일어난다. 그리고, 상기 비정질 실리콘 박막(36)의 상변화가 일어날 때 상기 시드 박막(34)의 단결정 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘 박막(36)의 결정 구조를 단결정으로 변화시킨다.
여기서, 상기 레이저 빔은 언급한 바와 같이 비정질 실리콘 박막(36) 전체(두께 기준)를 용융시킬 수 있는 에너지로 조사하는 것이 바람직하다. 이는, 비정질 실리콘 박막(36)의 표면에서부터 상기 시드 박막(34)의 계면까지 액상으로 변화시키야 하기 때문이다. 아울러, 상기 레이저 빔은 약 1,410℃ 이상의 온도를 조성하는 에너지를 갖도록 조절하는 것이 바람직하다. 이는, 상기 비정질 실리콘 박막(36)의 용융점이 일반적으로 약 1,410℃ 이기 때문이다.
또한, 상기 비정질 실리콘 박막(36)의 결정 구조의 변화는 수직 및 측면 방향으로 진행된다. 이때, 상기 비정질 실리콘 박막(36)의 상변화와 결정 구조의 변화는 수 나노초(ns) 동안 진행되기 때문에 상기 비정질 실리콘 박막(36)이 액상으로 변화하여도 흘러내리는 상황은 발생하지 않는다.
그리고, 상기 레이저 빔의 조사에 의해 비정질 실리콘 박막(36)을 상변화시킬 때 상기 비정질 실리콘 박막(36)이 형성된 결과물을 가열하는 것이 바람직하다. 그 이유는, 상기 비정질 실리콘 박막(36)을 상변화시킬 때 상기 비정질 실리콘 박막(36)에서의 온도 구배를 감소시켜 더욱 큰 그레인들을 갖는 단결정 실리콘 박막(38)을 용이하게 형성하기 위함이다. 만약, 상기 가열 온도가 약 200℃ 미만일 경우 그레인들의 크기를 확장시키는데 한계를 갖기 때문에 바람직하지 않고, 상기 가열 온도가 약 600℃를 초과할 경우 상기 가열을 위한 부재를 마련하는 것이 용이하지 않기 때문에 바람직하지 않다. 따라서, 상기 비정질 실리콘 박막(36)이 형성된 결과물의 가열 온도는 약 200 내지 600℃인 것이 바람직하고, 약 350 내지 450℃인 것이 더욱 바람직하다.
언급한 바와 같이, 상기 레이저 빔의 조사에 의해 비정질 실리콘 박막(36)을 상변화시키고, 상기 비정질 실리콘 박막(36)의 상변화가 일어날 때 상기 시드 박막(34)의 단결정 실리콘 물질이 시드로 작용함으로써 상기 비정질 실리콘 박막(36)을 단결정 실리콘 박막(38)으로 형성할 수 있다.
이하에서는, 편의상 시드 박막(34) 아래에 위치하는 단결정 실리콘 박막을 제1 단결정 실리콘 박막(30)으로 표현하고, 상기 비정질 실리콘 박막(36)으로부터 수득하는 단결정 실리콘 박막을 제2 단결정 실리콘 박막(38)으로 표현한다.
아울러, 언급한 본 실시예에서는 제2 단결정 실리콘 박막(38)을 수득하는 방법에 대해서 설명하고 있지만, 본 실시예의 방법을 적절하게 응용할 경우 당업자라면 단결정 게르마늄 박막, 단결정 실리콘-게르마늄 박막 등을 수득하는 방법에 대해서도 용이하게 실시할 수 있다.
이와 같이, 본 발명에 의하면 제2 단결정 실리콘 박막(38)을 수득하기 위하 여 비정질 실리콘 박막(36)에 상기 비정질 실리콘 박막(36)을 녹일 수 있는 에너지를 갖고, 상기 비정질 실리콘 박막(36)에 중복되는 영역이 발생하지 않는 조건으로 레이저 빔을 조사한다.
그러므로, 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어질 뿐만 아니라 그 표면에 돌기가 거의 형성되지 않는 단결정 실리콘 박막(38)을 용이하게 수득할 수 있다.
그리고, 상기 단결정 실리콘 박막, 즉 제2 단결정 실리콘 박막(38)의 경우에는 채널 박막으로 활용할 수 있다. 그러므로, 상기 제2 단결정 실리콘 박막(38)에도 언급한 바와 같은 반도체 구조물을 형성할 수 있다.
아울러, 다른 실시예로서, 도 6에 도시된 바와 같이 상기 제2 단결정 실리콘 박막(38) 상에 언급한 실시예와 동일한 공정을 수행하여 제3 단결정 실리콘 박막(68)을 형성할 수 있다. 여기서, 미설명 부호 62는 언급하는 절연막(32)과 동일한 제2 절연막에 해당하고, 미설명 부호 64는 언급하는 시드 박막(34)과 동일한 제2 시드 박막에 해당한다.
아울러, 본 발명에서의 방법을 계속적으로 적용함으로써 스택 형태의 반도체 장치를 수득할 수 있다.
이와 같이, 본 발명에 의하면 간단한 공정에 의해 조밀하면서 동시에 큰 크기를 갖는 그레인들로 이루어질 뿐만 아니라 그 표면에 돌기가 거의 형성되지 않는 단결정 박막을 용이하게 수득할 수 있다.
그러므로, 본 발명의 방법을 최근의 고집적화 및 스택 구조를 요구하는 반도체 장치의 제조에 적극적으로 적용할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 단결정으로 이루어지는 박막 상에 단결정 물질의 시드 박막을 형성하는 단계;
    상기 시드 박막 상에 비정질 박막을 형성하는 단계; 및
    상기 비정질 박막을 녹일 수 있는 에너지를 갖고, 상기 비정질 박막에 중복되는 영역이 발생하지 않는 조건으로 레이저 빔을 조사하여 상기 비정질 박막이 고상으로부터 액상으로 상변화가 일어날 때 상기 시드 박막의 단결정 물질이 시드로 작용하여 상기 비정질 박막의 결정 구조를 단결정으로 변화시킴으로써 상기 비정질 박막을 단결정 박막으로 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  2. 제1 항에 있어서, 상기 시드 박막은 단결정 실리콘 물질, 단결정 게르마늄 물질 또는 이들의 혼합물을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1 항에 있어서, 상기 레이저 빔을 조사할 때 상기 비정질 박막이 형성된 결과물을 200 내지 600℃로 가열하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1 단결정 실리콘 박막 상에 상기 제1 단결정 실리콘 박막의 표면을 노출시키는 개구부를 갖는 제1 절연막을 형성하는 단계;
    선택적 에피택시얼 성장을 수행하여 상기 개구부에 단결정 실리콘 물질의 제1 시드 박막을 형성하는 단계;
    상기 제1 절연막과 제1 시드 박막 상에 비정질 실리콘 박막을 형성하는 단계; 및
    상기 비정질 실리콘 박막을 녹일 수 있는 에너지를 갖고, 상기 비정질 실리콘 박막에 중북되는 영역이 발생하지 않는 조건으로 레이저 빔을 조사하여 상기 비정질 실리콘 박막이 고상으로부터 액상으로 상변화가 일어날 때 상기 제1 시드 박막의 단결정 실리콘 물질이 시드로 작용하여 상기 비정질 실리콘 박막의 결정 구조를 단결정으로 변화시킴으로써 상기 비정질 실리콘 박막을 제2 단결정 실리콘 박막으로 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제4 항에 있어서, 상기 제1 단결정 실리콘 박막은 단결정 실리콘 기판 또는 단결정 실리콘-온-인슐레이터 기판을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제4 항에 있어서, 상기 제1 절연막은 산화물을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제4 항에 있어서, 상기 레이저 빔을 조사할 때 상기 비정질 실리콘 박막이 형성된 결과물을 200 내지 600℃로 가열하는 것을 특징으로 하는 반도체 장치의 제 조 방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제4 항에 있어서, 상기 제1 단결정 실리콘 박막 상에 반도체 구조물을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제4 항에 있어서, 상기 제1 시드 박막이 상기 개구부의 입구 부위보다 높게 형성될 경우, 상기 개구부의 입구 부위가 노출될 때까지 상기 제1 시드 박막을 연마하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제4 항에 있어서, 상기 제2 단결정 실리콘 박막 상에 상기 제1 절연막과 동일한 제2 내지 제n 절연막, 상기 제1 시드 박막과 동일한 제2 내지 제n 시드 박막및 상기 제2 단결정 실리콘 박막과 동일한 제3 내지 n+1 단결정 실리콘 박막을 적층하는 단계를 더 포함하고, 상기 각 n은 동일한 수이며, 3 이상의 자연수인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020060090837A 2004-06-12 2006-09-19 반도체 장치의 제조 방법 KR100796726B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060090837A KR100796726B1 (ko) 2006-09-19 2006-09-19 반도체 장치의 제조 방법
US11/751,857 US7566602B2 (en) 2004-06-12 2007-05-22 Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060090837A KR100796726B1 (ko) 2006-09-19 2006-09-19 반도체 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR100796726B1 true KR100796726B1 (ko) 2008-01-21

Family

ID=39218817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060090837A KR100796726B1 (ko) 2004-06-12 2006-09-19 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100796726B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117966A (ko) * 2004-06-12 2005-12-15 삼성전자주식회사 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050117966A (ko) * 2004-06-12 2005-12-15 삼성전자주식회사 반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US7364955B2 (en) Methods of manufacturing semiconductor devices having single crystalline silicon layers
Crnogorac et al. Nano-graphoepitaxy of semiconductors for 3D integration
TWI310059B (en) Method for fabricating single crystal silicon film
US7157737B2 (en) Structures with seeded single-crystal domains
KR100739631B1 (ko) 단결정 구조를 갖는 박막의 형성 방법
KR100611764B1 (ko) 박막트랜지스터의 제조 방법
US6172380B1 (en) Semiconductor material
US8445332B2 (en) Single crystal silicon rod fabrication methods and a single crystal silicon rod structure
KR100679610B1 (ko) 단결정 구조를 갖는 박막의 형성 방법
TWI331366B (en) Method of semiconductor thin film crystallization and semiconductor device fabrication
KR100599043B1 (ko) 반도체 장치의 제조 방법
JP2009016410A (ja) 薄膜トランジスタ及びその製造方法
KR100792323B1 (ko) 박막 반도체장치 및 그 제조방법
KR100796726B1 (ko) 반도체 장치의 제조 방법
KR101329352B1 (ko) 반도체 장치의 제조방법
JPS5856406A (ja) 半導体膜の製造方法
US7566602B2 (en) Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
US7816735B2 (en) Integrated circuit devices including a transcription-preventing pattern
KR100803694B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100875953B1 (ko) 반도체 메모리 소자의 제조 방법
KR100928664B1 (ko) 낸드 플래시 메모리 소자의 제조 방법
JP4147492B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2024037341A (ja) 薄膜トランジスタの製造方法
JP2006032909A (ja) 電子回路装置、画素表示装置及び電子回路装置の製造方法
JP2007266029A (ja) 半導体薄膜、半導体装置およびそれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191226

Year of fee payment: 13