JP2009016410A - 薄膜トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】 ガラスやプラスチックなどの単結晶でない基体上に単結晶半導体薄膜を形成することで、任意の基体上に十分に動作速度の速いトランジスタを作製することを可能とする。また、それにより任意の基体上に集積回路を形成することを可能にする。
【解決手段】 基体上に基体全面に渡って結晶方位が揃った配向中間層を形成し、その上にアモルファス状態もしくは多結晶状態の半導体薄膜を形成し、その半導体薄膜を適切な条件でアニールすることによって、基体全面に渡って結晶方位が揃った半導体薄膜を形成する。
【選択図】 図１

Description

本発明は、ガラスなどの単結晶でない基板上の例えば１平方ミリメートル以上の広い面積に、単結晶シリコンおよび単結晶シリコン薄膜を用いて作製する薄膜トランジスタ（ＴＦＴ）を作製するためのプロセスおよびその製造に関し、具体的には、単結晶でない基板上に結晶方位を揃えた中間層を形成し、その上に結晶方位の揃った半導体層もしくは結晶方位の揃っていない半導体層もしくはアモルファス状態の半導体層を形成し、この半導体層をレーザー光などでアニールすることによって単結晶の半導体膜を形成し、薄膜トランジスタを作製する方法に関する。

ノート型パソコンは携帯電話の普及により、液晶ディスプレイ（ＬＣＤ）や有機ELディスプレイなどの薄型ディスプレイの軽量化、低価格などが求められている。これらの要求を満たすために様々な技術開発が行われているが、その１つにシステム・オン・パネルの技術がある。これは、文字や画像を表示するディスプレイの基板に今以上の役割を持たすことで、モバイル製品の軽量化、低価格を実現しようとする技術の１カテゴリーである。例えば、携帯電話機器には表示デバイスは必須部品であり、現在は主として液晶ディスプレイが使用されることが多い。しかし、現状の液晶ディスプレイは文字や画像を表示することしかできないため、画像処理、音声処理、その他の信号処理や演算処理、或いは情報の記録や記憶は全てＬＣＤとは別に携帯電話機器内部に搭載した大規模集積（ＬＳＩ）および超大規模集積（ＶＬＳＩ）によって処理している。そこで、現在はＬＳＩやＶＬＳＩに担わせている信号処理や演算処理やメモリー機能をＬＣＤ本体に組みこむことができれば、飛躍的な小型化が可能になる。また、ＬＣＤとは別に購入して組み込んでいるＬＳＩやＶＬＳＩをＬＣＤ内部に作りこむことが可能になれば、プロセスの複雑さ、プロセス工程数、そして最終的には、ＬＣＤが実装された製品の価格を低減することができる。

最近の主なＬＣＤ、有機ELやその他の薄型ディスプレイは、基本的にサブ画素１つに対して１つの薄膜トランジスタを有している。従って、薄型ディプレイの表示部分以外の空きスペースに薄膜トランジスタを使って信号処理や演算処理やメモリー用の集積回路を作り込んでしまえば、ＬＳＩやＶＬＳＩを機器に搭載する必要は無くなる。しかしながら、現状のＬＣＤ、有機ELやその他の薄型ディスプレイに組み込まれている薄膜トランジスタ（ＴＦＴ）の半導体（主にシリコン）はアモルファス状態や多結晶状態であるので、内部の電子移動度が小さく、ＴＦＴの動作速度も遅い。つまり、薄型ディスプレイの基板上に移動度の大きいシリコン薄膜を作製することができれば、薄型ディプレイそのものに表示機能だけでなく、信号処理や演算処理やメモリー機能も行わせることが可能になる。単結晶中の電子の移動度は、アモルファス状態や多結晶状態の半導体中の移動度より大きく、例えば、半導体としてシリコンを選択する場合には単結晶シリコン中の電子の移動度が最も大きい。即ち、薄型ディスプレイにおいて、半導体としてシリコンを使用するのであれば、単結晶シリコン薄膜を作製してＴＦＴを作製することによって信号処理や演算処理やメモリー機能を行わせるＬＳＩやＶＬＳＩをＬＣＤ内部に作りこむことが可能となる。

ＴＦＴは、通常、石英ガラス、ソーダ石灰ガラスなどのガラス、またはプラスチックなどの透明基板上にアモルファス状態のシリコン膜を作製し、それをトランジスタに加工することで作製する。アモルファスシリコン膜からなる活性領域を有する典型的な薄膜トランジスタのキャリア移動度は小さく、０．１〜０．２ｃｍ^２／Ｖｓのオーダーである。結晶化シリコンを使用することで、キャリア移動度は改善される。通常、ＬＣＤを駆動するためにＬＣＤ外部、機器内部に使用されるドライバＬＳＩにおいて使用されるいわゆるシリコンウェハから作製した単結晶シリコントランジスタは、５００〜１０００ｃｍ^２／Ｖｓのオーダーの電子移動度を有する。多結晶シリコン中の電子移動度は、これら２つの間の値をとる。

１００ｃｍ^２／Ｖｓよりも大きい移動度を有する薄膜トランジスタであれば、ＬＣＤの周辺に実装されたドライバ回路に代わるものとして使用可能であり、一部のＬＳＩやＶＬＳＩをＬＣＤ内部に作りこむことが可能になる。そこで、アモルファスシリコン膜を加熱して結晶化させて、いわゆる多結晶シリコンを作製するための研究が盛んに行われた。しかし、アモルファスシリコン膜を熱的にアニールしただけでは４０〜５０ｃｍ^２／Ｖｓの電子移動度を有する多結晶ＴＦＴを製造することでさえ困難であった。現在の熱アニールプロセスでは、この程度の移動度を有するＴＦＴを製造するためには、６００℃で約２４時間のアニール時間を必要とする。このプロセスは、長いプロセス時間のためにコスト効率が悪く、また移動度が小さいため製造できるＴＦＴは、ＬＣＤドライバ回路すら利用できない。アモルファスシリコンが加熱されて結晶化シリコンが形成されるメカニズムについては十分には理解されておらず、現在も基礎的な知見からの研究が続けられている。

アニール温度、アモルファスシリコン膜の厚さ、アモルファスシリコンの融解度、膜中の不純物、および他の様々な要因がアニール後の多結晶シリコン膜の状態及び特性に影響を与える。一般に、シリコン膜中の電子移動度は、アモルファス中より結晶中のほうが大きい。また結晶粒界では電子は散乱されるため電子が移動するルートに結晶粒界が存在すると電子移動度は低下する。従って、多結晶シリコン膜ではできる限り結晶粒界が少なくなるように、大きな結晶が望まれている。大きな結晶粒子は、融点付近の特定の温度でのみ生成させることができることが知られている。この好適な温度よりも低い温度では、アモルファスシリコンの融解が十分でないため大きな結晶粒子が生成しない。また、好適な温度を上回る温度では、急速にバルク核形成（ｂｕｌｋ ｎｕｃｌｅａｔｉＯｎ）が発生し、アモルファス膜は自然に結晶化されて比較的小さい粒子サイズになり、そのため、電子移動度は小さくなる。

アモルファスシリコン膜は、通常、ガラスなどの透明基板上に化学的気相成長を用いて形成される。透明基板は、シリコン元素および水素元素を含むガスに曝露される。ガスは分解して、基板上にアモルファス状態のシリコンが堆積する。特に、プラズマ増速化学的気相成長（ＰＥＣＶＤ）システムを用いた成膜では、ソースガスの分解は、高周波（ＲＦ）エネルギーの使用によりアシストされる。低圧化学的気相成長（ＬＰＣＶＤ）、または超高真空化学的気相成長（ＵＨＶーＣＶＤ）システムでは、ソースガスを低圧で熱分解する。光ＣＶＤシステムでは、ソースガスの分解は、光子エネルギーにより補助される。高密度プラズマＣＶＤシステムでは、誘導結合したプラズマおよびヘリコンソースなどの高密度プラズマソースが使用される。熱線（ｈＯｔ ｗｉｒｅ）ＣＶＤシステムでは、活性化された水素原子の生成により、ソースガスの分解が起こる。しかし、アモルファスシリコンから作製されるＴＦＴの性能特性は非常に低く、移動度は、１〜１０ｃｍ^２／Ｖｓのオーダーである。

固相結晶化法は、一般によく使用されるアモルファスシリコン膜の結晶化方法である。このプロセスでは、アモルファスシリコン膜は、約６００℃の熱に、少なくとも数時間の間さらされる。この結晶化プロセスから作製されるＴＦＴは、直接堆積から作製されるＴＦＴよりも高価であるが、５０ｃｍ^２／Ｖｓのオーダーの移動度を有する。高速熱アニール法は、約７００℃〜８００℃の温度にアモルファスシリコン膜を数分単位から数秒間保持することで、多結晶シリコン膜を得る方法である。アニール温度はガラス基板が損傷を受ける程度の高温であるが、アニール時間が短いためガラス基板は、損傷を受けないですむ。加熱現には、タングステンーハロゲン加熱ランプまたはＸｅアーク加熱ランプが、使用されることが多い。エキシマレーザアニール法（ＥＬＡ）もまたアモルファスシリコン膜から多結晶シリコン膜を作製する際に用いられる。エキシマレーザー光を用いることで、アモルファスシリコン膜を、非常に短い時間だけ非常に高い温度で加熱することが可能になる。この方法では、アモルファスシリコン膜が形成されている透明基板を熱的に劣化させることなく、アモルファスシリコン膜をその最適温度でアニールすることが可能である。しかしこの方法では粒径が小さく、且つ結晶粒の位置を制御することが難しいため、高移動度の多結晶シリコン膜を得ることが難しく、特性の高いＴＦＴの実現は不可能であった。

このような問題の解決法として最近、結晶を横方向に成長させて、トランジスタのチャネルをこの横方向結晶成長方向と平行に配置し、キャリアがチャネルを通過する際に跨る結晶粒界をなくすことで移動度を４００ｃｍ^２／Ｖｓ以上にできることが実証されている。このため、近年では横方向結晶成長を実現させてＴＦＴに利用する技術が盛んに開発されている。一般に横方向結晶成長はシリコン膜内に温度勾配を発生させればよく、そうすれば結晶は低温部から高温部に向かって横方向成長する。しかし，望むところに横方向結晶粒を発生させる結晶粒の位置制御も実現されていない。ＴＦＴは半導体結晶同士の結晶粒界部分に形成することはできないので（粒界をはさむと電子移動度が劇的に低下するので）、ＴＦＴを形成することができる場所が非常に限られてしまい、実用的ではない。その為、トランジスタの集積度を上げることができず、信号処理、演算用、メモリー用のＬＳＩやＶＬＳＩを特開２０００ー３６４６５で開示された技術を用いて薄型ディスプレイ上に作りこむことは不可能である。

また、アモルファスシリコン膜の融解をより低温で起こさせたり、シリコン結晶粒子の大型化を促進するために、アルミニウム、インジウムスズ酸化物、ならびに、ニッケル、コバルトおよびパラジウムのような遷移金属などの金属の使用も研究されている。ニッケルジシリサイドとシリコンとの間の格子不整合が１％未満と小さいため、添加剤としてはニッケルが特に有望であると考える人が多いようである。一般に、ニッケルは、従来の固相結晶化法において典型的に必要とされるアニール温度を、約６００℃から、約５００℃〜約５５０℃の間の範囲の温度に低下させるために使用されている。また、ニッケルを使用すると、アニールプロセス時間が大幅に短縮される。このプロセスにより作製されるＴＦＴの移動度は、１００ｃｍ^２／Ｖｓに近い値が得られ、ニッケルを添加してアニールプロセスを実行することで多結晶シリコン膜中の電子移動度を少し向上させることができる。しかし、金属を添加する方法は金属層をアモルファスシリコン膜上に堆積させる工程と、遷移金属をアモルファスシリコンとともにアニールする工程が必要となり、アニール後には、遷移金属化合物、未反応のアモルファスシリコン、バルク核形成されたシリコン、未反応の遷移金属、モノシリサイドなどが多結晶シリコン膜中に残留するので、これらが、トランジスタにおいて高リーク電流を引き起こし問題を引き起こすので、これらの残留物を除去する工程も必要となる。また、最大の問題は大きなシリコン結晶粒子を製造することができる可能性はあっても、シリコン粒子相互の方向が揃うための駆動力は何も存在していないので、あくまでも多結晶膜しかえられず、単結晶膜を得ることはできない。つまり、これらの方法をどのように組み合わせて使用しても単結晶シリコン膜を形成することは不可能であり、薄型ディスプレイそのものに信号処理や演算処理メモリー機能を行わせるＬＳＩやＶＬＳＩをＬＣＤ内部に作りこむことは不可能である。

また、米国特許第５，１４７，８２６号では、アニール温度を約５５０℃〜約６５０℃に低下させるように、アモルファスシリコン上に非連続金属膜を堆積することを開示している。米国特許第５，２７５，８５１号では、金属膜の広大な領域をシリコンに堆積する方法と、シリコンを結晶化するための低アニール温度とを開示している。しかし、いずれの方法も、非常に高い電子移動度を有する多結晶シリコンＴＦＴを製造するために必要となる、横方向の結晶成長が起こっていない。また、いずれの方法でもトランジスタを形成の鍵となる領域において、未反応の金属およびシリサイドを無くすために、シリサイドの横方向の成長を制御する方法を開示していない。そして、これら従来の技術では単結晶シリコン膜を形成することは不可能である。

また、アモルファスシリコンとともにニッケルシリサイドを高速熱アニールする方法が米国特許シリアル番号０８／８７９，３８６号に示されている。これは、高速熱アニールプロセスを使用して、多結晶の品質を向上せしめ且つアニール時間を短縮することを開示している。しかしこの技術では単結晶シリコン膜は形成できていないし、原理的に不可能である。

また、ニッケルシリサイドを選択的に堆積させて、トランジスタのソース／ドレイン領域を２段階アニールプロセスで結晶化する方法が、米国特許シリアル番号０８／８９３，２８５号に示されている。しかし、この技術ではこの技術では単結晶シリコン膜は形成できていないし、原理的に不可能である。また、この技術ではトランジスタを形成する場所が極めて限定されてしまうために、高速で動作する薄膜トランジスタを用いた信号処理や演算用やメモリー機能用のＬＳＩやＶＬＳＩを薄型ディスプレイ上に作りこむことは不可能である。

また、ニッケル核形成サイトを選択的に配置して、大きい結晶粒子を形成する方法が米国特許シリアル番号第０９／０９２，８３１号に示されている。しかし、この技術ではこの技術では単結晶シリコン膜は形成できていないし、原理的に不可能である。また、この技術ではトランジスタを形成する場所が極めて限定されてしまうために、高速で動作する薄膜トランジスタを用いた信号処理や演算用やメモリー機能用のＬＳＩやＶＬＳＩを薄型ディスプレイ上に作りこむことは不可能である。

また、特開２０００ー３６４６５では、アモルファス半導体層に遷移金属をドーピングして低密度の遷移金属核形成サイトを形成し、その後アニールを施すことで成長した半導体結晶が隣の半導体結晶とぶつかるまでの距離を大きくすることで、大きな半導体結晶から成る半導体層を形成する方法を開示している。この方法によれば、大きな結晶中にＴＦＴの活性領域（及びゲート部分）を作製することができるため、１つのＴＦＴ内部の電子移動度は単結晶半導体で作製したトランジスタ並みの非常に高性能なものが作製できる。しかしながら、大きな半導体結晶が得られるとは言えども、せいぜい１００ミクロン程度の大きさの半導体結晶が多数集まった多結晶の半導体膜が得られるのみである。つまり、ＴＦＴは半導体結晶同士の結晶粒界部分に形成することはできないので（粒界をはさむと電子移動度が劇的に低下するので）、ＴＦＴを形成することができる場所が非常に限られてしまい、実用的ではない。その為、トランジスタの集積度を上げることができず、信号処理、演算用、メモリー用のＬＳＩやＶＬＳＩを特開２０００ー３６４６５で開示された技術を用いて薄型ディスプレイ上に作りこむことは不可能である。

また、特開２００１ー４４１２０では、レーザー光を使ったアニールによってアモルファスシリコン膜を結晶化させる技術が開示されている。第一のパルスレーザーである紫外域のパルスレーザー、例えばエキシマレーザーを照射後、第二のパルスレーザーとして可視域のパルスレーザーを照射することで結晶粒径を増大する方法が開示されている。これは、第一のパルスレーザーを照射後、２００ｎｓ以内に第二のパルスレーザーを照射して、再結晶化の時間を延長することで結晶粒径の増大を図るものである。しかしながら、特開２００１ー４４１２０が開示する技術では粒径が１ミクロン程度の結晶粒子のシリコン薄膜を作製できるだけであり、単結晶並みの性能を有するＴＦＴを形成することは不可能である。

また、特開２００３ー１２４１３６では、レーザー光の質を高めることで、１０ミクロン程度の大きさの結晶粒子のシリコン薄膜を作製する技術を開示している。しかしながら、特開２００３ー１２４１３６が開示する技術ではＴＦＴを形成することができる場所が非常に限られてしまい、実用的ではない。また、トランジスタの集積度を上げることができず、信号処理、演算用、メモリー用のＬＳＩやＶＬＳＩを特開２００３ー１２４１３６で開示された技術を用いて薄型ディスプレイ上に作りこむことは不可能である。

また、特開２００４ー３５６６３７では、以下のような技術が開示されている。まず基板上にパッシベーション膜としてＳｉＯ２膜を堆積する。その後パッシベーション膜上にアモルファス半導体膜を堆積してからアモルファス半導体膜を薄膜トランジスタの活性領域となる半導体島にパターニングする。続いてこの半導体島の表面に絶縁性被覆膜を形成した後、レーザー光を用いてアニールすることで局部的に移動度の大きい微小単結晶領域を形成させて、その位置に移動度の大きいＴＦＴを形成する。しかしながら特開２００４ー３５６６３７が開示する技術ではＴＦＴを形成することができる場所が非常に限られてしまい、実用的ではない。また、トランジスタの集積度を上げることができず、信号処理、演算用、メモリー用のＬＳＩやＶＬＳＩを特開２００４ー３５６６３７で開示された技術を用いて薄型ディスプレイ上に作りこむことは不可能である。

また、特開２０００ー１５５３３４では、高い電子／正孔移動度の単結晶シリコン薄膜を比較的低温でかつ均一に成膜して、高性能ドライバ内蔵のアクティブマトリクス基板と、これを用いた表示用薄膜半導体装置等の電気光学装置とを製造する方法が開示されており、具体的にこの目的は、「第１の基板の一方の面上に、単結晶半導体と格子整合の良い物質層を形成し、この物質層上に半導体を成膜し、この半導体膜にレーザ照射処理することにより物質層をシードとして単結晶半導体層をヘテロエピタキシャル成長させ、この単結晶半導体層に所定の処理を施して能動素子及び受動素子のうちの少なくとも能動素子を形成する。」ことにより達成されることが記されている。しかしながら、特開２０００ー１５５３３４が開示している技術ではシード物質層は公知技術であるグラフォエピタキシー技術を用いて形成しているため、シード物質層は段差や溝から２次元的に成長しなければならない。従って大きな面積の範囲に渡ってシード物質層の結晶方位を揃える、つまり大きな面積を持つ単結晶を作製することはできない。つまり特開２０００ー１５５３３４が開示する技術では小さな単結晶を得ることはできるものの、１ミリメートルを越えるような大きさの単結晶状態のシード物質層を得ることはできない。従って、得られる単結晶シリコン、単結晶半導体膜の大きさも数ミクロン〜数百ミクロン程度の大きさである。従って、基板上に段差や傷をつけた位置の極近傍に孤立した単結晶シリコン膜や単結晶半導体膜を形成して、その部分に高性能な薄膜トランジスタを形成することは可能であるものの、薄膜トランジスタの配置（レイアウト）に自由度は全く無く、また集積度も上がらない。従って、信号処理、演算用、メモリー用のＬＳＩやＶＬＳＩを特開２０００ー１５５３３４で開示された技術を用いて薄型ディスプレイ内部に作りこむことは不可能である。

この改善策は、シリコンなどの半導体物質を大きな面積の単結晶薄膜として作製することである。
特開２０００ー３６４６５号公報 米国特許シリアル番号５／１４７，８２６号 米国特許シリアル番号０８／８７９，３８６号 米国特許シリアル番号０８／８９３，２８５号 米国特許シリアル番号０９／０９２，８３１号 特開２００１ー４４１２０号公報 特開２００３ー１２４１３６号公報 特開２００４ー３５６６３７号公報 特開２０００ー１５５３３４号公報

前記した従来の技術では、薄膜ディスプレイ内部に信号処理用、演算用、メモリー用のＬＳＩやＶＬＳＩを作製することは不可能である。本発明の目的は、単結晶シリコンを１０分の１ミリから数ミリの厚さに切り出して表面を研磨したいわゆるシリコンウェハ中の電子（ホールも電子が動くことにより移動する）と同等の電子移動度を有するシリコン薄膜、その他の半導体の単結晶中と同等の電子移動度を有する半導体薄膜を作製するための方法を提供することである。また、本発明はシリコンウェハを使用することなく、シリコンウェハを用いて作製するトランジスタと同等の性能を有する薄膜トランジスタを提供することも目的としている。また本発明は、シリコンウェハを使用することなく、シリコンウェハを用いて作製するＬＳＩやＶＬＳＩと同等の性能を有するＬＳＩやＶＬＳＩを作製する方法を提供することも目的としている。本発明によれば、シリコンウェハを使用しないで、任意の物体の表面にシリコンウェハを用いて作製された信号処理ＬＳＩ、音声処理ＬＳＩ、画像処理ＬＳＩ、演算素子、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）や不揮発性メモリーなどと同等の性能を有する信号処理ＬＳＩ、音声処理ＬＳＩ、画像処理ＬＳＩ、演算素子、ダイナミックランダムアクセスメモリ（ＤRＡM）や不揮発性メモリーなどを作製することが可能になる。

また、本発明はＬＣＤや有機ELディスプレイに代表される薄型ディスプレイとの相性が良い。その理由は、通常使用されるアクティブマトリックス型の薄型ディスプレイには、表示部分前面に薄膜トランジスタ（ＴＦＴ）が形成されている。そこで、薄型ディスプレイ中に形成されている従来のＴＦＴを全て本発明によるＴＦＴに置き換えることによって、僅かなコスト増で大きな性能向上を得ることができる。また、薄型ディスプレイ中で画素を作製していない空きスペースに本発明によるＴＦＴを形成し、その部分に信号処理ＬＳＩ、音声処理ＬＳＩ、画像処理ＬＳＩ、演算素子、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）や不揮発性メモリーなどを作製してやれば、非常に小型で高性能なモバイル機器を作製することが可能になる。また、薄型ディスプレイとは別に機器に搭載しなければならなかった信号処理ＬＳＩ、音声処理ＬＳＩ、画像処理ＬＳＩ、演算用ＬＳＩ、ＤＲＡＭ用ＬＳＩや不揮発性メモリー用ＬＳＩを薄型ディスレイ内部に作りこむことが可能になるため、大幅な低コスト化が可能になる。

本発明では、基体上に使用したい半導体と格子整合性が良く、その物質結晶上に使用したい半導体結晶がエピタキシャル成長可能である無機物質の多結晶でありながら当該無機物質の結晶軸の全て（３次元空間のｘ軸、ｙ軸、ｚ軸の全て）の向きが揃っている（以後、３軸配向と呼ぶ）ような３軸配向膜を形成し、この３軸配向無機物質上に使用したい半導体の膜を形成し、この半導体薄膜をアニールしてアニール時の溶融部分を移動させることや温度勾配に加えて３軸配向無機物質層と半導体のテンプレート効果によって、非常に高度に３軸配向した半導体薄膜を得ることにより、前記の課題を達成する。また、このようにして作製した高度に３軸配向した半導体膜にトランジスタ形成プロセスを施すことで任意の基体上に単結晶半導体（シリコンウェハのような）を用いて使用したトンランジスター、ＬＳＩ、ＶＬＳＩと同等性能のトランジスタやＬＳＩ、ＶＬＳＩを作製することを、本発明は可能とした。

ガラス基板上にアモルファスシリコン膜を形成し、そのアモルファスシリコン膜にレーザー光を照射することで結晶化させる手法は従来から行われており、その発展技術として適切な条件でレーザー光を走査させてアモルファスシリコンをアニールすることで、数百ミクロンの幅方向のサイズを持つ大型のシリコン結晶粒から構成されている多結晶シリコン膜を作製する手法も開発されている。この大型のシリコン結晶粒１つ１つは単結晶と見ることができるため、薄膜ディスプレイ分野ではこのような大型結晶のことを単結晶と称する場合も見受けられる。これは、数百ミクロンサイズのシリコン結晶粒が得られれば、その結晶粒を使ってトランジスタを形成すれば、その１つのトランジスタは単一の結晶粒内部に収めることができる、すなわち１つのシリコン結晶中に１つのトランジスタを形成できているため、単結晶シリコンと称しているケースが多い。大型のシリコン結晶がレーザーアニールにより形成できなかった時代は、小さなシリコン結晶粒幾つかを使ってトランジスタを形成していたため、このような「単結晶シリコン」といった使い方がなされてきている。しかしこのような用語の使用法は、通常の結晶成長理論の学問分野での用語の定義とは異なっており、誤解を招きやすい。本発明の明細書内では単結晶とは完全に単一の結晶からできている物体と定義する。即ち１メートル角のガラス基板上にシリコン膜を形成した場合、そのシリコン膜を単結晶膜と称する際は厚さ数ミクロン〜数百ミクロンで縦１メートル、横１メートルのシリコン膜が唯一つの結晶粒からなっていることを意味している。その意味で、例えば特開２０００ー１５５３３４で使用されている「単結晶」は「１つのトランジスタが単一の半導体結晶で構成された」という意味での単結晶であって、基板上に形成されている半導体は多数の結晶から全体が構成されており、しかもそれらの個々の結晶同士の相対的な向きは揃っていないため、本明細書での定義に従えば「従来技術よりは大きな結晶から構成された多結晶」ということになる。

一般的に、ガラス基板上に形成されたアモルファスシリコンをレーザー光でアニールし、その際適切なレーザー条件を選んで、レーザーを走査しながらアニールすることで、数百ミクロンサイズの大型の結晶化シリコン膜を得ることができる。これはレーザー光を走査することによってシリコンが融解した場所が徐々に移動するため、シリコン結晶の向きがレーザーの走査方向に平衡方向にはある幅で揃うからである。ある意味で、これは走査の上流側の結晶を種結晶にして液相エピタキシャル成長させていることになる。従って、下流に向かってシリコン原子の並びを維持したまま結晶が成長してゆき、大型の、しかしレーザー走査方向に細長いシリコン結晶を成長させることができる。しかしながら、このときのシリコン原子を同一方向にそろえるための駆動力は、上流側のシリコン結晶（固体）のテンプレート効果しかない。従って、シリコン原子が揃うための駆動力が非常に弱いため、非常に慎重にレーザーアニール条件を選んでも、数百ミクロン程度の範囲でしか原子の並びをそろえることができない。即ち結晶の大きさは数百ミクロン程度までしかすることができない。この原因は、駆動力が低いことであるので、シリコン原子を揃える駆動力を追加することによって、シリコン原子をより広い範囲で揃えることが可能になる。つまり、レーザー光によってシリコンをアニールする際に、シリコンが液体状態から上流側の結晶のテンプレート効果を受けるだけでなく、下からもテンプレート効果を受けることができれば、従来に比べてシリコン原子が揃うための非常に大きな駆動力を得ることができるため、大きな範囲でシリコン原子の並び方を揃えることが可能になる。また、レーザー光などによるアニールで作製した多結晶シリコン膜では、細長いシリコン結晶と隣の細長いシリコン結晶は、結晶の向きが異なっている（揃うための駆動力が存在しないので）。

そこで、本発明では基体全面に渡って結晶方位が揃ったシリコン膜を作製するための方法として、基体上に基体全面に渡って結晶方位が揃った配向中間層を形成し、その上にアモルファス状態もしくは多結晶状態のシリコン膜を形成し、そのシリコン膜をアニールすることによって、基体全面に渡って結晶方位が揃ったシリコン膜を形成する方法を考案するに至った。例えば、シリコンウェハ上にアモルファスシリコンを数十ミクロン程度の厚さで形成し、そのアモルファスシリコン膜を適切な条件でアニールしてやれば、そのアモルファスシリコン膜を単結晶シリコン膜（シリコンウェハ全面の大きさを有する）に変換できるものと考えられる。本発明は原理的にはこれと同様の原理を利用するものである。

本発明で使用する基体の形状、材質には基本的には何の制約も無い。ただし、シリコン膜をアニールする際に高温を使用するのであれば、アニール温度に耐える基体を使用する必要がある。また、レーザー光を用いてアニールを行う場合、適切なレーザー条件を選ぶことによってシリコン膜の温度のみを上昇せしめ、基体の温度はそれほど上昇しないようにすることが可能であるので、基体の材質の選択の幅は非常に広い。融点のそれほど高くないソーダライムガラスや，場合によってはアクリル樹脂のような有機物の基体を用いることも可能である．本発明による３軸配向シリコン膜を用いてトランジスタ、ＬＳＩ、ＶＬＳＩなどを形成することを考えた場合、基体の表面は平滑でなければならない。本発明による３軸配向シリコン膜及び薄膜トランジスタの用途として、現在最も需要が見込まれるのはＬＣＤや有機ELディスプレイに代表される薄型ディスプレイへのトランジスタ、ＬＳＩ、ＶＬＳＩの直接搭載であるから、基体としては透明で、フラットで、表面が平滑なガラスやプラスチックが用いられる場合が多いと考えられるが、勿論、本発明はこれらの基体を用いることに何の問題も無い。

本発明において半導体は、シリコンであってもゲルマニウムであっても、シリコン中にゲルマニウムを混合したシリコンーゲルマニウム（ＳｉーＧｅ）、化合物半導体、例えばガリウム・ヒ素（Ｇａ・Ａｓ）や窒化ガリウムなどであっても構わない。

本発明において配向中間層に用いる物質は、使用する半導体によって適宜適切な物質を選択する必要がある。具体的には、配向中間層に用いる物質のいずれかの格子定数の整数倍と使用する半導体のいずれかの格子定数が５％以内で一致しているか、もしくは配向中間層に用いる物質のいずれかの格子定数の２の平方根の整数倍と使用する半導体のいずれかの格子定数が５％以内で一致しているか、もしくは配向中間層に用いる物質のいずれかの格子定数の２の平方根分と使用する半導体のいずれかの格子定数の整数倍が５％以内で一致している必要がある。配向中間層は、アニール時に結晶化するシリコンのテンプレートとしての重要な役割を果たさなければ成らない。従って、配向中間層に用いる物質の単結晶上に、使用する半導体がエピタキシャル成長して単結晶膜となるような物質を配向中間層に用いる必要がある。従って、配向中間層に用いる物質と半導体の格子整合性が良好でなければならない。我々が実験した限りでは、半導体結晶の格子定数との差が５％以内である物質を配向中間層に用いれば、アニール条件を適切に選ぶことで３軸配向した半導体膜を得られることが判明した。勿論、半導体と配向中間層用の物質の格子マッチングが良好であるほど好ましいことは明らかであり、格子マッチングが良好であるほど、半導体膜のアニール条件の許容範囲が広がる。また、格子マッチングが大きいと半導体結晶中に転位などの格子欠陥が多数導入されてしまうので、薄膜トランジスタに加工した後のトランジスタ中の電子移動度が遅くなってしまい、トランジスタの性能が低下してしまうので、配向中間層に使用する物質の格子定数は使用する半導体にできるだけ近いことが望ましい。我々は希土類元素の酸化物、及びそれらの固溶体、酸化インジウム、安定化ジルコニアなど様々な物質を中間層として検討した結果、これらいずれの物質を使用しても３軸配向シリコン薄膜が得られることを見出した。それらの中でも、酸化セリウムを主成分として、セリウムサイトをＬａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄで一部置換した物質Ｃｅ_１ーＸＲ_ＸＯ_Ｙであり、ＲをＬａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄとして、０．０５≦Ｘ≦ ０．１５、１．９２５≦Ｙ≦１．９７５とした物質をシリコン薄膜の直下に配置したとき、最も欠陥の少ない良質なシリコン単結晶薄膜が得られ、このシリコン薄膜中のキャリア移動度は９００〜９８０ｃｍ^２／Ｖｓと非常に良質のシリコン単結晶薄膜が得られることを見出した。特に、この物質群は絶縁性の物質であり、またシリコンとの格子整合性が良いので、ガラスなどの透明な基板上に作製するシリコン薄膜を作製するために利用するだけでなく、シリコン薄膜、シリコンを用いた薄膜トランジスタ、トランジスタなどを絶縁性のバッファ層上に形成する際にしようする物質としても好適である。

また、配向中間層の作製方法は後述するが、物質によって３軸配向のしやすさが異なるため、基体上に最初に形成する第１中間層は半導体と格子整合性が良好ではないが、３軸配向させやすい物質を用いて形成し、その上に半導体と格子整合性がより良好な物質を第２配向中間層として形成しても構わない。格子マッチングを考える際、半導体の格子定数と配向中間層物質の格子定数の大きさの差異を考慮するだけでなく、半導体の格子定数と配向中間層物質の格子定数の２の平方根倍が５％以内の値となっていても、半導体の格子定数と配向中間層物質の格子定数の２の平方根分の１が５％以内の値となっていても構わない。なぜなら、配向中間層物質の上に半導体物質を形成する際、配向中間層物質の（００１）面上に半導体物質の（００１）面を配向中間層物質の［１００］方向と半導体物質の［１００］方向が平行になるようにエピタキシャル成長させる場合には両者の格子定数の差異を考えれば良い。しかし、配向中間層物質の（００１）面上に半導体物質の（００１）面を配向中間層物質の［１００］方向と半導体物質の［１１０］方向が平行になるようにエピタキシャル成長させる場合には一方の格子定数と他方の格子定数の平方根倍（対角線方向）の差異を考えなければならないからである。

配向中間層上に半導体を形成する際、アモルファス状態の半導体膜を形成しても、結晶化した半導体膜を形成しても構わない。また、配向中間層上にエピタキシャル成長させたある程度３軸配向させた半導体膜を形成しても構わない。アモルファス状態の半導体膜を作製するのが最も低コストであるが、最も良好な配向を得るためには配向中間層上にはエピタキシャル成長させたある程度３軸配向させた半導体膜を形成した方が良い。しかし、半導体膜をエピタキシャル成長させるためには基板をある程度以上の（シリコンの場合は５００℃以上）高温に加熱した状態でシリコンを成膜しなければならないので、基体の材質が大きく制約される。また、加熱しながら成膜しなければならないのでコスト増の要因となる。従って、配向中間層上にどのような状態の半導体膜を形成するかは、求める半導体の性能（主に移動度）とコストの見合いで決定することになる。

十分に３軸配向度が高く、単結晶と称しても問題ない配向中間層膜が得られれば、その上に半導体をエピタキシャル成長させることで移動度の大きな単結晶と称しても問題ないシリコン膜（基体全面に渡って）を作製することが可能である。我々は、後述する方法にて石英ガラス基板上にイットリア安定化ジルコニア（ＹＳＺ）膜を３軸配向させ状態で作製することに作製したが、その際にはイオンビーム照射による堆積したＹＳＺ薄膜をエッチング除去する速度をＹＳＺ膜の堆積速度に非常に近づけて作製する必要があることを発見した。その結果、実効的なＹＳＺ膜の堆積速度は非常に遅くしなければならないにも拘らず、ＹＳＺ膜中のＹＳＺ結晶の揃い具合（配向度）は、膜厚が薄い場合は配向度が悪く、ＹＳＺ層の膜厚が厚くなるほど配向度が向上することを見出した。そして、我々の成膜装置では１０時間の時間をかけてＹＳＺ膜を５ミクロン以上の厚さにまで成長させたときに、配向度が我々の装置での検出限界である１度以内に全てのＹＳＺ結晶が揃ったことを確認した。その上に、７００℃でＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}をエピタキシャル成長させ、その上に７００℃でＳｉを０．３ミクロンエピタキシャル成長させたところ、基板全面に渡って１度以内に全てのシリコン結晶が揃った多結晶３軸配向シリコン薄膜を作製することに成功した。Ｃｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜を構成するＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}結晶の配向度も１度であったことから、このような普通のエピタキシャル成長させる成膜方法では中間層の配向度を向上させることはできないことが分かる。したがって、シリコン薄膜の配向度は最初にガラス基板上に作製する第１中間層の配向度で決まってしまうことが分かる。しかしながら、イオンビームを照射しながら第１中間層を成膜しても完全な単結晶薄膜を得ることは不可能で、我々の研究ではＹＳＺを２４時間連続で体積させても、ＹＳＺ結晶の配向度は１度より向上しなかった。つまり、イオンビームを照射しながら成膜する手法では、非常に結晶方位が良く揃った３軸配向中間層膜を作製することは可能であるが、単結晶薄膜を作製することはできないことが分かった。ただ、結晶方位が１度以内に３軸配向したシリコン薄膜は、結晶方位がランダムである通常の多結晶シリコン薄膜に比べて、その３軸配向シリコン薄膜中のキャリア移動度は高いので（我々が測定した結果では、１００〜２００ｃｍ^２／Ｖｓであった）、動作速度がある程度速ければよいＬＳＩやその他の回路に使用可能である。

しかしながら、イオンビーム照射を行いながらの成膜法（イオンビームアシスト成膜法）によって３軸配向膜の作製した場合には膜中に存在する全ての結晶を５度以内に揃えることが可能である物質はそれほど多くなく、また成膜時間に非常に長時間を必要とする。従って、配向中間層の結晶をイオンビームアシスト成膜法のみで単結晶にまでに揃えることは不可能であるし、また非常に良好な状態にまで３軸配向させることもコスト的に考えて余り好ましくない。しかしながら、半導体薄膜は単結晶薄膜であることが望ましい。全ての領域で（つまり結晶粒界を越えて電子が移動する場合も含めて）電子の移動を単結晶シリコンウェハと同等レベルにするためには、やはり単結晶薄膜を何とかして作製する必要がある。そこで、本発明では様々な試行錯誤を重ねた結果、ガラス基板上に無機物質をガラス上にイオンビーム照射しながら成膜して３軸配向した無機物質層を形成し、その上にシリコンなどの半導体物質層を形成し、その後レーザーなどを用いてシリコン層をアニールすることで、単結晶薄膜を得る手法を考案するに至った。従来の手法では、シリコンなどの半導体層の下部に位置する層の結晶方位が不規則であったので、アニールだけで単結晶半導体物質層を形成することはできなかった。しかしながら本発明による方法では、半導体物質層の直下の物質層を単結晶のように高度に結晶方位を揃えているので、半導体物質層をアニールしているときに、シリコンなどの半導体物質を構成する元素は溶融部から固体部分に析出する際に上流と下層の２方向から結晶を揃えるための駆動力を受け取ることができるため、格段に結晶方位が揃いやすくなり、適切にアニール条件を選ぶことで単結晶薄膜を作製することができるようになった。実際のアニール条件は使用する半導体によってそれぞれ異なるが、熱的なアニールよりはレーザー光を用いたアニールの方が良好な配向度を得られやすかった。また、レーザー光は適切な速度で走査させる方が、良好な配向を得られた。また、半導体層の上に当該半導体の融点よりも低温で液相になる化合物を形成する遷移金属元素の膜を形成した後、アニールした方が良好な半導体の配向度が得られやすかった。半導体層の融点よりも低温で液相になる化合物を形成する遷移金属元素をイオン打ち込みなどによってドープした後にアニールした方が良好な半導体の配向度が得られやすかった。

単結晶の基板上に、従来から行われている通常のスパッタリング法、化学気相蒸着法、物理蒸着法などの成膜方法を使って無機物質を成膜する場合、成膜温度が低い場合はアモルファス膜がえられるが、成膜温度が十分に高く、基板表面で無機物質を構成する原子がある程度自由に動くことが可能な条件で作製された場合には単結晶薄膜が得られる。この場合、基板単結晶を構成する物質の格子定数は成膜したい物質の格子定数と近いものをえらばなければならないことはよく知られている。つまり、これまでは単結晶薄膜を得るためには基板に用いた物質の原子の並びをそのまま成膜したい物質に転写する、いわゆるエピタキシャル成長機構を用いて単結晶薄膜が作製されてきたし、それ以外の方法で単結晶薄膜を作製することはできなかった。エピタキシャル成長機構を用いて多結晶基板上に薄膜を作製した場合、薄膜を構成する結晶は基板を構成している結晶の上にエピタキシャル成長してしまうので、作製した薄膜も多結晶になってしまう。また、ガラスに代表されるアモルファス状態の基板上にエピタキシャル成長機構を用いて薄膜を作製した場合、薄膜中の原子の並びはランダムに近いものになってしまう。

我々は試行錯誤を重ねた結果、薄膜を形成する際に、基板に対して斜め方向からイオンビームを照射することで、単結晶基板でない多結晶やアモルファス状態の基板上に３軸配向した無機物質の薄膜を作製できることを見出した。

例えば、Ｉｎ_２Ｏ_３の場合には成膜中に基板面に対して３５．２６度の角度でアルゴンイオンビームを入射させながら成膜を行うことで、３軸配向したＩｎ_２Ｏ_３薄膜が得られることを見出した。この場合、Ｉｎ_２Ｏ_３結晶の＜１１１＞方向がイオンビームと平行になる向きに結晶が３軸配向することを実験的に見出した。ＩＴＯの場合には成膜中に基板面に対して３５．２６度の角度でアルゴンイオンビームを入射させながら成膜を行うことで、３軸配向したＩＴＯ薄膜が得られることを見出した。この場合、ＩＴＯ結晶の＜１１１＞方向がイオンビームと平行になる向きに結晶が３軸配向することを実験的に見出した。

ＹＳＺの場合には成膜中に基板面に対して３５．２６度の角度でアルゴンイオンビームを入射させながら成膜を行うことで、３軸配向したＹＳＺ薄膜が得られることを見出した。この場合、ＹＳＺ結晶の＜１１１＞方向がイオンビームと平行になる向きに結晶が３軸配向することを実験的に見出した。ＣｅＯ_２の場合には成膜中に基板面に対して３５．２６度の角度でアルゴンイオンビームを入射させながら成膜を行うことで、３軸配向したＣｅＯ_２薄膜が得られることを見出した。この場合、ＣｅＯ_２結晶の＜１１１＞方向がイオンビームと平行になる向きに結晶が３軸配向することを実験的に見出した。Ｙ_２Ｏ_３の場合には成膜中に基板面に対して３５．２６度の角度でアルゴンイオンビームを入射させながら成膜を行うことで、３軸配向したＹ_２Ｏ_３薄膜が得られることを見出した。この場合、Ｙ_２Ｏ_３結晶の＜１１１＞方向がイオンビームと平行になる向きに結晶が３軸配向することを実験的に見出した。

ＮｉＯの場合には成膜中に基板面に対して４５度の角度でアルゴンイオンビームを入射させながら成膜を行うことで、３軸配向したＮｉＯ薄膜が得られることを見出した。この場合、ＮｉＯ結晶の＜１００＞方向が基板面に垂直でかつＮｉＯ結晶の＜１１０＞方向とイオンビームを基板面上に投影した方向が平行になる向きに結晶が３軸配向することを実験的に見出した。ＭｇＯの場合には成膜中に基板面に対して４５度の角度でアルゴンイオンビームを入射させながら成膜を行うことで、３軸配向したＭｇＯ薄膜が得られることを見出した。この場合、ＭｇＯ結晶の＜１００＞方向が基板面に垂直でかつＭｇＯ結晶の＜１１０＞方向とイオンビームを基板面上に投影した方向が平行になる向きに結晶が３軸配向することを実験的に見出した。ＺｎＯの場合には成膜中に基板面に対して３５度、もしくは５５度の角度でアルゴンイオンビームを入射させながら成膜を行うことで、３軸配向したＺｎＯ薄膜が得られることを見出した。ＧａＮの場合には成膜中に基板面に対して３５度、もしくは５５度の角度でアルゴンイオンビームを入射させながら成膜を行うことで、３軸配向したＧａＮ薄膜が得られることを見出した。シリコン、ゲルマニウム、ガリウムー砒素については現在のところどの方向からイオンビームを照射しても３軸配向した薄膜を得ることができていない。

イオンビームの入射角度と３軸配向の方向および結晶構造を詳細に調べたところ、イオンビームを照射しながら成膜する手法においてはこれら３つの間に以下の関係が成立していることをみいだした。（１）イオンビーム照射なし、或いはイオンビーム照射しながら成膜することで、当該物質は基板に対して特定の結晶方位が垂直になるように１軸配向する性質を有している。（２）基板に対して垂直に並ぶ結晶方位を＜ｈｋｌ＞としたとき、当該物質を＜ｈｋｌ＞軸を中心にβ方向に３６０度回転させたときに、基板に対してある角度α（＜ｈｋｌ＞軸となす角度が９０度ーα）から見て、ある特定の角度β（特異角）の時に他のβ角度のときによりも当該物質を構成する原子の重なりが極めて良いような特異な角度β（特異角）が当該結晶の対称性を考慮して唯一存在する。（３）このβ（特異角）の角度方向からイオンビームを照射する。以上の３つ条件を満たすときに、ガラスなどの非単結晶基板上に３軸配向した薄膜が作製できることを見出した。

本発明によって作製することができるトランジスタは薄膜トランジスタであればどのようなタイプのものでも作製できる。ＭＯＳ型薄膜トランジスタ、接合型薄膜トランジスタ、バイポーラタイプの薄膜トランジスタなど何れのタイプの薄膜トランジスタでも本発明により作製可能である。

薄膜トランジスタを形成した基体上に、（ａ）３軸配向しやすくかつ使用したい半導体物質と格子定数が近い無機物質層をイオンビームを上述の方向から照射しながら成膜することで結晶方位の揃った３軸配向薄膜を形成し、（ｂ）その上に 半導体薄膜層を形成し、（ｃ） この半導体薄膜層の結晶方位をアニールによって更に揃えて単結晶的な半導体薄膜を形成し、（ｄ）この単結晶的な半導体薄膜を薄膜トランジスタに加工することで、任意の基体上に動作速度が非常に速い薄膜トランジスタを作製することができる。

薄膜トランジスタを作製する方法（プロセス、手順など）は、どのような方法であっても構わない。本発明のポイントは、従来の薄膜シリコンより数倍以上のキャリア移動度を持ち、シリコンウェハを構成するシリコン単結晶と同程度のキャリア移動度を持つ薄膜シリコンを作製することを可能としたことであり、このような超高性能シリコン薄膜を用いれば、どのような薄膜トランジスタ作製方法を用いて作製しても、得られる薄膜トランジスタはシリコンウェハを用いて作製したトランジスタと同等の非常に高い性能を有する。つまり、本発明のＴＦＴ形成工程は従来から存在している通常のいかなる薄膜トランジスタ作製方法を用いることもできる。実際にどのような方法で薄膜トランジスタを作製するかは、作製したい素子（メモリー、プロセッサー、フラッシュメモリーなど）の種類や、使用したい基体、使用したい製造装置、最終的にその素子を搭載する製品（携帯電話、ディスプレイなど）に応じて適切に選択すればよい。

例えば、液晶ディスプレイパネルを作製する場合に本発明による技術を用いた場合には、単結晶シリコン薄膜を、アクティブマトリクス基板などの駆動基板の周辺駆動回路のトップゲート型ＭＯＳＴＦＴや、表示部ー周辺駆動回路一体型のＬＣＤなどの電気光学装置における周辺駆動回路のトップゲート型ＭＯＳＴＦＴなどの能動素子、さらには抵抗、インダクタンス、キャパシタンス等の受動素子のうちの少なくとも能動素子に用いることができるので、以下に示すような顕著な効果が得られる。

（１）単結晶シリコン（シリコンウェハ）と同等の高い電子移動度の単結晶シリコン薄膜が得られるので、高性能ドライバ内蔵のディスプレイ装置の製造が可能となる。

（２）この単結晶シリコン薄膜は、従来のアモルファスシリコン薄膜や多結晶シリコン薄膜に比べて極めての高い電子及び正孔移動度を有するので、これからを用いて得られるトップゲート型ＭＯＳＴＦＴを作製すれば、高いスイッチング特性を有するｎＭＯＳ又はｐＭＯＳＴＦＴ又はｃＭＯＳＴＦＴからなる表示部と、高い駆動能力のｃＭＯＳ、ｎＭＯＳ、又はｐＭＯＳＴＦＴ、あるいはこれらの混在からなる周辺回路と一体化した構成が可能となり、高画質、高精細、狭額縁、高効率、大画面の表示パネルが実現する。特に、多結晶シリコンでは、ＬＣＤ用ＴＦＴとして高い正孔移動度のｐＭＯＳＴＦＴを形成するのは難しいが、本発明による単結晶シリコン薄膜では、正孔でも十分に高い移動度を示すため、電子と正孔とをそれぞれ単独に、あるいは双方を組み合わせて駆動する周辺駆動回路、信号処理回路、演算回路、不揮発メモリー、メモリーなどを作製することができ、これをｎＭＯＳ又はｐＭＯＳ又はｃＭＯＳのＬＤＤ構造の表示部用ＴＦＴと一体化したパネルを実現できる。また、小型〜中型パネルの場合には、周辺の一対の垂直駆動回路の一方を省略できる利点もある。このようなことから、本発明によれば画像表示部品を含む機器の小型化、低コスト化を劇的に進めることが可能になる。

単結晶になっていない半導体薄膜をアニールする方法は、単なる熱アニールであっても、レーザー光を用いたアニールであっても構わない。また、レーザー光を用いたアニールにおいては、レーザー光もしくは半導体薄膜を移動させながらアニールしても、静止したままでアニールしても良い。

単結晶になっていない半導体薄膜は、アモルファス状態であっても、特に結晶方位が揃っていない多結晶状態であっても構わない。しかしながら、半導体薄膜層の直下の配向中間層の結晶配向度が高くかつその配向中間層に使用している物質とその半導体の格子整合性が良い場合には、配向中間層上に半導体薄膜をエピタキシャル成長させておいた方が望ましい。

単結晶になっていない半導体薄膜を形成した後、その半導体層を単結晶薄膜に変化させるためのアニールを行うが、この前に半導体薄膜上に薄い遷移金属薄膜層を形成しても良い。適切な遷移金属を用いることにより、単結晶になっていない半導体薄膜を単結晶半導体薄膜に変化させるためのアニール工程のプロセス条件の幅が広くなる。ただし、遷移金属をドープした場合には、薄膜トランジスタ（ＴＦＴ）を作製する前に、この遷移金属や遷移金属ー半導体化合物などを化学的エッチングや物理的エッチングによって取り除いておく必要がある。

本発明により単結晶でない基体上に、単結晶半導体を用いて作製する高速動作が可能な半導体デバイスと同等の動作速度を有する各種の半導体デバイスを作製する方法が提供される。この方法では、単結晶でない基体上にイオンビームなどの粒子の流れによって結晶方位が３軸とも揃った配向中間層を形成し、そのテンプレート効果を生かしてアニールを実施することで単結晶半導体薄膜を作製する。その単結晶薄膜を用いて薄膜トランジスタおよびその他の必要な回路素子を作製することで、単結晶半導体を用いて作製する高速動作が可能な半導体デバイスと同等の動作速度を有する各種の半導体デバイスを作製することが可能になる。単結晶半導体を用いて作製する高速動作が可能な半導体デバイスと同等の動作速度を有する各種の半導体デバイスを作製することが可能となるので、例えば液晶ディスプレイなどの表示デバイスの空きスペースに様々な半導体デバイスを搭載することが可能になり、携帯電話などの機器の軽量化、小型化、簡素化、低価格化が可能となる。また、任意の物体の表面に半導体デバイスを形成することが可能となるので、自由な形状の電子機器の作製が可能となる。

図１は本発明による単結晶半導体薄膜の作製方法の手順を示す。図１は積層された薄膜の断面図を示している。まず、基体１００の上に、イオンビームなどを照射しながら成膜することで結晶の方向が３軸とも揃った第１配向中間層１１０を形成する。その上に使用したい半導体物質をエピタキシャル成長させ、第１配向中間層と同程度に結晶方位が３軸とも揃った半導体層１２０を形成する。次に、この半導体層１２０にレーザー光を一方方向に移動させながら照射し、半導体層１２０を部分的に溶融させ、その溶融部分を一方向に徐々に移動させることで半導体層１２０を単結晶半導体層１３０に変化させる。

この単結晶半導体層１３０から薄膜トランジスタを作製する方法を説明する。図２に本発明による薄膜トランジスタの断面構造を示す。通常のエッチング技術によって単結晶半導体層１３０の不要な部分を除去し、その上に絶縁膜２１０をスパッタリング法やＣVＤ法などにより形成する。この絶縁膜２１０の不要な部分を通常のエッチング技術で除去し、ｎ型のドーパントをドープした半導体物質膜２２０を形成する。次にこの半導体物質膜２２０の不要な部分を通常のエッチング技術で除去し、ゲート絶縁膜２３０を形成する。次にこのゲート絶縁膜２３０の不要な部分を通常のエッチング技術で除去し、メタル電極２４０となる金属薄膜を形成する。次にこの金属薄膜の不要な部分を通常のエッチング技術で除去し、ソース、ドレイン、ゲートのメタル電極２４０を形成する。

このような方法及び手順によって、単結晶でない基体上に単結晶半導体を用いた薄膜トランジスタを作製することが可能になる。この薄膜トランジスタを多数組み合わせることで、シリコンウェハを使用して作製していた従来のランダムアクセスメモリ（ＤRＡM）、プロセッサー、不揮発メモリー、ドライバLSIなどのほぼ全ての半導体素子、回路と同等の動作速度を有する半導体素子、回路の作製を実現した。

図３は本発明による単結晶半導体薄膜の作製方法の一例の手順を示す。図３は積層された薄膜の断面図を示している。ここでは基体１００として１０ｍｍ角の石英ガラス基板を用いた。この上に、イオンビームガンを内蔵したパルスレーザー蒸着装置を用いて第１配向中間層１１０を作製した。実施例１で第１配向中間層１１０として具体的に使用した物質は酸化インジウム薄膜である。使用したレーザー光の波長は２４７ｎｍである。酸化インジウム薄膜の成膜中はイオンビームガンから石英基板にむけて基板面に対して35.26度の角度ではアルゴンイオンビームを照射し続けた。イオンビームガンと石英ガラス基板の間にはニュートラライザーを配置して、アルゴンイオンが基板に到達する前にアルゴンイオンを中性化してアルゴン原子に変化させてから石英ガラス基板あるいは酸化インジウム薄膜に衝突するようにした。成膜中に基板を加熱することは特に行わなかった。

酸化インジウム薄膜の結晶の揃い具合はX線回折測定により調べた。酸化インジウムの（２２２）面からの回折線が検出できる角度（ブラッグ角：２θ）にX線発生部分とX線検出器の位置を調整し、その状態で試料を傾けたり（α方向）、回転させたり（β方向）しながらX線の強度を測定して、検出器で検出したX線の強度をαとβの関数として極点図表示することで、酸化インジウム結晶の方位分布を調べた。

酸化インジウム薄膜が薄いときは、酸化インジウム結晶の３軸配向性は悪いが、成膜時間を長くして膜が厚くなるに従って配向度が向上する現象が認められた。また、最終的な酸化インジウム薄膜の厚さを同じにした場合には、酸化インジウムの堆積速度を遅くすればするほど、配向度が高いことが分かった。アルゴンイオンビーム照射量を減らすと堆積速度が向上し、アルゴンイオンビーム照射量を増やしすぎると基板上に酸化インジウム薄膜が全く残らず、石英ガラス基板が削られてしまうことから、酸化インジウムの構成粒子が基板に到達する速度が、アルゴンイオンビームが酸化インジウム薄膜を削る速度より僅かに上回る条件で成膜したときに、もっとも良好な３軸配向が得られることが分かった。石英ガラス基板上で、酸化インジウム結晶は、アルゴンイオンビームの入射方向と酸化インジウムの＜１１１＞方向が平行になり、かつ｛１００｝面が基板に平行である方向に３軸配向していた。

アルゴンイオンビームの入射角度を変化させて酸化インジウム薄膜を作製したところ、入射角度を３５．２６度としたときに最も良好な３軸配向が得られることが分かった。入射角度が３０度から４０度の範囲でも３軸配向した酸化インジウム薄膜が得られたが、その配向度は入射角度が３５．２６度のときに最も良好で、その角度からずれるに従って配向度は低下した。

アルゴンイオンビームの加速電圧を２００V、アルゴンイオンビームの電流密度を３ｍA／ｃｍ^２、酸化インジウムの実効堆積速度（アルゴンイオンビームを照射しながら成膜したときの実際の酸化インジウム薄膜の１秒当たりに堆積した膜厚）を０．０６ｎｍ／秒として５０００ｎｍ厚さの酸化インジウム薄膜を作製したところ、全ての酸化インジウム結晶の方位が非常にきれいに３軸とも揃った酸化インジウム薄膜が得られた。このときの結晶配向度をX線回折で調べたところ、α＝５４．７４度のときにβ方向の角度について９０度毎にX線強度が非常に強く観測された。その回折強度をαに対してプロットしたグラフのピークの半値幅（Δα）は１度、また回折強度をβに対してプロットしたグラフのピークの半値幅（Δβ）も１度であった。測定に使用したX線の発散角が１度程度はあるので、ほぼ単結晶に近い酸化インジウム薄膜が得られたことを確認した。

この酸化インジウム薄膜の上に、パルスレーザー蒸着法により、第２配向中間層１１２としてＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}をエピタキシャル成長させた。成膜時の酸化インジウム薄膜がついた石英ガラス基板の温度は７８０℃とした。このＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜の配向性をＸ線回折測定により調べたところ、Δα＝１度、Δβ＝１度と非常に良好に３軸配向したＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜が得られていることが確認できた。

この表面にＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜を形成した試料の上に、電子ビーム蒸着法により半導体層１２０としてシリコン薄膜を成膜した。成膜直前の電子ビーム蒸着装置内部の真空度は１×１０^−７Ｐａ以下まで真空排気した。成膜時の温度は７００℃、シリコンの堆積速度は０．０５ｎｍ／秒とした。得られたシリコン薄膜の配向性をＸ線回折測定により調べたところ、Δα＝１度、Δβ＝１度と非常に良好に３軸配向したシリコン薄膜が得られていることが確認できた。

このシリコン薄膜にＫｒＦエキシマレーザーを照射して、単結晶半導体層１３０としての単結晶シリコン薄膜に変換した。照射したレーザー光のエネルギー密度は５００ｍＪ／ｃｍ^２、パルス幅は６０ｎｓ、照射した光の形状は縦０．５ｍｍ、横１２ｍｍとした。レーザー光のあたる場所を固定して、シリコン薄膜を形成した試料を０．１ｍｍ／秒の速度で移動することで、単結晶シリコン薄膜への変換を行った。得られた単結晶シリコン薄膜の配向性をＸ線回折測定により調べたところ、Δα＝１度、Δβ＝１度と非常に良好に３軸配向したシリコン薄膜が得られていることが確認できた。このシリコン薄膜の表面粗さを原子間力顕微鏡で調べたところ、シリコンの結晶粒界は全く観察されず、１０ｍｍ角の試料全体にわたって完全な単結晶シリコン薄膜が得られていることが確認できた。この単結晶薄膜中のキャリアの電子の移動度を測定したところ、９１０ｃｍ²／Ｖｓと単結晶シリコン中の電子の移動度と同等の高い値が得られた。以上のことから、本発明による方法で、石英ガラス基板上にシリコンウェハ中の電子と同等の非常に高い電子移動度を有するシリコン単結晶薄膜を作製することができることが分かった。

このシリコン単結晶薄膜を用いて、薄膜トランジスタを作製した。その断面構造を図４に示す。通常のフォトリソグラフィー技術、ウェットエッチング技術、ドライエッチング技術によって不要な部分を除去し、その上に必要な薄膜を形成する工程を繰り返して、薄膜トランジスタを作製した。上記で作製した単結晶シリコン薄膜の不要な部分を除去して、その上にチッカシリコンの絶縁膜２１０を形成し、ふような部分を除去してからソースとドレインになる部分の下部の位置にリンをドープしたｎ型シリコン領域２２０を形成し、不要な部分を除去し、二酸化シリコンでゲート絶縁膜２３０を形成し、不要部分を取り除いた後、金薄膜を形成、不要部分を除去してソース電極、ドレイン電極、ゲート電極を形成して、薄膜トランジスタを完成した。このトランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、９５％の速度で動作することを確認した。この結果から、本発明による薄膜トランジスタはシリコンウェハを使用して作製した従来のトランジスタと同等の動作速度を有していることが分かる。

上記で作製した薄膜トランジスタと同じ方法で、１０ｍｍ角の石英ガラス基板上に作製した単結晶シリコン薄膜から１ＭのＤＲＡＭを形成したところ、シリコンウェハ上に同様のプロセスで作製したものの９３％の速度で動作した。この結果から、本発明によるＤＲＡＭはシリコンウェハを使用して作製した従来のＤＲＡＭと同等の動作速度を有していることが分かる。またこの結果は、本発明により作製した単結晶シリコン薄膜を用いて半導体素子（プロセッサー、ドライバ、不揮発メモリーなど）を作製すれば、シリコンウェハ上に作製した半導体素子と同等性能のものが必ず作製できることを示している。つまり、本発明によれば、全ての半導体素子を石英ガラス基板上に作製することが可能であることが分かる。

実施例１に開示したのと同様の方法で、石英ガラス基板上に酸化インジウム薄膜とＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜を順次形成し、その上に室温でアモルファス状のシリコン薄膜をＣＶＤ法にて作製した。このアモルファスシリコン薄膜を実施例１と同じ条件でアニールしたところ、単結晶シリコン薄膜が得られた。この単結晶シリコン薄膜を用いて、薄膜トランジスタを作製した。このトランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、９４％の速度で動作することを確認した。実施例１及び実施例２の結果から、レーザーアニールを施す前のシリコン薄膜は、エピタキシャル成長させた３軸配向したシリコン薄膜であっても、アモルファスシリコン薄膜であっても構わないことが分かる。そして、この結果はレーザーアニール前のシリコン薄膜は結晶配向していない多結晶シリコン薄膜であっても構わないことを示唆している。

実施例１に記載したのと同様の方法で、石英ガラス基板上に酸化インジウム薄膜とＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜を順次形成し、その上に室温でアモルファス状のシリコン薄膜をＣＶＤ法にて作製した。本実施例ではこのアモルファスシリコン薄膜上に更に厚さ５０ｎｍのニッケル薄膜を形成した。これを実施例１と同じ条件でアニールしたところ、単結晶シリコン薄膜が得られた。アニール後にシリコン薄膜表面に残留しているニッケルを酸で除去した。この単結晶シリコン薄膜を用いて、薄膜トランジスタを作製した。このトランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、９６％の速度で動作することを確認した。

同様の実験をニッケルの代りに、アルミニウム、インジウム、スズ、コバルト、パラジウムを用いて行ったところ、いずれの場合においても作製した薄膜トランジスタの動作速度は、シリコンウェハ上に同一プロセスで作製したトランジスタの９２〜９７％の速度で動作することを確認した。これらの結果から、シリコン薄膜をアニールして単結晶薄膜に変換する工程においてはニッケル、インジウム、スズ、コバルト、パラジウムなどの金属を介在させておいても構わないことが分かる。

実施例１に記載したのと同様の方法で、薄膜トランジスタを作製した。このとき、第１配向中間層である酸化インジウム薄膜を作製する際にはアルゴンイオンビームではなく、クリプトンイオンビームを使用した。クリプトンイオンビームを用いて第１中間層の配向度はアルゴンイオンビームと同様にΔα＝１度、Δβ＝１度の３軸配向した酸化インジウム薄膜が得られた。このようにして作製した薄膜トランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、９４％の速度で動作することを確認した。

同様の実験をヘリウムイオンビーム、ネオンイオンビーム、キセノンイオンビームを用いて行ったところ、いずれの場合においても作製した薄膜トランジスタの動作速度は、シリコンウェハ上に同一プロセスで作製したトランジスタの９０〜９６％の速度で動作することを確認した。これらの結果から、第１配向中間層を作製する際に使用するイオンビームの種類は不活性ガス元素のイオンビームであればどれを使っても構わないことが分かる。

実施例１に記載したのと同様の方法で、ソーダライムガラス基板上にイットリア安定化ジルコニア、酸化スカンジウム安定化ジルコニア、マグネシア安定化ジルコニア、カルシア安定化ジルコニア、セリア安定化ジルコニア、酸化インジウム、錫ドープ酸化インジウム薄膜を５０００ｎｍの厚さで作製した。これらの薄膜の結晶配向性をＸ線回折測定によって調べたところ、何れの物質の薄膜もΔα＝１度、Δβ＝１度の３軸配向した薄膜が得られた。この第１中間層の上に実施例１と同様にＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜を形成し、その上に室温でアモルファス状のシリコン薄膜をＣＶＤ法にて作製した。これを実施例１と同じ条件でアニールしたところ、単結晶シリコン薄膜が得られた。これらの単結晶シリコン薄膜を用いて、薄膜トランジスタを作製した。これらのトランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、９０〜９６％の速度で動作することを確認した。これらの結果から、第１中間層にはシリコンと格子整合性の良い立方晶である結晶構造である物質であって、イオンビームを照射しながら成膜することで３軸配向する物質であれば何を使用しても構わないことが分かる。また、基板に用いたガラスの軟化温度以下の温度で全ての成膜プロセスを実施することができれば高価な石英ガラス基板ではなくてもどのようなガラスを基板に使用しても構わないことが分かる。アニールによって単結晶シリコン薄膜に変換する工程では、シリコン薄膜は局部的にシリコンの融点以上の高温に加熱されているが、レーザー光によってシリコン薄膜のみが加熱されているため、基板の温度上昇は僅かであるので、このような方法での単結晶シリコン薄膜の作製が可能である。

同様にして透明なアクリル樹脂上にイットリア安定化ジルコニア、Ｃｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜を順次形成し、その上に室温でアモルファス状のシリコン薄膜をＣＶＤ法にて作製し、レーザーアニールすることで単結晶シリコン薄膜を作製し、薄膜トランジスタを作製した。このトランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、９２％の速度で動作することを確認した。この結果から、基板に有機物を使用しても構わないことが分かる。

実施例１に記載したのと同様の方法で、酸化インジウムの代わりに酸化マグネシウム（マグネシア）を用いて第１配向中間層を作製し、そのたは実施例１と同一の方法で薄膜トランジスタを作製した。酸化マグネシウムを３軸配向させる際にはアルゴンイオンビームの入射角度を３５．２６度では３軸配向は得られず、アルゴンイオンビームを基板に対して４５度の角度で入射させる必要があった。このようにして作製した酸化マグネシウム薄膜の結晶配向性をＸ線回折測定によって調べたところ、Δα＝１度、Δβ＝１度の３軸配向した薄膜が得られた。この第１中間層の上に実施例１と同様にＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜を形成し、その上に室温でアモルファス状のシリコン薄膜をＣＶＤ法にて作製した。これを実施例１と同じ条件でアニールしたところ、単結晶シリコン薄膜が得られた。これらの単結晶シリコン薄膜を用いて、薄膜トランジスタを作製した。これらのトランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、９６％の速度で動作することを確認した。

また、酸化マグネシウムの代わりに酸化ニッケルを用いても同様の結果が得られ、作製した薄膜トランジスタの動作速度は、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、９３％の速度で動作することを確認した。

この結果から、第１中間層にはシリコンと格子整合性の良い立方晶である結晶構造である物質であって、イオンビームを照射しながら成膜することで３軸配向する物質であれば何を使用しても構わないことが分かる。

実施例１に記載したのと同様の方法で、しかし、第２配向中間層であるＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜を省略して、酸化インジウム薄膜上にシリコン薄膜をエピタキシャル成長させた。実施例１と同様の条件でレーザーアニールを実施して得られた単結晶シリコン薄膜を用いて薄膜トランジスタを作製した。このトランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、５０％の速度で動作しか動作しなかった。これは、酸化インジウムとシリコンの格子マッチングが良好ではないために、単結晶シリコン薄膜中に転位などの欠陥が多量に導入されて、単結晶シリコン薄膜中のキャリアの移動度が小さかったからである。この結果は、単結晶シリコン薄膜の直下に配置される配向中間層にしようする物質の格子定数はシリコンとできる限り近いことが好ましいことを示している。

実施例１に記載したのと同様の方法で、薄膜ランジスタを作製した。しかし、第２配向中間層であるＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜の変わりに、酸化イットリウム、酸化ランタン、希土類酸化物、Ｇｄ_２Ｚｒ_２Ｏ_７、Ｙ_２Ｚｒ_２Ｏ_７などのＲ_２Ｚｒ_２Ｏ_７（ここでＲは希土類元素）を第２中間層として使用した。実施例１と同様の条件でレーザーアニールを実施して得られた単結晶シリコン薄膜を用いて薄膜トランジスタを作製した。これらの薄膜トランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、２０〜７０％の速度で動作しか動作しなかった。第２中間層に使用した物質の格子定数とシリコンの格子定数もしくはそれらのルート２倍もしくはルート２分の１の差が小さいほど、薄膜トランジスタの動作速度は速いことが確認できた。リコンの格子マッチングが良好ではないために、単結晶シリコン薄膜中に転位などの欠陥が多量に導入されて、単結晶シリコン薄膜中のキャリアの移動度が小さかったからである。この結果は、単結晶シリコン薄膜の直下に配置される配向中間層にしようする物質の格子定数はシリコンとできる限り近いことが好ましいことを示している。

実施例１に記載したのと同様の方法で、ゲルマニウムの単結晶薄膜を作製することができた。原子間力顕微鏡で表面を観察したところ、結晶粒界は観察されず、また表面の２乗平均粗さは０．５ｎｍと非常に平滑な単結晶ゲルマニウム薄膜が得られた。この単結晶ゲルマニウム薄膜を使用すれば、単結晶ゲルマニウムを使用して作製するトランジスタと同等の動作速度をもつゲルマニウム薄膜トランジスタを作製することができる。また、同様の方法で、シリコンーゲルマニウム単結晶薄膜を作製できた。これらの結果から、本発明による方法はシリコンを使用した薄膜トランジスタの作製のみならず、一般的な半導体全てに対して適用できることが分かる。

実施例１に記載したのと同様の方法で、薄膜ランジスタを作製した。しかし、第２配向中間層であるＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜の変わりに、Ｃｅ_１−XＬａ_ＸO_Ｙ、Ｃｅ_１−XＰｒ_ＸO_Ｙ、Ｃｅ_１−XＮｄ_ＸO_Ｙ、Ｃｅ_１−XＳｍ_ＸO_Ｙ、Ｃｅ_１−XＥｕ_ＸO_Ｙ或いはＣｅ_１−XＧｄ_ＸO_Ｙを使用した。ここで、Ｘの値、即ちセリウムサイトの希土類元素の置換率は０から０．４の範囲で変化させた。酸素量は置換率に応じて１．８から２．０の間で変化する。これらの薄膜トランジスタの動作速度を測定したところ、Ｘが０．０５以上０．１５以下として作製した薄膜トランジスタの動作速度は、シリコンウェハ上に同一プロセスで作製したトランジスタの動作速度の９０％以上の速度で動作した。第２中間層に使用する物質の格子定数とシリコンの格子定数（０．５４１９８ｎｍ）の差と、薄膜トランジスタの動作速度の関係を調べたところ、両者の格子定数が近いほど動作速度が速いことが確認できた。第２中間層として使用した薄膜それぞれについて、最も動作速度が速かったのは、Ｃｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}組成、Ｃｅ_０．９２Ｌａ_０．０８O_１．９６組成、Ｃｅ_０．９４Ｐｒ_０．０６O_１．９７組成、Ｃｅ_０．９４Ｓｍ_０．０６O_１．９７組成、Ｃｅ_０．９２Ｅｕ_０．０８O_１．９６組成そしてＣｅ_０．９４Ｇｄ_０．０６O_１．９７組成を使用したときであった。

実施例１と同様にして、薄膜トランジスタを作製した。ここでは基体１００として１０ｍｍ角の石英ガラス基板を用いた。この上に、イオンビームガンを内蔵したパルスレーザー蒸着装置を用いて第１配向中間層１１０を作製した。第１配向中間層１１０として具体的には酸化インジウム薄膜を作製した。使用したレーザー光の波長は２４７ｎｍである。酸化インジウム薄膜の成膜中はイオンビームガンから石英基板にむけて基板面に対して３５．２６度の角度ではアルゴンイオンビームを照射し続けた。イオンビームガンと石英ガラス基板の間にはニュートラライザーを配置して、アルゴンイオンが基板に到達する前にアルゴンイオンを中性化してアルゴン原子に変化させてから石英ガラス基板あるいは第１配向中間層に衝突するようにした。成膜中に基板を加熱することは特に行わなかった。

アルゴンイオンビームの加速電圧を２００V、アルゴンイオンビームの電流密度を３ｍA／ｃｍ^２、酸化インジウムの実効堆積速度（アルゴンイオンビームを照射しながら成膜したときの実際の酸化インジウム薄膜の１秒当たりに堆積した膜厚）を０．０６ｎｍ／秒として、厚さの異なる酸化インジウム薄膜を作製した。得られた３軸配向した酸化インジウム薄膜の結晶配向度をX線回折で調べた。図５に、第１中間層である酸化インジウム薄膜の厚さに対するΔαの値の変化を示す。第１配向中間層が厚くなるに従って急激に配向度が向上していることが分かる。第１配向中間層として酸化インジウム薄膜を作製した場合には、膜厚３５００ｎｍ以上の膜厚で、Δαが１度以下に到達していることが分かる。また、Δβは何れの膜厚の酸化インジウム薄膜においてもΔαとほぼ同じであった。

これらの酸化インジウム薄膜の上に、パルスレーザー蒸着法により、第２配向中間層１１２としてＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}をエピタキシャル成長させた。成膜時の酸化インジウム薄膜がついた石英ガラス基板の温度は７８０℃とした。これらＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜の配向性をＸ線回折測定により調べたところ、Ｃｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜の直下に存在する酸化インジウム薄膜の配向度（ΔαおよびΔβ）と同じ配向度のＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜が得られていることが確認できた。

これらの表面にＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜を形成した試料の上に、電子ビーム蒸着法によりシリコン薄膜を成膜した。成膜直前の電子ビーム蒸着装置内部の真空度は１×１０^−７Ｐａ以下まで真空排気した。成膜時の温度は７００℃、シリコンの堆積速度は０．０５ｎｍ／秒とした。得られたシリコン薄膜の配向性をＸ線回折測定により調べたところ、シリコン薄膜の直下に存在するＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜の配向度（ΔαおよびΔβ）と同じ配向度のシリコン薄膜が得られていることが確認できた。

このシリコン薄膜にＫｒＦエキシマレーザーを照射して、単結晶シリコン薄膜に変換した。照射したレーザー光のエネルギー密度は５００ｍＪ／ｃｍ^２、パルス幅は６０ｎｓ、照射した光の形状は縦０．５ｍｍ、横１２ｍｍとした。レーザー光のあたる場所を固定して、シリコン薄膜を形成した試料を０．０１ｍｍ／秒から０．１ｍｍ／秒の速度で移動することで、単結晶シリコン薄膜への変換を行った。

このようにして作製した単結晶シリコン薄膜全ての配向性をＸ線回折測定により調べた。また、表面粗さを原子間力顕微鏡で調べて、結晶粒界が存在しない完全な単結晶薄膜になっているかどうかを調べた。アニール前のシリコン薄膜の３軸配向度がΔα＝１度、Δβ＝１度と非常に良好に３軸配向していた場合には、何れのアニール条件でも完全な単結晶シリコン薄膜が得られていた。アニール前のシリコン薄膜の３軸配向度がΔα＝２度、Δβ＝２度程度の場合には、試料の移動速度を０．０５ｍｍ／秒以下にしたときのみ単結晶シリコン薄膜が得られた。アニール前のシリコン薄膜の３軸配向度がΔα＝５度、Δβ＝５度程度の場合には、試料の移動速度を０．０１ｍｍ／秒以下にしたときのみ単結晶シリコン薄膜が得られた。アニール前のシリコン薄膜の３軸配向度がΔα＝１０度、Δβ＝１０度程度の場合には、どのようなアニール条件でアニールしても単結晶シリコン薄膜は得られなかった。これらのことから、シリコン薄膜の直下に存在する第２配向中間層の配向度が高いほど、単結晶シリコン薄膜を得るためのアニール条件は幅広く選べることが分かる。しかしながら、高い第２及び第１配向中間層を得るためには、イオンビームを照射しながらの成膜速度の遅い成膜を長時間実施しなければならないため、実用上はコスト増になる。したがって、第１中間層の配向度は経済性を考慮して臨機応変に選択する必要がある。しかしながら、単結晶シリコン薄膜を得るためには、悪くともα＝１０度、Δβ＝１０度未満の配向度を持つ第１中間層を作製しておく必要があることが分かる。

このようにして得られた単結晶シリコン薄膜中のキャリア移動度を測定したところ、何れの単結晶シリコン薄膜についても９００〜９７０ｃｍ²／Ｖｓと単結晶シリコン中の電子の移動度と同等の高い値が得られた。以上のことから、単結晶シリコン薄膜が得られれば、第１中間層および第２中間層の配向度は無理に高くする必要の無いことが分かった。

基体１００として１０ｍｍ角の石英ガラス基板を用いた。この上に、イオンビームガンを内蔵したイオンビームスパッタ装置を用いて第１配向中間層１１０を作製した。第１配向中間層１１０として、酸化インジウム薄膜、イットリア安定化ジルコニア薄膜、錫ドープ酸化インジウム薄膜、酸化セリウム薄膜を作製した。成膜中はイオンビームガンから石英基板にむけて基板面に対して35.26度の角度ではアルゴンイオンビームを照射し続けた。イオンビームガンと石英ガラス基板の間にはニュートラライザーを配置して、アルゴンイオンが基板に到達する前にアルゴンイオンを中性化してアルゴン原子に変化させてから石英ガラス基板あるいは第１配向中間層に衝突するようにした。成膜中に基板を加熱することは特に行わなかった。

アルゴンイオンビームの加速電圧を２００V、アルゴンイオンビームの電流密度を３ｍA／ｃｍ^２、酸化インジウムの実効堆積速度（アルゴンイオンビームを照射しながら成膜したときの実際の酸化インジウム薄膜の１秒当たりに堆積した膜厚）を０．０９ｎｍ／秒として、厚さを１０００ｎｍに統一してそれぞれの薄膜を作製した。得られた薄膜の結晶配向度をX線回折で調べたところ、酸化インジウム薄膜、イットリア安定化ジルコニア薄膜、錫ドープ酸化インジウム薄膜、酸化セリウム薄膜のΔαは３．８度、３．２度、４．０度、１１．５度であり、Δβは３．７度、３．３度、４．３度、１２．０度であった。この結果より、第１配向中間層に使用する物質によって配向度が異なること、或いは、同程度の配向度を得るために必要な膜厚、つまり成膜時間は使用する物質によって異なることが分かる。

基体１００として１０ｍｍ角の石英ガラス基板を用いた。この上に、イオンビームガンを内蔵したイオンビームスパッタ装置を用いてＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜を作製した。成膜中はイオンビームガンから石英基板にむけて基板面に対して３５．２６度の角度ではアルゴンイオンビームを照射し続けた。イオンビームガンと石英ガラス基板の間にはニュートラライザーを配置して、アルゴンイオンが基板に到達する前にアルゴンイオンを中性化してアルゴン原子に変化させてから石英ガラス基板あるいはＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜に衝突するようにした。成膜中に基板を加熱することは特に行わなかった。

アルゴンイオンビームの加速電圧を２００V、アルゴンイオンビームの電流密度を３ｍA／ｃｍ^２、酸化インジウムの実効堆積速度を０．０５ｎｍ／秒として、厚さ７０００ｎｍのＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜を作製した。得られた薄膜の結晶配向度をX線回折で調べたところ、Δαは１度、Δβは１度であった。

このＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜の上に、電子ビーム蒸着法によりシリコン薄膜を成膜した。成膜直前の電子ビーム蒸着装置内部の真空度は１×１０^−７Ｐａ以下まで真空排気した。成膜時の温度は７２０℃、シリコンの堆積速度は０．０４ｎｍ／秒とした。得られたシリコン薄膜の配向性をＸ線回折測定により調べたところ、シリコン薄膜の直下に存在するＣｅ_０．９３Ｎｄ_０．０７Ｏ_{１．９６５}薄膜の配向度と同じ配向度のシリコン薄膜が得られていることが確認できた。

このシリコン薄膜にＫｒＦエキシマレーザーを照射して、単結晶シリコン薄膜に変換した。照射したレーザー光のエネルギー密度は５００ｍＪ／ｃｍ^２、パルス幅は６０ｎｓ、照射した光の形状は縦０．５ｍｍ、横１２ｍｍとした。レーザー光のあたる場所を固定して、シリコン薄膜を形成した試料を０．０５ｍｍ／秒の速度で移動することで、単結晶シリコン薄膜への変換を行った。

このようにして作製した単結晶シリコン薄膜の表面を原子間力顕微鏡で調べたところ、結晶粒界が存在しない完全な単結晶薄膜になっていることが確認できた。この結果から、第２中間層は必ずしも必要は無く、シリコンと格子マッチングの良い物質を高い配向度で作製することができれば、第２配向中間層を省略しても単結晶シリコン薄膜を得ることができることが分かる。

このようにして得られた単結晶シリコン薄膜中のキャリア移動度を測定したところ、９５０ｃｍ²／Ｖｓと単結晶シリコン中の電子の移動度と同等の高い値が得られた。

このシリコン単結晶薄膜を用いて、薄膜トランジスタを作製した。この薄膜トランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、９６％の速度で動作することを確認した。

基体１００として１０ｍｍ角の石英ガラス基板を用いた。この上に、イオンビームガンを内蔵したイオンビームスパッタ装置を用いてＺｎＯ薄膜を作製した。成膜中に基板面に対して35度、もしくは55度の角度でアルゴンイオンビームを入射させながら成膜を行った。また、同様にしてＧａＮ薄膜についても35度、もしくは55度の角度でアルゴンイオンビームを入射させながら成膜を行った。Ｘ線回折測定により結晶配向性を評価したところ、いずれの場合も３軸配向した薄膜が得られることを確認した。

基体１００として１００ｍｍ角の石英ガラス基板を用いた。この上に、実施例２と同様にして第１配向中間層、第２配向中間層、アモルファスシリコン薄膜を基板上の全面に形成した。このアモルファスシリコン薄膜の一部分、図６に示すように２０ｍｍ×１００ｍｍの領域のみを実施例１と同じ条件でレーザーアニールした。レーザーアニールを実施した部分を原子間力顕微鏡で観察したところ、この部分は２０ｍｍ×１００ｍｍの全領域が一つの単結晶となった単結晶シリコン薄膜が得られていることが確認できた。この単結晶シリコン薄膜の部分に薄膜トランジスタを作製した。この薄膜トランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、９７％の速度で動作することを確認した。

また、図７に示すように外周部を幅２０ｍｍの範囲に渡って実施例１と同じ条件でレーザーアニールした。レーザーアニールを実施した部分を原子間力顕微鏡で観察したところ、この部分は全領域が一つの単結晶となった単結晶シリコン薄膜となっていることが確認できた。この単結晶シリコン薄膜の部分に薄膜トランジスタを作製した。この薄膜トランジスタの動作速度を、シリコンウェハ上に同一プロセスで作製したトランジスタと比較したところ、９５％の速度で動作することを確認した。

これらの結果は、レーザーアニールを施していない部分には表示デバイス用のＴＦＴアレイを形成してアクティブマトリックス方式のディスプレイを作製し、レーザーアニールを施して単結晶シリコン薄膜を形成した部分には、プロセッサー、ＤＲＡＭ、不揮発メモリー、ドライバＬＳＩなどの半導体デバイス、論理回路、演算回路などを形成することができることを示している。即ち、本発明によればガラスなどの透明な基板上に表示素子と演算素子を搭載した非常に小型で低コストな新規の表示デバイスを作製することが可能であることが分かる。

本発明による単結晶半導体薄膜の作製方法の手順を説明した図である。 本発明による薄膜トランジスタの断面構造を説明した図である。 本発明による単結晶半導体薄膜の作製方法の手順を説明した図である。（実施例１） 本発明による薄膜トランジスタの断面構造を説明した図である。（実施例１） 第１中間層である酸化インジウム薄膜の厚さに対するΔαの値の変化。（実施例１１） 本発明による半導体薄膜および単結晶半導体薄膜の作製場所を説明した図である。（実施例１５） 本発明による半導体薄膜および単結晶半導体薄膜の作製場所を説明した図である。（実施例１５）

符号の説明

１００ 基体
１１０ 第１配向中間層
１２０ 半導体層
１３０ 単結晶半導体層
２１０ 絶縁膜
２２０ ｎ型のドーパントをドープした半導体物質膜２２０
２３０ ゲート絶縁膜
２４０ メタル電極

Claims (22)

1. 薄膜トランジスタを作製するための方法であって、（ａ）結晶方位の揃った無機物質層を形成する配向中間層形成工程と、（ｂ）結晶方位の揃った該無機物質層上に半導体薄膜層を形成する半導体形成工程と、（ｃ）該半導体薄膜層の結晶方位を更に揃えて単結晶的な半導体薄膜を形成するための配向化アニール工程と、（ｄ）単結晶的な半導体薄膜を薄膜トランジスタに加工するＴＦＴ形成工程を包含する、薄膜トランジスタの作製方法。
2. 薄膜トランジスタを作製するための方法であって、（ａ）結晶方位の揃った無機物質層を形成する配向中間層形成工程と、（ｂ）結晶方位の揃った該無機物質層上に結晶方位の揃った半導体薄膜層を形成する半導体形成工程と、（ｃ）該半導体薄膜層の結晶方位を更に揃えて単結晶的な半導体薄膜を形成するための配向化アニール工程と、（ｄ）単結晶的な半導体薄膜を薄膜トランジスタに加工するＴＦＴ形成工程を包含する、薄膜トランジスタの作製方法。
3. 薄膜トランジスタを作製するための方法であって、（ａ）結晶方位の揃った無機物質層を形成する配向中間層形成工程と、（ｂ）結晶方位の揃った該無機物質層上に半導体薄膜層を形成する半導体形成工程と、（ｃ）半導体薄膜層に遷移金属元素をドープする遷移金属ドープ工程と、（ｄ）遷移金属元素をドープした該半導体薄膜層の結晶方位を更に揃えて単結晶的な半導体薄膜を形成するための配向化アニール工程と、（ｅ）単結晶的な半導体薄膜を薄膜トランジスタに加工するＴＦＴ形成工程を包含する、薄膜トランジスタの作製方法。
4. 薄膜トランジスタを作製するための方法であって、（ａ）結晶方位の揃った無機物質層を形成する配向中間層形成工程と、（ｂ）結晶方位の揃った該無機物質層上に半導体薄膜層を形成する半導体形成工程と、（ｃ）半導体薄膜層の結晶方位を更に揃えて単結晶的な半導体薄膜を形成するための配向化アニール工程と、（ｄ）単結晶的な半導体薄膜を薄膜トランジスタに加工するＴＦＴ形成工程を包含する、薄膜トランジスタの作製方法であり、該配向中間層形成工程では該無機物質の層に飛翔する粒子を特定方向から照射しながら無機物質層を形成する、薄膜トランジスタの作製方法。
5. 薄膜トランジスタを作製するための方法であって、（ａ）結晶方位の揃った無機物質層を形成する配向中間層形成工程と、（ｂ）該無機物質層上に使用したい半導体との格子定数が該無機物質より近い第２の無機物質を結晶方位を揃えて形成する第二配向中間層形成工程と、（ｃ）結晶方位の揃った前記の第２の無機物質層上に半導体薄膜層を形成する半導体形成工程と、（ｄ）該半導体薄膜層の結晶方位を更に揃えて単結晶的な半導体薄膜を形成するための配向化アニール工程と、（ｅ）単結晶的な半導体薄膜を薄膜トランジスタに加工するＴＦＴ形成工程を包含する、薄膜トランジスタの作製方法であり、該配向中間層形成工程では該無機物質の層に粒子を特定方向から照射しながら無機物質層を形成する、薄膜トランジスタの作製方法。
6. 薄膜トランジスタを作製するための方法であって、（ａ）結晶方位の揃った無機物質層を形成する配向中間層形成工程と、（ｂ）該無機物質層上に使用したい半導体との格子定数が該無機物質より近い第２の無機物質を形成する第二配向中間層形成工程と、（ｃ）結晶方位の揃った無機物質層上に半導体薄膜層を形成する半導体形成工程と、（ｄ）半導体薄膜層の結晶方位を更に揃えて単結晶的な半導体薄膜を形成するための配向化アニール工程と、（ｅ）単結晶的な半導体薄膜を薄膜トランジスタに加工するＴＦＴ形成工程を包含する、薄膜トランジスタの作製方法であり、該配向中間層形成工程で作製する該無機物質は使用する基板の法線方向に結晶の特定方位が平行に並んで結晶が成長しやすい性質を有する無機物質であって、該特定方位を中心に該無機物質結晶を３６０度回転させたときに該特定方位と角度αをなす方向から該無機物質結晶を見た際に該無機物質結晶を構成する原子又はイオンの重なり度合いが大きくなる状態が結晶の対称性と同じ回数だけ出現する特異角度αの方向から粒子を照射しながら無機物質層を形成する、薄膜トランジスタの作製方法。
7. 薄膜トランジスタを作製するための方法であって、（ａ）結晶方位の揃った無機物質層を形成する配向中間層形成工程と、（ｂ）該無機物質層上に使用したい半導体との格子定数が該無機物質より近い第２の無機物質を形成する第二配向中間層形成工程と、（ｃ）結晶方位の揃った無機物質層上に半導体薄膜層を形成する配向半導体形成工程と、（ｄ）半導体薄膜層の結晶方位を更に揃えて単結晶的な半導体薄膜を形成するための配向化アニール工程と、（ｅ）単結晶的な半導体薄膜を薄膜トランジスタに加工するＴＦＴ形成工程を包含する、薄膜トランジスタの作製方法であり、該配向中間層形成工程で作製する該無機物質は使用する基板の法線方向に結晶の特定方位が平行に並んで結晶が成長しやすい性質を有する無機物質であって、該特定方位を中心に該無機物質結晶を３６０度回転させたときに該特定方位と角度αをなす方向から該無機物質結晶を見た際に該無機物質結晶を構成する原子又はイオンの重なり度合いが大きくなる状態が結晶の対称性と同じ回数だけ出現する特異角度αの方向からヘリウムもしくはネオンもしくはアルゴンもしくはクリプトンもしくはキセノン粒子を含む混合粒子を照射しながら無機物質層を形成する、薄膜トランジスタの作製方法。
8. 薄膜トランジスタを作製するための方法であって、（ａ）結晶方位の揃った無機物質層を形成する配向中間層形成工程と、（ｂ）結晶方位の揃った無機物質層上に半導体薄膜層を形成する半導体形成工程と、（ｃ）該半導体薄膜層の結晶方位を更に揃えて単結晶的な半導体薄膜を形成するための配向化アニール工程と、（ｄ）単結晶的な半導体薄膜を薄膜トランジスタに加工するＴＦＴ形成工程を包含する、薄膜トランジスタの作製方法であり、該無機物質のいずれかの格子定数の整数倍と該半導体のいずれかの格子定数が５％以内で一致しているか、もしくは該無機物質のいずれかの格子定数の２の平方根の整数倍と該半導体のいずれかの格子定数が５％以内で一致しているか、もしくは該無機物質のいずれかの格子定数の２の平方根分と該半導体のいずれかの格子定数の整数倍が５％以内で一致している、薄膜トランジスタの作製方法。
9. 請求項１から８に記載の無機物質あるいは第２の無機物質がイットリア安定化ジルコニア、酸化スカンジウム安定化ジルコニア、マグネシア安定化ジルコニア、カルシア安定化ジルコニア、セリア安定化ジルコニア、酸化インジウム、錫ドープ酸化インジウム、マグネシア、酸化セリウム、酸化イットリウム、酸化ランタン、希土類酸化物、構成元素にジルコニウムを含むペロブスカイト酸化物、である請求項１から８に記載の方法。
10. 請求項１から８に記載の該半導体がシリコン、ゲルマニウム、シリコンーゲルマニウム化合物である請求項１から７に記載の方法。
11. 多結晶もしくはアモルファス状態である物体上に形成したシリコン膜であって、該シリコン膜が単結晶であるかもしくは該シリコン膜を構成する全てのシリコン結晶が空間的に同じ方向を向いており、該シリコン膜を構成する全てのシリコン結晶の全ての結晶軸が０．１度以内に揃っていることを特徴としたシリコン膜。
12. 多結晶もしくはアモルファス状態である物体上に、単独もしくは複数の物質層を介して形成したシリコン膜であって、該物質層を構成する全ての物質の結晶の向きが空間的に同じ方向を向いており、該物質層を構成する該物質の全ての結晶の全ての結晶軸が１０度以内に揃っており、該シリコン膜を構成する全てのシリコン結晶が空間的に同じ方向を向いており、該シリコン膜が単結晶であるかもしくは該シリコン膜を構成する全てのシリコン結晶の全ての結晶軸が０．１度以内に揃っていることを特徴としたシリコン膜。
13. 多結晶もしくはアモルファス状態である物体上に形成された薄膜トランジスタであって、該物体上に形成された全ての該薄膜トランジスタを構成しているシリコンの結晶の向きが全て空間的に同じ方向を向いており、該シリコン膜を構成する全てのシリコン結晶の全ての結晶軸が０．１度以内に揃っていることを特徴とした薄膜トランジスタ。
14. 多結晶もしくはアモルファス状態である物体上に形成された薄膜トランジスタであって、該物体上に形成された全ての該薄膜トランジスタを構成しているシリコンの結晶の向きが全て空間的に同じ方向を向いており、該シリコン膜を構成する全てのシリコン結晶の全て結晶軸が０．１度以内に揃っており、全ての該シリコン結晶と該物体の間には無機物質層が挿入されていて、該無機物質の全ての結晶が空間的に同じ方向を向いており、該物質層を構成する全ての該物質結晶の全ての結晶軸が１０度以内に揃っていることを特徴とした薄膜トランジスタ。
15. 請求項１１から１４に記載のシリコン膜及び薄膜トランジスタであって、該物体が可視光線を８０％以上透過する物体であることを特徴とするシリコン膜及び薄膜トランジスタ。
16. 可視光線を８０％以上透過する物体上に単独もしくは複数の物質層を介して形成したシリコン膜であって、該物質層を構成する全ての物質の結晶の向きが空間的に同じ方向を向いており、該物質層を構成する該物質の全ての結晶の全ての結晶軸が１０度以内に揃っており、該シリコン膜を構成する全てのシリコン結晶が空間的に同じ方向を向いており、該シリコン膜を構成する全てのシリコン結晶の全ての結晶軸が０．１度以内に揃っており、該物質層はイットリア安定化ジルコニア、酸化スカンジウム安定化ジルコニア、マグネシア安定化ジルコニア、カルシア安定化ジルコニア、セリア安定化ジルコニア、酸化インジウム、錫ドープ酸化インジウム、マグネシア、酸化セリウム、酸化イットリウム、酸化ランタン、希土類酸化物から選ばれた単独もしくは複数の物質で構成されていることを特徴としたシリコン膜。
17. 可視光線を８０％以上透過する物体上に形成された薄膜トランジスタであって、該物体上に形成された全ての該薄膜トランジスタを構成しているシリコンの結晶の向きが全て空間的に同じ方向を向いており、該シリコン膜を構成する全てのシリコン結晶の全て結晶軸が０．１度以内に揃っており、全ての該シリコン結晶と該物体の間には無機物質層が挿入されていて、該無機物質の全ての結晶が空間的に同じ方向を向いており、該物質層を構成する全ての該物質結晶の全ての結晶軸が１０度以内に揃っていて、該物質層がイットリア安定化ジルコニア、酸化スカンジウム安定化ジルコニア、マグネシア安定化ジルコニア、カルシア安定化ジルコニア、セリア安定化ジルコニアの単独もしくは複数から選ばれた単独もしくは複数の物質で構成されていることを特徴とした薄膜トランジスタ。
18. 可視光線を８０％以上透過する物体上に第１配向中間層と第２配向中間層を介して形成されたシリコン膜であって、該第１配向中間層を構成する第１配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第１配向中間層を構成する全ての該第１配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第１配向中間層を構成する第１配向中間層物質の全ての結晶の全ての結晶軸が１０度以内に揃っており、第１配向中間層物質がイットリア安定化ジルコニア、酸化スカンジウム安定化ジルコニア、マグネシア安定化ジルコニア、カルシア安定化ジルコニア、セリア安定化ジルコニア、酸化インジウム、錫ドープ酸化インジウム、マグネシアから選ばれており、該第２配向中間層を構成する第２配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第２配向中間層を構成する全ての該第２配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第２配向中間層を構成する第２配向中間層物質の全ての結晶の全ての結晶軸が１０度以内に揃っており、第２配向中間層物質が酸化セリウム、酸化イットリウム、酸化ランタン、希土類酸化物から選ばれており、該シリコン膜を構成する全てのシリコン結晶が空間的に同じ方向を向いており、該シリコン膜を構成する全てのシリコン結晶の全ての結晶軸が０．１度以内に揃っていることを特徴としたシリコン膜。
19. 可視光線を８０％以上透過する物体上に形成された薄膜トランジスタであって、該物体上に形成された全ての該薄膜トランジスタを構成しているシリコンの結晶の向きが全て空間的に同じ方向を向いており、該シリコン膜を構成する全てのシリコン結晶の全て結晶軸が０．１度以内に揃っており、全ての該シリコン結晶と該物体の間には第１配向中間層物質と第２配向中間層物質が挿入されていて、該第１配向中間層を構成する第１配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第１配向中間層を構成する全ての該第１配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第１配向中間層を構成する第１配向中間層物質の全ての結晶の全ての結晶軸が１０度以内に揃っており、第１配向中間層物質がイットリア安定化ジルコニア、酸化スカンジウム安定化ジルコニア、マグネシア安定化ジルコニア、カルシア安定化ジルコニア、セリア安定化ジルコニア、酸化インジウム、錫ドープ酸化インジウム、マグネシアから選ばれており、該第２配向中間層を構成する第２配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第２配向中間層を構成する全ての該第２配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第２配向中間層を構成する第２配向中間層物質の全ての結晶の全ての結晶軸が１０度以内に揃っていることを特徴とした薄膜トランジスタ。
20. 可視光線を８０％以上透過する物体上に形成された薄膜トランジスタであって、該物体上に形成された全ての該薄膜トランジスタを構成しているシリコンの結晶の向きが全て空間的に同じ方向を向いており、該シリコン膜を構成する全てのシリコン結晶の全て結晶軸が０．１度以内に揃っており、全ての該シリコン結晶と該物体の間には第１配向中間層物質と第２配向中間層物質が挿入されていて、該第１配向中間層を構成する第１配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第１配向中間層を構成する全ての該第１配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第１配向中間層を構成する第１配向中間層物質の全ての結晶の全ての結晶軸が１０度以内に揃っており、第１配向中間層物質がイットリア安定化ジルコニア、酸化スカンジウム安定化ジルコニア、マグネシア安定化ジルコニア、カルシア安定化ジルコニア、セリア安定化ジルコニア、酸化インジウム、錫ドープ酸化インジウム、マグネシアから選ばれており、該第２配向中間層を構成する第２配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第２配向中間層を構成する全ての該第２配向中間層物質の結晶の向きが空間的に同じ方向を向いており、該第２配向中間層を構成する第２配向中間層物質の全ての結晶の全ての結晶軸が１０度以内に揃っており、第２配向中間層物質がＣｅ_１ーＸＲ_ＸＯ_Ｙであり、ＲはＬａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄの単独もしくは複数から選択され、０．０５≦Ｘ≦０．１５、１．９２５≦Ｙ≦１．９７５であることを特徴とした薄膜トランジスタ。
21. 物体上に複数の物質層を介在させた後に形成されたシリコン薄膜であって、シリコン薄膜を構成しているシリコン結晶の向きが全て空間的に同じ方向を向いており、該シリコン膜を構成する全てのシリコン結晶の全て結晶軸が０．１度以内に揃っており、該シリコン薄膜と接している物質層を構成する物質がＣｅ_１ーＸＲ_ＸＯ_Ｙであり、ＲはＬａ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄの単独もしくは複数から選択され、０．０５≦Ｘ≦０．１５、１．９２５≦Ｙ≦１．９７５であることを特徴としたシリコン薄膜。
22. １枚の透明な基板上に画像などを表示できる部分と情報を処理する部分、情報を記録する部分が同時に形成された表示デバイス用。

Images