KR101602997B1 - 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치 - Google Patents

폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치 Download PDF

Info

Publication number
KR101602997B1
KR101602997B1 KR1020130084759A KR20130084759A KR101602997B1 KR 101602997 B1 KR101602997 B1 KR 101602997B1 KR 1020130084759 A KR1020130084759 A KR 1020130084759A KR 20130084759 A KR20130084759 A KR 20130084759A KR 101602997 B1 KR101602997 B1 KR 101602997B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
polysilicon
graphene
amorphous silicon
Prior art date
Application number
KR1020130084759A
Other languages
English (en)
Other versions
KR20140043021A (ko
Inventor
투오 순
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20140043021A publication Critical patent/KR20140043021A/ko
Application granted granted Critical
Publication of KR101602997B1 publication Critical patent/KR101602997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Photovoltaic Devices (AREA)

Abstract

폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치를 제공한다. 폴리실리콘 박막의 제조 방법은: 인접해 있는 그래핀 층과 비정질 실리콘 층을 형성하는 단계; 비정질 실리콘의 결정화 하는 방식으로 폴리실리콘을 형성하여 폴리실리콘 박막을 얻는 단계를 포함한다. 이 방법에 의해 제조된 폴리실리콘 박막은 특성이 양호하다.

Description

폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치{POLYSILICON THIN FILM AND MANUFACTURING METHOD THEREOF, ARRAY SUBSTRATE AND DISPLAY DEVICE}
본 발명의 실시예들은 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치에 관한 것이다.
폴리실리콘 박막은 결정질 실리콘 재료의 장점과 비정질 실리콘 재료의 장점을 둘 다 갖고 있는 신규의 기능성 재료이며, 이는 단결정질 실리콘 재료의 고 이동도의 이점과, 대면적 저비용으로 제조될 수 있다는 비정질 실리콘 재료의 이점을 동시에 갖고 있다. 따라서, 폴리실리콘 박막 재료에 대한 연구가 점점 더 집중되고 있다.
폴리실리콘 박막은 다양한 크기와 다양한 결정 방위를 갖는 많은 작은 그레인(grain)들로 이루어진다. 그레인 크기는 일반적으로 수십 내지 수백 나노미터 정도의 나노미터 수준에 있고, 큰 그레인의 크기는 수 마이크론 수준에 달할 수 있다. 큰 그레인들을 갖는 폴리실리콘 박막은 벌크(bulk) 재료의 이동도에 가까운 비교적 높은 이동도를 갖는다. 폴리실리콘 박막은 디스플레이 산업의 폴리실리콘 박막 트랜지스터(TFT), 마이크로-전기기계 시스템(micro-electromechanical system), 집적 회로와 같은 반도체 장치의 제조에 널리 이용되어 왔으며, 이는 SOI(Silicon on Insulator) 재료 등을 대체할 수 있다. 디스플레이 산업에서, 특히 AMOLED(Active Matrix Organic Light-emitting Diode) 및 TFT-LCD(liquid crystal display)의 제품에 있어서, 디스플레이 패널의 성능을 향상시키기 위해, 통상 TFT를 이용하여 픽셀의 구동 회로와 패널의 주변 영역들을 제조한다. 대부분의 TFT 경우, 폴리실리콘 박막을 활성층으로 이용하고, 구동 회로와 디스플레이 요소들은 둘 다 투명 유리 기판 상에 형성한다. 이들 각각의 경우에, 좀 더 나은 성능의 폴리실리콘 박막이 요구된다. 더욱이, 폴리실리콘 박막은 장파 대역(long-wave band)에서 높은 감광도를 가지며 가시광을 효율적으로 흡수하고 조명하에서도 안정성을 가지며, 더욱이, 이는 비정질 실리콘 재료의 광-유도 열화 현상(light-induced degradation phenomenon)을 갖지 않는다. 그러므로 폴리실리콘 박막은 태양 전지용으로는 이상적인 재료이다.
종래기술에서 직접 증착 방법과 간접 결정화 방법을 포함하는 다양한 폴리실리콘 제조 방법이 있다. 직접 증착 방법은 화학 기상 증착 방법(chemical vapor deposition method), 액상 성장 방법(liquid phase growth method) 및 핫 와이어 방법(hot wire method) 등을 포함한다. 간접 결정화 방법은 엑시머 레이저 어닐링 방법(excimer laser annealing(ELA) method), 고체 결정화 방법(a solid phase crystallization method) 및 금속 유도 결정화 방법(a metal induced crystallization method) 등을 포함한다. 한편, 상술한 방법들로 형성된 폴리실리콘 박막의 폴리실리콘 그레인들이 상당히 작기 때문에 그 특성들이 좋지 않다. 현재, 폴리실리콘 박막 생산에는, 폴리실리콘 박막의 저온 제조 기술로서 엑시머 레이저 어닐링을 가장 널리 이용한다. 한편, 엑시머 레이저는 펄스 레이저의 유형에 속하며 각 펄스의 에너지 밀도는 약간 다르므로, 에너지 밀도 측면에서 엑시머 레이저를 제어하기가 쉽지 않고, 이로 인해 최종 그레인들의 크기가 균일하지 않다. 이로 인해, 폴리실리콘 박막의 균질성이 좋지 않게 된다. 더욱이, 생산된 폴리실리콘 박막들은 비교적 열악한 재현성과 안정성을 가지며, 제조에서 대면적으로 결정화하기가 어렵다. 따라서, 고성능의 폴리실리콘 재료의 생산이 요구되고 있다.
본 발명의 실시예들에 따른, 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치가 제공된다. 본 발명의 제조 방법에 따르면, 폴리실리콘의 그레인들의 크기가 더 크고, 균일하며 질서가 있다. 그러므로 본 발명에 따른 폴리실리콘 박막은 재현성, 안정성, 균질성과 같은 양호한 특성을 띠고 있다.
본 발명의 일 양태에 따르면, 폴리실리콘 박막 제조 방법을 제공하고, 이 방법은 (A) 인접해 있는 그래핀 층과 비정질 실리콘 층을 형성하는 단계; (B) 비정질 실리콘을 결정화해서 폴리실리콘을 형성하여 폴리실리콘 박막을 얻는 단계를 포함한다.
예를 들어, 단계(A)는 비정질 실리콘 층을 베이스층 상에 형성한 후에 그래핀 층을 비정질 실리콘 층상에 형성하는 단계를 포함한다.
예를 들어, 단계(B) 이후에, 이 방법은 그래핀 층을 애싱 공정을 통해 제거하는 단계(C)를 포함한다.
예를 들어, 단계(C)의 애싱 공정은 산소 가스를 이용하는 건식 에칭으로 그래핀 층을 애싱한다.
예를 들어, 단계(A)는 그래핀 층을 베이스층에 형성한 후 비정질 실리콘 층을 그래핀 층상에 형성하는 단계를 포함한다.
예를 들어, 단계(A)에서 형성된 그래핀 층은 p-형 그래핀 층이다.
예를 들어, 단계(A)에서의 그래핀 층은 2~10 서브층들의 그래핀으로 이루어지고, 비정질 실리콘 층의 두께는 40nm 내지 50nm의 범위 안에 있다.
예를 들어, 비정질 실리콘을 결정화해서 폴리실리콘을 형성하는 방법은 고온 퍼니스 방법(high temperature furnace method), 펄스형 고속 열 신터링 방법(pulsed fast thermal sintering method), 및 엑시머 레이저 어닐링 방법(excimer laser annealing method) 중 임의 한 방법이다.
예를 들어, 비정질 실리콘을 결정화해서 폴리실리콘을 형성하는 방법은 엑시머 레이저의 에너지 밀도가 50mJ/㎝2 내지 500mJ/㎝2의 범위 안에 있고 이 레이저의 출력 주파수가 3㎐ 내지 10㎐의 범위 안에 있는 엑시머 레이저 어닐링 방법이다. 여기서, 엑시머 레이저는 XeCl, ArF, KrF, XeF 및 다른 자외선 광원으로 이루어지는 그룹 중에서 선택된 것이다.
본 발명의 다른 양태에서, 위에서 언급한 임의 제조 방법에 의해서 형성된 폴리실리콘 박막이 제공된다.
본 발명의 또 다른 양태에서, 활성층이 상기 폴리실리콘 박막에 의해 형성되는 박막 트랜지스터들의 어레이를 포함하는 어레이 기판이 제공된다.
본 발명의 또 다른 양태에서, 상기 어레이 기판을 포함하는 디스플레이 장치가 제공된다.
예를 들어, 상기 디스플레이 장치는 액정 디스플레이 장치 또는 유기 전계 발광 디스플레이 장치이다.
본 발명의 적용 범위는 이하 상세한 설명으로부터 명백해질 것이다. 한편, 당업자는 본 발명의 사상 및 범주 내에서 다음의 상세한 설명으로부터 본 발명에 대한 다양한 변경 및 수정을 가할 수 있기 때문에 본 발명의 양호한 실시예를 나타내고 있는 상세한 설명과 특정 예들은 단지 예시로서 주어진 것임을 이해하여야 한다.
본 발명은 하기의 상세한 설명과 첨부 도면으로부터 더욱 충분하게 이해될 것이며, 이들은 단지 예시일 뿐 본 발명을 한정하는 것이 아니다.
도 1a ~ 1d는 본 발명의 구체적 실시예 3에서 그래핀-보조 엑시머 레이저 방법에 의해서 비정질 실리콘으로부터 폴리실리콘을 생성하는 미세공정(microprocess)을 도시한 개략도이다.
도 2a ~ 2c는 종래 기술에서 엑시머 레이저 방법에 의해서 비정질 실리콘으로부터 폴리실리콘을 생성하는 미세공정을 도시한 개략도이다.
본 발명의 기술적 해결책을 당업자가 더 잘 이해하도록 하기 위해서, 이하 본 발명을 첨부 도면과 구체적 실시예들과 연계하여 상세히 설명할 것이다.
달리 정의되지 않는 한, 여기서 사용된 기술적 또는 과학적 용어는 본 발명이 속하는 해당 분야의 당업자에 의해 이해되는 통상의 의미를 가질 것이다. 용어, “하나의(a,an)”, “그 하나(the)” 등은 양의 제한을 나타내는 것이 아니라, 적어도 하나의 존재를 나타낸다. 용어 “포함하다(comprise)”, “포함하는(comprising)”, “구비하다(includes)”, “구비하는(including)”, “함유하다(contain)” 또는 유사한 것은, 이 같은 용어의 이전에 나타난 요소들이나 개체들이 이 같은 용어 이후에 열거된 요소나 개체들을 아우르거나 또는 그 등가물이라는 것으로서, 다른 요소나 개체들을 배제하는 것은 아니다.
본 발명의 제1 양태에서, 다음의 단계: (A) 인접해 있는 그래핀 층과 비정질 실리콘 층을 형성하는 단계; (B) 폴리실리콘 층을 형성하기 위해 비정질 실리콘 층을 결정화하여 폴리실리콘 박막을 얻는 단계를 포함하는 폴리실리콘 박막의 제조 방법이 제공된다. 상기 방법에 의해서 준비된 폴리실리콘 박막은 오염이 없고 결함 밀도가 낮은 장점이 있고; 폴리실리콘의 그레인들의 크기가 더 크고, 균일하고 질서가 있으며, 또한 표면 평탄도가 더 양호하다. 이 방법에 의해서 준비된 폴리실리콘 박막은 양호한 재현성, 안정성 및 균질성을 갖추고 있고, 대면적 결정화에 적용할 수 있으며, 고성능 폴리실리콘 재료의 생성을 위한 요구를 충족시킬 수 있다.
실시예 1-(a)
본 실시예는 다음의 단계들을 포함하는 폴리실리콘 박막의 제조 방법을 제공한다.
폴리실리콘 박막을 위한 베이스층(4)을 형성한다.
폴리실리콘 박막을 위한 베이스층(4)은 기존 또는 미래의 방법을 이용하여 제조할 수 있고, 본 발명은 이에 한정되지 않는다.
먼저, 기판을 구비한다. 이 기판은 유리 기판, 플라스틱 기판 또는 다른 투명 기판일 수 있고 또한 실리콘 기판과 같은 다른 불투명 기판일 수도 있다. 다음에, 이 기판에는 예를 들어 배리어층(barrier layer) 및 스트레스 버퍼층(stress buffer layer)으로 구성되는 버퍼층일 수 있다. 배리어층은 일반적으로 화학 기상 증착에 의해 형성되는 실리콘 질화물 층일 수 있고; 스트레스 버퍼층은 보통은 실리콘 산화물 층이고, 이 층은 통상 화학 기상 증착으로 형성하며 그의 막 층 구조는 비교적 조밀(compact)하다. 이 기판과 버퍼층은 폴리실리콘 박막을 위한 베이스층(4)을 구성한다. 물론, 베이스층(4)은 이에 한정되지 않으며, 폴리실리콘 박막을 위한 다른 기능의 층(들) 또는 다른 보조적 층(들)을 더 포함할 수 있다.
베이스층(4)을 형성한 후에, 베이스층(4) 상에 그래핀 층(graphene layer)(2)을 형성한다.
그래핀 층(2)의 형성을 위해 스트리핑(stripping)의 제조 방법을 이용할 수 있다. 스트리핑의 제조 방법에 있어서, 먼저 화학 기상 증착 방법을 이용하여 금속 기판상에 다층 그래핀을 연속해서 성장시키고, 이후 희생층으로서의 금속 기판을 에칭 제거하여, 부착을 위한 소망의 위치로 다층 그래핀이 시프트될 수 있다. 형성된 그래핀 층(2)은 바람직하게는 2~10 서브층들의 그래핀으로 이루어진다. 그래핀 층 내의 각 서브층은 하나의 카본 원자와 동일한 두께를 갖는다. 그래핀 층(2)의 제조에 다른 방법도 이용될 수 있고 본 발명이 이에 한정되지 않음은 자명하다.
그래핀 층(2)을 형성한 후에, 그래핀 층(2) 상에 비정질 실리콘 층을 형성한다.
형성된 비정질 실리콘 층의 두께는 40~50㎚의 범위 내 일 수 있고, 예를 들어, 플라즈마 강화 화학 기상 증착(PECVD)에 의해 비정질 실리콘 층을 형성할 수 있다. 물론, 저압 화학 증착, 물리 기상 증착, 스퍼터링 등에 의해 비정질 실리콘 층을 형성할 수도 있다. 더욱이, 만약 필요하다면 비정질 실리콘 층에 탈수소 단계를 더 실행하여 후속 레이저 공정에서 수소 발산 현상(hydrogen decrepitation phenomenon)이 발생하는 것을 피할 수 있다.
비정질 실리콘 층을 형성한 후에, 엑시머 레이저 어닐링 방법을 실행함으로써, 비정질 실리콘 층이 결정화되어 폴리실리콘 층을 형성한다.
결정화를 위해 이용한 엑시머 레이저의 레이저 빔은 ArF(파장이 193㎚이고 펄스 폭은 17㎱임), KrF(파장이 248㎚이고 펄스 폭은 23㎱임), XeCl(파장이 308㎚이고 펄스 폭은 30㎱임), XeF(파장이 351㎚이고 펄스 폭은 20㎱임) 또는 다른 자외선 광원을 채택할 수 있다. 그래핀 층에 비정질 실리콘 층을 형성한 샘플을 진공 챔버 내에 놓고, 기판 온도는 200~300℃ 범위 내인 것이 좋고, 가스 압력은 2×10-4 내지 8×10-4 ㎩의 범위 내인 것이 좋다. 엑시머 레이저에 의해 비정질 실리콘을 용해하고, 이것의 에너지 밀도는 50-500mJ/㎝2의 범위 내인 것이 좋고, 및/또는 그 출력 주파수는 3-10㎐의 범위 내인 것이 좋다.
도 1a~1d는 그래핀-보조 엑시머 레이저 어닐링 방법에 의해서 비정질 실리콘으로부터 폴리실리콘을 생성하는 미세공정을 보여주는 개략도이다.
도 1a에 도시된 바와 같이, 레이저 빔으로 조사하는 과정에서, 비정질 실리콘 층을 조사하는 엑시머 레이저의 에너지 밀도를 제어하여 레이저 빔에 의해서 조사된 비정질 실리콘 영역이 고온 용융 상태가 되도록 한다. 이에 따라, 실리콘 원자들(1)의 표면 에너지가 감소하고, 이때 실리콘 원자들(1)이 무질서하게 배열된다.
도 1b에 도시된 바와 같이, 어닐링에서, 온도가 낮아지면서, 용융 상태의 실리콘 원자들(1)이 그래핀 층(2)과 접촉하는 경계 위치에서, 그래핀 층(2)의 균일한 배열로 인해 무질서하게 배열되어 있는 실리콘 원자들(1)의 결정화를 유도할 것이다. 그래핀 층(2)에 있는 카본 원자들의 작용하에, 그래핀 층(2)과 접촉하며 무질서하게 배열되어 있는 실리콘 원자들(1)은 그래핀 층(2)의 어떤 특정의 결정 방위를 따라서 배열되며, 실리콘 원자들의 결정화에 의해 형성되는 폴리실리콘(3)의 면간격(interplanar spacing)은 형판(template)으로서 그래핀 층(2)의 어떤 특정의 결정 방위를 따라 카본 원자들의 간격에 근접한다.
도 1c에 도시된 바와 같이, 결정화된 폴리실리콘(3)의 그레인들이 용융 상태에 있는 실리콘 원자들(1)의 결정화를 연속해서 유도하며, 계속해서 이러한 방식으로 용융 상태에 있는 실리콘 원자들(1)을 유도한다.
도 1d에 도시된 바와 같이, 그래핀에 질서있게 배열되어 있는 인접한 카본 원자들의 간격과, 유도에 의해서 형성된 폴리실리콘(3)의 면간격(interplanar spacing) 간의 작은 차이가 여전히 있기 때문에, 유도에 의해 형성된 폴리실리콘(3)의 면간격과, 그래핀에 있는 카본 원자들 간의 간격과의 차이가 특정한 범위까지 늘어날 때, 폴리실리콘(3)의 일부분은 둘 또는 그 이상의 그레인으로 분리될 수 있다.
이 방법에 의해 제조된 폴리실리콘 박막에 있는 폴리실리콘(3)은 오염이 없고 결함 밀도가 낮다는 장점이 있으며; 폴리실리콘(3)의 최종 그레인들은 균일한 크기를 가지고, 질서있고 더 크게 배열하며; 그 결과 그의 표면 평탄도가 좋아진다.
비교를 위해, 도 2a~2c는 종래 기술의 엑시머 레이저 어닐링 방법에 의해 폴리실리콘을 생성하는 미세 공정을 보여주는 개략도이다.
도 2a에 도시된 바와 같이, 레이저 빔에 의한 조사 후, 비정질 실리콘 층을 조사하는 엑시머 레이저의 에너지 밀도를 제어하여, 레이저 빔에 의해서 조사된 비정질 실리콘 영역이 고온 용융 상태가 되도록 한다. 이에 따라, 실리콘 원자들(1)의 표면 에너지는 감소하고, 이때 실리콘 원자들(1)은 무질서하게 배열된다.
도 2b에 도시된 바와 같이, 어닐링에서, 온도가 낮아지면서, 무질서한 실리콘 원자들(1)은 부분적으로 무질서한 방식으로 결정화되며; 도 2c에 도시된 바와 같이, 부분적으로 무질서한 방식으로 결정화된 폴리실리콘(3)의 유도하에, 그레인들은 조각들로 형성되고, 이때, 그레인들의 배열도 또한 무질서하다.
종래의 엑시머 레이저 어닐링 방법에 의해 생성된 폴리실리콘(3)은 무질서의 정도가 비교적 높다. 폴리실리콘(3)에서의 전자 이동도가 비정질 실리콘에서의 이동도보다 10 내지 20배 이상 클지라도, 이러한 무질서한 폴리실리콘(3)으로 인해 그레인들 내의 전계 변동이 커지며, 이는 전자 이동도를 더 높이는데 도움이 되지 않는다.
본 발명의 특정 실시예 1-(a)에 따른 방법에 의해 형성되는 방향성 있게 배열된 폴리실리콘(3)은 앞서 언급한 단점을 극복할 수 있다.
실시예 1-(b)
이 실시예의 단계(A) 내지 (C)는 실시예 1-(a)의 단계(A) 내지 (C)와 동일하다. 비정질 실리콘 층을 결정화하는 방법으로 폴리실리콘 층을 형성하는 방법은 고온 퍼니스 방법(high-temperature furnace method)일 수 있다. 즉, 불활성 기체(예로, Ar, N2, 등)의 고온 퍼니스 내에서 비정질 실리콘을 600℃이상으로 가열하여 용융하고 이후 어닐링 동안 온도가 변하기 시작하며, 그래핀의 유도하에 실리콘 원자들(1)을 결정화하여 폴리실리콘(3)을 형성하고, 폴리실리콘 박막을 얻는다.
실시예 1-(c)
이 실시예의 단계(A) 내지 (C)는 실시예 1-(a)의 단계(A) 내지 (C)와 동일하다. 이 실시예는 펄스형 고속 열 신터링방법(a pulsed fast thermal sintering method)을 이용하여 비정질 실리콘을 용융하여, 그래핀의 유도하에 실리콘 원자들(1)을 결정화하여 폴리실리콘(3)을 형성한다.
상기 실시예에 있어서의 제조 방법에 따르면, 제조 후에 최종 얻어진 폴리실리콘 박막 내에 그래핀을 포함할 수 있다. 그래핀은 카본 원자들로 된 단일 층으로 이루어진 2차원 그물 결정(two-dimensional mesh crystal)이다. 단층 그래핀은 카본 원자들이 헥사고널 격자(hexagonal lattice)에 따라서 양호한 질서로 배열되어 있는 안정된 재료이고, 이 구조는 벤젠고리(benzene ring)의 구조와 유사하고 매우 안정적이기 때문에 카본 원자들의 재배열을 피할 수 있다. 그래핀은 에너지 갭이 없는 반도체이며 실리콘의 캐리어 이동도보다 10배 이상의 캐리어 이동도와 0인 유효 질량을 가지며, 더욱이, 그래핀 층(2)은 단지 2~10 서브층들의 그래핀으로 이루어지므로, 폴리실리콘 박막의 성능에 거의 영향을 주지 않는다.
폴리실리콘 박막의 제조 동안, 비정질 실리콘의 결정화 공정에 의해 형성되는 폴리실리콘(3)은 보통 p-형 반도체이므로, 그래핀도 또한 p-형 반도체인 것이 좋다. 이와 같이, 그래핀의 양이 아주 작으므로, 반도체로서의 그의 기능도 폴리실리콘에 부합하며 그래핀은 최종 결과인 폴리실리콘 박막에 두드러진 영향을 주지 않는다. 더구나, 폴리실리콘 박막의 일부로서의 p-형 그래핀은 또한 전체 폴리실리콘 박막의 전자 이동도를 증진시킬 수 있다.
표 1에 도시된 바와 같이, 상기 방법들에 의해서 제조되는 폴리실리콘 박막에서 폴리실리콘(3)의 그레인 크기는 100㎚ 내지 300㎚의 범위 내에 있고, 전자 이동도는 100㎝2ㆍV-1ㆍs-1 내지 300㎝2ㆍV-1ㆍs-1의 범위 내에 있다. 더욱이, 폴리실리콘 박막 내의 캐리어들의 속도는 상당히 증가하고, 폴리실리콘 박막 트랜지스터의 장치 성능을 증진한다.
상기 방법들에 의해 만들어진 폴리실리콘 박막을 박막 트랜지스터들의 활성 영역에 적용할 수 있고, 턴오프인 전류 상태에서 양호한 전자 이동도 및 소자 특성을 갖는다. 이들 박막 트랜지스터들은 액정 디스플레이 장치 또는 유기 전계 발광 디스플레이 장치(organic electroluminescent display device)의 구동 구조에 이용될 수 있다.
물론, 상기 방법에 의해 형성된 폴리실리콘 박막이 박막 트랜지스터의 활성 영역으로 이용된다면, 다른 구조를 형성하는 단계, 즉 패턴닝 공정을 통해서 소스/드레인 전극을 형성하는 단계, 패턴닝 공정을 통해서 폴리실리콘 박막을 활성층으로 형성하는 단계 등을 더 포함할 수 있다. 이들 단계의 구체적 예는 다양하며 당업자에게 알려져 있거나 또는 앞으로 개발될 수 있으므로, 본 발명이 이들 단계로 제한되는 것은 아니다. 더욱이, 태양 전지 등에 이용된 폴리실리콘 박막과 같이 다른 분야에도 본 발명에 의해 형성된 폴리실리콘 박막을 적용할 수 있다.
실시예 2
이 실시예는 다음의 단계를 포함하는 폴리실리콘 박막의 제조 방법을 제공한다.
베이스층은 실시예 1의 제조 방법과 같은 방법에 의해 제조된다.
베이스층 상에 바람직하게는 40~50㎚ 범위의 두께를 갖는 비정질 실리콘 층을 형성하고, 비정질 실리콘 층 상에 바람직하게는 2~10 서브층의 두께를 갖는 그래핀을 형성한다.
비정질 실리콘 층의 제조 방법과 그래핀 층의 제조 방법은 실시예 1의 제조 방법과 같을 수 있다.
엑시머 레이저 어닐링 방법에 의해 비정질 실리콘을 결정화하여 폴리실리콘을 형성하고, 폴리실리콘 박막을 얻는다.
이 단계에 이용되는 결정화 방법은 실시예 1의 것과 동일할 수 있다. 그래핀 결정들은 대규모 생산이 가능하고, 결정의 품질도 매우 높다. 폴리실리콘 박막의 제조 동안 제조된 그래핀의 두께가 단지 그래핀의 2~10 서브층과 같고, 이 같은 얇은 층의 그래핀의 광 투과율은 매우 높기(95% 이상) 때문에, 엑시머 레이저 어닐링 방법에 영향을 주지 않는다.
애싱 공정(ashing process)을 통해 그래핀 층을 제거하는데, 산소 가스를 이용하는 건식 에칭에 의해 그래핀 층을 애싱한다.
그래핀 층이 n-형 반도체 또는 도체일 때, 이는 비정질 실리콘의 결정화에 의해 형성되는 p-형 반도체 실리콘에 부합하지 않으므로, 그래핀 층을 제거하는 것이 좋다. 그래핀 층은 카본 원자들의 단일 층 또는 수개의 층으로 이루어져 있으므로, 가장 경미한 정도의 애싱 공정으로도 그래핀을 완전히 제거할 수 있다. 물론, 그래핀 층이 p-형 반도체인 경우, 그래핀 층이 여전히 폴리실리콘 층과 일정한 차이가 있음을 고려하여, 애싱 공정을 이용하여 이를 제거하는 것도 좋다. 예를 들어, 애싱 공정은 산소 가스를 이용하는 건식 에칭으로 그래핀 층을 제거하는 공정이다. 산소 가스를 이용하는 건식 에칭에 관해서, 그래핀 층의 애칭은 플라즈마 에칭 기계로 들어가는 산소 가스의 유량과 전체 에칭 시간을 조정함으로써 그래핀 층의 에칭을 달성할 수 있고, 한편 폴리실리콘의 손상이 없다고 하는 목적을 얻을 수 있다.
물론, 폴리실리콘 박막 제조 방법에 있어서, 베이스층 상에 그래핀 층을 형성하고 나서 그래핀 층 상에 비정질 실리콘 층을 형성하고, 그런 다음 비정질 실리콘 층상에 그래핀 층을 형성하는 것도 가능하다.
본 실시예에서는 3개의 실시예가 있다(표 1 참조). 표 1에 비교 예 1을 나타낸다. 본 실시예의 방법은 실싱예 1-3에서 폴리실리콘 박막을 제조하는데 이용하고 기존의 방법을 이용하여 비교 예 1의 폴리실리콘 박막을 제조하고, 이후 최종 폴리실리콘 박막의 그레인 크기와 전자 이동도를 검사한다. 다양한 실시예와 비교 예에서 이용되는 기판들 각각은 유리 기판이며, 이들 각각의 유리기판 상에는, 화학 기상 증착에 의해 실리콘 질화물의 배리어층과 실리콘 산화물의 스트레스 버퍼층을 형성한다. 폴리실리콘 박막을 형성하는 방법들은 엑시머 레이저 어닐링 방법이고, 이들 간의 차이점은 단지 그래핀 층(2)의 두께, 폴리실리콘 층의 두께, 먼저 베이스층(4)상에 증착된 층, 그래핀 층이 애싱되었는지 여부, 엑시머 레이저 어닐링의 파라미터 등이 있다. 예를 들어, 베이스층(4) 상에 그래핀 층(2)을 먼저 형성하거나, 또는 베이스층(4) 상에 비정질 층을 먼저 형성하는 것이 가능하다. 세부사항은 아래의 표 1에 나타내었다.
표 1: 비교 예 1 및 예1-3의 폴리실리콘 박막의 제조 파라미터 및 성능 테스트의 결과
Figure 112013064868707-pat00001
본 발명의 다른 양태에서는, 실시예 1-3에 의해 제조된 폴리실리콘 박막을 제공하며, 이는 박막 트랜지스터의 제조뿐만 아니라 태양 전지 셀의 제조에도 이용할 수 있다. 더욱이, 다른 반도체 장치의 제조에도 널리 이용할 수 있다.
본 발명의 다른 양태에서, 박막 트랜지스터의 어레이를 포함하는 어레이 기판을 제공하고, 실시예 1-3의 방법들 중 한 방법에 의해 제조된 폴리실리콘 박막으로 박막 트랜지스터의 어레이를 위한 활성층을 형성한다. 박막 트랜지스터들의 어레이는, 예를 들어, 픽셀 어레이에 대응하며, 박막 트랜지스터들은 픽셀 유닛들의 스위칭 소자로서 작용한다.
본 발명에 따르면, 상기 어레이 기판을 포함하는 디스플레이 장치를 제공한다. 예를 들어, 디스플레이 장치는 액정 디스플레이 장치이거나 유기 전계 발광 디스플레이 장치이다.
위의 실시예들은 단지 본 발명의 원리를 설명하는데 이용된 예시적인 실시예이며 본 발명은 이에 한정되지 않는다.
1: 실리콘 원자 2: 그래핀 층 3: 폴리실리콘
4: 베이스층

Claims (15)

  1. 폴리실리콘 박막 제조 방법에 있어서,
    (A) 상하로 인접해 있는 그래핀 층과 비정질 실리콘 층을 형성하는 단계;
    (B) 비정질 실리콘의 결정화하는 방식으로 폴리실리콘을 형성하여 폴리실리콘 박막을 얻는 단계
    를 포함하는 폴리실리콘 박막의 제조 방법.
  2. 제1항에 있어서,
    상기 단계(A)는 베이스층 상에 상기 비정질 실리콘 층을 형성한 후에 상기 비정질 실리콘 층 상에 상기 그래핀 층을 생성하는 단계를 포함하는 폴리실리콘 박막의 제조 방법.
  3. 제2항에 있어서,
    상기 단계(B)에 후속하여, 애싱 공정을 통해 상기 그래핀 층을 제거하는 단계(C)를 더 포함하는 폴리실리콘 박막의 제조 방법.
  4. 제3항에 있어서,
    상기 단계(C)의 애싱 공정은 산소 가스를 이용하는 건식 에칭으로 상기 그래핀 층을 애싱하는 폴리실리콘 박막의 제조 방법.
  5. 제1항에 있어서,
    상기 단계(A)는 상기 그래핀 층을 베이스층에 형성한 후 상기 그래핀 층 상에 상기 비정질 실리콘 층을 형성하는 단계를 포함하는 폴리실리콘 박막의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 단계(A)에서 형성된 상기 그래핀 층은 p-형 그래핀 층인 폴리실리콘 박막의 제조 방법.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 단계(A)에서의 상기 그래핀 층은 2-10 서브층들의 그래핀으로 이루어지고, 상기 비정질 실리콘 층의 두께는 40㎚ 내지 50㎚의 범위 안에 있는 폴리실리콘 박막의 제조 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 단계(B)에서 비정질 실리콘을 결정화해서 폴리실리콘을 형성하는 방법은 고온 퍼니스 방법(high temperature furnace method), 펄스형 고속 열 신터링 방법(pulsed fast thermal sintering method), 및 엑시머 레이저 어닐링 방법(excimer laser annealing method) 중 임의의 한 방법인 폴리실리콘 박막의 제조 방법.
  9. 제8항에 있어서,
    상기 단계(B)에서 비정질 실리콘을 결정화해서 폴리실리콘을 형성하는 방법은 엑시머 레이저의 에너지 밀도가 50mJ/㎝2 내지 500mJ/㎝2의 범위 안에 있고 이 레이저의 출력 주파수가 3㎐ 내지 10㎐의 범위 안에 있는 엑시머 레이저 어닐링 방법인 폴리실리콘 박막의 제조 방법.
  10. 제1항, 제2항 및 제5항 중 어느 한 항에 기재된 방법에 의해서 형성된 폴리실리콘 박막으로서, 상기 폴리실리콘 박막은 그래핀을 포함하는 폴리실리콘 박막.
  11. 박막 트랜지스터들의 어레이를 포함하는 어레이 기판으로서, 박막 트랜지스터의 활성층은 제10항에 기재된 폴리실리콘 박막에 의해 형성되는 어레이 기판.
  12. 제11항에 기재된 어레이 기판을 포함하는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 디스플레이 장치는 액정 디스플레이 장치 또는 유기 전계 발광 디스플레이 장치인 디스플레이 장치.
  14. 제10항에 있어서,
    상기 폴리실리콘 박막 내의 상기 폴리실리콘은 p-형 반도체이고, 상기 그래핀은 p-형 그래핀인 폴리실리콘 박막.
  15. 제10항에 있어서,
    상기 폴리실리콘 박막 내의 상기 폴리실리콘은 100㎚ 내지 300㎚의 그레인 크기 및 100㎝2ㆍV-1ㆍs-1 내지 300㎝2ㆍV-1ㆍs-1의 전자 이동도를 갖는 폴리실리콘 박막.
KR1020130084759A 2012-09-29 2013-07-18 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치 KR101602997B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210375067.4A CN102856173B (zh) 2012-09-29 2012-09-29 一种多晶硅薄膜及其制备方法、阵列基板、显示装置
CN201210375067.4 2012-09-29

Publications (2)

Publication Number Publication Date
KR20140043021A KR20140043021A (ko) 2014-04-08
KR101602997B1 true KR101602997B1 (ko) 2016-03-11

Family

ID=47402649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130084759A KR101602997B1 (ko) 2012-09-29 2013-07-18 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치

Country Status (5)

Country Link
US (1) US9142409B2 (ko)
EP (1) EP2713401B1 (ko)
JP (1) JP6192402B2 (ko)
KR (1) KR101602997B1 (ko)
CN (1) CN102856173B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606535B (zh) 2013-11-26 2016-01-06 深圳市华星光电技术有限公司 软性显示器组件的制作方法及其制作的软性显示器组件
US9171719B2 (en) 2013-12-30 2015-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Method of defining poly-silicon growth direction
CN103730336B (zh) * 2013-12-30 2016-07-06 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法
CN104022023A (zh) * 2014-06-24 2014-09-03 上海大学 准分子激光辅助醋酸镍溶液金属诱导晶化非晶硅薄膜的方法
CN104037066B (zh) * 2014-06-25 2017-05-31 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法
CN104966663B (zh) * 2015-05-22 2020-01-14 信利（惠州）智能显示有限公司 低温多晶硅薄膜及其制备方法、以及薄膜晶体管
CN105088336B (zh) * 2015-07-24 2018-05-18 深圳市华星光电技术有限公司 一种多晶硅制备装置及方法
CN105527771A (zh) * 2016-02-18 2016-04-27 武汉华星光电技术有限公司 阵列基板及液晶显示装置
US11171015B2 (en) * 2019-09-11 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer
CN110838467A (zh) * 2019-10-18 2020-02-25 武汉华星光电技术有限公司 低温多晶硅基板的制作方法及低温多晶硅基板
KR102384916B1 (ko) * 2020-02-24 2022-04-12 주식회사 인포비온 에너지빔 조사를 이용한 대면적 그래핀 박막의 제조방법
CN115385328B (zh) * 2022-09-22 2023-10-17 北京石墨烯技术研究院有限公司 石墨烯复合材料及其制备方法和应用
CN117711917B (zh) * 2024-02-05 2024-05-28 中国科学院长春光学精密机械与物理研究所 一种多晶硅薄膜及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803867B1 (ko) * 2006-09-14 2008-02-14 연세대학교 산학협력단 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
KR100805155B1 (ko) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 유기 전계 발광 표시 장치 및 그제조방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
JP5046452B2 (ja) * 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101176539B1 (ko) * 2003-11-04 2012-08-24 삼성전자주식회사 폴리 실리콘막 형성 방법, 이 방법으로 형성된 폴리실리콘막을 구비하는 박막 트랜지스터 및 그 제조방법
KR20050066592A (ko) 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 비정질 실리콘층의 결정화 방법
KR20060106170A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
US7670886B2 (en) * 2006-06-22 2010-03-02 Tpo Displays Corp. Method for fabricating polysilicon film
KR20100075100A (ko) * 2008-12-24 2010-07-02 서울대학교산학협력단 잉크젯 프린팅 방법을 이용한 유기 전계효과 트랜지스터의 활성 채널층 형성방법 및 이를 이용한 유기 전계효과 트랜지스터
KR20090057205A (ko) 2009-05-16 2009-06-04 이정호 박막 태양전지
US7952599B2 (en) * 2009-05-29 2011-05-31 Xerox Corporation Heating element incorporating an array of transistor micro-heaters for digital image marking
US8183086B2 (en) * 2009-06-16 2012-05-22 Chien-Min Sung Diamond GaN devices and associated methods
KR101058668B1 (ko) * 2009-07-28 2011-08-22 서강대학교산학협력단 갭리스 반도체 박막의 형성 방법
US20110073990A1 (en) * 2009-09-28 2011-03-31 Rudolf Berger Capacitor and Method for Making Same
US20110108854A1 (en) 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
KR101234180B1 (ko) * 2009-12-30 2013-02-18 그래핀스퀘어 주식회사 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
US8901536B2 (en) * 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
US8785261B2 (en) * 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
US8883589B2 (en) * 2010-09-28 2014-11-11 Sandisk 3D Llc Counter doping compensation methods to improve diode performance
KR101736971B1 (ko) * 2010-10-01 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법
CN102097297B (zh) * 2010-11-16 2012-07-04 复旦大学 一种电场诱导的在石墨烯表面原子层淀积高k栅介质的方法
US20110086756A1 (en) * 2010-12-20 2011-04-14 Gao hong-jun Method for preparing silicon intercalated monolayer graphene
US8866124B2 (en) * 2011-02-02 2014-10-21 Sandisk 3D Llc Diodes with native oxide regions for use in memory arrays and methods of forming the same
WO2012119125A2 (en) * 2011-03-02 2012-09-07 Xiangfeng Duan High performance graphene transistors and fabrication processes thereof
US8129215B1 (en) * 2011-04-01 2012-03-06 James P Campbell Method for producing high temperature thin film silicon layer on glass
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN102849961B (zh) * 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
KR101920712B1 (ko) * 2011-08-26 2018-11-22 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
KR101871295B1 (ko) * 2011-10-19 2018-08-03 삼성전자 주식회사 그래핀을 이용한 광 변조기
US8680511B2 (en) * 2012-02-09 2014-03-25 International Business Machines Corporation Bilayer gate dielectric with low equivalent oxide thickness for graphene devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803867B1 (ko) * 2006-09-14 2008-02-14 연세대학교 산학협력단 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
KR100805155B1 (ko) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 유기 전계 발광 표시 장치 및 그제조방법

Also Published As

Publication number Publication date
CN102856173B (zh) 2015-03-18
EP2713401B1 (en) 2015-05-06
EP2713401A1 (en) 2014-04-02
US20140091305A1 (en) 2014-04-03
US9142409B2 (en) 2015-09-22
CN102856173A (zh) 2013-01-02
JP6192402B2 (ja) 2017-09-06
JP2014072518A (ja) 2014-04-21
KR20140043021A (ko) 2014-04-08

Similar Documents

Publication Publication Date Title
KR101602997B1 (ko) 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치
KR100785020B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
KR100437296B1 (ko) 박막트랜지스터및그제조방법
CN103681776B (zh) 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
US6913649B2 (en) System and method for forming single-crystal domains using crystal seeds
CN105448999B (zh) 多晶硅薄膜晶体管元件及其制作方法
JP2002313721A (ja) 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器
KR100792323B1 (ko) 박막 반도체장치 및 그 제조방법
JP2009016410A (ja) 薄膜トランジスタ及びその製造方法
JP2006295117A (ja) 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法
KR100785019B1 (ko) 하부 게이트 박막 트랜지스터 및 그 제조방법
JP2013128107A (ja) ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ）
US6972246B2 (en) Method for manufacturing an oriented crystalline semiconductor using a pulsed laser
KR101044415B1 (ko) 다결정 실리콘 박막의 제조방법
KR101064325B1 (ko) 다결정 실리콘 박막의 제조방법
KR100678739B1 (ko) 탑 게이트 구조의 나노결정-실리콘 박막트랜지스터형성방법
KR101118275B1 (ko) 다결정 실리콘 박막의 제조방법
KR101073727B1 (ko) 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법
KR101095621B1 (ko) 다결정 실리콘 박막의 제조방법
JP2009194348A (ja) 半導体製造方法
TW201100565A (en) Fabricating method of polycrystalline silicon thin film
JP2002270843A (ja) 薄膜トランジスタの製造方法、不純物の活性化方法及び薄膜トランジスタ
KR101179223B1 (ko) 다결정 실리콘 박막의 제조방법
KR0128522B1 (ko) 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법
KR101043788B1 (ko) 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 5