JP2014072518A - 多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置 - Google Patents

多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置 Download PDF

Info

Publication number
JP2014072518A
JP2014072518A JP2013147409A JP2013147409A JP2014072518A JP 2014072518 A JP2014072518 A JP 2014072518A JP 2013147409 A JP2013147409 A JP 2013147409A JP 2013147409 A JP2013147409 A JP 2013147409A JP 2014072518 A JP2014072518 A JP 2014072518A
Authority
JP
Japan
Prior art keywords
thin film
polycrystalline silicon
layer
silicon thin
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013147409A
Other languages
English (en)
Other versions
JP6192402B2 (ja
Inventor
tuo Sun
拓 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2014072518A publication Critical patent/JP2014072518A/ja
Application granted granted Critical
Publication of JP6192402B2 publication Critical patent/JP6192402B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】本発明は、多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置を提供する。
【解決手段】該多結晶シリコン薄膜の製造方法は、隣接するグラフェン層及び非晶質シリコン層を形成するステップと、非晶質シリコンを結晶化して多結晶シリコンを形成し、多結晶シリコン薄膜を得るステップと、を備える。該方法で製造される多結晶シリコン薄膜はよい特性を有する。
【選択図】図１ｄ

Description

本発明は、多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置に関する。
多結晶シリコン薄膜は、結晶シリコン材料及び非晶質シリコン材料のメリットを同時に有する新しい機能性材料であり、単結晶シリコン材料の移動度が高いメリットと、非晶質シリコン材料の大面積で低いコストで製造されるメリットとを同時に有する。よって、多結晶シリコン薄膜材料に対する研究は、ますます注目されている。
多結晶シリコン薄膜は、複数の大きさが異なり、且つ、結晶面の配向が異なる小さい結晶粒子からなる。結晶粒子のサイズは、一般的に、数十から数百ｎｍであり、大結晶粒子のサイズは数μｍにもなる。大結晶粒子からなる多結晶シリコン薄膜は、ブロック状材料の移動度に接近する高い移動度を有する。多結晶シリコン薄膜は、例えば、表示工業用の多結晶シリコンの薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などの半導体デバイスの製造に広く応用され、また、例えば、微小電子機械システムや、集積回路にも応用され、さらに、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）材料の代わり等にも応用できる。表示工業では、特に、ＡＭＯＬＥＤ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ、アクティブマトリクス式有機ＥＬ）や、ＴＦＴ−ＬＣＤ（ＴＦＴ液晶ディスプレイ）製品おいて、ディスプレイの性能を向上するために、一般的に、ＴＦＴによって画素駆動回路及びその周辺駆動回路を製造する。これらのＴＦＴは、その大部分が多結晶シリコン薄膜を活性層とし、駆動回路及び表示素子をともにコストが低い透明ガラス基板上に製造する。これは、多結晶シリコン薄膜の高い性能を要求する。また、多結晶シリコン薄膜は、長波帯において高い感光性を有し、可視光線を効果的に吸収でき、光の照射の安定性を有するとともに、非晶質シリコン材料の光誘発性劣化現像を有しないため、理想的な太陽電池材料である。
目下のところ、多結晶シリコン薄膜の製造方法は、直接堆積法及び間接結晶化法を備える。直接堆積法は、化学気相成長法、液相成長法及びホットフィラメント法等を備える。間接結晶化法は、エキシマレーザアニール法（ＥＬＡ）、固相晶析法、金属誘起結晶化法等を備える。これらの方法で形成される多結晶シリコンの結晶粒子が非常に小さいため、これらの方法で形成される多結晶シリコン薄膜の特性があまりよくない。今のところ、多結晶シリコン薄膜の製造において、最もよく使用するのはエキシマレーザアニール法であり、該方法が低温ポリシリコン薄膜の製造技術である。然し、エキシマレーザはパルス型レーザであり、パルスごとのエネルギー密度がそれぞれ異なるため、エキシマレーザはそのエネルギー密度の制御が容易ではない。これによって、最終的に結晶粒子の大きさが不一致になり、多結晶シリコン薄膜の均一性がよくなくなり、且つ製造された多結晶シリコン薄膜の重複性、安定性及び均一性が劣化され、大面積の結晶化が難しくなり、高性能の多結晶シリコン材料を生産する要求を満たせなくなる。
本発明実施形態は、多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置を提供する。該製造方法で製造される多結晶シリコン薄膜の多結晶シリコンの結晶粒子は、大きさが均一で、配列が順序正しく、且つ結晶粒子が大きくて、多結晶シリコン薄膜は、重複性、安定性、及び均一性がよい。
本発明の一方面は、多結晶シリコン薄膜の製造方法であって、隣接するグラフェン層及び非晶質シリコン層を形成するステップ（１）と、非晶質シリコンを結晶化して多結晶シリコンを形成し、多結晶シリコン薄膜を得るステップ（２）と、を備える。
例えば、前記ステップ（１）は、ベース層上に非晶質シリコン層を形成し、そして、非晶質シリコン層上にグラフェン層を形成する。
例えば、前記ステップ（２）の後に、アッシング工程によってグラフェン層を除去するステップ（３）をさらに備える。
例えば、前記ステップ（３）において、アッシング工程は、酸素ドライエッチングによってグラフェン層をアッシングする。
例えば、前記ステップ（１）は、ベース層上にグラフェン層を形成し、そして、グラフェン層上に非晶質シリコン層を形成する。
例えば、前記ステップ（１）に形成されたグラフェン層は、ｐ型グラフェン層である。
例えば、前記ステップ（１）において、グラフェン層は、２〜１０層のグラフェンであり、非晶質シリコン層の厚みは４０〜５０ｎｍである。
例えば、前記ステップ（２）において、非晶質シリコンを結晶化して多結晶シリコンを形成する方法は、高温炉法、パルス快速熱焼結法、エキシマレーザアニール法の中のいずれか１つである。
例えば、前記ステップ（２）において、非晶質シリコンを結晶化して多結晶シリコンを形成する方法は、エキシマレーザアニール法であり、そのエキシマレーザのエネルギー密度は、５０〜５００ｍＪ／ｃｍ２であり、レーザの出力周波数は３〜１０Ｈｚであり、エキシマレーザは、ＸｅＣｌ、ＡｒＦ、ＫｒＦまたはＸｅＦ等の紫外光源から選択する。
本発明の他の方面は、前記製造方法のいずれか１つで製造される多結晶シリコン薄膜を提供する。
本発明の他の方面は、薄膜トランジスタアレイを備えるアレイ基板を提供する。前記薄膜トランジスタアレイの活性領域は、前記多結晶シリコン薄膜から形成される。
本発明の他の方面は、前記アレイ基板を備える表示装置を提供する。
例えば、前記表示装置は、液晶ディスプレイまたは有機ＥＬディスプレイである。
以下、本発明の実施形態を一層明確に説明するために、実施形態の図面を簡単に説明する。
本発明の実施形態３における、グラフェンの補助でエキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。 本発明の実施形態３における、グラフェンの補助でエキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。 本発明の実施形態３における、グラフェンの補助でエキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。 本発明の実施形態３における、グラフェンの補助でエキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。 エキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。 エキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。 エキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。
以下、当業者が本発明の技術案をさらによく理解できるように、図面及び実施形態を組み合わせて本発明に対して詳しく説明する。
なお、ここで使わられる技術用語または科学技術用語は、特別に定義されていない場合、当業者が理解できる一般的な意味を有する。「１つ」、「１」または「該」などの類似する用語は数量を限定するものではなく、少なくとも１つがあることを示すものである。「備える」または「含む」等の用語は、「備える」または「含む」の前に記載された素子または部材が、「備える」または「含む」の後に挙げられる素子または部材及びそれらと同等のものをカバーすることを指し、他の素子または部材を排除しない。
本発明の第一方面は、隣接するグラフェン層及び非晶質シリコン層を形成するステップと、非晶質シリコンを結晶化して多結晶シリコンを形成し、多結晶シリコン薄膜を得るステップと、を備える多結晶シリコン薄膜の製造方法を提供する。
該方法で製造される多結晶シリコン薄膜は、無公害及び欠陥密度が低いメリットを有し、得られた多結晶シリコンの結晶粒子は、大きさが均一で、順序正しく配列して、且つ結晶粒子が大きい。該多結晶シリコン薄膜は、表面平坦度がよい。該方法で製造される多結晶シリコン薄膜は、重複性、安定性、及び均一性がよく、大面積の結晶化が可能であり、高性能の多結晶シリコン材料を製造する要求を満たせる。
実施形態１−(ａ)
本実施形態は、多結晶シリコン薄膜の製造方法であって、以下のステップを備える。
（１）多結晶シリコン薄膜に用いるベース層４を形成する。
多結晶シリコン薄膜のベース層４は、従来または将来の方法によって製造することができるが、本発明はこれに限らない。
まず、ベースを提供する。このベースは、ガラス基板、プラスチックベース又は他の透明ベースであってもよいし、他の不透明ベース、例えばシリコンベースであってもよい。そして、ベース上にバッファー層を形成する。このバッファー層は、例えば、障壁層及び応力バッファー層からなる。障壁層は、窒化ケイ素層であってもよい。該窒化ケイ素層は、一般的に、化学気相成長法によって形成される。応力バッファー層は、一般的に、酸化ケイ素である。該酸化ケイ素層は、一般的に、化学気相成長法によって形成され、その膜層構造が緊密する。このベース及びバッファー層により多結晶シリコン薄膜のベース層４を構成する。なお、該ベース層４はこれに限らず、多結晶シリコン薄膜における他の機能層または他の補助層を備えてもよい。
（２）ベース層４を形成した後、ベース層４上にグラフェン層２を形成する。
グラフェン層２は、剥離製造法によって形成されてもよい。剥離製造法では、まず、化学気相成長法によって、金属ベース上に多層のグラフェンを連続的に成長し、そして、金属ベースを犠牲層として腐食して、多層のグラフェンを、貼り付けようとする箇所に転換する。形成されたグラフェン層２は、２〜１０層のグラフェンであることが好ましい。グラフェン層において、各層は１つの炭素原子の厚みを有する。なお、グラフェン層２は、他の方法で製造されてもよく、本発明はこれに限らない。
（３）グラフェン層２を形成した後、グラフェン層２上に非晶質シリコン層を形成する。
形成された非晶質シリコン層の厚みは、４０〜５０ｎｍであってもよい。非晶質シリコン層は、例えば、プラズマ化学気相成長法によって形成されてもよい。なお、非晶質シリコン層は、低圧化学気相成長法、物理気相成長法、スパッタリング法などによって形成されてもよい。また、後続のレーザ製造工程において水素爆発を避けるように、必要によって、非晶質シリコン層に対して脱水素を行ってもよい。
（４）非晶質シリコン層を形成した後、エキシマレーザアニール法によって、非晶質シリコン層を結晶化して多結晶シリコン層を形成する。
結晶化するに用いられるエキシマレーザのレーザビームとして、ＡｒＦ（波長が１９３ｎｍで、パルス幅が１７ｎｓである）、ＫｒＦ（波長が２４８ｎｍで、パルス幅が２３ｎｓである）、ＸｅＣｌ（波長が３０８ｎｍで、パルス幅が３０ｎｓである）、ＸｅＦ（波長が３５１ｎｍで、パルス幅が２０ｎｓである）等の紫外光源を用いてもよい。グラフェン層上に非晶質シリコン層を形成したサンプルを真空室内に放置し、ベースの温度が２００〜３００℃であることが好ましく、気圧が２×１０-４〜８×１０-４Ｐａであることが好ましい。エキシマレーザによって非晶質シリコンを融化し、エキシマレーザのエネルギー密度が５０〜５００ｍＪ／ｃｍ２であることが好ましく、レーザの出力周波数が３〜１０Ｈｚであることが好ましい。
図１ａ〜１ｄは、グラフェンの補助でエキシマレーザアニール法によって非晶質シリコンで多結晶シリコンを生成する微視的な過程を示す概略図である。
図１ａに示すように、レーザビームで照射する過程で、エキシマレーザが非晶質シリコン層を照射するエネルギー密度を制御して、レーザビームに照射された非晶質シリコン領域を高温溶融状態にする。これによって、シリコン原子１の表面エネルギーが低下される。このとき、シリコン原子１は、配列が無秩序である。
図１ｂに示すように、アニールする場合、温度の低下に伴って、溶融状態のシリコン原子１とグラフェン層２との接触境界位置で、グラフェン層２の均一な配列が、無秩序に配列しているシリコン原子１の結晶を誘発し、グラフェン層２に接触する無秩序に配列するシリコン原子１は、グラフェン層２における炭素原子によって、グラフェン層２のある特定な結晶方向に沿って配列するようになり、結晶して形成された多結晶シリコン３の結晶面の間隔は、模範とするグラフェン層２が対応するある特定の結晶方向の炭素原子の間隔に接近する。
図１ｃに示すように、結晶体に形成された多結晶シリコン３は、溶融状態のシリコン原子１を結晶するように引き続いて誘導し、かつ溶融状態のシリコン原子１をこの順序で絶えずに誘導する。
図１ｄに示すように、グラフェン中に規則正しく配列した炭素原子間の間隔と、誘導されて形成された多結晶シリコン３の結晶面の間隔との間にまだ小さい差異が存在するため、結晶を誘導することで形成された多結晶シリコン３の結晶面の間隔と、グラフェン中の炭素原子間の結晶面の間隔との差異がある程度に累積すると、１つの多結晶シリコン３が、２つまたはそれ以上の結晶粒子に分裂する。
該方法で製造される多結晶シリコン薄膜における多結晶シリコン３は、無公害であり、
欠陥密度が低いメリットを有し、結晶粒子が均一な大きさを有して順序正しく配列し、且つ大きくなって、さらによい表面平坦度を有する。
比較例として、図２ａ〜２ｃは、従来技術における、エキシマレーザアニール法によって多結晶シリコンを生成する微視的な過程を示す概略図である。
図２ａに示すように、レーザビームが照射した後、エキシマレーザが非晶質シリコン層を照射するエネルギー密度を制御し、レーザビームに照射される非晶質シリコン領域を高温溶融状態にする。これによって、シリコン原子１の表面エネルギーが低下される。このとき、シリコン原子１が無秩序に配列する。
図２ｂに示すように、アニールするとき、温度の低下に伴って、無秩序状態のシリコン原子１の一部が無秩序に結晶され、図２ｃに示すように、一部が無秩序に結晶された多結晶シリコン３の誘導によって、一つ一つの結晶粒子が形成される。このとき、結晶粒子も無秩序に配列する。
従来のエキシマレーザアニール法によって生成された多結晶シリコン３は、その無秩序程度が高い。多結晶シリコン３の電子移動度は、非晶質シリコンより１０〜２０倍高いが、この無秩序の多結晶シリコン３による、結晶粒子内のポテンシャル場の波動性が大きくなって、電子移動度の向上に不利である。
本発明の実施形態１−(ａ)の方法によって形成された一定の方向に配列する多結晶シリコン３は、上記欠点を克服した。
実施形態１−(ｂ)
本実施形態のステップ（１）〜（３）は、実施形態１−(ａ)のステップ（１）〜（３）と同じであり、非晶質シリコン層を結晶化して多結晶シリコン層を形成する方法は、高温炉法であってもよい。即ち、高温炉内において、希ガス雰囲気（例えば、Ａｒ、Ｎ２等）で、非晶質シリコンを６００℃以上で加熱して融化させ、そして、温度を変えてアニールし、シリコン原子１をグラフェンの誘導によって結晶化させて多結晶シリコン３を形成し、多結晶シリコン薄膜を得る。
実施形態１−(ｃ)
本実施形態のステップ（１）〜（３）は、実施形態１-(ａ)のステップ（１）〜（３）と同じであり、パルス快速熱焼結法によって、非晶質シリコンを融化させ、シリコン原子１をグラフェンの誘導によって結晶化させて多結晶シリコン３を形成してもよい。
上記実施形態の製造方法によれば、最終に得られる多結晶シリコン薄膜にはグラフェンが備えられる。グラフェンは、単層の炭素原子からなる二次元網状結晶体である。単層のグラフェンは、安定な材料であり、各炭素原子は、六辺形の結晶格子に沿って整列する。該構造は、ベンゼン環の構造に類似して十分に安定するため、炭素原子が再配列されないようにする。グラフェンは、バンドギャップがない半導体であり、キャリヤー移動度がシリコンより１０倍高くて、有効質量がゼロであり、且つグラフェン層２が２〜１０層だけのグラフェンであるため、多結晶シリコン薄膜の性能にほとんど影響しない。
多結晶シリコン薄膜の製造過程において、非晶質シリコンが結晶化して形成された多結晶シリコン３は、一般的にｐ型半導体であるため、グラフェンもｐ型半導体であることが好ましい。このようにして、グラフェンの量が少ないが、半導体の機能性及び多結晶シリコンとのマッチングとして、最終に形成された多結晶シリコン薄膜にほとんど影響しない。また、ｐ型グラフェンは、多結晶シリコン薄膜の一部として、多結晶シリコン薄膜の全体の電子移動度を向上することができる。
下記表１に示すように、該方法によれば、多結晶シリコン薄膜における多結晶シリコン３の結晶粒子は、そのサイズが１００〜３００ｎｍであり、電子移動度が１００〜３００ｃｍ２・Ｖ-１・ｓ-１であり、且つ多結晶シリコン薄膜内のキャリヤーの速度率が大幅に向上され、多結晶シリコン薄膜トランジスタの表現が向上される。
上記方法で製造される多結晶シリコン薄膜は、薄膜トランジスタの活性領域に用いられることができ、且つ良好な電子移動度を有し、電流素子をオフする特性を有する。これらの薄膜トランジスタは、液晶ディスプレイや有機ＥＬディスプレイにおける駆動構造に用いられる。
なお、上記方法で製造される多結晶シリコン薄膜を薄膜トランジスタの活性領域とする場合、他の構造を形成するステップ、例えば、パターニング工程によってソース・ドレイン電極を形成するステップや、パターニング工程によって多結晶シリコン薄膜を活性領域を形成するステップ等をさらに備えなければならない。これらのステップの具体的な形態は多様であり、当業者が既知する方式であってもよいし、将来に開発する方式であってもよいが、本発明はこれらに限らない。また、本発明による多結晶シリコン薄膜は、他の分野、例えば、太陽電池が用いる多結晶シリコン薄膜等にも応用できる。
実施形態２
本実施形態は、多結晶シリコン薄膜の製造方法であって、以下のステップを備える。
（１）実施形態１におけるベース層の製造方法によってベース層を製造する。
（２）ベース層上に、厚みが４０〜５０ｎｍであることが好ましい非晶質シリコン層を形成し、非晶質シリコン層上に、厚みが２〜１０層であることが好ましいグラフェン層を形成する。
非晶質シリコン層の形成方法や、グラフェン層の形成方法が、実施形態１と同じであってもよい。
（３）エキシマレーザアニール法によって非晶質シリコンを結晶化して多結晶シリコンを形成し、多結晶シリコン薄膜を得る。
該ステップに用いられる結晶化方法は、実施形態１と同じであってもよい。グラフェン結晶体は、大規模に製造することができ、且つ結晶体の品質がよい。多結晶シリコン薄膜の製造工程によって製造されるグラフェンは、その厚みが２〜１０層だけであるため、このような薄層のグラフェンは、光の透過率が９５％も超えるほど高いので、エキシマレーザアニール法に影響しない。
（４）アッシング工程によってグラフェン層を除去し、アッシング工程において、酸素ドライエッチングによってグラフェン層をアッシングする。
グラフェン層がｎ型半導体または導体である場合、非晶質シリコンを結晶化して形成されたｐ型半導体シリコンとマッチングしないため、グラフェン層を除去することが好ましい。グラフェン層は、１層または複数層の炭素原子だけであるため、一番軽いアッシングによってグラフェンを完全に除去できる。なお、グラフェン層がｐ型半導体である場合、グラフェン層と多結晶シリコン層との間にやはりある程度の差異が存在することを考えて、アッシング法によって除去することが好ましい。例えば、該アッシング工程において、酸素ドライエッチングによってグラフェン層をアッシングする。該酸素ドライエッチング工程は、プラズマエッチング装置内の酸素流量及び全体のエッチング時間を調整することで、グラフェン層のエッチングを実現するとともに、多結晶シリコン層に傷付けない目的に達することができる。
なお、多結晶シリコン薄膜の製造方法は、ベース層上にグラフェン層を形成し、そして、グラフェン層上に非晶質シリコン層を形成し、非晶質シリコン層上にグラフェン層を形成することを備えてもよい。
下記の表１に、本実施形態における３つの実施例を示している。該表１には、１つの比較例１も示している。実施例１〜３は、本実施形態の方法によって多結晶シリコン薄膜を製造し、比較例１は、従来の方法によって多結晶シリコン薄膜を製造し、そして、得られる多結晶シリコン薄膜の結晶粒子のサイズ及び電子移動度を測定する。各実施例及び比較例において用いられるベースは、いずれもガラス基板であり、ガラス基板上に、化学気相成長法によって、窒化ケイ素障壁層及び酸化ケイ素応力バッファー層が形成され、多結晶シリコン薄膜を形成する方法はいずれもエキシマレーザアニール法である。各実施例と比較例との区別は、グラフェン層２の厚み、多結晶シリコン層の厚み、ベース層４上に先に堆積される層、グラフェン層２がアッシングされるかどうか、及びエキシマレーザアニールのパラメータ等である。例えば、ベース層４上に、グラフェン層２を先に堆積してもよいし、非晶質シリコン層を先に堆積してもよい。下記の表１に詳しいことを示す。
本発明の他の方面は、実施例１〜３により製造される多結晶シリコン薄膜を提供する。該多結晶シリコン薄膜は、薄膜トランジスタの製造だけでなく、太陽電池材料の製造にも応用でき、他の半導体デバイスの製造にも広く応用できる。
本発明のさらに他の方面は、薄膜トランジスタアレイを備えるアレイ基板を提供する。該薄膜トランジスタアレイの活性層は、実施例１〜３のいずれかの方法によって製造される多結晶シリコン薄膜から形成される。該薄膜トランジスタアレイは、例えば、画素アレイに対応し、薄膜トランジスタは、画素ユニットのスイッチング素子とすることができる。
本発明は、上記アレイ基板を備える表示装置をさらに提供する。例えば、該表示装置は、液晶ディスプレイまたは有機ＥＬディスプレイである。
なお、上記実施形態は、本発明の原理を説明するための例示的な実施形態だけであり、本発明がこれらに限らない。
１ シリコン原子
２ グラフェン層
３ 多結晶シリコン
４ ベース層

Claims (13)

  1. 隣接するグラフェン層及び非晶質シリコン層を形成するステップ（１）と、
    非晶質シリコンを結晶化して多結晶シリコンを形成し、多結晶シリコン薄膜を得るステップ（２）と、
    を備えることを特徴とする多結晶シリコン薄膜の製造方法。
  2. 前記ステップ（１）は、
    ベース層上に非晶質シリコン層を形成し、そして、非晶質シリコン層上にグラフェン層を形成することを特徴とする請求項１に記載の多結晶シリコン薄膜の製造方法。
  3. 前記ステップ（２）の後に、
    アッシング工程によってグラフェン層を除去するステップ（３）をさらに備えることを特徴とする請求項２に記載の多結晶シリコン薄膜の製造方法。
  4. 前記ステップ（３）におけるアッシング工程は、酸素ドライエッチングによってグラフェン層をアッシングすることを特徴とする請求項３に記載の多結晶シリコン薄膜の製造方法。
  5. 前記ステップ（１）は、
    ベース層上にグラフェン層を形成し、そして、グラフェン層上に非晶質シリコン層を形成することを特徴とする請求項１に記載の多結晶シリコン薄膜の製造方法。
  6. 前記ステップ（１）において形成されたグラフェン層はｐ型グラフェン層であることを特徴とする請求項１〜５のいずれか１項に記載の多結晶シリコン薄膜の製造方法。
  7. 前記ステップ（１）におけるグラフェン層は、２〜１０層のグラフェンであり、非晶質シリコン層の厚みは４０〜５０ｎｍであることを特徴とする請求項１〜６のいずれか１項に記載の多結晶シリコン薄膜の製造方法。
  8. 前記ステップ（２）において、非晶質シリコンを結晶化して多結晶シリコンを形成する方法は、高温炉法、パルス快速熱焼結法、エキシマレーザアニール法の中のいずれか１つであることを特徴とする請求項１〜７のいずれか１項に記載の多結晶シリコン薄膜の製造方法。
  9. 前記ステップ（２）において、非晶質シリコンを結晶化して多結晶シリコンを形成する方法は、エキシマレーザアニール法であり、そのエキシマレーザのエネルギー密度は、５０〜５００ｍＪ／ｃｍ２であり、レーザの出力周波数は３〜１０Ｈｚであることを特徴とする請求項８に記載の多結晶シリコン薄膜の製造方法。
  10. 請求項１〜９のいずれか１項に記載の方法によって製造されることを特徴とする多結晶シリコン薄膜。
  11. 薄膜トランジスタアレイを備え、前記薄膜トランジスタアレイの活性層は、請求項１０に記載の多結晶シリコン薄膜から形成されることを特徴とするアレイ基板。
  12. 請求項１１に記載のアレイ基板を備えることを特徴とする表示装置。
  13. 前記表示装置は、液晶ディスプレイまたは有機ＥＬディスプレイであることを特徴とする請求項１２に記載の表示装置。
JP2013147409A 2012-09-29 2013-07-16 多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置 Expired - Fee Related JP6192402B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210375067.4 2012-09-29
CN201210375067.4A CN102856173B (zh) 2012-09-29 2012-09-29 一种多晶硅薄膜及其制备方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
JP2014072518A true JP2014072518A (ja) 2014-04-21
JP6192402B2 JP6192402B2 (ja) 2017-09-06

Family

ID=47402649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013147409A Expired - Fee Related JP6192402B2 (ja) 2012-09-29 2013-07-16 多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置

Country Status (5)

Country Link
US (1) US9142409B2 (ja)
EP (1) EP2713401B1 (ja)
JP (1) JP6192402B2 (ja)
KR (1) KR101602997B1 (ja)
CN (1) CN102856173B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115385328A (zh) * 2022-09-22 2022-11-25 北京石墨烯技术研究院有限公司 石墨烯复合材料及其制备方法和应用

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606535B (zh) 2013-11-26 2016-01-06 深圳市华星光电技术有限公司 软性显示器组件的制作方法及其制作的软性显示器组件
CN103730336B (zh) * 2013-12-30 2016-07-06 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法
US9171719B2 (en) 2013-12-30 2015-10-27 Shenzhen China Star Optoelectronics Technology Co., Ltd Method of defining poly-silicon growth direction
CN104022023A (zh) * 2014-06-24 2014-09-03 上海大学 准分子激光辅助醋酸镍溶液金属诱导晶化非晶硅薄膜的方法
CN104037066B (zh) * 2014-06-25 2017-05-31 深圳市华星光电技术有限公司 定义多晶硅生长方向的方法
CN104966663B (zh) * 2015-05-22 2020-01-14 信利（惠州）智能显示有限公司 低温多晶硅薄膜及其制备方法、以及薄膜晶体管
CN105088336B (zh) * 2015-07-24 2018-05-18 深圳市华星光电技术有限公司 一种多晶硅制备装置及方法
CN105527771A (zh) * 2016-02-18 2016-04-27 武汉华星光电技术有限公司 阵列基板及液晶显示装置
US11171015B2 (en) * 2019-09-11 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layered polysilicon and oxygen-doped polysilicon design for RF SOI trap-rich poly layer
CN110838467A (zh) * 2019-10-18 2020-02-25 武汉华星光电技术有限公司 低温多晶硅基板的制作方法及低温多晶硅基板
KR102384916B1 (ko) * 2020-02-24 2022-04-12 주식회사 인포비온 에너지빔 조사를 이용한 대면적 그래핀 박막의 제조방법
CN117711917B (zh) * 2024-02-05 2024-05-28 中国科学院长春光学精密机械与物理研究所 一种多晶硅薄膜及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142567A (ja) * 2003-11-04 2005-06-02 Samsung Electronics Co Ltd ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法
US8129215B1 (en) * 2011-04-01 2012-03-06 James P Campbell Method for producing high temperature thin film silicon layer on glass

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
JP5046452B2 (ja) * 2000-10-26 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20050066592A (ko) 2003-12-26 2005-06-30 엘지.필립스 엘시디 주식회사 비정질 실리콘층의 결정화 방법
KR20060106170A (ko) * 2005-04-06 2006-10-12 삼성전자주식회사 다결정 실리콘 박막의 제조방법 및 이를 갖는 박막트랜지스터의 제조방법
US7670886B2 (en) * 2006-06-22 2010-03-02 Tpo Displays Corp. Method for fabricating polysilicon film
KR100803867B1 (ko) * 2006-09-14 2008-02-14 연세대학교 산학협력단 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
KR100805155B1 (ko) * 2006-09-15 2008-02-21 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 유기 전계 발광 표시 장치 및 그제조방법
KR20100075100A (ko) * 2008-12-24 2010-07-02 서울대학교산학협력단 잉크젯 프린팅 방법을 이용한 유기 전계효과 트랜지스터의 활성 채널층 형성방법 및 이를 이용한 유기 전계효과 트랜지스터
KR20090057205A (ko) 2009-05-16 2009-06-04 이정호 박막 태양전지
US7952599B2 (en) * 2009-05-29 2011-05-31 Xerox Corporation Heating element incorporating an array of transistor micro-heaters for digital image marking
US8183086B2 (en) * 2009-06-16 2012-05-22 Chien-Min Sung Diamond GaN devices and associated methods
KR101058668B1 (ko) * 2009-07-28 2011-08-22 서강대학교산학협력단 갭리스 반도체 박막의 형성 방법
US20110073990A1 (en) * 2009-09-28 2011-03-31 Rudolf Berger Capacitor and Method for Making Same
US20110108854A1 (en) 2009-11-10 2011-05-12 Chien-Min Sung Substantially lattice matched semiconductor materials and associated methods
US8673703B2 (en) * 2009-11-17 2014-03-18 International Business Machines Corporation Fabrication of graphene nanoelectronic devices on SOI structures
WO2011081440A2 (ko) * 2009-12-30 2011-07-07 성균관대학교산학협력단 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
US8901536B2 (en) * 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
US8785261B2 (en) * 2010-09-23 2014-07-22 Intel Corporation Microelectronic transistor having an epitaxial graphene channel layer
US8883589B2 (en) * 2010-09-28 2014-11-11 Sandisk 3D Llc Counter doping compensation methods to improve diode performance
KR101736971B1 (ko) * 2010-10-01 2017-05-30 삼성전자주식회사 그래핀 전자 소자 및 제조방법
CN102097297B (zh) * 2010-11-16 2012-07-04 复旦大学 一种电场诱导的在石墨烯表面原子层淀积高k栅介质的方法
US20110086756A1 (en) * 2010-12-20 2011-04-14 Gao hong-jun Method for preparing silicon intercalated monolayer graphene
US8866124B2 (en) * 2011-02-02 2014-10-21 Sandisk 3D Llc Diodes with native oxide regions for use in memory arrays and methods of forming the same
US20140077161A1 (en) * 2011-03-02 2014-03-20 The Regents Of The University Of California High performance graphene transistors and fabrication processes thereof
KR20130006999A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN102849961B (zh) * 2011-07-01 2016-08-03 中央研究院 在基板上成长碳薄膜或无机材料薄膜的方法
KR101920712B1 (ko) * 2011-08-26 2018-11-22 삼성전자주식회사 튜너블 배리어를 구비한 그래핀 스위칭 소자
KR101871295B1 (ko) * 2011-10-19 2018-08-03 삼성전자 주식회사 그래핀을 이용한 광 변조기
US8680511B2 (en) * 2012-02-09 2014-03-25 International Business Machines Corporation Bilayer gate dielectric with low equivalent oxide thickness for graphene devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142567A (ja) * 2003-11-04 2005-06-02 Samsung Electronics Co Ltd ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法
US8129215B1 (en) * 2011-04-01 2012-03-06 James P Campbell Method for producing high temperature thin film silicon layer on glass

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115385328A (zh) * 2022-09-22 2022-11-25 北京石墨烯技术研究院有限公司 石墨烯复合材料及其制备方法和应用
CN115385328B (zh) * 2022-09-22 2023-10-17 北京石墨烯技术研究院有限公司 石墨烯复合材料及其制备方法和应用

Also Published As

Publication number Publication date
JP6192402B2 (ja) 2017-09-06
EP2713401A1 (en) 2014-04-02
CN102856173B (zh) 2015-03-18
US20140091305A1 (en) 2014-04-03
KR101602997B1 (ko) 2016-03-11
KR20140043021A (ko) 2014-04-08
CN102856173A (zh) 2013-01-02
US9142409B2 (en) 2015-09-22
EP2713401B1 (en) 2015-05-06

Similar Documents

Publication Publication Date Title
JP6192402B2 (ja) 多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置
US9437417B2 (en) Low temperature polycrystalline silicon thin film and method of producing the same, array substrate and display apparatus
WO2017107274A1 (zh) 一种低温多晶硅薄膜晶体管及其制备方法
Howell et al. Poly-Si thin-film transistors on steel substrates
CN103681776A (zh) 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
JP2011061227A (ja) 半導体装置
US10699905B2 (en) Low-temperature polysilicon (LTPS), thin film transistor (TFT), and manufacturing method of array substrate
CN103730336B (zh) 定义多晶硅生长方向的方法
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JP2009016410A (ja) 薄膜トランジスタ及びその製造方法
CN106128940B (zh) 一种低温多晶硅薄膜的制备方法
US20160240377A1 (en) Method of defining poly-silicon growth direction
WO2019000508A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN109037076A (zh) 金属氧化物薄膜晶体管制备的方法
CN103745916A (zh) 定义多晶硅生长方向的方法
CN104658891B (zh) 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
JP2014140005A (ja) 薄膜トランジスタおよびその製造方法
CN104599973A (zh) 低温多晶硅薄膜晶体管的制备方法
JP2709376B2 (ja) 非単結晶半導体の作製方法
KR101073727B1 (ko) 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법
KR101744006B1 (ko) 플라즈마에 의한 비정질 실리콘의 결정화 방법
KR20070012609A (ko) 유기 전계 발광 소자 및 그 제조 방법
JP2009194348A (ja) 半導体製造方法
JPH02224339A (ja) 薄膜トランジスタの作製方法
JP5648252B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170808

R150 Certificate of patent or registration of utility model

Ref document number: 6192402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees