JP5648252B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5648252B2
JP5648252B2 JP2010206094A JP2010206094A JP5648252B2 JP 5648252 B2 JP5648252 B2 JP 5648252B2 JP 2010206094 A JP2010206094 A JP 2010206094A JP 2010206094 A JP2010206094 A JP 2010206094A JP 5648252 B2 JP5648252 B2 JP 5648252B2
Authority
JP
Japan
Prior art keywords
thin film
crystal
shows
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010206094A
Other languages
English (en)
Other versions
JP2012049484A (ja
Inventor
原 明人
明人 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
gakkou houjin touhoku Gakuin
Original Assignee
gakkou houjin touhoku Gakuin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by gakkou houjin touhoku Gakuin filed Critical gakkou houjin touhoku Gakuin
Priority to JP2010206094A priority Critical patent/JP5648252B2/ja
Publication of JP2012049484A publication Critical patent/JP2012049484A/ja
Application granted granted Critical
Publication of JP5648252B2 publication Critical patent/JP5648252B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、シリコン(Si)とゲルマニウム(Ge)を構成成分とする非晶質上の半導体装置に関する。
近時では、非晶質上に形成された半導体薄膜を利用する半導体装置が注目されている。多結晶シリコン薄膜あるいは非晶質シリコン薄膜からなる薄膜トランジスタ(TFT)、有機半導体薄膜からなる有機TFT、酸化物半導体薄膜からなる酸化物TFTなどはその一例であり、フラットパネルデイスプレイやフレキシブルエレクトロニクスに応用する技術として注目されている。また、ガラスやプラスチック上に形成された半導体薄膜を利用した太陽電池はグリーンテクノロジーとして注目されている。さらに、半導体薄膜を利用したフォトダイオードやフォトトランジスタに代表される光センサも今後注目される技術である。
従来において、これらの半導体装置は、非晶質上に低コストで半導体装置を形成する技術として注目された分野であった。しかし、近時では低コスト化のみでなく、高性能化も同時に強く要求されている。
近時では、非晶質上に形成された半導体薄膜を利用した半導体装置が注目されている。ガラスやプラスチック上に形成されたシリコン半導体薄膜からなるシリコンTFT、同じくガラスやプラスチック上に形成された有機半導体からなる有機TFT、同じくガラスやプラスチック上に形成された酸化物半導体からなる酸化物TFTなどはその一例であり、フラットパネルデイスプレイやフレキシブルエレクトロニクスに応用する技術として注目されている。また、ガラスやプラスチック上に形成された半導体薄膜を利用した太陽電池はグリーンテクノロジーとして注目されている。さらに、半導体薄膜を利用したフォトダイオードやフォトトランジスタに代表される光センサも注目される技術である。
これらの半導体装置は、ガラスやプラスチックに代表される非晶質上に低コストで半導体装置を形成するために開発されてきた分野である。しかし、近時では低コスト化のみでなく、高性能化も同時に強く要求されている。
本発明は、前記課題に鑑みてなされたものであり、SiとGeを構成成分とする半導体薄膜を利用して形成された半導体装置に関する。
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
図1は本発明の実施形態による半導体薄膜の特徴を示す概略図である。ここで、結晶粒(1)の表面方位は全ての結晶粒に対して同一であり、さらに結晶粒の成長方位は全ての結晶粒に対して同一である。
さらに、図1において各々の結晶粒(1)はリボン状の細長い形状を有しており、各々の結晶粒は直線状の形状を有する高濃度Geからなる疑似Ge領域(2)によって挟まれる。
疑似Ge領域(2)に含まれるGe濃度は、初期SiGe薄膜のGe濃度よりも高濃度である。さらに、各々の結晶粒(1)内のGe濃度はSi濃度よりも低濃度であり、且つ、初期SiGe薄膜のGe濃度よりも低濃度である。従って、各々の結晶粒は、相互に結晶方位の整ったSiを主成分とする結晶粒となり、疑似的な単結晶Si薄膜と見なされる。
本発明によれば、非晶質上に疑似的な単結晶Si薄膜を形成することが可能になる。
さらに、非晶質上に高性能な半導体装置の実現を可能にする。
第1の実施例について示す。ここでは、非晶質としてガラスを例にとり、該ガラス基板上に疑似単結晶Si薄膜を形成する技術を示す。
ガラス上に非晶質Si0.55Ge0.45薄膜を100nmの厚さで形成する。この膜の成膜方法としてプラズマCVD技術を利用した。原料ガスはモノシラン(SiH)とゲラン(GeH)を利用し、成膜時の基板温度は300℃に設定している。
なお、SiとGeからなる初期半導体薄膜の成膜は、プラズマCVD技術に限定されたものではなく、スパッタリング技術、分子線エピタキシー技術、減圧CVD技術などの他の化学気相成長法や物理気相成長法を利用しても良い。
引き続いて、プラズマCVD技術で形成した初期非晶質Si0.55Ge0.45薄膜中の水素を除去するために、450℃60分の水素出しの熱処理を窒素雰囲気中で行った。
次に、半導体励起固体連続波(CW)グリーンレーザ(Nd:YVO、2ω、波長532nm)を利用してラテラル融液成長(一方向凝固)を実現する。
レ−ザ本体から出射された円形のレ−ザビームは、光学系レンズにより、ほぼ線状に成形されている。このレ−ザは可視光であるためにガラスを透過する。そのためガラスに熱損傷を与えることはない。
また、使用している半導体励起固体CWグリーンレーザは全固体レ−ザであることから出力の安定性が非常に高く、再現性良くガラス基板上でラテラル融液成長を実現することができる。
なお、本実験においてはレ−ザのスキャン速度は400mm/sに設定しているが、この速度に限定されたものではない。
図2は結晶成長時の固液界面の様子、および固化後の結晶の様子を模式化した概略図である。
なお、本実施例では、一方向凝固による結晶成長のためにCWレ−ザ光を利用したが、CWレ−ザ光に限定されたものではなく、パルスのレ−ザ光を用いた一方向成長(凝固)でもよい。
また、一方向凝固あるいは一方向成長が可能な融液成長であれば、レ−ザ以外のエネルギービームによる成長技術を利用してもよい。
図3は、走査型電子顕微鏡により観測した疑似単結晶Si薄膜の結晶粒の分布の様子を示している。
本技術を用いることにより、長さ100μmに及ぶリボン状の結晶粒を有する半導体薄膜をガラスに熱損傷を与えることなく形成できる。
図4(a)は透過型電子顕微鏡で観測した結晶粒の拡大写真、および図4(b)は分析電子顕微鏡を利用して観測したGeとSiの濃度分布を示している。なお図4(b)は図4(a)のABの直線に沿ってGe濃度とSi濃度を分析した結果である。
Geはレ−ザのスキャン方向に平行で且つ直線的に高濃度化し、疑似Ge領域を自己組織的に形成している。この疑似Ge領域のGe濃度は、Siの濃度よりも高くなっている。
従って、各々の結晶粒中のGe濃度は非常に低く保たれており、各々の結晶粒は疑似的にSiからなる結晶粒であると見なすことができる。
図5は後方散乱電子回折(EBSD)を利用して結晶方位を調べた結果である。図5(a)は、ノーマル・ディフラクション、図5(b)はレファレンス・ディフラクションを示している。ここで、ノーマル・ディフラクションはサンプル表面に垂直な方位を示す。また、レファレンス・ディフラクションは、図5(a)(b)の下の矢印から構成される図面のRDと示された方向に対応する。この方向はレ−ザのスキャン方向であり、結晶成長方向に対応する。図5(c)はノーマル・ディフラクションに対する強度分布を示している。さらに図5(d)はレファレンス・ディフラクションに対する強度分布を示している。これらの結果は、各々の結晶粒の表面方位は(111)に整列して配向していることを示している。また、各々の結晶粒の成長方位は<011>、あるいは<011>に近い方位である<133>方位に整列していることを示している。
以上のごとく、形成された各々の結晶粒の方位は相互に同一方向に整列し、各結晶粒内のGe濃度は非常に低く保たれており、Geは疑似Ge領域に集積していることから、本半導体薄膜は疑似的な単結晶Si薄膜と見なすことができる。
形成した疑似単結晶Si薄膜を光吸収で観測した結果を図6に示す。
1.0eV付近より吸収が強くなり、単結晶Siの光吸収と同様の傾向を示している。これは、Geは直線状に且つ局所的に集積しており、結晶粒はSiから成り立っているという図4の結果と矛盾しない。
第2の実施例では、疑似単結晶Si薄膜を利用して形成したガラス上のTFT技術について述べる。
実施例としてTFTを取り上げるが、疑似単結晶Si薄膜はTFTに応用を限定したものではなく、太陽電池・センサ・MEMS・3次元集積回路など多方面の半導体薄膜を利用した半導体装置に展開することが可能である。
図7は第2の実施例を実現するためのプロセス工程図である。
ガラス上に疑似単結晶Si薄膜を形成する技術は第1の実施例と同様である。本半導体薄膜を用い、フォトリソグラフィー技術と反応性イオンエッチング装置を利用してTFTのトランジスタ・アイランド(7)を形成する。図7(a)は本工程を示している。
引き続いて、プラズマCVDを利用して酸化膜(8)を形成する。この際、酸化膜の厚さは50nmに設定した。図7(b)は本工程を示している。
次に、スパッタリング法を利用して、Moを300nmの厚さ成長する。引き続いて、フォトリソグラフィー技術を利用して、メタルゲート(9)を形成した。図6(c)は本工程を示している。
次に、ソース・ドレイン(10)に対応する領域にイオン注入でリンを注入したのち、550℃6時間の熱活性化を行い、ソース・ドレインにイオン注入されたリンを活性化した。リンの注入条件は、10KeV、3×1015cm−2である。また、熱活性化の条件は550℃6時間である。図6(d)は本工程を示している。
引き続いて、層間絶縁膜(11)を形成後、コンタクトホール(12)を形成した。図6(e)と(f)は、本工程を示している。
引き続いて、Moをスパッタして電極(13)を形成した。図6(g)は本工程を示している。
最後に、400℃60分の水素化処理を行いTFTの完成である。
TFTの測定結果を図8に示す。ドレイン電圧=1.0(V)時のトランスファ特性である。線形領域の移動度を計算した結果、500cm/Vsという値が得られた。単結晶シリコンの移動度が700cm/Vsであることから、移動度500cm/Vsは,ほぼ単結晶シリコンの移動度に匹敵する性能である。
なお、本実施例では非晶質としてガラス基板を利用したが、非晶質はガラス基板に限定したものではない。
また、本発明の適用範囲は、シリコン基板上あるいは非晶質基板上に形成された半導体装置の上層にバッファー層を形成後、該非晶質バッファー層の上に形成した本発明からなる半導体装置であっても良い。
本発明の第1の実施形態による半導体薄膜を示す概略図である。 本発明の第1の実施形態による半導体薄膜の成長過程を示す概略図である。 本発明の第1の実施形態による半導体薄膜の走査型電子顕微鏡写真である。 図3に引き続き、本発明の第1の実施形態による(a)透過電子顕微鏡写真および(b)分析電子顕微鏡によるSiとGeの濃度分布に関する結果である。 図4に引き続き、本発明の第1の実施形態による半導体薄膜を後方散乱電子回折(EBSD)により評価した結果である。(a)はノーマル・ディフラクション、(b)はレファレンス・ディフラクションを示している。(c)はノーマル・ディフラクションに対する強度分布を示している。さらに(d)はレファレンス・ディフラクションに対する強度分布を示している。 本発明の第1の実施形態による光吸収スペクトル 本発明の第2の実施形態によるTFTの製造プロセス 本発明の第2の実施形態によるTFTの性能。トランスファ特性を示す。
1 結晶粒
2 疑似Ge領域
3 固液界面
4 結晶成長方向
6 ガラス基板
7 Siアイランド
8 ゲート酸化膜
9 ゲートメタル
10 ソース・ドレイン
11 層間絶縁膜
12 コンタクトホール
13 電極

Claims (2)

  1. シリコン(Si)とゲルマニウム(Ge)を構成成分とする多結晶半導体薄膜からなる半
    導体装置において、長さ100ミクロン以上のリボン状の細長い形状を有する結晶粒から
    なることを特徴とし、該リボン状結晶粒は相互に同一の(111)方位を有することを特
    徴とする半導体装置。
  2. 各々のリボン状結晶粒は、相互に平行の関係を有する線状疑似Ge領域に挟まれているこ
    とを特徴とする請求項1に記載の半導体装置。
JP2010206094A 2010-08-27 2010-08-27 半導体装置 Expired - Fee Related JP5648252B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010206094A JP5648252B2 (ja) 2010-08-27 2010-08-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010206094A JP5648252B2 (ja) 2010-08-27 2010-08-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2012049484A JP2012049484A (ja) 2012-03-08
JP5648252B2 true JP5648252B2 (ja) 2015-01-07

Family

ID=45903983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010206094A Expired - Fee Related JP5648252B2 (ja) 2010-08-27 2010-08-27 半導体装置

Country Status (1)

Country Link
JP (1) JP5648252B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4358998B2 (ja) * 2001-02-01 2009-11-04 株式会社日立製作所 薄膜トランジスタ装置およびその製造方法
JP2007251007A (ja) * 2006-03-17 2007-09-27 Sharp Corp 結晶質半導体膜およびその製造方法

Also Published As

Publication number Publication date
JP2012049484A (ja) 2012-03-08

Similar Documents

Publication Publication Date Title
JP6192402B2 (ja) 多結晶シリコン薄膜及びその製造方法、アレイ基板、表示装置
WO1995034916A1 (fr) Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
US20080169468A1 (en) Method and Apparatus For Fabricating Polycrystalline Silicon Film Using Transparent Substrate
TWI578443B (zh) 多晶矽薄膜電晶體元件及其製作方法
JP2009088106A (ja) 半導体層とこの半導体層を用いた半導体装置および表示装置
Hara et al. Self-aligned metal double-gate low-temperature polycrystalline silicon thin-film transistors on glass substrate using back-surface exposure
JP5041255B2 (ja) 半導体薄膜の製造方法
Choi et al. Giant-grain silicon (GGS) and its application to stable thin-film transistor
US20120193633A1 (en) Semiconductor device and method for manufacturing same
JP5232360B2 (ja) 半導体装置及びその製造方法
US9396935B1 (en) Method of fabricating ultra-thin inorganic semiconductor film and method of fabricating three-dimensional semiconductor device using the same
JP5648252B2 (ja) 半導体装置
JP2010278116A (ja) 半導体素子基板の製造方法及び半導体素子基板並びに表示装置
US6972246B2 (en) Method for manufacturing an oriented crystalline semiconductor using a pulsed laser
Joo Understanding of metal-induced lateral crystallization mechanism—A low temperature crystallization phenomenon
US20130098444A1 (en) Polycrystalline silicon thin-film forming method, polycrystalline silicon thin-film substrate, silicon thin-film solar cell, and silicon thin-film transistor device
Park et al. Thermal stress effects on the electrical properties of p-channel polycrystalline-silicon thin-film transistors fabricated via metal-induced lateral crystallization
JP4115585B2 (ja) 半導体装置の作製方法
TWI476935B (zh) 薄膜電晶體製造方法
Pier et al. Excimer laser crystallization of microcrystalline silicon for TFTs on flexible substrate
Li et al. Field aided lateral crystallization of amorphous silicon with large grain formation
Rezaee et al. Fabrication of poly-Si TFT's on glass with a novel method of back-reflecting low-temperature UV-assisted nickel-induced-crystallization
JP2013021034A (ja) レーザアニール法及び半導体装置の製造方法
KR100333134B1 (ko) 전계와 자외선을 이용한 비정질 막의 결정화 방법
JP2010034463A (ja) レーザアニール装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141024

R150 Certificate of patent or registration of utility model

Ref document number: 5648252

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees