JP2007251007A - 結晶質半導体膜およびその製造方法 - Google Patents

Abstract

【課題】 〈１００〉方位の結晶粒を優先的に成長させた結晶質半導体膜を製造する。
【解決手段】本発明の結晶質半導体膜の製造方法は、非晶質半導体膜を用意する工程と、非晶質半導体膜の少なくとも一部に対してレーザビーム１００を第１方向に相対的に走査することにより、〈１００〉方位の結晶粒を含む結晶質領域を備えた半導体膜を得る第１結晶化工程と、第１結晶化工程の後、結晶質領域に対して連続発振レーザビーム２００を第１方向とは異なる第２方向に相対的に走査することにより、〈１００〉方位の結晶粒を優先的に成長させる第２結晶化工程とを包含する。
【選択図】図１

Description

本発明は結晶質半導体膜およびその製造方法に関し、より詳細には、レーザビームの走査により結晶成長を行った結晶質半導体膜およびその製造方法に関する。

薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）などの半導体素子に用いる半導体膜として、近年、結晶質半導体膜（例えば、結晶質シリコン膜）の開発が進められている。結晶質シリコン膜の製造方法には、非晶質（アモルファス）シリコン膜を６００℃前後の高温で熱処理することによって結晶化させる方法があるが、高温のプロセスに耐えられないガラス基板上に結晶質シリコン膜を形成する場合などにおいてはレーザビームを用いた結晶化方法が有効である。

レーザビームを用いた結晶化方法では、非晶質半導体膜を形成し、この非晶質半導体膜にレーザビームを照射しながら非晶質半導体膜に対してレーザビームを走査する。結晶質半導体膜の特性をさらに向上させるために、非晶質半導体膜に対してレーザビームを２回走査することが知られている（例えば、特許文献１、２および非特許文献１参照）。

以下、図８を参照しながら、特許文献１に開示されている製造方法を説明する。

図８（ａ）に示すように、絶縁性基板８０１上に形成された非晶質半導体膜８０２に対してパルス発振レーザビームであるエキシマレーザビーム８１０を走査することにより、多数の結晶粒がランダムに形成される。

次いで、図８（ｂ）に示すように、エキシマレーザビーム８１０の走査方向と同じ方向に連続発振レーザビーム８２０を走査する。

特許文献１にも記載されているように、（１００）面が表面に平行な結晶粒（すなわち、〈１００〉方位の結晶粒）を有する結晶質半導体膜は高い移動度を示すＴＦＴを作製するのに適しているが、この結晶粒は、厚さ１００ｎｍ以上の非晶質半導体膜に連続発振レーザビームを照射したときに優先的に形成される傾向がある。特許文献１の製造方法では、厚さが５０ｎｍの非晶質半導体膜８０２に対してエキシマレーザビーム８１０を走査した後、エキシマレーザビーム８１０の走査によって結晶化された部分が完全溶融しないようなエネルギーを有する連続発振レーザビーム８２０を走査している。

連続発振レーザビーム８２０の走査時に〈１１１〉方位の結晶粒は溶融する一方、〈１００〉方位の結晶粒の一部は溶融せずに残るため、〈１００〉方位の結晶粒が核となって結晶粒は成長し、結果として、高い電子移動度を示すＴＦＴに適した結晶質半導体膜８０４が得られる。

なお、特許文献１にはさらに、得られた結晶質半導体膜８０４を島状領域にパターニングし、その結晶質半導体膜上にゲート絶縁膜、ゲート電極等を形成して、ＴＦＴを製造することが開示されている。

また、特許文献２の製造方法では、１回目のパルス発振レーザビームをある走査方向に走査した後、２回目のパルス発振レーザビームを１回目の走査方向と同じ方向または直交する方向に走査することにより、リッジの発生が抑制された多結晶半導体膜を得ている。

また、非特許文献１には、逐次的横方向結晶成長法（ＳＬＳ（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）法）を用いた結晶質半導体膜の製造方法が開示されている。ＳＬＳ法とは、非晶質半導体膜のある領域に選択的にエキシマレーザビームを照射し、結晶粒が形成された後（全ての溶融領域が固化した後）に、エキシマレーザビームを相対的に走査させて結晶粒の先端を含む固体領域に選択的に次のエキシマレーザビームを照射することを繰り返すことにより、結晶粒をエキシマレーザビームの走査方向にラテラル成長（横成長）させて大きな結晶粒を形成する方法である。

非特許文献１の製造方法では、ＳＬＳ法を用いて、エキシマレーザビームをある方向に走査して結晶粒のラテラル成長を行った後、エキシマレーザビームを先の走査方向に直交する方向に走査することによって、ラテラル成長を先の成長方向に直交する方向に行うことにより、粒径の大きな正方形状の結晶粒を形成している。
特開２００３−１５１９０４号公報 特開平８−１４８４２８号公報 Ｍａｒｋ Ａ． Ｃｒｏｗｄｅｒら、「Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ Ｓｉ ＴＦＴｓ」、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ、２００４年４月、第５１巻、第４号、第５６０〜５６８頁

特許文献１の製造方法では、厚さ５０ｎｍの非晶質半導体膜に対してエキシマレーザビームを走査した後に連続発振レーザビームを走査することにより、結晶質半導体膜における〈１００〉方位の結晶粒の比率を上昇させているが、その比率は十分には高くならず、〈１００〉方位の結晶粒を優先的に成長させることができない。

また、特許文献２および非特許文献１の製造方法のいずれも、〈１００〉方位の結晶粒を優先的に成長させることができない。

本発明は、上記課題を解決するためになされたものであり、〈１００〉方位の結晶粒を優先的に成長させた結晶質半導体膜およびその製造方法を提供することを目的とする。

本発明の結晶質半導体膜の製造方法は、非晶質半導体膜を用意する工程と、前記非晶質半導体膜の少なくとも一部に対してレーザビームを第１方向に相対的に走査することにより、〈１００〉方位の結晶粒を含む結晶質領域を備えた半導体膜を得る第１結晶化工程と、前記第１結晶化工程の後、前記結晶質領域に対して連続発振レーザビームを前記第１方向とは異なる第２方向に相対的に走査することにより、〈１００〉方位の結晶粒を優先的に成長させる第２結晶化工程とを包含する。

ある実施形態において、前記非晶質半導体膜は１００ｎｍ以上の厚さを有する。

ある実施形態において、前記非晶質半導体膜は、シリコン材料から形成された非晶質シリコン膜を含む。

ある実施形態において、前記第１結晶化工程は、前記レーザビームとして連続発振レーザビームを用いる工程を含む。

ある実施形態において、前記第１結晶化工程は、〈１００〉方位の結晶粒を優先的に形成する工程を含む。

ある実施形態において、前記第１結晶化工程は、前記レーザビームとしてパルス発振レーザビームを用いて、逐次的横方向結晶成長法で結晶化を行う工程を含む。

ある実施形態において、前記第１結晶化工程は、前記第１方向に伸びた複数の結晶粒を形成する工程を含む。

ある実施形態において、前記第２結晶化工程において走査する連続発振レーザビームは、前記結晶質領域を部分的に溶融させるエネルギーを有する。

ある実施形態において、前記第２方向は、前記第１結晶化工程における前記第１方向と直交する方向である。

ある実施形態において、前記第２結晶化工程は、〈１００〉方位の結晶粒が前記結晶質領域のうちの５０％以上の領域を占めるように〈１００〉方位の結晶粒を成長させる工程を含む。

ある実施形態において、前記第２結晶化工程の後、前記結晶質領域を所定の形状にパターニングする工程と、前記結晶質領域の表面の少なくとも一部を酸化する工程とをさらに包含する。

本発明の結晶質半導体膜は、結晶質領域を備えた結晶質半導体膜であって、前記結晶質領域は、前記結晶質領域の表面に沿った任意の方向の粒径が２μｍ以上である＜１００＞方位の結晶粒を含んでおり、前記結晶粒は、前記結晶質領域のうちの５０％以上の領域を占めるように形成されている。

本発明の半導体装置は、上記に記載の結晶質半導体膜を備える。

本発明の表示装置は、上記に記載の半導体装置を備える。

本発明によれば、〈１００〉方位の結晶粒を優先的に成長させた結晶質半導体膜を提供することができる。

（実施形態１）
以下、図１を参照して、本発明による結晶質半導体膜の製造方法の第１実施形態を説明する。

まず、図１（ａ）に示すように、基板の絶縁性表面上に形成された非晶質半導体膜１を用意する。基板は、例えばガラス基板であり、非晶質半導体膜１は、例えばシリコン材料により形成された非晶質シリコン膜である。また、基板の上に絶縁膜を形成し、非晶質半導体膜１を形成してもよい。

非晶質シリコン膜は、例えば、プラズマＣＶＤ法（プラズマ化学蒸着法）により、ガラス基板上の全面にわたって形成される。プラズマＣＶＤ法では、基板温度を３００℃とし、材料ガスとしてＳｉＨ₄ガスを用いる。

非晶質半導体膜１の厚さは１００ｎｍ以上であり、例えば１２０ｎｍである。

図１（ｂ）に示すように、非晶質半導体膜１に対してレーザビーム１００を走査方向Ｄ１に相対的に走査することにより、非晶質半導体膜１の結晶化を行う。ここでは、レーザビーム１００のビーム源を固定して非晶質半導体膜１が設けられた基板を移動させて走査を行うが、逆でもよい。以上のようにレーザビーム１００を基板に対して相対的に走査することをレーザビーム１００の走査と称する。また、以下の説明において、このように非晶質半導体膜１の結晶化を行う工程を第１結晶化工程と称することがある。また、このレーザビーム１００を第１レーザビームとも称し、第１レーザビーム１００の走査方向Ｄ１を第１方向と称することがある。

第１レーザビーム１００は、例えば、連続発振レーザビームである。ここでは、連続発振レーザビームとして、波長５３２ｎｍのＮｄ：ＹＶＯ４レーザ源（図示せず）から出射されたレーザビームを使用する。例えば、連続発振レーザビーム１００のビーム寸法は４００μｍ×２０μｍ、走査速度は２０ｃｍ／ｓｅｃ、エネルギーは７Ｗである。ただし、第１レーザビーム１００は連続発振レーザビームに限定されない。

非晶質半導体膜１のうち連続発振レーザビーム１００によって照射された部分は溶融するが、非晶質半導体膜１に対して連続発振レーザビーム１００を第１方向Ｄ１に相対的に走査することにより、溶融した部分に連続発振レーザビーム１００が照射されなくなると、溶融していた部分は固化（結晶化）し、結晶粒が形成される。この結晶粒は、連続発振レーザビーム１００の走査に伴い、連続発振レーザビーム１００の走査方向である第１方向Ｄ１に成長する。本明細書において、このように結晶粒を横方向に成長させることをラテラル成長ともいう。

図１（ｃ）に、第１結晶化工程における連続発振レーザビーム１００の走査によって形成された結晶粒を示す。連続発振レーザビーム１００の走査により、第１方向Ｄ１に長い結晶粒が形成される。

連続発振レーザビーム１００の走査により、〈１００〉方位の結晶粒とともに〈１００〉方位以外の結晶粒が形成されるが、非晶質シリコン膜の厚さが１００ｎｍ以上であったため、非晶質シリコン膜の厚さが１００ｎｍ未満であったときと比較して、〈１００〉方位の結晶粒が優先的に形成される。図１（ｃ）は、〈１００〉方位の結晶粒と〈１００〉方位以外の結晶粒とが交互に形成されていることを示している。

第１結晶化工程の後、図１（ｄ）に示すように、結晶質領域に対して連続発振レーザビーム２００を第１方向Ｄ１とは異なる方向Ｄ２に相対的に走査する。ここでも、連続発振レーザビーム２００のビーム源を固定して結晶質領域が設けられた基板を移動させて走査を行うが、逆でもよい。以上のように連続発振レーザビーム２００を基板に対して相対的に走査することを連続発振レーザビーム２００の走査と称する。また、以下の説明において、このように結晶化を行う工程を第２結晶化工程と称することがある。また、この連続発振レーザビーム２００を第２レーザビームとも称し、連続発振レーザビーム２００の走査方向Ｄ２を第２方向と称することがある。

ここでは、連続発振レーザビーム２００を第１方向Ｄ１と直交する第２方向Ｄ２に走査している。

また、ここでは、連続発振レーザビーム２００のレーザ源、波長、ビーム寸法、走査速度は、連続発振レーザビーム１００と同じである。なお、非晶質シリコン膜によるレーザビームの吸収率は＜１００＞方位の結晶粒を有する結晶質シリコン膜よりも高いが、連続発振レーザビーム２００のエネルギーは結晶質半導体膜を部分的に溶融させるエネルギーに設定されている。

このとき、〈１００〉方位の結晶粒の融点は他の方位の結晶粒の融点より極僅か（コンマ数度）ではあるが高い（Ｄｈａｒａｍ Ｐａｌ Ｇｏｓａｉｎら、「Ｆｏｒｍａｔｉｏｎ ｏｆ （１００）-Ｔｅｘｔｕｒｅｄ Ｓｉ Ｆｉｌｍ Ｕｓｉｎｇ ａｎ Ｅｘｃｉｍｅｒ Ｌａｓｅｒ ｏｎ ａ Ｇｌａｓｓ Ｓｕｂｓｔｒａｔｅ」、Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、２００３年２月１５日、第４２巻、第１３５−１３７頁参照）ので、連続発振レーザビーム２００の照射により、結晶質半導体膜の〈１００〉方位の結晶粒以外の結晶粒は溶融するものの、〈１００〉方位の結晶粒の少なくとも一部は溶融しない。したがって、連続発振レーザビーム２００の走査により、溶融しなかった〈１００〉方位の結晶粒を核として結晶成長が行われる。

図１（ｅ）に、第２結晶化工程における連続発振レーザビーム２００の走査によって形成された結晶粒を示す。

図１（ｅ）に示すように、厚さ１００ｎｍ以上の半導体膜に対して連続発振レーザビーム２００を走査することにより、〈１００〉方位の結晶粒が優先的に成長する。

また、第２レーザビーム２００における第２方向Ｄ２は第１レーザビーム１００における第１方向Ｄ１と異なるため、図１（ｅ）と図１（ｃ）との比較から理解されるように、〈１００〉方位の結晶粒は、第２レーザビーム２００の走査前と比べて、第２方向Ｄ２に成長し、結果として、より大きな結晶粒が形成される。

以上のように、本実施形態の製造方法によれば、〈１００〉方位の結晶粒の粒径を大きくするとともに、〈１００〉方位の結晶粒を優先的に成長させることができる。

なお、〈１００〉方位の結晶粒を用いたＴＦＴの電子移動度が他の方位の結晶粒よりも高いことは、例えば、Ｔａｉ Ｓａｔｏら、「Ｍｏｂｉｌｉｔｙ Ａｎｉｓｏｔｒｏｐｙ ｏｆ Ｅｌｅｃｔｒｏｎｓ Ｉｎｖｅｒｓｉｏｎ Ｌａｙｅｒ ｏｎ Ｏｘｉｄｉｚｅｄ Ｓｉｌｉｃｏｎ Ｓｕｒｆａｃｅｓ」、 Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ、１９７１年９月１５日、第４巻、第６号、第１９５０〜１９６０頁にも記載されている。

このように、ＴＦＴを作製した際に〈１００〉方位の結晶粒の電子移動度が他の方位の結晶粒の電子移動度よりも高い理由は、〈１００〉方位の結晶粒は、その上にゲート絶縁膜として形成される酸化膜との整合性がよいため、半導体膜／酸化膜界面に生成される結晶欠陥が少ないからと考えられている。

以上のように、本実施形態の結晶質半導体膜では、〈１００〉方位の結晶粒を優先的に成長させているため、この結晶質半導体膜を用いて電子移動度の高い半導体装置を作製することができる。

また、本実施形態の結晶質半導体膜では、粒径の大きな結晶粒が形成されているため、その結晶質半導体膜を用いて複数のＴＦＴを有するマトリクス基板を形成する場合、ＴＦＴのチャネル領域が結晶粒界をまたいで形成されるおそれが少なくなり、均一なＴＦＴを作製することができる。

以下、本実施形態の結晶質半導体膜と、従来技術（特許文献１、２および非特許文献１）結晶質半導体膜との違いを説明する。

本実施形態および従来技術の結晶質半導体膜を具体的に説明する前に、まず、図２を参照して、パルス発振レーザビームの走査により得られた結晶質半導体膜と連続発振レーザビームの走査により得られた結晶質半導体膜との違いを説明する。

図２（ａ）に、パルス発振レーザビームの走査により得られた結晶質半導体膜の一部の模式的平面図を示す。ここでは、パルス発振レーザビームのビーム寸法は１ｍｍ×２５０ｍｍであり、１パルス毎に０．１ｍｍずつ走査するので、同じ場所に１０回のパルス発振レーザビームが照射される。図２（ａ）に示すように、非晶質半導体膜に対してパルス発振レーザビームを走査方向に走査すると、約１μｍの粒径を有する複数の結晶粒が形成される。なお、図２（ａ）には、パルス発振レーザビームの照射によって形成された多数の結晶粒のうち比較的大きな結晶粒のみを示しており、実際には、さらに小さな粒径の結晶粒がそれらの間に形成されている。

図２（ｂ）に、連続発振レーザビームの走査により得られた結晶質半導体膜の一部の模式的平面図を示す。図２（ｂ）に示すように、非晶質半導体膜に対して連続発振レーザビームを走査方向に走査すると、走査方向に長い結晶粒が形成される。

このようにパルス発振レーザビームによって形成された結晶粒と連続発振レーザビームによって形成された結晶粒とが異なるのはレーザビームの照射時間が異なるからである。一般的に、パルス発振レーザビームでは、パルス発振レーザビームの繰り返し周波数は１００Ｈｚ、パルス幅は数ｎｓであり、照射時間よりも非照射時間のほうが長いのに対して、連続発振レーザビームでは、レーザビームは連続的に照射される。このため、パルス発振レーザビームを用いた結晶化では、レーザビームを走査すると、比較的小さな多数の結晶粒がランダムに形成されるのに対して、連続発振レーザビームを用いた結晶化では、走査方向に長い結晶粒が形成される。

以上のように、結晶化のために走査したレーザビームがパルス発振レーザビームであるかまたは連続発振レーザビームであるかに応じて、結晶質半導体膜に形成された結晶粒は大きく異なる。

なお、表１に、一般的なパルス発振レーザビームおよび連続発振レーザビームの条件を示す。

次いで、図３を参照して本実施形態の製造方法に従って製造された結晶質半導体膜を説明する。

図３（ａ）に、第１レーザビーム（連続発振レーザビーム）を走査した後の結晶質領域を示し、図３（ｂ）に、第２レーザビーム（連続発振レーザビーム）を走査した後の結晶質領域を示す。

図３（ａ）に示すように、非晶質半導体膜に対して第１レーザビームを走査方向（第１方向）に走査することにより、第１方向に長い結晶粒が形成される。結晶粒の第１方向の長さは、例えば、２μｍ以上である。

ここでは、厚さ１００ｎｍ以上の非晶質半導体膜を結晶化したため、〈１００〉方位の結晶粒が優先的に形成されている。なお、図３（ａ）において、〈１００〉方位の結晶粒の多くは、別の方位の結晶粒（例えば、〈１１１〉方位の結晶粒）と隣接している。

次いで、図３（ｂ）に示すように、結晶質領域に対して第２レーザビームを走査方向（第２方向）に走査することにより、結晶粒は第２方向にも長くなる。結晶粒の第２方向の長さは、例えば、２μｍ以上である。

第２レーザビームの走査により、〈１００〉方位以外の結晶粒は溶融して、〈１００〉方位の結晶粒を核として結晶成長が行われるため、〈１００〉方位の結晶粒が優先的に成長している。

また、第１、第２レーザビームをそれぞれ第１、第２方向に走査した結果、〈１００〉方位の結晶粒は、結晶質領域の表面に沿った任意の方向に２μｍ以上の粒径を有している。

次に、図４を参照して特許文献１の製造方法に従って製造された結晶質半導体膜を説明する。

図４（ａ）に、第１レーザビーム（パルス発振レーザビーム）を走査した後の結晶質領域を示し、図４（ｂ）に、第２レーザビーム（連続発振レーザビーム）を走査した後の結晶質領域を示す。

図４（ａ）に示すように、非晶質半導体膜に対して第１レーザビーム（パルス発振レーザビーム）をある方向に走査することにより、結晶粒が形成される。特許文献１の製造方法では、パルス発振レーザビームを用いているため、粒径の小さな多数の結晶粒がランダムに形成されている。図２（ａ）を参照して説明したように、第１レーザビームの走査後の結晶粒の粒径は１μｍ程度である。

次いで、図４（ｂ）に示すように、結晶質領域に対して第２レーザビーム（連続発振レーザビーム）を第１レーザビームの走査方向と同じ方向に走査することにより、走査方向に長い結晶粒が形成される。

第２レーザビームのエネルギーは、結晶質半導体膜を部分的に溶融するものの完全には溶融しないようなエネルギーであるため、結晶質半導体膜の溶融しなかった部分が核となり結晶化が進み、〈１００〉方位の結晶粒の比率が上昇する。

しかしながら、特許文献１の製造方法では、厚さ１００ｎｍ未満の非晶質半導体膜を用いているため、〈１００〉方位の結晶粒は十分に形成されない。

また、特許文献１の製造方法では、第２レーザビームの走査により、結晶粒の粒径は、第２レーザビームの走査方向に長くなり、２μｍ以上となるが、この走査方向に直交する方向における結晶粒の粒径は１μｍ程度のままである。したがって、その結晶質半導体膜を用いて複数のＴＦＴを有するマトリクス基板を形成した場合、ＴＦＴのチャネル領域が結晶粒界をまたいで形成されるおそれがあり、均一なＴＦＴを作製することができない。

次に、図５を参照して特許文献２の製造方法に従って製造された半導体膜を説明する。

図５（ａ）に、第１レーザビーム（パルス発振レーザビーム）を走査した後の結晶質領域を示し、図５（ｂ）に、第２レーザビーム（パルス発振レーザビーム）を走査した後の結晶質領域を示す。

図５（ａ）に示すように、非晶質半導体膜に対して第１レーザビーム（パルス発振レーザビーム）をある方向に走査することにより、結晶粒が形成される。特許文献２の製造方法では、パルス発振レーザビームを用いているため、多数の結晶粒がランダムに形成され、また、〈１００〉方位の結晶粒が優先的に形成されることはない。

次いで、図５（ｂ）に示すように、結晶質領域に対して第２レーザビーム（パルス発振レーザビーム）を先の走査方向に直交する方向に走査することにより、結晶粒の粒径は第２レーザビームの走査前と比べてわずかながら大きくなるが、特許文献２の製造方法では、パルス発振レーザビームを用いているため、結晶粒は依然としてランダムに形成されている。

なお、特に図示しないが、非特許文献１の製造方法によれば、ＳＬＳ法で１回目のパルス発振レーザビームを第１方向に走査することにより、図３（ａ）に示したのと同様に、第１方向に長い結晶粒が形成される。また、ＳＬＳ法で２回目のパルス発振レーザビームを第１方向と直交する第２方向に走査することにより、図３（ｂ）に示したのと同様に、結晶粒の粒径は第２方向にも長くなる。

しかしながら、ＳＬＳ法ではパルス発振レーザビームを用いて結晶化を行うため、例え、非晶質半導体膜の厚さが１００ｎｍ以上であっても、〈１００〉方位の結晶粒を優先的に成長させることができない。

したがって、非特許文献１の結晶質半導体膜では、〈１００〉方位の結晶粒が優先的に形成されていないため、この結晶質半導体膜を用いてＴＦＴなどの半導体素子を作製しても、高い電子移動度は得られない。

次いで、特許文献１、２および非特許文献１の結晶質半導体膜と比較しながら、本実施形態の結晶質半導体膜における結晶質領域のうち〈１００〉方位の結晶粒が占める領域の割合を説明する。

図３を参照して説明した本実施形態の製造方法によれば、第２レーザビームの走査後、〈１００〉方位の結晶粒は、結晶質領域のうち５０％以上９０％以下の領域を占めるように優先的に形成されている。したがって、この結晶質半導体膜を用いて、高い電子移動度を有する半導体装置を作製することができる。

それに対して、図４を参照して説明した特許文献１の製造方法によれば、第１レーザビームの走査後、結晶質領域のうち〈１００〉方位の結晶粒が形成された領域の占める割合は３０％程度であり、また、第２レーザビームの走査後、結晶質領域のうち〈１００〉方位の結晶粒が形成された領域の占める割合は４０％程度であり、この結晶質半導体膜を用いてＴＦＴなどの半導体素子を作製しても、高い電子移動度が得られない。

また、図５を参照して説明した特許文献２の製造方法によれば、第１レーザビームの走査後、結晶質領域のうち〈１００〉方位の結晶粒が形成された領域が占める割合は３０％程度であり、この結晶質領域に対して第２レーザビームをさらに走査しても、〈１００〉方位の結晶粒を優先的に成長させることができず、この結晶質半導体膜を用いて、高い電子移動度を有する半導体装置を作製することができない。

さらに、非特許文献１の製造方法によれば、第１および第２レーザビームとしてパルス発振レーザビームを用いているため、〈１００〉方位の結晶粒を優先的に成長させることができず、高い電子移動度を有する半導体装置を作製することができない。

以上のように、本実施形態の製造方法では、特許文献１、２および非特許文献１の製造方法とは異なり、〈１００〉方位の結晶粒を優先的に成長させることができるので、この結晶質半導体膜を用いて、高い電子移動度を有する半導体装置を作製することができる。

また、図３（ｂ）、図４（ｂ）および図５（ｂ）の比較から理解されるように、本実施形態の製造方法に従って製造された結晶質半導体膜では、特許文献１および２の製造方法に従って製造された結晶質半導体膜よりも粒径の大きな結晶粒を形成することができる。したがって、結晶質半導体膜を用いて複数のＴＦＴが形成されたマトリクス基板を作製する場合、ＴＦＴのチャネル領域が結晶粒界をまたいで形成される可能性を減らすことができ、それにより、ＴＦＴの均一性の低下を防ぐことができる。

なお、本願明細書における「〈１００〉方位の結晶粒」とは、厳密な〈１００〉方位の結晶粒だけでなく、結晶方位が〈１００〉方位から１０°の範囲内でずれた結晶粒を含む。

なお、〈１００〉方位の結晶粒の比率をさらに高くするために、第１結晶化工程および第２結晶化工程をさらに繰り返してもよい。

また、上述した説明では、非晶質半導体膜の全体を結晶化したが、本発明はこれに限定されない。非晶質半導体膜の少なくとも一部を第１レーザビームによって結晶化することにより、少なくとも一部に結晶質領域を備えた結晶質半導体膜を得てもよい。

また、上述した説明では、絶縁性表面を有する基板はガラス基板であったが、本発明はこれに限定されない。絶縁性表面を有する基板として石英基板またはＳｉウエハにＳｉＯ₂膜、ＳｉＮ膜を形成したもの等を用いてもよい。

また、上述した説明では、結晶質半導体膜の材料はシリコンであったが、結晶質半導体膜の材料はシリコンに限定されない。結晶質半導体膜の材料として、ＳｉＧｅ等を用いてもよい。

また、上述した説明では、ＳｉＨ₄ガスを用いたプラズマＣＶＤ法によって非晶質シリコン膜を形成したが、本発明はこれに限定されない。非晶質シリコン膜を形成するために、Ｓｉ₂Ｈ₆ガスを用いた減圧ＣＶＤ法、スパッタ法等の他の方法を用いてもよい。

また、上述した説明では、非晶質半導体膜の厚さは１２０ｎｍであったが、本発明において非晶質半導体膜の厚さはこれに限定されない。ただし、非晶質半導体膜の厚さは１００ｎｍ以上２００ｎｍ以下の範囲内にあることが好ましい。

また、上述した説明では、第２レーザビームを第１方向Ｄ１と直交する第２方向Ｄ２に走査したが、本発明はこれに限定されない。第２方向Ｄ２と第１方向Ｄ１との角度は、９０°±２０°の範囲であってもよい。

（実施形態２）
本発明による結晶質半導体膜の製造方法の第２実施形態を説明する。

本実施形態は、第１レーザビームとしてパルス発振レーザビームを用いて、ＳＬＳ法で非晶質半導体膜の結晶化を行う点で上述した実施形態１の結晶質半導体膜の製造方法とは異なる。

本実施形態の製造方法は、図１を参照して説明した実施形態１の製造方法と同様の工程を包含するものであり、冗長さを避けるために、重複する説明を省略する。

本実施形態では、上述したように、第１結晶化工程においてパルス発振レーザビームを用いたＳＬＳ法で結晶化を行う。ＳＬＳ法でパルス発振レーザビームを走査することにより、結晶粒のラテラル成長を誘導して大きな結晶粒が形成される。

ＳＬＳ法によるパルス発振レーザビームの走査は、１パルスあたりの走査距離が短い点で図２（ａ）を参照して説明した一般的なパルス発振レーザビームの走査とは異なる。一般的なパルス発振レーザビームの走査では１パルス毎に０．１ｍｍずつ走査するのに対して、ＳＬＳ法によるパルス発振レーザビームの走査では１パルス毎に１μｍずつ走査する。

パルス発振レーザビームのビーム寸法は１ｍｍ×２５０ｍｍ、波長は２４８μｍである。

本実施形態において、厚さ１００ｎｍ以上（例えば、１２０ｎｍ）の非晶質半導体膜に対してＳＬＳ法でパルス発振レーザビームを走査することにより、実施形態１の製造方法を説明するのに参照した図１（ｃ）に示すように、走査方向に長い結晶粒が形成される。結晶粒の第１方向の長さは、例えば、２μｍ以上である。

ただし、実施形態１の製造方法では、連続発振レーザビームを用いたため、〈１００〉方位の結晶粒が優先的に形成されたのに対して、本実施形態の製造方法では、パルス発振レーザビームを用いているため、〈１００〉方位の結晶粒は形成されるものの、優先的には形成されない。

その後、図１（ｄ）に示したように、パルス発振レーザビームの走査方向Ｄ１とは異なる走査方向Ｄ２に連続発振レーザビーム２００を走査する。

これにより、〈１００〉方位の結晶粒を優先的に成長させるとともに、結晶粒の粒径を連続発振レーザビームの走査方向（第２方向）にも長くすることができる。結晶粒の第２方向の長さは、例えば、２μｍ以上である。

本実施形態の製造方法によれば、パルス発振レーザビームおよび連続発振パルスビームを第１、第２方向に走査することにより、〈１００〉方位の結晶粒の粒径を大きくすることができるとともに、〈１００〉の結晶粒を優先的に成長させることができる。それにより、この製造方法に従って製造された結晶質半導体膜を用いて高性能の半導体装置を作製することができる。

なお、本実施形態の製造方法では、連続発振レーザビームの走査後、結晶質領域のうち〈１００〉方位の結晶粒が形成された領域の占める割合は５０％以上となり、連続発振レーザビームの走査により、〈１００〉方位の結晶粒を優先的に成長させることができる。

（実施形態３）
以下、図６を参照して、本発明の半導体装置の実施形態を説明する。

本実施形態の半導体装置は、実施形態１または実施形態２の製造方法に従って製造された結晶質半導体膜を用いて作製される。ここでは、半導体装置に用いられるＴＦＴの製造方法を説明する。

まず、図６（ａ）に示すように、実施形態１または実施形態２の製造方法に従って製造された結晶質半導体膜を用意する。ここで、結晶質半導体膜は結晶質シリコン膜であり、この結晶質シリコン膜はガラス基板上に形成されている。

次いで、図６（ｂ）に示すように、ＣＦ₄ガスとＯ₂ガスとを用いた反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：ＲＩＥ）法により、結晶質シリコン膜を所定形状にパターニングし、島状の結晶質シリコン膜１２を形成する。

次に、図６（ｃ）に示すように、この結晶質シリコン膜１２が形成されたガラス基板１１を高圧水蒸気雰囲気中で熱処理することにより、結晶質シリコン膜１２の一部を酸化させてＳｉＯ₂から形成された酸化膜１３を形成する。例えば、５５０度、４０気圧、５時間の熱処理により、厚さ７０ｎｍの酸化膜１３を形成する。この時、結晶質シリコン膜１２の結晶方位がほぼそろっているので、均一な酸化膜１３が形成される。

本実施形態では、結晶質シリコン膜１２の一部を酸化させることにより酸化膜１３を形成しているため、ＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）を用いて結晶質シリコン膜１２上にＳｉＯ₂膜を形成した場合に比較して、ＳｉＯ₂／Ｓｉ界面準位密度を低くすることができる。

次に、図６（ｄ）に示すように、スパッタリング法によってＷＳｉ₂層を形成し、その後、ＣＦ₄ガスとＯ₂ガスとを用いたＲＩＥ法により、結晶質シリコン膜１２上の略中央部分にのみＷＳｉ₂層が残るようにパターニングし、ＷＳｉ₂多結晶ゲート電極１４を形成する。このとき、結晶質シリコン膜１２上の略中央部分に残った酸化膜１３がゲート絶縁膜となる。

次に、薄膜トランジスタのソース・ドレイン領域を形成するために、イオンドーピング法により、結晶質シリコン膜１２に不純物を導入する。本実施形態では、ＷＳｉ₂多結晶ゲート電極１４が不純物を導入する際のマスクとなっており、ＷＳｉ₂多結晶ゲート電極１４が設けられた部分以外の結晶質シリコン膜１２に不純物が導入される。半導体装置として例えばアクティブマトリクス基板を作製する場合、ｐ型のトランジスタよりも多くのｎ型のトランジスタを作製することが必要となる。ｎ型のトランジスタを形成する場合には、結晶質シリコン膜１２に導入される不純物は、リン（Ｐ）であり、ｐ型のトランジスタを形成する場合には、結晶質シリコン膜１２に導入される不純物は、ホウ素（Ｂ）である。

次に、ＴＥＯＳガスとＯ₃ガスとを用いたプラズマＣＶＤ法（プラズマ化学蒸着法）によって、ガラス基板１１の全面にわたって、ＳｉＯ₂膜１５を形成した後、ＣＦ₄ガスとＣＨＦ₃ガスとを用いたＲＩＥ法によって、ソース・ドレイン領域となる結晶質シリコン膜１２上にコンタクトホール１６を形成する。

次に、スパッタリング法を用いて基板面の全面にＡｌを積層した後、ＢＣｌ₃ガスとＣｌ₂ガスとを用いたＲＩＥ法により、ＳｉＯ₂膜１５に形成されたコンタクトホール１６を介して結晶質シリコン膜１２に導通するＡｌ配線１７を形成する。

次に、ＳｉＨ₄ガスとＮＨ₃ガスまたはＮ₂ガスとを用いたプラズマＣＶＤ法によって、基板面の全体にわたって、ＳｉＮ保護膜１８を形成し、最後に、ＣＦ₄ガスとＣＨＦ₃ガスとを用いたエッチングにより、ＳｉＮ保護膜１８の一部にスルーホール１９を形成して、Ａｌ配線１７を露出する。以上のようにして、ＴＦＴ４０を作製する。

本実施形態の半導体装置は、このＴＦＴ４０を用いて作製される。半導体装置は、例えば、液晶ドライバー、半導体メモリー、半導体論理回路等であってもよい。

（実施形態４）
以下、図７を参照して、本発明の表示装置の実施形態を説明する。

図７に、本実施形態の表示装置としてアクティブマトリクス型液晶表示装置８０を示す。

アクティブマトリクス型液晶表示装置８０は、図６を参照して説明した実施形態３のＴＦＴ４０を用いて作製されたアクティブマトリクス基板５０と、対向基板６０と、アクティブマトリクス基板５０と対向基板６０との間に配置された液晶層７０とを備える。

まず、アクティブマトリクス基板５０を説明する。アクティブマトリクス基板５０は、以下のように作製される。

まず、ガラス基板１１上にＴＦＴ４０を作製する。なお、このＴＦＴ４０は、実施形態３において図６を参照して説明したものと同様の構成を有しており、重複する説明を省略する。

次に、ＳｉＮ保護膜１８が形成されたガラス基板１１の全面にわたってＩＴＯ膜を形成し、続いて、ＨＣｌガスとＦｅＣｌ₃ガスとを用いたエッチングによりＩＴＯ膜をパターニングして画素電極２０を形成する。画素電極２０は、ＳｉＮ保護膜１８に形成されたスルーホール１９を介してＴＦＴ４０のＡｌ配線１７と導通する。

次に、ＳｉＨ₄ガスとＮＨ₃ガスまたはＮ₂ガスとを用いたプラズマＣＶＤ法によって、画素電極２０が形成されたガラス基板１１の全面にわたってＳｉＮ膜２１を形成する。さらに、このＳｉＮ膜２１上に、オフセット印刷法を用いてポリイミド膜を形成し、このポリイミド膜にラビング処理を行うことにより配向膜２２を形成する。

このようにして、アクティブマトリクス基板５０は作製される。

次いで、対向基板６０を説明する。対向基板６０は以下のように作製される。

ガラス基板３１上に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各感光性樹脂膜を付したフィルムを熱圧着により転写を行った後、フォトリソグラフィ工程によるパターニングを行い、さらに、Ｒ、Ｇ、Ｂの各感光性樹脂が転写された部分間に、遮光性を有するブラックマトリクス部（図示せず）を形成して、カラーフィルター３２を作製する。

このカラーフィルター３２上には、スパッタリング法によってＩＴＯ膜を基板の全面にわたって形成し、このＩＴＯ膜を用いて対向電極３３を形成する。さらに、この対向電極３３上に、ポリイミド膜をオフセット印刷法によって形成して、ラビング処理を行うことで配向膜３４を形成する。

以上のように形成されたアクティブマトリクス基板５０と対向基板６０とを、ラビング処置を施した配向膜２２、３４が互いに対向するように配置して、シール樹脂によって貼り合わせる。この際、アクティブマトリクス基板５０と対向基板６０との間の距離が一定になるように、アクティブマトリクス基板５０と対向基板６０との間に真球状のシリカを散布する。そして、アクティブマトリクス基板５０と対向基板６０との間に表示媒体となる液晶を注入して液晶層７０を形成した後、ガラス基板１１、３１の外側にそれぞれ偏光板を貼り付け、さらに、その周辺にドライバーＩＣ等を実装する。

以上のようにして、アクティブマトリクス型液晶表示装置８０を作製する。

なお、ここでは、表示装置の例示としてアクティブマトリクス型液晶表示装置を説明したが、本発明の表示装置はこれに限定されない。本発明の表示装置は、例えば、有機ＥＬ表示装置など、半導体装置を備えた他の表示装置であってもよい。

本発明による結晶質半導体膜の製造方法によれば、〈１００〉方位の結晶粒を優先的に成長させることができ、この結晶質半導体膜を用いて電子移動度の高い半導体装置を作製することができる。

また、本発明の結晶質半導体膜を備えた半導体装置として、液晶ドライバー、半導体メモリー、半導体論理回路等が作製される。

（ａ）〜（ｅ）は、本発明による結晶質半導体膜の製造方法の実施形態を説明する模式的な平面図である。 （ａ）および（ｂ）は、それぞれ、パルス発振レーザビームおよび連続発振レーザビームを走査した後の結晶化領域を示す模式的な平面図である。 （ａ）および（ｂ）は、それぞれ、実施形態１において第１レーザビームおよび第２レーザビームを走査した後の結晶質領域を示す模式的な平面図である。 （ａ）および（ｂ）は、それぞれ、特許文献１の製造方法において第１レーザビームおよび第２レーザビームを走査した後の結晶質領域を示す模式的な平面図である。 （ａ）および（ｂ）は、それぞれ、特許文献２の製造方法において第１レーザビームおよび第２レーザビームを走査した後の結晶質領域を示す模式的な平面図である。 （ａ）〜（ｄ）は、それぞれ、本発明による半導体装置の製造方法の実施形態を示す模式的な断面図である。 本発明による表示装置の実施形態を示す模式的な断面図である。 （ａ）および（ｂ）は、従来の結晶質半導体膜の製造方法を説明するための模式的な断面図である。

符号の説明

１ 非晶質シリコン膜
１１ ガラス基板
１２ 結晶質シリコン膜
１３ ゲートＳｉＯ₂膜
１４ ＷＳｉ多結晶ゲート電極
１５ ＳｉＯ₂膜
１６ コンタクトホール
１７ Ａｌ配線
１８ ＳｉＮ保護膜
１９ スルーホール
２０ 画素電極
２１ ＳｉＮ膜
２２ ポリイミド膜
３１ ガラス基板
３２ カラーフィルター
３３ 対向電極
３４ ポリイミド膜
１００ レーザビーム（第１レーザビーム）
２００ 連続発振レーザビーム（第２レーザビーム）

Claims (14)

1. 非晶質半導体膜を用意する工程と、
   前記非晶質半導体膜の少なくとも一部に対してレーザビームを第１方向に相対的に走査することにより、〈１００〉方位の結晶粒を含む結晶質領域を備えた半導体膜を得る第１結晶化工程と、
   前記第１結晶化工程の後、前記結晶質領域に対して連続発振レーザビームを前記第１方向とは異なる第２方向に相対的に走査することにより、〈１００〉方位の結晶粒を優先的に成長させる第２結晶化工程と
   を包含する、結晶質半導体膜の製造方法。
2. 前記非晶質半導体膜は１００ｎｍ以上の厚さを有する、請求項１に記載の結晶質半導体膜の製造方法。
3. 前記非晶質半導体膜は、シリコン材料から形成された非晶質シリコン膜を含む、請求項１または２に記載の結晶質半導体膜の製造方法。
4. 前記第１結晶化工程は、前記レーザビームとして連続発振レーザビームを用いる工程を含む、請求項１から３のいずれかに記載の結晶質半導体膜の製造方法。
5. 前記第１結晶化工程は、〈１００〉方位の結晶粒を優先的に形成する工程を含む、請求項４に記載の結晶質半導体膜の製造方法。
6. 前記第１結晶化工程は、前記レーザビームとしてパルス発振レーザビームを用いて、逐次的横方向結晶成長法で結晶化を行う工程を含む、請求項１から３のいずれかに記載の結晶質半導体膜の製造方法。
7. 前記第１結晶化工程は、前記第１方向に伸びた複数の結晶粒を形成する工程を含む、請求項１から６のいずれかに記載の結晶質半導体膜の製造方法。
8. 前記第２結晶化工程において走査する連続発振レーザビームは、前記結晶質領域を部分的に溶融させるエネルギーを有する、請求項１から７のいずれかに記載の結晶質半導体膜の製造方法。
9. 前記第２方向は、前記第１結晶化工程における前記第１方向と直交する方向である、請求項１から８のいずれかに記載の結晶質半導体膜の製造方法。
10. 前記第２結晶化工程は、〈１００〉方位の結晶粒が前記結晶質領域のうちの５０％以上の領域を占めるように〈１００〉方位の結晶粒を成長させる工程を含む、請求項１から９のいずれかに記載の結晶質半導体膜の製造方法。
11. 前記第２結晶化工程の後、前記結晶質領域を所定の形状にパターニングする工程と、
    前記結晶質領域の表面の少なくとも一部を酸化する工程と
    をさらに包含する、請求項１から１０のいずれかに記載の結晶質半導体膜の製造方法。
12. 結晶質領域を備えた結晶質半導体膜であって、
    前記結晶質領域は、前記結晶質領域の表面に沿った任意の方向の粒径が２μｍ以上である＜１００＞方位の結晶粒を含んでおり、
    前記結晶粒は、前記結晶質領域のうちの５０％以上の領域を占めるように形成されている、結晶質半導体膜。
13. 請求項１２に記載の結晶質半導体膜を備えた半導体装置。
14. 請求項１３に記載の半導体装置を備えた表示装置。

Images