JP2013021034A - レーザアニール法及び半導体装置の製造方法 - Google Patents

レーザアニール法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013021034A
JP2013021034A JP2011151284A JP2011151284A JP2013021034A JP 2013021034 A JP2013021034 A JP 2013021034A JP 2011151284 A JP2011151284 A JP 2011151284A JP 2011151284 A JP2011151284 A JP 2011151284A JP 2013021034 A JP2013021034 A JP 2013021034A
Authority
JP
Japan
Prior art keywords
layer
laser
semiconductor device
transparent oxide
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011151284A
Other languages
English (en)
Inventor
Takaomi Kurata
敬臣 倉田
Manabu Gibo
学 宜保
Makoto Arai
新井  真
Junya Kiyota
淳也 清田
Yoshinori Onishi
芳紀 大西
Masashi Kikuchi
正志 菊池
Kyuzo Nakamura
久三 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011151284A priority Critical patent/JP2013021034A/ja
Publication of JP2013021034A publication Critical patent/JP2013021034A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】基材が必要以上に加熱されることなく、透明酸化物半導体層を効率よくアニールして電気的特性に優れた半導体装置の製造できる半導体装置の製造方法を提供する。
【解決手段】基材1表面にゲート電極層2を形成し、このゲート電極層を覆う絶縁層3を形成し、この絶縁層表面に透明酸化物半導体層4を形成する工程と、透明酸化物半導体層に対してレーザを照射してアニールする工程とを含む。アニール時、レーザを、透明酸化物半導体層及び絶縁層を透過してゲート電極層で吸収される特定波長のグリーンレーザとする。
【選択図】図3

Description

本発明は、レーザアニール法及び半導体装置の製造方法に関し、より詳しくは、半導体装置の透明酸化物半導体層をアニールして電気的特性に優れたものにすることに関する。
透明酸化物半導体は、電子移動度が大きく、優れた電気特性を持つことが知られており、その中でも、インジウム、ガリウム、亜鉛、酸素を構成元素とするIn−Ga−Zn−O系材料(以下、「IGZO」という)からなる非晶質IGZO膜は、その電子移動度がアモルファスシリコンの電子移動度より高く、この非晶質IGZO膜をチャンネル層に用いた電界効果型のトランジスタはオンオフ比が高い等の電気的特性を有する。このため、近年では、TFTや発光デバイス等(半導体装置)への応用が進められている。
ここで、非晶質IGZO膜の形成には、量産性等を考慮すると、酸素ガスを導入した反応性スパッタリング法を用いることが適している。このスパッタリング法により非晶質IGZO膜を成膜する際、酸素分圧が僅か(数%)変化しただけで、キャリア濃度が数桁のレベルで変化し、再現性よく一定キャリア濃度を得ることが難しいことが知られている。また、後工程で非晶質IGZO膜が加熱されると、キャリア濃度等の電気的特性が更に大きく変化する(電気的特性の耐熱性が低い)。
そこで、成膜後に熱処理が加えられても膜の電気的特性が殆ど変化しないように、スパッタリング法で成膜したIGZO膜を所定温度でアニールすることが特許文献1で知られている。具体的には、反応性スパッタリングにて、ガラス基板等の基板表面に非晶質IGZO膜を形成した後、当該基板を加熱炉に収納する。そして、加熱炉内を真空引きした後、基板を加熱する。この場合、アニール温度は200〜500℃、好ましくは250℃〜350℃の範囲の温度で加熱する。その際、安定した抵抗率が得られるように、アニール雰囲気は酸素雰囲気とする。
ところで、近年では、例えば半導体装置の一層の薄型化、軽量化や耐破損性の向上を図るために、ガラス基板に代えて軽量で可撓性を有する樹脂製のシート(またはフィルム)状の基材を用いることが検討されている。このような基材としては、例えばポリエステルが用いられ、これらは一般に耐熱性が低い。このため、基材自体も直接加熱される上記従来例のアニール法では、基材をその耐熱温度以下に保持しつつ、IGZO膜のみを効率よくアニールできないという問題がある。
特開2010−238770号公報
本発明は、上記点に鑑み、基材が必要以上に加熱されることなく、この基材表面に形成される処理対象物たる薄膜を効率よくアニールし得るレーザアニール法を提供することをその第1の課題とするものである。また、本発明は、基材が必要以上に加熱されることなく、透明酸化物半導体層を効率よくアニールして電気的特性に優れた半導体装置を製造できる半導体装置の製造方法を提供することをその第2の課題とするものである。
上記第1の課題を解決するために、本発明は、処理対象物を薄膜たる第1層とし、この第1層を、レーザを照射してアニールするレーザアニール法であって、前記レーザを、前記第1層を透過する(第1層で吸収されない)特定波長のものとし、前記第1層うちレーザの入射面を上として、この第1層の下側に、前記特定波長のレーザを吸収する第2層を介在させ、第2層を加熱することで第1層をアニールすることを特徴とする。
上記によれば、第1層表面側から特定波長のレーザを照射すると、この照射されたレーザは第1層で吸収されずに透過し、第1及び第2の両層の界面に到達する。そして、レーザは第2層で吸収され、その表面から加熱されていく。このとき、例えば第2層表面に第1層が直接積層されているような場合には、当該第2層に接触する、比較的温度の低い第1層に積極的に熱引きし、第1層が伝熱で加熱される。
このように本発明では、処理対象物に特定波長のレーザを照射し、吸収させて直接加熱するものではなく、第2層で、当該処理対象物たる第1層を透過するレーザを吸収させることで、伝熱により間接的に処理対象物が加熱される。その結果、基材自体が直接加熱されるものではないため、上記従来例のものと比較して、当該基材が必要以上に加熱されることを抑制できる。なお、処理対象物で直接レーザを吸収させて加熱することも考えられるが、これでは、処理対象物が局所的に溶融して膜特性が劣化する等の不具合が生じる可能性があるが、本発明では、間接的に処理対象物を加熱することでこのような不具合は生じない。
また、上記第2の課題を解決するために、本発明の半導体装置の製造方法は、基材表面にゲート電極層を形成し、このゲート電極層を覆う絶縁層を形成し、この絶縁層表面に透明酸化物半導体層を形成する工程と、透明酸化物半導体層に対してレーザを照射してアニールする工程とを含み、前記レーザを透明酸化物半導体層及び絶縁層を透過してゲート電極層で吸収される特定波長のものとしたことを特徴とする。
上記発明によれば、基材として耐熱温度の低い樹脂製のものを用いたとしても、透明酸化物半導体層を所定温度で効果的にアニールでき、電気特定の優れたものを製造することができる。
上記発明においては、請求項2記載の半導体装置の製造方法であって、前記透明酸化物半導体層がIn−Ga−Zn−O系材料からなるものにおいて、前記レーザは、波長が400nm以上のものとすればよい。この場合、前記レーザは、グリーンレーザであることが好ましく、また、前記絶縁層は、シリコン酸化物膜またはシリコン窒化物膜であることが好ましい。
本発明を適用して製造されるTFTの断面図。 本発明を適用し得るレーザアニール装置の構成を説明する模式図。 非晶質IGZO膜の特定波長における吸収率を測定したときのグラフ。 本発明の効果を示す実験結果を示すグラフ。
以下、図面を参照して、半導体装置を所謂チャンネル保護膜型の薄膜トランジスタ素子(以下、「TFT」という)とし、そのチャンネル層をIGZO膜(第1層:処理対象物)とした場合を例に、本発明の実施形態のレーザアニール法及び半導体装置の製造方法を説明する。
図1にはTFTが示され、例えばポリエステルからなる樹脂製の基材1を備える。基材1表面(図1中、上面)にはゲート電極層2が形成されている。ゲート電極層2の形成には例えばスパッタリング法が用いられ、所定厚さ(例えば、10〜200nm)のMo膜と、所定厚さ(例えば、200〜500nm)のアルミニウム膜とを順次積層して構成される。なお、本実施形態では、透明酸化物半導体層をアニールする際、このゲート電極層2が特定波長のレーザを吸収する層(第2層)を構成する。
ゲート電極層2を含む基材1上面には絶縁層3が形成されている。絶縁層3の形成には例えばCVD法が用いられ、所定の厚さ(例えば、100〜400nm)のシリコン酸化物膜(SiOx)やシリコン窒化物膜(SiNx)等で構成される。シリコン酸化物膜を成膜する場合、原料ガスとしては、シラン、ジボラン、亜酸化窒素、アンモニア等が用いられる。そして、絶縁層3の上面には、チャンネル層4が形成される。
チャンネル層4の形成には、量産性等を考慮して、酸素ガスを導入した反応性スパッタリング法が用いられ、所定厚さ(例えば、20〜80nm)の酸化インジウムガリウム亜鉛からなる透明酸化物半導体膜(非晶質IGZO膜)で構成されている。この場合、ターゲットとして、In:Ga:Zn:Oが、原子%で1:1:1:4のものを用い、また、成膜時の処理室内の酸素分圧が0.001〜0.5Paとなるように設定される。そして、チャンネル層4の表面には、ソース電極5、ドレイン電極6が形成された後、保護膜7が形成される。なお、ソース電極5、ドレイン電極6及び保護膜7としては、公知のものが利用できるため、ここでは詳細な説明を省略する。
ところで、上記チャンネル層4の形成時、酸素分圧が僅か(数%)変化しただけで、キャリア濃度が数桁のレベルで変化し、再現性よく一定キャリア濃度を得ることが難しい。このため、成膜直後の非晶質IGZO膜を所定温度でアニールすれば、電気的特性に優れたものが得られるが、基材1の耐熱性が低いことから、非晶質IGZO膜たるチャンネル層4のみを所定温度でアニールする必要がある。本実施形態では、特定波長のレーザを用いてアニールすることとした。以下、レーザアニール法について説明する。
図2は、レーザアニール法を実施するレーザアニール装置LAを示す。レーザアニール装置LAは、特定波長、所定強度及び所定周波数のパルスレーザビームを出力するレーザ発振器11と、レーザ発振器11から出力されたパルスレーザビームGLを、所定のビーム形状に整えるビーム整形光学系12と、ビーム整形光学系12を経たパルスレーザビームを90°折り曲げる全反射ミラー13と、この折り曲げられたパルスレーザビームを収束させる収束レンズ14とを備える。そして、この収束されたパルスレーザビームが、処理対象物たる基材1表面に形成されたチャンネル層4に照射される。
基材1は、隔絶空間を画成するチャンバ15内に設けられた、互いに直交する同一平面上を移動自在なXYテーブル16で保持される。チャンバ15のうち収束レンズ14の直下には透過窓15aが設けられ、透過窓15aを透過したレーザビームを、XYテーブル16をX方向及びY方向に適宜させることで相対走査させてアニールされる。なお、チャンバ15に図外の真空ポンプを接続し、チャンバ内を減圧した状態でアニールを行うことができ、他方、チャンバ15に図外のガス導入手段を接続し、例えば酸素ガスを導入し、酸素ガス雰囲気でアニールを行うことができる。
ここで、図3には、非晶質IGZO膜に対し250〜700nmの範囲の波長のレーザビームを照射し、そのときの吸収率(%)を測定したときの結果が示されている。これによれば、450nm〜700nmの範囲では、光を殆ど吸収しないことが判る。また、特に図示して説明しないが、上記範囲内の波長のレーザは、上記ゲート電極層2で約2%吸収されることが判った。そこで、本実施形態では、レーザビームとして波長が532nmのグリーンレーザを用いることとした。そして、レーザアニール装置LAを用いて処理対象物をアニールする場合、先ず、表面にゲート電極層2、絶縁層3及びチャンネル層4を上記の如く積層した基材1をチャンバ15内のXYテーブル16上に位置決め保持させる。
次に、チャンバ15を適宜真空引きし、または、酸素ガス雰囲気とした後、レーザ発振器11を起動して、グリーンレーザGLを所定強度(例えば、200〜800mJ/cm)かつ所定周波数(例えば、4kHz)で出力する。これにより、グリーンレーザGLがその上方から非晶質IGZO膜たるチャンネル層4に向けて照射される。このとき、照射されたグリーンレーザGLは、チャンネル層4及び絶縁層3で吸収されずに透過し、ゲート電極層2(第2層)に到達して吸収され、ゲート電極層2がその表面から加熱されていく。そして、ゲート電極層2が加熱されると、ゲート電極層2を覆う、比較的温度の低い絶縁層3に積極的に熱引きし、更にはチャンネル層4にも熱引きし、結果として、チャンネル層4が伝熱で加熱される。そして、グリーンレーザGLがゲート電極層2の表面全体に照射されるようにXYテーブル16をX方向及びY方向に相対走査させながら、チャンネル層4がアニールされる。
即ち、チャンネル層4に特定波長のレーザを照射し、吸収させて直接加熱するものではなく、チャンネル層4の下側に設けられたゲート電極層2でチャンネル層4を透過するグリーンレーザを吸収させて、伝熱により間接的にチャンネル層4が加熱される。結果として、基材1自体が直接加熱されるものではないため、上記従来例のものと比較して、基材1が必要以上に加熱されることを抑制できる。なお、レーザをチャンネル層4で吸収される特定波長のものとし、このレーザをチャンネル層4で直接レーザを吸収させて加熱することも考えられるが、これでは、例えばチャンネル層4が局所的に溶融して膜特性が劣化する等の不具合が生じる可能性があるが、本実施形態では、間接的に処理対象物を加熱することでこのような不具合は生じない。
以上の効果を確認するために次の実験を行った。先ず、基材1として、ポリエステル製で、50×50×(厚さ)0.7mmのものを用いた。基材1表面に、厚さ50nmのMo層と、厚さ300nmのアルミニウム層とを順次積層してゲート電極層2を形成した。次に、ゲート電極層2を含む基材1上面に厚さ200nmのシリコン酸化物層3を形成し、このシリコン酸化物層3表面に、厚さ50nmの非晶質IGZO膜(チャンネル層)4を形成した。
次に、図2に示すレーザアニール装置を用いて非晶質IGZO膜4をアニールした。この場合、レーザ発振器11を、波長が532nmのグリーンレーザ用のもの(三菱電機社製)とし、4kHzの周波数で出力させると共に、XYステージ上に配置したIGZO膜サンプルに対して走行させ、ラインビームにてサンプル前面を照射した。このときの走行速度は2mm/secとした。そして、アニール終了後に、Moからなるソース電極5と、Moからなるドレイン電極6とを形成した後、シリコン酸化物からなる保護膜7を形成し、チャンネル保護膜型のTFTを得た。
図4は、アニール時におけるレーザ発振器の出力を25W、50W及び150Wに夫々設定した場合におけるTFTの電気特性を示すグラフであり、図4中、直線で示すものが50W、二点鎖線が25W、一点鎖線が150Wとしたときのものである。なお、図4中、点線で示すものは、比較実験として、ガラス基板上に従来例の方法でTFTを得たときのものである。出力を25Wに設定した場合、ゲート電圧が+20Vのときのオン電流は2.0×10−4Aであり、リーク電流は3.0×10−13Aであり、オンオフ比が6.7×10であった。出力を50Wに設定した場合、ゲート電圧が+20Vのときのオン電流は1.8×10−4Aであり、リーク電流は3.1×10−13Aであり、オンオフ比が5.8×10であった。また、出力を150Wに設定した場合、ゲート電圧が+20Vのときのオン電流は5.0×10−4Aであり、リーク電流は4.0×10−13Aであり、オンオフ比が8.0×10であった。これによれば、アニール時の出力に関係なく、高いオンオフ比が得られていることが判る。結果として、非晶質IGZO膜が効果的にアニールされていることが確認された。また、レーザアニール直後の基材1を確認したところ、基材1が熱の影響を受けて変形する等の不具合が生じていないことが確認された。
以上、本発明の実施形態について説明したが、本発明のレーザアニール法は上記半導体装置の製造に限定されるものではない。処理対象物を薄膜たる第1層とし、このレーザを、第1層を透過する特定波長のものとすると共に、第1層うちレーザの入射面を上として、この第1層の下側に直接、または、上記特定波長のレーザを透過し得る他の層を経て、特定波長のレーザを吸収する第2層を介在させたものであれば広く適用できる。
また、上記実施形態では、樹脂製の基材1を有する半導体装置を例に説明したが、シリコン基板やガラス基板を用いるものに対しても適用できる。更に、レーザアニール装置についても上記のものに限定されるものではなく、他の公知のものを用いることができる。
1…基材、2…ゲート電極層(第2層)、3…絶縁層(シリコン酸化物層)、4…透明酸化物半導体層からなるチャンネル層(処理対象物:第1層)、LA…レーザアニール装置、GL…レーザビーム(グリーンレーザ)。

Claims (5)

  1. 処理対象物を薄膜たる第1層とし、この第1層を、レーザを照射してアニールするレーザアニール法であって、
    前記レーザを、前記第1層を透過する特定波長のものとし、
    前記第1層うちレーザの入射面を上として、この第1層の下側に、前記特定波長のレーザを吸収する第2層を介在させ、第2層を加熱することで第1層をアニールすることを特徴とするレーザアニール法。
  2. 基材表面にゲート電極層を形成し、このゲート電極層を覆う絶縁層を形成し、この絶縁層表面に透明酸化物半導体層を形成する工程と、
    透明酸化物半導体層に対してレーザを照射してアニールする工程とを含み、
    前記レーザを透明酸化物半導体層及び絶縁層を透過してゲート電極層で吸収される特定波長のものとしたことを特徴とする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法であって、前記透明酸化物半導体層がIn−Ga−Zn−O系材料からなるものにおいて、前記レーザは、波長が400nm以上のものであることを特徴とする半導体装置の製造方法。
  4. 前記レーザは、グリーンレーザであることを特徴とする請求項3記載の半導体装置の製造方法。
  5. 前記絶縁層は、シリコン酸化物膜またはシリコン窒化物膜であることを特徴とする請求項3または請求項4記載の半導体装置の製造方法。
JP2011151284A 2011-07-07 2011-07-07 レーザアニール法及び半導体装置の製造方法 Pending JP2013021034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011151284A JP2013021034A (ja) 2011-07-07 2011-07-07 レーザアニール法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011151284A JP2013021034A (ja) 2011-07-07 2011-07-07 レーザアニール法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013021034A true JP2013021034A (ja) 2013-01-31

Family

ID=47692211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011151284A Pending JP2013021034A (ja) 2011-07-07 2011-07-07 レーザアニール法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013021034A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015176965A (ja) * 2014-03-14 2015-10-05 株式会社日本製鋼所 酸化物系材料の製造方法
JP2015226068A (ja) * 2014-05-29 2015-12-14 エーピー システムズ インコーポレイテッド 基板熱処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009016667A (ja) * 2007-07-06 2009-01-22 Sony Corp 薄膜半導体装置及びその製造方法と表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009016667A (ja) * 2007-07-06 2009-01-22 Sony Corp 薄膜半導体装置及びその製造方法と表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015176965A (ja) * 2014-03-14 2015-10-05 株式会社日本製鋼所 酸化物系材料の製造方法
JP2015226068A (ja) * 2014-05-29 2015-12-14 エーピー システムズ インコーポレイテッド 基板熱処理装置

Similar Documents

Publication Publication Date Title
KR101456237B1 (ko) 저온 공정을 이용한 산화물 박막 제조방법, 산화물 박막 및 그 전자소자
TWI546974B (zh) Thin film transistor
KR101342343B1 (ko) 반도체 소자의 제작 방법
US8927330B2 (en) Methods for manufacturing a metal-oxide thin film transistor
JP5576814B2 (ja) 半導体デバイス及びその製造方法
JP6359484B2 (ja) 低温基板上の薄膜の側方熱処理を提供する方法
CN1182570C (zh) 场效应晶体管的制造方法
JP2004235180A (ja) 半導体装置及びその製造方法
US20130059414A1 (en) Compositions used in formation of oxide material layers, methods of forming an oxide material layer using the same, and methods of fabricating a thin film transistor using same
JPS60245172A (ja) 絶縁ゲイト型半導体装置
CN104716092B (zh) 阵列基板的制造方法及制造装置
JP2013021034A (ja) レーザアニール法及び半導体装置の製造方法
WO2016165224A1 (zh) 金属氧化物薄膜晶体管及制备方法、显示基板和显示装置
Shan et al. Improved high-performance solution processed In₂O₃ thin film transistor fabricated by femtosecond laser pre-annealing process
KR20150136726A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
KR101488623B1 (ko) 산화물 박막 트랜지스터 제조방법
TW201104753A (en) Method for manufacturing a thin film transistor and a structure of the same
KR20190132798A (ko) 제논 플래쉬 램프를 이용하는 상온에서 산화물 반도체 제조 방법
JP2008306132A (ja) 半導体装置の製造方法
CN105742370A (zh) 低温多晶硅薄膜晶体管及其制备方法
KR101934165B1 (ko) 산화물 박막, 이의 제조방법 및 이를 포함하는 산화물 박막 트랜지스터
JP2014135474A (ja) 薄膜トランジスタの製造方法
US20140256118A1 (en) Method for forming polysilicon using high energy radiation source
KR101073727B1 (ko) 플렉서블 탑 게이트 박막 트랜지스터의 제조 방법
Bermundo et al. High performance fully solution processed transistors towards flexible sustainable electronics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150929