CN103681776A - 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置 - Google Patents

低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置 Download PDF

Info

Publication number
CN103681776A
CN103681776A CN201310722877.7A CN201310722877A CN103681776A CN 103681776 A CN103681776 A CN 103681776A CN 201310722877 A CN201310722877 A CN 201310722877A CN 103681776 A CN103681776 A CN 103681776A
Authority
CN
China
Prior art keywords
amorphous silicon
silicon layer
substrate
low
resilient coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310722877.7A
Other languages
English (en)
Other versions
CN103681776B (zh
Inventor
张慧娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310722877.7A priority Critical patent/CN103681776B/zh
Publication of CN103681776A publication Critical patent/CN103681776A/zh
Priority to PCT/CN2014/076046 priority patent/WO2015096320A1/zh
Priority to US14/421,955 priority patent/US9559159B2/en
Application granted granted Critical
Publication of CN103681776B publication Critical patent/CN103681776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Abstract

本发明公开了一种低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置，用于解决采用现有的ELC技术制备的多晶硅薄膜均匀性较差的问题。本发明提供的制备方法包括：在基板上形成缓冲层；通过构图工艺，在基板的缓冲层上形成非晶硅层，该非晶硅层包括多个凸起结构以及位于该多个凸起结构四周的部分被刻蚀掉的刻蚀区域；以及对非晶硅层进行准分子激光晶化，得到低温多晶硅薄膜。本发明实施例中，由于形成的非晶硅层中包括多个凸起结构，该些凸起结构在后续晶化过程中作为形核中心，能够均匀形核，从而保证了多晶硅晶粒的均匀分布，增大了晶粒的尺寸。

Description

低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
技术领域
本发明涉及多晶硅技术领域，特别涉及一种低温多晶硅薄膜及其制备方法，以及应用该低温多晶硅薄膜的薄膜晶体管和显示装置。
背景技术
在平面显示，例如液晶显示器（Liquid Crystal Display，LCD）、有机电致发光显示器或者无机电致发光显示器中，薄膜晶体管一般用作开关元件来控制像素，或是用作驱动元件来驱动像素。薄膜晶体管按照硅薄膜性质通常可分为非晶硅（a-Si）与多晶硅（Poly-Si）两种，与非晶硅薄膜晶体管相比，多晶硅薄膜晶体管有更高的电子迁移率、更佳的液晶特性以及较低的漏电流，因此利用多晶硅薄膜晶体管制作的显示器会有较高的分辨率以及较快的反应速度。
多晶硅薄膜的制备工艺可分为两大类：一类是高温工艺，制备过程中温度高于600℃，衬底使用昂贵的石英；另一类是低温工艺，整个加工工艺温度低于600℃，可用廉价玻璃作衬底，因此，低温多晶硅（Low Temperature PolySilicon，LTPS）技术已逐渐取代非晶硅技术成为薄膜晶体管研发的主流，在低温多晶硅的制备中，多晶硅的晶化问题一直是低温多晶硅领域研究的重点。
目前业界成熟的低温多晶硅薄膜制备工艺主要有固相晶化（Solid PhaseCrystallization，SPC）、金属诱导横向晶化（Metal—Induced LateralCrystallization，MILC）、准分子激光晶化（Excimer Laser Crystallization，ELC）等技术。其中，ELC技术以其产品较高的迁移率及产率，被业界普遍用于非晶硅的晶化。准分子激光晶化（ELC）是将高功率的激光束作用于待晶化非晶硅薄膜表面，由于硅极强的紫外光吸收能力，在极短的时间内（约50ns～150ns）可使a-Si薄膜表面在瞬间达到1000℃以上的高温而变成熔融状态，激光脉冲停止后，熔融状态的非晶硅冷却结晶变为多晶硅。采用准分子激光晶化制备的多晶硅薄膜晶粒大、空间选择性好，掺杂效率高、晶内缺陷少、电学特性好、迁移率较高，是目前综合性能最好的低温多晶硅薄膜。然而，采用准分子激光晶化制备的多晶硅薄膜也有自身的缺点，即晶粒尺寸对激光功率敏感，制备得到的多晶硅薄膜膜层的均匀性较差，从而使得由该多晶硅薄膜制备的产品（如薄膜晶体管等）性能差异较大。
综上所述，目前采用ELC技术制备的多晶硅薄膜均匀性较差，从而影响由该多晶硅薄膜制备的产品的性能。
发明内容
本发明实施例提供了一种低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置，用于解决采用现有的ELC技术制备的多晶硅薄膜均匀性较差的问题。
本发明实施例提供了一种低温多晶硅薄膜的制备方法，包括：
在基板上形成缓冲层；
通过构图工艺，在所述基板的缓冲层上形成非晶硅层的图形，其中，所述非晶硅层包括多个凸起结构以及位于多个所述凸起结构四周的部分被刻蚀掉的刻蚀区域；
对所述非晶硅层进行准分子激光晶化，得到低温多晶硅薄膜。
本发明实施例中，由于形成的非晶硅层中包括多个凸起结构，该些凸起结构在后续晶化过程中作为形核中心，能够均匀形核，从而保证了多晶硅晶粒的均匀分布，增大了晶粒的尺寸。
在制备过程中，通过构图工艺，在所述基板的缓冲层上形成非晶硅层的图形，具体包括：
在所述基板的缓冲层上沉积一层非晶硅薄膜；
对所述非晶硅薄膜进行选择性刻蚀，所述非晶硅薄膜中被刻蚀的区域形成所述非晶硅层的刻蚀区域，所述非晶硅薄膜中未被刻蚀的区域形成所述非晶硅层的多个凸起结构。
优选的，多个所述凸起结构等间距分布于非晶硅层。
在制备过程中，优选的，在所述基板的缓冲层上形成非晶硅层的图形之后，且在对所述非晶硅层进行准分子激光晶化之前，所述方法还包括：
采用等离子体增强化学气相沉积PECVD方式，在所述基板的非晶硅层上沉积一层用于防止所述非晶硅层上表面热量散失的保温层，以进一步增大多晶硅晶粒的尺寸。
优选的，所述保温层采用二氧化硅SiO2或氮化硅SiNx单层薄膜，或SiO2和SiNx的复合层薄膜。
本发明实施例还提供了一种低温多晶硅薄膜，该低温多晶硅薄膜由上述任一方法制备而成，该低温多晶硅薄膜的晶粒分布均匀，且尺寸较大。
本发明实施例还提供了一种薄膜晶体管，该薄膜晶体管采用上述低温多晶硅薄膜，该低温多晶硅薄膜可作为薄膜晶体管的有源层。
本发明实施例还提供了一种薄膜晶体管的制作方法，其中，所述薄膜晶体管的有源层的制作方法包括：
通过构图工艺，在形成了缓冲层的基板上，形成非晶硅层的图形，其中，所述非晶硅层包括多个凸起结构以及位于多个所述凸起结构四周的部分被刻蚀掉的刻蚀区域；
对所述非晶硅层进行准分子激光晶化，得到低温多晶硅薄膜；
对所述低温多晶硅薄膜通过构图工艺，形成有源层的图形。
在实施中，在形成非晶硅层的图形之前，所述方法还包括：
在基板上形成缓冲层；或者，
通过构图工艺，在基板上形成栅极的图形，以及在形成了所述栅极的基板上，形成缓冲层。
在实施中，通过构图工艺，在形成了缓冲层的基板上，形成非晶硅层的图形，具体包括：
在形成了缓冲层的基板上，沉积一层非晶硅薄膜；
对所述非晶硅薄膜进行选择性刻蚀，所述非晶硅薄膜中被刻蚀的区域形成所述非晶硅层的刻蚀区域，所述非晶硅薄膜中未被刻蚀的区域形成所述非晶硅层的多个凸起结构。
在实施中，多个所述凸起结构等间距分布于非晶硅层。
在实施中，在形成了缓冲层的基板上形成非晶硅层的图形之后，且在对所述非晶硅层进行准分子激光晶化之前，所述方法还包括：
采用等离子体增强化学气相沉积PECVD方式，在所述非晶硅层上沉积一层用于防止所述非晶硅层上表面热量散失的保温层。
进一步，在对所述非晶硅层进行准分子激光晶化之后，所述方法还包括：
去除所述低温多晶硅薄膜上的保温层。
本发明实施例还提供了一种显示装置，该显示装置包括上述薄膜晶体管，该薄膜晶体管可作为开关元件来控制像素，或是用作驱动元件来驱动像素。
附图说明
图1为本发明实施例提供的一种低温多晶硅薄膜的制备方法示意图；
图2为本发明实施例提供的实施例一的制备工艺示意图；
图3为本发明实施例提供的实施例一中沉积缓冲层后的剖面结构示意图；
图4为本发明实施例提供的实施例一中沉积非晶硅薄膜后的剖面结构示意图；
图5A为本发明实施例提供的实施例一中形成的非晶硅层的剖面结构示意图；
图5B为本发明实施例提供的实施例一中形成的非晶硅层的俯视结构示意图；
图6为本发明实施例提供的实施例一中沉积保温层后的剖面结构示意图。
具体实施方式
本发明实施例中，在基板上形成的非晶硅层包括多个凸起结构，在对该非晶硅层进行晶化过程中，多个凸起结构作为形核中心，能够均匀形核，从而保证了形成的多晶硅晶粒的均匀分布。
下面结合说明书附图对本发明实施例作进一步详细描述。
参见图1所示，本发明实施例一种低温多晶硅薄膜的制备方法，该方法包括以下步骤：
步骤11、在基板上形成缓冲层，以防止基板上的杂质进入非晶硅层，而影响非晶硅层的性能。
本步骤中，可采用化学气相沉积（Chemical Vapor Deposition，CVD）方式，在基板上沉积缓冲层薄膜，以形成缓冲层。
优选的，采用等离子体增强化学气相沉积（Plasma Enhanced Chemical VaporDeposition，PECVD）方式，在基板上沉积缓冲层薄膜，以形成缓冲层。
优选的，缓冲层可采用采用二氧化硅SiO2或氮化硅SiNx的单层薄膜，或SiO2和SiNx的复合层薄膜。
优选的，本步骤中形成的缓冲层的厚度为2000埃米～4000埃米。当然缓冲层的厚度也可以根据实际制备需要设置为其他数值。
在制备过程中，执行本步骤之前，可以预先对基板进行清洗，以使基板保持洁净。
本步骤中，基板可采用无碱玻璃基板、树脂基板、石英基板等常用的基板。
步骤12、通过构图工艺，在基板的缓冲层上形成非晶硅层，该非晶硅层包括多个凸起结构以及位于该多个凸起结构四周的部分被刻蚀掉的刻蚀区域。
本步骤中，通过构图工艺，在基板的缓冲层上形成非晶硅层，所形成的非晶硅层包括多个凸起结构以及位于该多个凸起结构四周的部分被刻蚀掉的刻蚀区域，具体的，可以采用光刻方法，将需要形成凸起结构的非晶硅薄膜区域进行保护，其他区域进行刻蚀（即刻蚀区域），最终被保护区域形成均匀分布的多个凸起结构，而该些凸起结构在后续晶化过程中作为形核中心，能够均匀形核，从而保证了多晶硅晶粒的均匀分布。
在制备过程中，为了进一步保证所形成的低温多晶硅薄膜的晶粒的均匀分布，优选的，形成的多个凸起结构等间距分布，以使非晶硅层呈现均匀分布的丘陵形貌，进一步保证晶粒的均匀分布。
步骤13、对步骤12所形成的非晶硅层进行准分子激光晶化，得到低温多晶硅薄膜。
本步骤中，在对所形成的非晶硅层进行准分子激光晶化过程中，由于步骤12所形成的非晶硅层的厚度呈现均匀分布的起伏，因此，厚度不等的非晶硅层（凸起结构所在的区域、及刻蚀区域的厚度不等）的临界完全熔融能量密度必然不同，在厚度较低的刻蚀区域的临界熔融能量密度之上必然存在一个能量密度区间，使得在该刻蚀区域之上的厚度较高的凸起结构处于不完全熔融状态，从而使这些凸起结构在晶化过程中能够均匀形核，保证了多晶硅晶粒的均匀分布，并增大了晶粒的尺寸。
实验证明，采用现有的制作方法得到的低温多晶硅薄膜的晶粒的大小一般在400纳米左右，而采用本发明的得到的低温多晶硅薄膜的晶粒的大小能至少达到600纳米～1000纳米，增大了晶粒的尺寸。
在制备过程中，步骤13中，对所形成的非晶硅层进行准分子激光晶化时，可根据非晶硅层的厚度、材质等特性，选择对非晶硅层进行一次、两次或更多次的准分子激光退火，以形成多晶硅薄膜。
优选的，对所形成的非晶硅层进行一次准分子激光退火，其工艺参数为：激光脉冲频率为500Hz，使用的激光能量密度为350～450mJ/cm2。
在制备过程中，步骤12中，通过构图工艺，在基板的缓冲层上形成非晶硅层，具体包括：
在基板的缓冲层上沉积一层非晶硅（a-Si）薄膜；以及
对非晶硅薄膜进行选择性刻蚀，其中，该非晶硅薄膜中被刻蚀的区域形成非晶硅层的刻蚀区域，该非晶硅薄膜中未被刻蚀的区域形成非晶硅层的多个凸起结构。
在制备过程中，可采用CVD方式在基板的缓冲层上沉积一层非晶硅薄膜。
优选的，采用PECVD方式在基板的缓冲层上沉积一层非晶硅薄膜。
优选的，步骤12中，在基板的缓冲层上沉积的非晶硅薄膜的厚度为400埃米～800埃米。当然非晶硅薄膜的厚度也可以根据实际制备需要设置为其他数值。
优选的，步骤12中，对非晶硅薄膜进行选择性刻蚀之后，被部分刻蚀掉的刻蚀区域的厚度为200埃米～600埃米，未被刻蚀的区域形成多个凸起结构，每个凸起结构的高度为100埃米～200埃米，且任意相邻两个凸起结构之间的间距为1000纳米～2000纳米。当然刻蚀区域的厚度、凸起结构的高度、相邻两个凸起结构的间距，也可以根据实际制备需要（如所需制备的低温多晶硅薄膜的晶粒的尺寸）设置为其他数值。
本发明实施例中，可根据基板的尺寸、以及设定的任意相邻两个凸起结构之间的间距确定多晶硅层中的凸起结构的数量。
本发明实施例中，不对非晶硅层所形成的凸起结构的形状进行限定。
优选的，本发明实施例的非晶硅层所形成的凸起结构采用圆柱体结构，且该凸起结构的直径为200埃米～300埃米。当然该凸起结构的直径也可以根据实际制备需要设置为其他数值。
在制备过程中，步骤12之后，且步骤13之前，本发明实施例的方法还包括如下步骤：
采用PECVD方式，在基板的非晶硅层上沉积一层用于防止该非晶硅层上表面热量散失的保温层，以进一步增大得到的多晶硅的晶粒尺寸。
本步骤中，在非晶硅层上沉积一层保温层，在对该非晶硅层进行晶化过程中，能够防止该非晶硅层上表面热量散失，以缩小非晶硅层上下膜层的温度差异，从而进一步增大多晶硅的晶粒尺寸。
本步骤中，采用PECVD方式在非晶硅层上沉积一层保温层，沉积的保温层均匀性好，稳定性高，可以保证晶化之后的晶粒尺寸进一步增大。
优选的，保温层的厚度为1000埃米～2000埃米。当然保温层的厚度也可以根据实际制备需要设置为其他数值。
优选的，保温层可以采用SiO2或SiNx单层薄膜，也可以采用SiO2和SiNx的复合层薄膜。
下面结合一个优选的实施例，对本发明提供的低温多晶硅薄膜的制备方法进行详细说明。
实施例一、本实施例中以玻璃基板作为基板，其制备工艺参见图2所示，包括如下步骤：
步骤21、在玻璃基板S1上沉积缓冲层S2，其剖面结构参见图3所示；
其中，缓冲层S2采用SiO2薄膜，其厚度为2000～4000埃米
步骤22、在该缓冲层之上沉积非晶硅（a-Si）薄膜S3，其剖面结构参见图4所示；
其中，该非晶硅薄膜的厚度为
步骤23、通过构图工艺，对该非晶硅薄膜S3进行选择性刻蚀，以形成非晶硅层，其剖面结构参见图5A所示，该非晶硅薄膜S3中被刻蚀的区域形成非晶硅层的刻蚀区域S31，该非晶硅薄膜中未被刻蚀的区域形成非晶硅层的多个凸起结构S32；
其中，该非晶硅层中较厚膜层的厚度为原有的
Figure BDA0000445466430000083
被部分刻蚀掉的刻蚀区域S31经蚀刻之后的厚度变为
Figure BDA0000445466430000084
形成在该刻蚀区域S31之上的柱状凸起结构S32的直径为
Figure BDA0000445466430000085
其高度为
Figure BDA0000445466430000086
任意相邻两个凸起结构S32的分布间距为1000～2000纳米（nm），其俯视结构参见图5B所示。
本步骤采用选择性刻蚀的方法，形成的非晶硅层包括了多个等间距分布的柱状凸起结构以及为该些凸起结构四周的刻蚀区域，以实现该些凸起结构在晶化过程中的不完全熔融状态，从而实现均匀形核，使制备得到的多晶硅晶粒分布均匀，并增大了晶粒尺寸。
步骤24、在刻蚀之后形成的非晶硅层上，采用PECVD方式沉积一层保温层S4，其剖面结构参见图6所示；
其中，该保温层S4的厚度为
Figure BDA0000445466430000091
由于该保温层S4能够防止非晶硅层表面的热量散失，能够进一步增大晶化后的晶粒尺寸。
优选的，该保温层可以采用SiO2或SiNx单层薄膜，也可以采用SiO2和SiNx的复合层薄膜。
步骤25、对玻璃基板S1上的非晶硅层进行ELC，得到低温多晶硅薄膜；
具体的，在激光脉冲频率为500HZ下，使用的激光能量密度为350-450mJ/cm2，对玻璃基板S1上的非晶硅层进行晶化。
本发明实施例还提供了一种低温多晶硅薄膜，该低温多晶硅薄膜由上述任一方法制备而成，该低温多晶硅薄膜的晶粒分布均匀，且尺寸较大。
本发明实施例还提供了一种薄膜晶体管，该薄膜晶体管采用上述低温多晶硅薄膜，该低温多晶硅薄膜可作为薄膜晶体管的有源层。
本发明实施例不对薄膜晶体管的其他结构（如栅极、栅极绝缘层、源漏极等等）进行限定，只要薄膜晶体管的有源层采用本发明实施例所提供的低温多晶硅薄膜制作即可。
本发明实施例还提供了一种薄膜晶体管的制作方法，其中，该薄膜晶体管的有源层的制作方法包括：
通过构图工艺，在形成了缓冲层的基板上，形成非晶硅层的图形，其中，该非晶硅层包括多个凸起结构以及位于多个凸起结构四周的部分被刻蚀掉的刻蚀区域；
对该非晶硅层进行准分子激光晶化，得到低温多晶硅薄膜；以及，
对该低温多晶硅薄膜通过构图工艺，形成有源层的图形。
本发明实施例提供的薄膜晶体管的制作方法中，薄膜晶体管的有源层采用低温多晶硅薄膜制作，不对薄膜晶体管的其他结构进行限定，只要有源层采用本发明实施例所提供的低温多晶硅薄膜制作薄膜晶体管的制作方法都涵盖在本发明实施例中。
优选的，缓冲层可采用采用二氧化硅SiO2或氮化硅SiNx的单层薄膜，或SiO2和SiNx的复合层薄膜。
优选的，基板上形成的缓冲层的厚度为2000埃米～4000埃米。当然缓冲层的厚度也可以根据实际制备需要设置为其他数值。
作为一种优选的实现方式，薄膜晶体管在制作时，可以先制作有源层，再制作栅极，该制作方式下，在形成非晶硅层的图形之前，该方法还包括：在基板上形成缓冲层。
该方式下，可采用CVD方式，在基板上沉积缓冲层薄膜，以形成缓冲层。
优选的，采用PECVD方式，在基板上沉积缓冲层薄膜，以形成缓冲层。
作为另一种优选的实现方式，薄膜晶体管在制作时，可以先制作栅极，再制作有源层，该制作方式下，在形成非晶硅层的图形之前，该方法还包括：
通过构图工艺，在基板上形成栅极的图形；以及，
在形成了栅极的基板上，形成缓冲层。
该方式下，缓冲层即为薄膜晶体管的栅极绝缘层。
在制备中，通过构图工艺，在形成了缓冲层的基板上，形成非晶硅层的图形，具体包括：
在形成了缓冲层的基板上，沉积一层非晶硅薄膜；
对该非晶硅薄膜进行选择性刻蚀，其中，该非晶硅薄膜中被刻蚀的区域形成所述非晶硅层的刻蚀区域，且该非晶硅薄膜中未被刻蚀的区域形成所述非晶硅层的多个凸起结构。
在制备过程中，为了进一步保证所形成的低温多晶硅薄膜的晶粒的均匀分布，优选的，多个凸起结构等间距分布于非晶硅层。
在制备过程中，在形成了缓冲层的基板上形成非晶硅层之后，且在对非晶硅层进行准分子激光晶化之前，所述方法还包括：
采用PECVD方式，在非晶硅层上沉积一层用于防止该非晶硅层上表面热量散失的保温层。
本步骤中，在非晶硅层上沉积一层保温层，在对该非晶硅层进行晶化过程中，能够防止该非晶硅层上表面热量散失，以缩小非晶硅层上下膜层的温度差异，从而进一步增大多晶硅的晶粒尺寸。
优选的，保温层的厚度为1000埃米～2000埃米。当然保温层的厚度也可以根据实际制备需要设置为其他数值。
优选的，保温层可以采用SiO2或SiNx单层薄膜，也可以采用SiO2和SiNx的复合层薄膜。
进一步，在对非晶硅层进行准分子激光晶化之后，该方法还包括：去除该低温多晶硅薄膜上的保温层。
具体的，在对非晶硅层进行准分子激光晶化之后，形成低温多晶硅薄膜，可以采用干刻工艺去除该低温多晶硅薄膜上的保温层。
优选的，在对非晶硅层进行准分子激光晶化之后，且在形成有源层的图形之前，去除该低温多晶硅薄膜上的保温层。
本发明实施例还提供了一种显示装置，该显示装置包括上述薄膜晶体管。优选的，该薄膜晶体管可作为开关元件来控制像素，或是用作驱动元件来驱动像素。
本发明实施例提供的显示装置可以为：液晶显示面板、电子纸、有机发光二极管（Organic Light Emitting Diode，OLED）面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
其中，该显示装置适用于液晶显示器、有机电致发光显示器、无机电致发光显示器、有源矩阵有机发光二极管显示器（Active Matrix/Organic LightEmitting Diode，AMOLED）等多种类型的显示器。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种低温多晶硅薄膜的制备方法，其特征在于，该方法包括：
在基板上形成缓冲层；
通过构图工艺，在所述基板的缓冲层上形成非晶硅层的图形，其中，所述非晶硅层包括多个凸起结构以及位于多个所述凸起结构四周的部分被刻蚀掉的刻蚀区域；
对所述非晶硅层进行准分子激光晶化，得到低温多晶硅薄膜。
2.如权利要求1所述的方法，其特征在于，通过构图工艺，在所述基板的缓冲层上形成非晶硅层的图形，具体包括：
在所述基板的缓冲层上沉积一层非晶硅薄膜；
对所述非晶硅薄膜进行选择性刻蚀，所述非晶硅薄膜中被刻蚀的区域形成所述非晶硅层的刻蚀区域，所述非晶硅薄膜中未被刻蚀的区域形成所述非晶硅层的多个凸起结构。
3.如权利要求1或2所述的方法，其特征在于，多个所述凸起结构等间距分布于非晶硅层。
4.如权利要求1所述的方法，其特征在于，在所述基板的缓冲层上形成非晶硅层的图形之后，且在对所述非晶硅层进行准分子激光晶化之前，所述方法还包括：
采用等离子体增强化学气相沉积PECVD方式，在所述基板的非晶硅层上沉积一层用于防止所述非晶硅层上表面热量散失的保温层。
5.如权利要求4所述的方法，其特征在于，所述保温层采用二氧化硅SiO2或氮化硅SiNx单层薄膜，或SiO2和SiNx的复合层薄膜。
6.一种低温多晶硅薄膜，其特征在于，所述低温多晶硅薄膜由权利要求1～5任一项所述的方法制备而成。
7.一种薄膜晶体管，其特征在于，所述薄膜晶体管采用如权利要求6所述的低温多晶硅薄膜。
8.一种薄膜晶体管的制作方法，其特征在于，所述薄膜晶体管的有源层的制作方法包括：
通过构图工艺，在形成了缓冲层的基板上，形成非晶硅层的图形，其中，所述非晶硅层包括多个凸起结构以及位于多个所述凸起结构四周的部分被刻蚀掉的刻蚀区域；
对所述非晶硅层进行准分子激光晶化，得到低温多晶硅薄膜；
对所述低温多晶硅薄膜通过构图工艺，形成有源层的图形。
9.如权利要求8所述的方法，其特征在于，在形成非晶硅层的图形之前，所述方法还包括：
在基板上形成缓冲层；或者，
通过构图工艺，在基板上形成栅极的图形，以及在形成了所述栅极的基板上，形成缓冲层。
10.如权利要求8所述的方法，其特征在于，通过构图工艺，在形成了缓冲层的基板上，形成非晶硅层的图形，具体包括：
在形成了缓冲层的基板上，沉积一层非晶硅薄膜；
对所述非晶硅薄膜进行选择性刻蚀，所述非晶硅薄膜中被刻蚀的区域形成所述非晶硅层的刻蚀区域，所述非晶硅薄膜中未被刻蚀的区域形成所述非晶硅层的多个凸起结构。
11.如权利要求8～10任一所述的方法，其特征在于，多个所述凸起结构等间距分布于非晶硅层。
12.如权利要求8～10任一所述的方法，其特征在于，在形成了缓冲层的基板上形成非晶硅层的图形之后，且在对所述非晶硅层进行准分子激光晶化之前，所述方法还包括：
采用等离子体增强化学气相沉积PECVD方式，在所述非晶硅层上沉积一层用于防止所述非晶硅层上表面热量散失的保温层。
13.如权利要求12所述的方法，其特征在于，在对所述非晶硅层进行准分子激光晶化之后，所述方法还包括：
去除所述低温多晶硅薄膜上的保温层。
14.一种显示装置，其特征在于，所述显示装置包括如权利要求7所述的薄膜晶体管。
CN201310722877.7A 2013-12-24 2013-12-24 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置 Active CN103681776B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310722877.7A CN103681776B (zh) 2013-12-24 2013-12-24 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
PCT/CN2014/076046 WO2015096320A1 (zh) 2013-12-24 2014-04-23 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
US14/421,955 US9559159B2 (en) 2013-12-24 2014-04-23 Low-temperature polysilicon membrane and preparation method thereof, thin-film transistor and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310722877.7A CN103681776B (zh) 2013-12-24 2013-12-24 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置

Publications (2)

Publication Number Publication Date
CN103681776A true CN103681776A (zh) 2014-03-26
CN103681776B CN103681776B (zh) 2017-11-07

Family

ID=50318752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310722877.7A Active CN103681776B (zh) 2013-12-24 2013-12-24 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置

Country Status (3)

Country Link
US (1) US9559159B2 (zh)
CN (1) CN103681776B (zh)
WO (1) WO2015096320A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104037127A (zh) * 2014-06-11 2014-09-10 京东方科技集团股份有限公司 一种多晶硅层及显示基板的制备方法、显示基板
CN104078621A (zh) * 2014-06-20 2014-10-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
CN104409510A (zh) * 2014-10-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104658891A (zh) * 2015-03-03 2015-05-27 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
WO2015096320A1 (zh) * 2013-12-24 2015-07-02 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
CN104900532A (zh) * 2015-06-15 2015-09-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
WO2016004665A1 (zh) * 2014-07-10 2016-01-14 深圳市华星光电技术有限公司 低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构
CN105633076A (zh) * 2016-01-04 2016-06-01 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
CN105957805A (zh) * 2016-06-29 2016-09-21 京东方科技集团股份有限公司 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置
WO2020098143A1 (zh) * 2018-11-13 2020-05-22 武汉华星光电半导体显示技术有限公司 Oled 显示面板及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161498B (zh) * 2015-08-03 2017-09-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及显示装置
CN107919268B (zh) * 2017-10-12 2020-10-09 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060013106A (ko) * 2004-08-06 2006-02-09 비오이 하이디스 테크놀로지 주식회사 다결정실리콘막 형성방법
CN1933104A (zh) * 2005-09-14 2007-03-21 财团法人工业技术研究院 半导体薄膜结晶及半导体元件制造的方法
US20080182392A1 (en) * 2007-01-29 2008-07-31 Innolux Display Corp. Method for fabricating polysilicon layer with large and uniform grains
CN101819999A (zh) * 2010-05-17 2010-09-01 广东中显科技有限公司 一种用于横向诱导晶化低温多晶硅薄膜的多层膜结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
WO1997023806A1 (en) * 1995-12-26 1997-07-03 Seiko Epson Corporation Active matrix substrate, production method of active matrix substrate, liquid crystal display device and electronic equipment
TW418539B (en) * 1998-05-29 2001-01-11 Samsung Electronics Co Ltd A method for forming TFT in liquid crystal display
US6475836B1 (en) * 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4501859B2 (ja) * 2003-06-27 2010-07-14 日本電気株式会社 薄膜トランジスタ、薄膜トランジスタ基板、電子機器及び多結晶半導体薄膜の製造方法
TWI244214B (en) * 2004-09-23 2005-11-21 Au Optronics Corp Semiconductor device and method of fabricating a LTPS film
EP1742251A1 (en) * 2005-07-05 2007-01-10 STMicroelectronics S.r.l. Process for manufacturing a thin-film transistor device
CN103681776B (zh) * 2013-12-24 2017-11-07 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060013106A (ko) * 2004-08-06 2006-02-09 비오이 하이디스 테크놀로지 주식회사 다결정실리콘막 형성방법
CN1933104A (zh) * 2005-09-14 2007-03-21 财团法人工业技术研究院 半导体薄膜结晶及半导体元件制造的方法
US20080182392A1 (en) * 2007-01-29 2008-07-31 Innolux Display Corp. Method for fabricating polysilicon layer with large and uniform grains
CN101819999A (zh) * 2010-05-17 2010-09-01 广东中显科技有限公司 一种用于横向诱导晶化低温多晶硅薄膜的多层膜结构

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015096320A1 (zh) * 2013-12-24 2015-07-02 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
US9559159B2 (en) 2013-12-24 2017-01-31 Boe Technology Group Co., Ltd. Low-temperature polysilicon membrane and preparation method thereof, thin-film transistor and display device
CN104037127A (zh) * 2014-06-11 2014-09-10 京东方科技集团股份有限公司 一种多晶硅层及显示基板的制备方法、显示基板
WO2015188594A1 (zh) * 2014-06-11 2015-12-17 京东方科技集团股份有限公司 多晶硅层及显示基板的制备方法、显示基板
CN104078621A (zh) * 2014-06-20 2014-10-01 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
WO2015192558A1 (zh) * 2014-06-20 2015-12-23 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
WO2016004665A1 (zh) * 2014-07-10 2016-01-14 深圳市华星光电技术有限公司 低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构
CN104409510A (zh) * 2014-10-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US9842735B2 (en) 2015-03-03 2017-12-12 Boe Technology Group Co., Ltd. Method of manufacturing low temperature polycrystalline silicon thin film and thin film transistor, thin film transistor, display panel and display device
CN104658891A (zh) * 2015-03-03 2015-05-27 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
WO2016138715A1 (zh) * 2015-03-03 2016-09-09 京东方科技集团股份有限公司 低温多晶硅薄膜及薄膜晶体管的制备方法、薄膜晶体管、显示面板及显示装置
CN104658891B (zh) * 2015-03-03 2019-03-15 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
WO2016202062A1 (zh) * 2015-06-15 2016-12-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN104900532A (zh) * 2015-06-15 2015-09-09 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104900532B (zh) * 2015-06-15 2018-10-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
US10651211B2 (en) 2015-06-15 2020-05-12 Boe Technology Group Co., Ltd. Thin film transistor and preparation method thereof, array substrate and display apparatus
WO2017117901A1 (zh) * 2016-01-04 2017-07-13 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
CN105633076A (zh) * 2016-01-04 2016-06-01 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
US20180217421A1 (en) * 2016-01-04 2018-08-02 Boe Technology Group Co., Ltd. Display substrate and manufacturing method thereof and display device
CN105957805B (zh) * 2016-06-29 2018-12-18 京东方科技集团股份有限公司 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置
CN105957805A (zh) * 2016-06-29 2016-09-21 京东方科技集团股份有限公司 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置
WO2020098143A1 (zh) * 2018-11-13 2020-05-22 武汉华星光电半导体显示技术有限公司 Oled 显示面板及其制作方法

Also Published As

Publication number Publication date
US9559159B2 (en) 2017-01-31
CN103681776B (zh) 2017-11-07
US20160035819A1 (en) 2016-02-04
WO2015096320A1 (zh) 2015-07-02

Similar Documents

Publication Publication Date Title
CN103681776A (zh) 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
CN102969250B (zh) Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置
CN102891107B (zh) 低温多晶硅基板及其制作方法
KR101602997B1 (ko) 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치
CN107425044B (zh) 一种柔性显示面板、其制作方法及显示装置
US10192975B2 (en) Low temperature polycrystalline silicon thin film transistor
WO2015165164A1 (zh) 低温多晶硅薄膜晶体管及其制作方法、阵列基板和显示装置
US9773813B2 (en) Thin film transistor and a manufacturing method thereof, array substrate and a manufacturing method thereof, display device
US20160307978A1 (en) Manufacturing method of array substrate, array substrate and display device
CN104362084B (zh) 低温多晶硅薄膜及其制备方法、低温多晶硅薄膜晶体管
TW200832714A (en) Fabricating method for low temperatyue polysilicon thin film
US10699905B2 (en) Low-temperature polysilicon (LTPS), thin film transistor (TFT), and manufacturing method of array substrate
JP2008147680A (ja) 薄膜トランジスタを製造する方法
WO2015188594A1 (zh) 多晶硅层及显示基板的制备方法、显示基板
US10693011B2 (en) Thin film transistor array substrate, method of manufacturing the same, and display device including thin film transistor substrate
US20170236705A1 (en) Low Temperature Poly-Silicon Thin Film, Low-Temperature Poly-Silicon Thin Film Transistor and Manufacturing Methods Thereof, and Display Device
WO2015192558A1 (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
US11227882B2 (en) Thin film transistor, method for fabricating the same, display substrate, and display device
CN106128940A (zh) 一种低温多晶硅薄膜的制备方法
CN104465319A (zh) 低温多晶硅的制作方法及tft基板的制作方法
US9842735B2 (en) Method of manufacturing low temperature polycrystalline silicon thin film and thin film transistor, thin film transistor, display panel and display device
CN104505404A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US20170133512A1 (en) Polycrystalline silicon thin-film transistor and method for manufacturing the same and display device
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
US10355033B2 (en) Manufacturing method of polycrystalline silicon thin film and manufacturing method of thin film transistor array substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant