KR20060013106A - 다결정실리콘막 형성방법 - Google Patents
다결정실리콘막 형성방법 Download PDFInfo
- Publication number
- KR20060013106A KR20060013106A KR1020040061929A KR20040061929A KR20060013106A KR 20060013106 A KR20060013106 A KR 20060013106A KR 1020040061929 A KR1020040061929 A KR 1020040061929A KR 20040061929 A KR20040061929 A KR 20040061929A KR 20060013106 A KR20060013106 A KR 20060013106A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- poly
- temperature annealing
- polysilicon
- tft
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 37
- 239000010408 film Substances 0.000 claims abstract description 39
- 238000000137 annealing Methods 0.000 claims abstract description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 239000011521 glass Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 238000002425 crystallisation Methods 0.000 claims abstract description 12
- 230000008025 crystallization Effects 0.000 claims abstract description 10
- 239000010409 thin film Substances 0.000 claims abstract description 7
- 230000002093 peripheral effect Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다결정실리콘 박막트랜지스터(poly-Si TFT)를 형성하기 위한 다결정실리콘막 형성방법을 개시한다. 개시된 본 발명의 다결정실리콘막 형성방법은, 다결정실리콘 박막트랜지스터를 형성하기 위해 유리기판 상에 버퍼막을 개재해서 형성한 비정질실리콘을 어닐링하여 다결정실리콘으로 결정화시키는 다결정실리콘막 형성방법으로서, 상기 비정질실리콘의 결정화는 850∼950℃의 고온 어닐링과 600℃ 부근의 저온 어닐링을 반복적으로 30∼60초 동안 진행하는 히트 펄스 싸이클(heat pulse cycle) 방식으로 수행하는 것을 특징으로 한다.
Description
도 1 및 도 2는 본 발명에 따른 다결정실리콘막 형성방법을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 유리기판 2 : 버퍼막
3 : 비정질실리콘막 4 : 다결정실리콘막
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 다결정실리콘 박막트랜지스터(poly-Si TFT)를 형성하기 위한 다결정실리콘막 형성방법에 관한 것이다.
액정표시장치 또는 유기발광표시장치 등에서 스위칭 소자로 사용되는 박막트랜지스터(Thin Film Transistor : 이하, TFT)는 상기의 평판표시장치들의 성능에 있어 가장 중요한 구성요소이다. 여기서, 상기 TFT의 성능을 판단하는 기준인 이동도(mobility) 또는 누설전류 등은 전하 운반자가 이동하는 경로인 활성층이 어떤 상태(state) 또는 구조를 갖느냐, 즉, 활성층의 재료인 실리콘 박막이 어떤 상태 또는 구조를 갖느냐에 크게 좌우된다. 현재 상용화되어 있는 액정표시장치의 경우 TFT의 활성층은 대부분 비정질실리콘(amorphous silicon: 이하, a-Si)이다.
그런데, 활성층으로서 a-Si을 적용한 a-Si TFT는 이동도가 0.5㎠/Vs 내외로 매우 낮기 때문에 액정표시장치에 들어가는 모든 스위칭 소자를 만들기엔 제한적이다. 이것은 액정표시장치의 주변회로용 구동 소자는 매우 빠른 속도로 동작해야 하는데, a-Si TFT는 주변회로용 구동 소자에서 요구하는 동작 속도를 만족시킬 수 없으므로, 상기 a-Si TFT로는 주변회로용 구동 소자의 구현이 실질적으로 곤란하다는 것을 의미한다.
한편, 활성층으로서 다결정실리콘(polycrystalline silicon: 이하, poly-Si)을 적용한 poly-Si TFT는 이동도가 수십∼수백㎠/Vs로 높기 때문에 주변회로용 구동 소자에 대응 가능한 높은 구동속도를 낼 수 있다. 이 때문에, 유리기판 상에 poly-Si막을 형성시키면, 화소 스위칭 소자 뿐만 아니라 주변회로용 구동 부품들 또한 구현이 가능하게 된다. 따라서, 주변회로 형성에 필요한 별도의 모듈 공정이 필요치 않을 뿐만 아니라, 화소영역을 형성할 때 함께 주변회로 구동 부품들까지 형성할 수 있으므로 주변회로용 구동 부품 비용의 절감을 기대할 수 있다.
뿐만 아니라, poly-Si TFT는 높은 이동도 때문에 a-Si TFT 보다 작게 만들 수 있고, 그리고, 집적 공정을 통해 주변회로의 구동 소자와 화소영역의 스위칭 소자를 동시에 형성할 수 있기 때문에, 선폭 미세화가 보다 용이해져 a-Si TFT-LCD에서 실현이 힘든 고해상도를 얻는데 매우 유리하다.
게다가, poly-Si TFT는 높은 전류 특성을 갖기 때문에 차세대 평판표시장치 인 유기발광표시장치의 구동 소자로서 적합하며, 이에 따라, 최근 유리기판 상에서 poly-Si막을 형성시켜 TFT를 제조하는 poly-Si TFT의 연구가 활발하게 진행되고 있다.
한편, poly-Si막을 유리기판 상에 형성시키기 위한 방법으로서는 버퍼막의 개재하에 a-Si막의 증착후 어닐링을 행하여 상기 a-Si막을 결정화시키는 방법을 들 수 있다.
그런데, 이 방법은 어닐링을 600℃ 이상의 고온에서 수십 시간 이상으로 진행해야 하는 것과 관련해서, 그 과정 동안 유리기판의 수축 현상이 일어나거나 심각한 찌그러짐이 현상이 발생되어 후속 공정 진행시 마스크 오정렬 등의 불량이 발생되고, 그래서, 액정표시장치의 신뢰성 및 수율 감소를 초래하게 되는 문제점이 있다.
또한, 이 방법은 a-Si막을 결정화시키는데 소요되는 공정 시간이 너무 길다는 문제점이 있다.
게다가, 이 방법은 a-Si을 poly-Si으로 결정화시킬 때 흡수에너지의 외부 열 방출을 억제할 수 없어서 결정립 크기가 작으며, 그래서, 소망하는 이동도 특성을 얻을 수 없는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 어닐링 온도에 기인하여 유리기판의 변형 및 그에 따른 불량 발생이 일어나는 것을 방지할 수 있는 poly-Si막 형성방법을 제공함에 그 목적이 있다.
또한, 본 발명은 a-Si의 결정화에 소요되는 공정 시간을 현격하게 줄일 수 있는 poly-Si막 형성방법을 제공함에 그 다른 목적이 있다.
게다가, 본 발명은 큰 결정립 성장이 이루어짐도록 함과 아울러 균일한 결정립 성장이 이루어지도록 할 수 있는 poly-Si막 형성방법을 제공함에 그 또 다른 목적이 있다.
상기와 같은 목적을 달성하기 위해, 본 발명은, 다결정실리콘 박막트랜지스터를 형성하기 위해 유리기판 상에 버퍼막을 개재해서 형성한 a-Si을 어닐링하여 poly-Si으로 결정화시키는 poly-Si막 형성방법으로서, 상기 비정질실리콘의 결정화는 고온 어닐링과 저온 어닐링은 반복적으로 짧은 시간 동안 진행하는 히트 펄스 싸이클(heat pulse cycle) 방식으로 수행하는 것을 특징으로 하는 poly-Si막 형성방법을 제공한다.
여기서, 상기 고온 어닐링은 850∼950℃의 온도로 진행하고, 저온 어닐링은 600℃ 부근의 온도로 진행하며, 상기 고온 어닐링과 저온 어닐링을 반복적으로 30∼60초 동안 진행한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
전술한 바와 같이, a-Si막을 결정화시키기 위해 600℃ 이상의 고온에서 수십 시간 동안 어닐링을 진행하면, 그 과정에서 유리기판의 수축 현상이 일어나 불량이 유발될 뿐만 아니라 결정립 크기가 작고 불균일하며, 따라서, 이렇게 형성된 poly-Si막을 이용하여 poly-Si TFT를 형성할 경우, 소망하는 이동도 특성을 얻을 수 없다.
이에, 본 발명은 히트 펄스 싸이클(heat pulse cycle)이라는 결정화 방법을 이용하여 유리기판 상에 버퍼막을 개재하여 형성한 a-Si막의 poly-Si막으로의 결정화를 이룬다.
상기 히트 펄스 싸이클 방식은, 도 1에 도시된 바와 같이, 유리기판(1) 상에 버퍼막(2)을 개재해서 형성한 a-Si막(3)에 대해 850∼950℃의 고온 어닐링과 600℃ 부근의 저온 어닐링을 반복적으로 30∼60초의 짧은 시간 동안 진행하여 poly-Si막 (4)으로 결정화시키는 방식이다.
이러한 히트 펄스 싸이클 방식을 이용한 결정화 공정에 따르면, 고온 및 저온 어닐링이 반복적으로 짧은 시간 동안 진행되는 것과 관련해서 유리기판(1)의 수축 및 찌그러짐은 발생되지 않으며, 따라서, 후속 공정시 마스크 오정렬 등의 불량이 초래되는 것을 방지할 수 있게 된다.
특히, 상기 히트 펄스 싸이클 방식을 이용한 결정화 공정에 따르면, 고온 어닐링 영역에서는 수십초의 짧은 시간동안 가열처리가 진행되어 결정화를 위한 씨드 생성(seed generation) 생성이 이루어지고, 연속적으로 상대적으로 온도를 낮춰 진행하는 저온 어닐링 영역에서는 흡수에너지의 외부 열방출이 억제되므로써, 크고 균일한 결정립 성장이 이루어지며, 따라서, 이렇게 얻어진 poly-Si막(4)으로 poly-Si TFT를 구현하므로써, 소망하는 이동도 특성을 얻을 수 있음은 물론 대면적 TFT- LCD를 구현할 수 있게 된다.
결국, 본 발명은 600℃ 이상의 고온에서 수십 시간 동안 어닐링을 진행하는 종래의 방법 대신에, 고온 어닐링과 저온 어닐링을 반복적으로 짧은 시간 동안 진행하는 히트 펄스 싸이클 방법으로 a-Si막의 poly-Si막으로의 결정화를 진행하므로, 유리기판의 수축과 같은 불량의 발생없이 크고 균일한 결정립들을 갖는 poly-Si막을 신뢰성있게 형성할 수 있다.
이상에서와 같이, 본 발명은 a-Si막의 결정화를 고온과 저온 어닐링을 반복적으로 짭은 시간 동안 진행하는 방식으로 수행하므로써, 유리기판의 수축 및 찌그러짐이 발생되지 않도록 할 수 있으며, 이에 따라, TFT-LCD의 제조수율 및 신뢰성을 향상시킬 수 있다.
또한, 본 발명은 상기한 방식의 결정화 방법을 통해 크고 균일한 결정립의 poly-Si막을 형성할 수 있으며, 이에 따라, poly-Si TFT의 이동도 특성을 향상시킬 수 있음은 물론 대면적 TFT-LCD의 구현을 가능하게 할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
Claims (2)
- 다결정실리콘 박막트랜지스터를 형성하기 위해 유리기판 상에 버퍼막을 개재해서 형성한 비정질실리콘을 어닐링하여 다결정실리콘으로 결정화시키는 다결정실리콘막 형성방법으로서,상기 비정질실리콘의 결정화는 고온 어닐링과 저온 어닐링은 반복적으로 짧은 시간 동안 진행하는 히트 펄스 싸이클(heat pulse cycle) 방식으로 수행하는 것을 특징으로 하는 다결정실리콘막 형성방법.
- 제 1 항에 있어서, 상기 고온 어닐링은 850∼950℃의 온도로 진행하고, 저온 어닐링은 600℃ 부근의 온도로 진행하며, 상기 고온 어닐링과 저온 어닐링을 반복적으로 30∼60초 동안 진행하는 것을 특징으로 하는 다결정실리콘막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040061929A KR20060013106A (ko) | 2004-08-06 | 2004-08-06 | 다결정실리콘막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040061929A KR20060013106A (ko) | 2004-08-06 | 2004-08-06 | 다결정실리콘막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060013106A true KR20060013106A (ko) | 2006-02-09 |
Family
ID=37122581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040061929A KR20060013106A (ko) | 2004-08-06 | 2004-08-06 | 다결정실리콘막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060013106A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681776A (zh) * | 2013-12-24 | 2014-03-26 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置 |
| KR101455290B1 (ko) * | 2012-01-31 | 2014-11-03 | 전북대학교산학협력단 | 플라즈마 용사 공정과 어닐링 공정을 이용한 태양광용 다결정 실리콘 박막의 제조 방법 |
-
2004
- 2004-08-06 KR KR1020040061929A patent/KR20060013106A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101455290B1 (ko) * | 2012-01-31 | 2014-11-03 | 전북대학교산학협력단 | 플라즈마 용사 공정과 어닐링 공정을 이용한 태양광용 다결정 실리콘 박막의 제조 방법 |
| CN103681776A (zh) * | 2013-12-24 | 2014-03-26 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置 |
| US9559159B2 (en) | 2013-12-24 | 2017-01-31 | Boe Technology Group Co., Ltd. | Low-temperature polysilicon membrane and preparation method thereof, thin-film transistor and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4275336B2 (ja) | 半導体装置の作製方法 | |
| US20050184290A1 (en) | Semiconductor device | |
| JP5553327B2 (ja) | 薄膜トランジスタの製造方法及びその製造方法により得られた薄膜トランジスタを有する有機発光素子表示装置 | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| KR20030039312A (ko) | 발광 장치 | |
| JP7032625B2 (ja) | 発光装置 | |
| US20090315034A1 (en) | Thin Film Transistor (TFT), method of fabricating the TFT, and Organic Light Emitting Diode (OLED) display including the TFT | |
| KR100577795B1 (ko) | 다결정 실리콘막 형성방법 | |
| CN101789434B (zh) | 影像显示系统及其制造方法 | |
| JP4275720B2 (ja) | 半導体装置及びその作製方法 | |
| JP4360826B2 (ja) | 半導体膜およびその製造方法 | |
| KR20060013106A (ko) | 다결정실리콘막 형성방법 | |
| JP4761616B2 (ja) | 半導体装置の作製方法 | |
| JP4712156B2 (ja) | 半導体装置の作製方法 | |
| JPH0752329B2 (ja) | アクテイブマトリツクス表示装置の駆動ｉｃ | |
| JP4884735B2 (ja) | 半導体装置の作製方法 | |
| KR100663298B1 (ko) | 다결정실리콘 박막트랜지스터의 다결정 실리콘막 형성방법 | |
| KR100719919B1 (ko) | 다결정실리콘 박막트랜지스터 형성방법 | |
| Kim | TFT backplane and issues for OLED | |
| JP4939699B2 (ja) | 半導体装置の作製方法 | |
| Lee | 15.1: Invited Paper: Super Grain Silicon Technology for AMOLED TV Applications | |
| KR101234213B1 (ko) | 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 | |
| KR100675936B1 (ko) | 단결정실리콘막 형성방법 | |
| KR20060040367A (ko) | 자기장결정화방법에 의한 액정표시소자 제조방법 | |
| JP4429598B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |