CN1933104A - 半导体薄膜结晶及半导体元件制造的方法 - Google Patents

半导体薄膜结晶及半导体元件制造的方法 Download PDF

Info

Publication number
CN1933104A
CN1933104A CNA2006100648734A CN200610064873A CN1933104A CN 1933104 A CN1933104 A CN 1933104A CN A2006100648734 A CNA2006100648734 A CN A2006100648734A CN 200610064873 A CN200610064873 A CN 200610064873A CN 1933104 A CN1933104 A CN 1933104A
Authority
CN
China
Prior art keywords
thermosphere
amorphous silicon
silicon layer
guarantor
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100648734A
Other languages
English (en)
Inventor
林家兴
陈麒麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of CN1933104A publication Critical patent/CN1933104A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种制造半导体元件的方法，其包括：提供基板；在该基板上形成非晶硅层；在该非晶硅层上形成保热层；图案化该保热层；以及照射该已图案化的保热层。

Description

半导体薄膜结晶及半导体元件制造的方法
技术领域
本发明一般和半导体制造有关，更明确地说，是关于利用保热层来结晶非晶硅膜以制造半导体元件的方法。
背景技术
由于对具有更高分辨率显示器的小型电子产品的需求，激起液晶显示器(LCD)领域不断地进行研发。LCD中有一重要元件为薄膜晶体管(TFT)。TFT通常是制造于透明基板(如玻璃或塑料基板)上，且运用薄膜硅半导体。
薄膜硅半导体通常包含非晶硅(a-Si)半导体及多晶硅(p-Si)半导体。非晶硅半导体最常使用，因为它们可通过量产以非常低廉的成本来制造。p-Si半导体具有优于a-Si半导体的物理特性，如导电性。然而，制造p-Si半导体却比a-Si半导体还要困难。由于p-Si半导体具有优越的特性，许多研究均集中在改善制造p-Si半导体的工艺上。
制造p-Si TFT LCD的方法包含结晶工艺。该项工艺包含在玻璃基板上形成a-Si薄膜，且将该薄膜形成于p-Si膜之中。结晶方法的公知范例包含固相结晶法(SPC)及准分子激光退火法(ELA)。上述这些方法均使用很低的热预算，也就是，ELA方法为高温及短退火时间，而SPC方法则为非常低温及较长的退火时间。该低热预算工艺非常重要，因为LCD中通常会使用的玻璃基板并无法耐受高退火温度及/或长退火时间而不变形或破裂。举例来说，玻璃通常会在约600℃(在不变形该玻璃基板下通常允许的最高温度)温度处破裂或变形。
SPC法包含在约400℃至800℃的温度处对该玻璃基板上所形成的a-Si膜进行退火，以便获得p-Si膜。因为SPC法可能涉及使用高温工艺，所以，便必须在该玻璃基板中使用昂贵的石英玻璃，其成本通常非常昂贵而无法适用于LCD元件中。
ELA法包含利用短脉冲准分子激光来照射该a-Si膜，以便获得该p-Si膜，该脉冲宽度约20至200ns。ELA法是目前多晶硅TFT制造中最常用的方法。p-Si薄膜的晶粒尺寸可达300至600nm，而p-SiTFT的载子移动率则可达200cm2/V-s。不过，此数值并不符合未来高效能平面显示器的需求。再者，ELA不稳定的激光能量输出通常会将工艺范围缩小至数十个mJ/cm2的程度。所以，必须进行频繁的激光照射以重新熔化该不规律激光能量波动所造成的有瑕疵精细晶粒，使得该ELA法的成本提高，进而较不具竞争力。
在p-Si TFT LCD中，不论是由SPC法或ELA法所制成，均强烈需要进一步放大p-Si膜的晶粒尺寸。在公知的方法中，晶粒尺寸约为300至600nm。为增强p-Si TFT LCD的功能，必须将晶粒尺寸放大至数微米以上。下文说明要放大晶粒尺寸的理由。移动率数值是影响半导体元件功能的因素。移动率代表的是电子漂移速度。当晶粒尺寸很小时，漂移速度便会下降，且在该电子路径中会有许多晶粒场。当漂移速度下降时，便无法预期该半导体元件的功能可以强化。
与通过公知的准分子激光结晶所形成的晶粒尺寸相比，有一种称为超横向成长(SLG)的已知技术用来形成较大的晶粒。虽然可获得非常大的晶粒，不过，可达SLG效果的激光束能量强度区却远高于常用的准分子激光结晶中所用的能量。另外，该能量强度区的范围还非常狭窄。从晶粒的位置控制观点来看，可能无法控制获得大型晶粒的位置。结果，晶粒的大小便不均匀且晶体表面的粗糙度也非常大。
所以已经有人开发出序列式横向固化(SLS)法以人为的方式来控制要发生于预期位置处的SLG。根据SLS法，会通过狭缝状掩膜将脉冲振荡准分子激光束照射在材料上。当该材料与该激光束间的相对位置在每次照射中位移略等于通过该SLG所形成的晶体的长度时便完成该结晶作用。不过，该SLS法可能会因该材料表面上光束点与该材料基板间的激光束的馈孔距(也就是，相对的偏移距离)非常小的关系而导致处理量不足。
所以，需要有一种半导体薄膜结晶的方法，能够以成本较低的方式达成较高处理量以及更大且均匀的晶粒尺寸、且不会损失预期的电特性。
发明内容
本发明涉及一种解决因先前技术的限制与缺点所造成的种种问题的方法。
根据本发明一具体实施例，提供一种制造半导体元件的方法，其包括：提供基板；在该基板上形成非晶硅层；在该非晶硅层上形成保热层；图案化该保热层；以及照射该已图案化的保热层。
另外，根据本发明，提供一种制造半导体元件的方法，其包括：提供基板；在该基板上形成缓冲层；在该缓冲层上形成非晶硅层；在该非晶硅层上形成保热层；图案化该保热层；以及利用激光来照射该非晶硅层与该已图案化的保热层。
进一步，根据本发明，提供一种制造半导体元件的方法，其包括：在基板上形成非晶硅层；在该非晶硅层上形成保热层；图案化该保热层；以及照射该非晶硅层与该保热层。
在下文的说明中将部份提出本发明的其它特点与优点，而且从该说明中将了解本发明其中一部份，或者通过实施本发明亦可得知。通过权利要求中特别列出的元件与组合将可了解且达成本发明的特点与优点。
应该了解的是，上文的概要说明以及下文的详细说明都仅供作例示与解释，其并未限制本文所主张的发明。
附图说明
当结合各随附附图而阅览时，即可更佳了解本发明之前披露的摘要以及下文详细说明。为达本发明的说明目的，各附图里表示有现属较佳的各具体实施例。然应了解本发明并不限于所表示的精确排置方式及设备装置。
现将详细参照本发明具体实施例，其实施例图解于附图之中。尽其可能，所有附图中将依相同元件符号以代表相同或类似的部件。
在各附图中：
图1A至1G为根据本发明一具体实施例用于制造半导体元件的方法的示意图；
图2为根据图1A至1G的方法所形成的主动层的概略示意图；以及
图3A与3B分别为单栅极结构与双栅极结构的概略示意图。
主要元件标记说明
10                                基板
12                                缓冲层
14                                非晶硅层
14-1                              主动层
16                                保热层
16-1                              保热层
A                                 初始成长部位
B                                 初始成长部位
18                                激光
20                                晶粒边界
22                                晶粒边界
30                                单栅极结构
31                                栅极
32                                栅极指状部
36                                第一扩散区
38                                第二扩散区
40                                双栅极结构
41                                栅极
42                                第一栅极指状部
43                                第二栅极指状部
44                                第一扩散区
46                                第三区
48                                第二扩散区
具体实施方式
图1A至1G为根据本发明一具体实施例用于制造半导体元件的方法的示意图。参照图1A，举例来说，通过冲洗与烘干来界定基板10。基板10包含半导体晶片、石英、玻璃、塑料、或金属箔中的一种。基板10的厚度可能随着材料不同而改变。在其中一项观点中，对4英寸半导体晶片而言，基板10的厚度约为0.525毫米(mm)，或对8英寸半导体晶片而言，基板的厚度则约为0.625mm。在其它观点中，由玻璃、塑料、或金属箔所制成的基板10的厚度分别约为0.5、0.2、以及0.05mm。
参照图1B，视情况可在基板10上形成缓冲层12。缓冲层12(如二氧化硅(SiO2)层)是用来避免基板10中的金属离子污染基板10上所形成的后续层。缓冲层12的厚度约为3000埃。
接着，参照图1C，利用化学气相沉积法(CVD)在缓冲层12上形成半导体前驱层14。在根据本发明的其中一具体实施例中，半导体前驱层14包含非晶硅，厚度约为500埃。
参照图1D，利用CVD在半导体前驱层14上形成保热层16。制造保热层16的材料可吸收一部份照射光束且透射该光束。根据本发明其中一具体实施例，保热层16包含硅的氮氧化合物(SiOxNy)，x与y为适宜整数，该层会吸收30％的照射光束。保热层16的厚度约为2000至5000埃。
参照图1E，举例来说，利用图案化与蚀刻工艺来界定保热层16，该项工艺决定非晶硅层14上的初始成长部位A与B。已界定的保热层16-1充当掩膜以控制TFT的主动区的大小。明确地说，位于该已界定的保热层16下方介于部位A与B之间的一部份非晶硅层14在稍后会成为晶体管的主动区。再者，已界定的保热层16-1同样是用来控制形成在非晶硅层14中的晶粒边界，其说明如后。
为在高温处加热非晶硅层14且同时防止基板10遭到破坏，要使用到激光退火工艺，其会以脉冲的方式在短周期中产生激光束。参照图1F，非晶硅层14及已界定的保热层16-1均裸露于激光18之中。在上述的激光束中，明确地说，以倍频Nd:YAG激光束或准分子激光束为宜，例如波长约308nm的氯化氙(XeCl)激光束、波长约351nm的氟化氙(XeF)激光束、以及波长约248nm的氟化氪(KrF)激光束。实行激光退火的方式是利用光学系统(图中未显示)来处理激光18，以使在要被照射的表面处将其设计成点状形状或线性形状。基板10上要被照射的表面会被激光18扫描。也就是，该激光束的照射位置会依据要被照射的表面来移动。而后，便会反复地利用该激光束进行照射且步进移动基板10，直到位于已界定的保热层16-1下方的非晶硅层14被多晶化为止。
在根据本发明的其中一具体实施例中，是以每秒20次的方式来照射光束直径20μm的能量短脉冲。激光18会以约0.2μm或该激光直径1％的照射位置重叠的方式依据非晶硅层14与已界定的保热层16-1来移动。与照射位置重叠约介于50％至95％间的公知技术相比，根据本发明的1％重叠有助于大幅改善处理量。
激光18提供必要的能量以熔化位于已界定的保热层16-1下方的非晶硅层14。结晶成长是利用超横向成长法从初始成长部位A与B处开始。在该超横向成长法中，会形成一部份因激光束照射的关系而被完全熔化的半导体以及一部份仍保留的固态半导体区，接着，便会在当作晶核的固态半导体区附近开始进行结晶成长。因为在被完全熔化的区域中进行结核需要一段特定的时间周期，所以在该被完全熔化的区域中进行结核的时间周期期间，便已经在上述半导体的膜表面的水平或横向方向中在当作晶核的上述固态半导体区附近长出晶体。所以，晶粒的长度会成长至该膜厚度的数十倍长。该现象称为受控式超横向成长法(C-SLG)。
接着，参照图1G，未被已界定的保热层16-1覆盖的非晶硅层14的其它部份会被蚀除。已界定的保热层16-1是充当该蚀刻工艺中的掩膜，所以便无需任何额外的掩膜。蚀刻后剩余的非晶硅层14会在稍后成为TFT的主动层。
图2为根据图1A至1G的方法所形成的主动层14-1的概略示意图。参照图2，在晶体成长期间会在主动层14-1中形成晶粒边界20与22。明确地说，平行初始成长部位A或B延伸的垂直晶粒边界22预期会形成于部位A或B间的中间区域处。晶粒的晶粒边界所指的是晶体的转换对称性遭到破坏的区域。已知的是，由于载子的再结合中心或陷捕中心的影响，或因晶体缺陷或类似因素在晶粒边界中所造成的电位屏障的影响，载子的电流传输特征会下降。举例来说，垂直晶粒边界22可能会对在电流传输期间移动跨越该中心区域的载子的移动率造成负面影响。
图3A与3B分别为单栅极结构30与双栅极结构40的概略示意图。参照图3A，单栅极结构30包含栅极31、栅极指状部32、以及主动层14-1。在移除用来决定主动层14-1的保热层16-1之后，举例来说，便可利用负离子对主动层14-1进行离子植入，然后利用多个热循环进行退火，以便形成重度n掺杂(n+)层。离子植入会被栅极指状部32阻隔。在主动层14-1内，会在栅极指状部32下方形成通道区(图中未编号)。该通道区会隔离第一扩散区36(如源极区)与第二扩散区38(如漏极区)。
参照图3B，双栅极结构40包含栅极41、第一栅极指状部42、第二栅极指状部43、以及主动层14-1。在主动层14-1内，会在第一栅极指状部41与第二栅极指状部42下方形成两个通道区(图中未编号)。上述的两个通道区会将主动层14-1分成三个区域，第一扩散区44(如源极区)、第二扩散区48(如漏极区)、以及第三区46(也就是，n+区)。双栅极结构40可呈现优于图3A所示的单栅极结构30的电气特性，因为双栅极结构40中的载子移动率并不会受到垂直延伸晶粒边界22的负面影响。
所属技术领域的技术人员应该了解可对上述各项具体实施例进行变化，而不致悖离其广义的发明性概念。因此，应了解本发明并不限于此披露的特定具体实施例，而是为涵盖归属权利要求所定义的本发明精神及范围内的修饰。
另外，在说明本发明的代表性具体实施例时，本说明书可将本发明的方法及/或工艺表示为一特定的步骤次序；不过，由于该方法或工艺的范围并不是本文所提出的特定的步骤次序，故该方法或工艺不应受限于所述的特定步骤次序。身为所属技术领域的技术人员应当了解其它步骤次序也是可行的。所以，不应将本说明书所提出的特定步骤次序视为对权利要求的限制。此外，也不应将有关本发明的方法及/或工艺的权利要求仅限制在以书面所载的步骤次序的实施，所属技术领域的技术人员易于了解，上述这些次序也可加以改变，并且仍涵盖于本发明的精神与范畴之内。

Claims (20)

1.一种制造半导体元件的方法，其特征是包括：
提供基板；
在该基板上形成非晶硅层；
在该非晶硅层上形成保热层；
图案化该保热层；以及
照射该已图案化的保热层。
2.根据权利要求1所述的方法，其特征是进一步包括在形成该非晶硅层以前先在该基板上形成缓冲层。
3.根据权利要求1所述的方法，其特征是进一步包括利用硅的氮氧化物来形成该保热层。
4.根据权利要求1所述的方法，其特征是进一步包括利用准分子激光或YAG激光来照射该已图案化的保热层。
5.根据权利要求1所述的方法，其特征是进一步包括以约1％的照射位置重叠来照射该已图案化的保热层。
6.根据权利要求1所述的方法，其特征是进一步包括利用该已图案化的保热层作为掩膜来移除部份该非晶硅层。
7.根据权利要求1所述的方法，其特征是进一步包括在图案化该保热层中在非晶硅层上决定初始成长部位。
8.根据权利要求6所述的方法，其特征是进一步包括：
在该剩余的非晶硅层中形成第一扩散区；以及
在该剩余的非晶硅层中形成第二扩散区，与该第一扩散区隔开。
9.根据权利要求6所述的方法，其特征是进一步包括：
在该剩余的非晶硅层中形成第一扩散区；
在该剩余的非晶硅层中形成第二扩散区，与该第一扩散区隔开；以及
在该剩余的非晶硅层中形成第三扩散区，位于上述的第一与第二扩散区之间且与上述的第一与第二扩散区隔开。
10.根据权利要求1所述的方法，其特征是进一步包括提供该基板，其包含晶片、石英、玻璃、塑料、或金属箔中的一种。
11.一种制造半导体元件的方法，其特征是包括：
提供基板；
在该基板上形成缓冲层；
在该缓冲层上形成非晶硅层；
在该非晶硅层上形成保热层；
图案化该保热层；以及
利用激光来照射该非晶硅层与该已图案化的保热层。
12.根据权利要求11所述的方法，其特征是进一步包括以约1％的照射位置重叠，相对于该已图案化的保热层来移动该激光。
13.根据权利要求11所述的方法，其特征是进一步包括利用硅的氮氧化物来形成该保热层。
14.根据权利要求11所述的方法，其特征是进一步包括利用该已图案化的保热层作为掩膜来移除部份该非晶硅层。
15.根据权利要求11所述的方法，其特征是进一步包括在图案化该保热层中在非晶硅层上决定初始成长部位。
16.一种制造半导体元件的方法，其特征是包括：
在基板上形成非晶硅层；
在该非晶硅层上形成保热层；
图案化该保热层；以及
照射该非晶硅层与该保热层。
17.根据权利要求16所述的方法，其特征是进一步包括利用硅的氮氧化物来形成该保热层。
18.根据权利要求16所述的方法，其特征是进一步包括在图案化该保热层中在非晶硅层上决定初始成长部位。
19.根据权利要求16所述的方法，其特征是进一步包括：
利用激光来照射该非晶硅层与该保热层；以及
以约1％的照射位置重叠，相对于该非晶硅层与该已图案化的保热层来移动该激光。
20.根据权利要求16所述的方法，其特征是进一步包括利用该已图案化的保热层作为掩膜来移除部份该非晶硅层。
CNA2006100648734A 2005-09-14 2006-03-16 半导体薄膜结晶及半导体元件制造的方法 Pending CN1933104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/226,679 US7560365B2 (en) 2005-09-14 2005-09-14 Method of semiconductor thin film crystallization and semiconductor device fabrication
US11/226,679 2005-09-14

Publications (1)

Publication Number Publication Date
CN1933104A true CN1933104A (zh) 2007-03-21

Family

ID=37830534

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100648734A Pending CN1933104A (zh) 2005-09-14 2006-03-16 半导体薄膜结晶及半导体元件制造的方法

Country Status (3)

Country Link
US (1) US7560365B2 (zh)
CN (1) CN1933104A (zh)
TW (1) TWI331366B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681776A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
CN104505404A (zh) * 2014-12-23 2015-04-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106033707A (zh) * 2015-03-10 2016-10-19 上海和辉光电有限公司 一种多晶硅膜制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758926B2 (en) * 2001-05-30 2010-07-20 Lg Display Co., Ltd. Amorphous silicon deposition for sequential lateral solidification
US20070243670A1 (en) * 2006-04-17 2007-10-18 Industrial Technology Research Institute Thin Film Transistor (TFT) and Method for Fabricating the Same
US20080233718A1 (en) * 2007-03-21 2008-09-25 Jia-Xing Lin Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
CN104465401A (zh) * 2014-12-15 2015-03-25 信利（惠州）智能显示有限公司 一种薄膜晶体管低温多晶硅薄膜制备方法
CN104658891B (zh) * 2015-03-03 2019-03-15 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084067B2 (ja) * 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
TWI253179B (en) * 2002-09-18 2006-04-11 Sanyo Electric Co Method for making a semiconductor device
TWI244214B (en) * 2004-09-23 2005-11-21 Au Optronics Corp Semiconductor device and method of fabricating a LTPS film

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681776A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
WO2015096320A1 (zh) * 2013-12-24 2015-07-02 京东方科技集团股份有限公司 低温多晶硅薄膜及其制备方法、薄膜晶体管和显示装置
US9559159B2 (en) 2013-12-24 2017-01-31 Boe Technology Group Co., Ltd. Low-temperature polysilicon membrane and preparation method thereof, thin-film transistor and display device
CN104505404A (zh) * 2014-12-23 2015-04-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9887213B2 (en) 2014-12-23 2018-02-06 Boe Technology Group Co., Ltd. Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus
CN106033707A (zh) * 2015-03-10 2016-10-19 上海和辉光电有限公司 一种多晶硅膜制备方法

Also Published As

Publication number Publication date
TWI331366B (en) 2010-10-01
TW200713452A (en) 2007-04-01
US20070054473A1 (en) 2007-03-08
US7560365B2 (en) 2009-07-14

Similar Documents

Publication Publication Date Title
CN1933104A (zh) 半导体薄膜结晶及半导体元件制造的方法
CN1043103C (zh) 半导体器件及其制造方法
KR100379361B1 (ko) 실리콘막의 결정화 방법
KR101773219B1 (ko) 레이저 어닐 방법, 장치 및 마이크로렌즈 어레이
CN1126374A (zh) 半导体器件及其制造方法
CN1127754C (zh) 半导体材料
CN100356506C (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
CN1457103A (zh) 薄膜晶体管及其制造方法
KR20140043021A (ko) 폴리실리콘 박막 및 그 제조 방법, 어레이 기판 및 디스플레이 장치
TWI521563B (zh) 雷射處理裝置
KR100792323B1 (ko) 박막 반도체장치 및 그 제조방법
CN1897223A (zh) 多晶薄膜的制造方法和掩模图案及显示装置的制造方法
US20080233718A1 (en) Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
CN1568549A (zh) 薄膜半导体器件及其制造方法
KR101186294B1 (ko) 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
CN101038868A (zh) 结晶半导体薄膜的方法
JP2005197658A (ja) 多結晶シリコン膜の形成方法
JP2009130231A (ja) 結晶シリコンアレイ、および薄膜トランジスタの製造方法
US20090057764A1 (en) Thin film transistor and display apparatus
JP4365757B2 (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
CN106373922A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法
JP2007208174A (ja) レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
KR100860008B1 (ko) 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20070321