CN101038868A - 结晶半导体薄膜的方法 - Google Patents

结晶半导体薄膜的方法 Download PDF

Info

Publication number
CN101038868A
CN101038868A CNA2007101035690A CN200710103569A CN101038868A CN 101038868 A CN101038868 A CN 101038868A CN A2007101035690 A CNA2007101035690 A CN A2007101035690A CN 200710103569 A CN200710103569 A CN 200710103569A CN 101038868 A CN101038868 A CN 101038868A
Authority
CN
China
Prior art keywords
scanning
thin film
film
energy beam
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101035690A
Other languages
English (en)
Other versions
CN101038868B (zh
Inventor
藤野敏夫
町田晓夫
河野正洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101038868A publication Critical patent/CN101038868A/zh
Application granted granted Critical
Publication of CN101038868B publication Critical patent/CN101038868B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种通过在半导体薄膜上连续照射能量光束同时以特定的速度扫描来结晶半导体薄膜的方法，其中，半导体薄膜完全熔化，并且设定能量束的照射条件，使得结合使用能量束的扫描使处于能量束的中心位置的半导体薄膜最后结晶。

Description

结晶半导体薄膜的方法
技术领域
本发明涉及一种通过能量束照射来结晶半导体薄膜的方法。
背景技术
在例如液晶显示器和利用有机电致发光元件的有机EL器件的平板显示器中，薄膜晶体管(TFT)已被用作多个像素的有源矩阵显示的开关元件。薄膜晶体管分为利用多晶硅(poly-Si)作为有源区的TFT(多晶硅TFT)和利用非晶硅(非晶Si)作为有源区的TFT(非晶硅TFT)。
在这些中，多晶硅TFT具有这样的特征：其载流子迁移率比非晶硅TFT大十到一百倍，并且电流的衰减更小。由此，多晶硅TFT不仅具有作为显示器开关元件非常优良的特性，还作为用于不同类型的逻辑电路(例如，多米诺逻辑电路和CMOS传输栅极电路)的开关元件和作为利用这些电路的多路复用器、EPROM、EEPROM、CCD和RAM而引起人们的注意。
对于这种多晶硅TFT的制造技术，已经发展了一种使用大约600℃以下的低温工艺的所谓的低温多晶硅工艺，以实现衬底的低成本制作。在该低温多晶硅工艺中，已广泛地使用脉冲激光结晶技术，其中使用振荡时间非常短的脉冲激光来结晶非晶硅膜。该脉冲激光结晶技术是：通过用高输出脉冲激光照射瞬间熔化衬底上的硅膜并在其凝固过程期间结晶衬底上的硅膜的这种方式来利用硅的性质的一种技术。
例如，在利用受激准分子激光器的低温多晶硅工艺中，当渐渐地移动线状激光束以允许这些激光束大部分重叠时，以激光束照射相同部分重复10到20次的方式使非晶硅膜受到脉冲照射。这样做时，可获得多晶硅，其晶粒尺寸在有源区的整个表面上变为均匀。而且，还提议了一种方法，其中通过利用SLS(连续横向凝固)技术在位置方面控制结晶晶粒。例如，受激准分子激光束的相位通过相位偏移掩模空间调制，以允许照射激光束具有能量密度梯度，由此控制晶粒的位置(见“Surface Science 21”，2000年，第1卷，第5期，278到287页)。
发明内容
近年来，关于上面列出的这种平板显示器，为了进一步改善移动图像特性和对比度特性开发了高帧频液晶显示器，而且一种新型的包括例如有机EL显示器等的自发光显示器的显示器也处于开发中。这使得需要开发可应用于上述显示器的开关元件的TFT，这种TFT在大电流突然通过时基本上没有特性劣化，并且开关元件之间的特性变化很小。
就此而论，虽然根据这些上面列出的已知的低温多晶工艺获得的多晶硅TFT的优点在于，其具有以大载流子迁移率通过相对大的电流的可能性并且特性劣化也很小；但是当与非晶硅TFT相比时，尤其最初阈值电压或导通电流的元件与元件特性变化更大。在利用多晶硅TFT作为开关元件的显示器中，多晶硅TFT的元件与元件特性变化成为导致不均匀亮度的因素。
在上面列出的多晶硅TFT中这种元件与元件的特性变化依赖于多晶硅TFT的沟道部分中在沟道方向(即，沿着电子流动方向)存在的晶界数目的变化。因此，在晶界数目小的范围内，由于即使小数目晶界的不同也会发生TFT元件的很大变化。另一方面，当晶界的数目增加时，即使沟道部分晶界的数目稍微不一致，TFT元件的变化也被抑制在低水平。在这种意义上，为了将多晶硅TFT中的特性变化抑制到低水平，重要性在于形成多晶硅膜，其中具有一致形状的相对小尺寸结晶有规律地排列或布置。
然而，已经广泛用于在上文中列出的脉冲激光结晶技术的受激准分子激光器是一种气体激光器，其脉冲间的能量稳定性低。因此，虽然为了获得晶粒尺寸一致的多晶体，在相同的部分重复地进行激光束照射十到二十次，但是得到的晶粒的尺寸一致性仍然不能满意。而且，受激准分子激光器的单位成本高，替换激光管(振荡器)需要的运行成本也高。需要如上面列出的大约几十个照射周期的重复，由此产量变低，并附带生产成本不能降低的问题。
晶粒尺寸不能满意地被制备得一致的问题同样发生在利用相位偏移掩模的以前的方法中。另外，根据最近的方法，制造相位偏移掩模需要高成本，并且附带问题是涉及制造大尺寸衬底的困难。
利用例如Ar气体的点束激光的爆炸性结晶的方法是利用固相转变的再结晶方法，使得得到的结晶质量差，并且不能获得满意的载流子迁移率。
由此，优选提供一种用来结晶半导体薄膜的方法，其中具有良好的形状精确性和质量好的晶粒有规律的排列，使得可以形成表现出好的精确性和高的载流子迁移率的结晶区。
为了实现上述需要，本发明设想提供一种通过在半导体薄膜上连续照射能量光束同时以特定的速度扫描来结晶半导体薄膜的方法。在该方法中，半导体薄膜完全熔化，并且设定能量束的照射条件，使得结合用能量束扫描使处于能量束的中心位置的所述半导体薄膜最后结晶。
根据结晶半导体薄膜的方法，将成形来使得在向着扫描中心的一侧突起的状态下向着能量束的扫描方向突起的晶粒多晶结晶，以便结晶颗粒沿着扫描方向有规律地排列。根据能量束的照射条件例如扫描速度、照射能量等，适当控制结晶颗粒的形状和排列节距。另外，通过能量束照射完全熔化半导体薄膜，而由此获得结晶颗粒，随后通过液相生长再结晶。由此结晶的质量是良好的。
如上所述，根据依据本发明一个实施例的结晶半导体薄膜的方法，形状精度和质量都很优良的结晶颗粒有规律地排列，由此能够用来在半导体薄膜中形成多晶结晶区域，其中高精度控制高载流子迁移率。使用由此形成的多晶结晶区域使得能够获得可应用于像素开关元件的薄膜晶体管，有效地抑制像素开关元件的特性变化。
附图说明
图1是示出根据本发明一个实施例的结晶方法的平面图；
图2A到2C分别是示出根据本发明一个实施例的结晶方法的结晶生长一系列步骤的示意图；
图3是示出本发明一个实施例的结晶方法的平面图；
图4A和4B分别是示出在利用本发明一个实施例的结晶方法制造半导体器件的方法中的步骤的平面图；
图5是示出在图4B之后的步骤的平面图；
图6是图5中部分A的放大平面图；
图7是示出多个有源区的结晶的平面图；
图8是沿着图5中线X-X′的截面图；和
图9A和9B分别是示出制造利用薄膜半导体器件的液晶显示器的步骤的示意图。
具体实施方式
参考附图描述本发明的实施例。在下面的实施例中，依次说明结晶半导体薄膜的方法和利用该结晶方法制造薄膜半导体器件的方法。
<结晶半导体薄膜的方法>
最初，如图1所示，提供用来形成薄膜半导体器件的衬底1。对于衬底1，不仅可以使用硅衬底，还可以使用例如玻璃衬底的非晶衬底，例如塑料衬底的低熔点衬底，例如石英、蓝宝石等的衬底，例如铝、不锈钢等的金属衬底。还应当注意，虽然在图中没有示出，但可以在衬底1的一个主面上形成绝缘膜例如氧化膜、氮化膜等作为缓冲层，用来防止对衬底1的热传导，并且也可以形成不同类型的金属膜。
接下来，在衬底1上形成非晶半导体薄膜3。例如，根据PE-CVD(等离子体增强化学气相沉积)方法形成由非晶硅制成的半导体薄膜3。获得的半导体薄膜3由包含大量氢的所谓氢化非晶硅(a-Si:H)组成。由此形成的半导体薄膜3的厚度，例如，为20nm到100nm。
注意，只要使用能够将膜形成温度抑制在低水平的方法，半导体薄膜3的形成不限于PE-CVD方法，并且可以通过涂布方法进行。在后者的情况下，溶剂和聚硅烷的混合物施加到衬底1上以形成膜，随后通过干燥和退火以形成半导体薄膜3。根据能够将膜形成温度抑制到低水平的方法，例如前面的PE-CVD方法和上面列出的涂布方法，可以获得由包含大约0.5原子％到15原子％的氢的氢化非晶硅(a-S:H)制成的半导体薄膜3，其氢的含量可以根据任一种情况中的膜形成条件或多或少的变化。
其后，如果需要，进行所谓的脱氢退火处理，用于从该半导体薄膜3释放出多余的氢离子。对于这种脱氢退火处理，例如在400℃到600℃进行熔炉退火。如果为结晶进行后续退火处理的同时，控制照射能量从而从用激光束照射的部分除去多余的氢，而在半导体薄膜3中没有产生氢离子的气化和膨胀，那么可以省略脱氢退火处理。
随后，激光束Lh作为能量束照射在设置于半导体薄膜3上的有源区上。
该激光束Lh包括例如GaN激光(波长：405nm)、Kr激光(波长：413nm)、Ar激光(波长：488nm，514.5nm)，和Nd:YAG激光(波长：1.06μm)的二次谐波(532nm)和三次谐波(355nm)、Nd:YLF激光(波长：1.05μm)的二次谐波(524nm)或三次谐波(349nm)和Yd:YAG激光(波长：1.03μm)的二次谐波(515nm)或三次谐波(344nm)。除此之外，可以使用Ti：蓝宝石激光的基波(792nm)或二次谐波(396nm)。
在扫描时在一个扫描方向y上用激光束Lh以特定的速度照射半导体薄膜3。特别地，重要的是依照半导体薄膜3的厚度来设定激光束Lh的照射条件，使得通过激光束Lh使半导体薄膜3沿着其深度完全熔化。
为此，基于半导体薄膜3的厚度和吸收系数选择照射在半导体薄膜3上的激光束Lh的波长，从而提供足以能在沿其深度在整个区域中吸收光束的相对小的吸收系数，而没有仅在半导体薄膜3的表面层上吸收。更具体地，例如，如果用50nm厚的非晶硅制成半导体薄膜3，则优选使用波长为350nm到470nm的激光束。对于具有上述波长的激光束Lh的振荡源，例如，提到了GaN化合物半导体激光振荡器或YAG激光振荡器。
控制除上面列出的激光束Lh的波长之外的照射条件，例如，激光照射通过的物镜的数值孔径NA、激光束Lh的扫描速度、激光能量等，由此使半导体薄膜沿着深度完全熔化并结晶。具有预定强度或更高的激光束Lh在非晶半导体上的照射导致半导体薄膜3完全熔化。
在结晶步骤中，波长为选自上述波长的激光束Lh用作束分布为高斯形状的点束。如图2A所示，这使得用激光束Lh照射部分的温度对应于激光束Lh的高斯形状的束分布，并且在激光束Lh的扫描中心变得最高而在相对的端部变得最低。
如图2B所示，当激光束Lh在照射的同时在扫描方向y上扫描，结晶和凝固在半导体薄膜3已完全熔化的扫描路径R上从最远离扫描中心的位置开始(即，激光束扫描路径R的相对的端部)。最后，在扫描路径R的相对的端部上产生特定数目的晶体粒子B。
如图2C所示，在用激光束Lh的扫描进一步进行时，在结晶颗粒B向着扫描方向y以及向着扫描中心伸展的状态下，进行凝固，并且最后在扫描中心出现结晶。在该阶段，激光束Lh的扫描速度和输出可以被适当地控制在如上列出的照射条件的范围内，以允许在扫描中心完成凝固。以这种方式，获得从扫描中心向着扫描路径R的相对侧加宽的半月牙形状或者是轴对称分成两半的月牙形状的晶粒b。在完成凝固的扫描中心，沿着扫描方向y形成一系列的晶界。
在该结晶步骤中，如图3所示，在衬底1上的半导体薄膜3上，激光束Lh彼此平行扫描，同时保持特定的节距p。在单个扫描周期中，扫描方向y保持特定的方向。
激光束Lh之间的扫描节距p设定在这样的范围内，使得扫描中心不与相邻激光束Lh的扫描路径R重叠，并且凝固自然地进行以取代在相邻激光束Lh的扫描位置形成的晶粒b的结晶度。为此，当激光束Lh的近似直径取值r时，节距p大约在[r/2]＜p≤[1.5×r]的范围内，并且优选在特定的扫描方向y上以与激光束Lh的直径r基本相同的节距扫描激光束Lh。
通过先前用激光束Lh扫描形成的半月牙晶粒b作为籽晶，并且在用邻近先前的扫描线的激光束扫描的期间，进行结晶。另外，进行半导体薄膜3的多晶结晶，以便在特定的节距p提供晶界a。在晶界a-a之间，沿着晶界a延伸的方向的排列中，形成合并半月牙形状晶粒b的月牙形状晶粒b’。晶粒b’为在与激光束Lh的扫描方向y相对的方向形成的月牙形状。
允许激光束Lh彼此平行扫描的节距p(即，晶界a之间的节距或周期)对于规定晶粒b’的数目变为一个重要因素，每个晶粒b’合并提供在下文中描述的薄膜半导体器件的沟道部分的半月牙形状晶粒b。也就是，如将在下文中描述的，优选将提供在薄膜半导体器件的沟道部分的颗粒边界线a设定为大数目(周期数)，以便在保持载流子迁移率的范围内可以均衡晶体管特性的变化。在这里依照薄膜半导体器件的设计设定节距p，以便在不妨碍工艺的节拍时间的范围内在沟道部分提供大数目的颗粒边界a。根据该节距p，在节距p的方向(即，垂直于扫描方向的方向)上设定激光束Lh的斑直径r。
更具体地，如将在下文中示出的实例中描述的，优选根据沟道长度设定节距p，以便沟道部分提供有大约25个沿着沟道宽度延伸的晶界a。
在上文列出的结晶步骤中，非常重要的是，通过激光束Lh照射形成的晶界a的特性保持不变。对于使晶界a的特性恒定的因素，需要保持在各个照射位置的激光束Lh的照射能量密度的恒定，保持扫描速度恒定，保持激光束Lh的节距p恒定，并且使半导体薄膜3的厚度恒定等。
为了使激光束Lh的照射能量密度恒定，有利的是，至少在有源区上的激光束Lh的照射期间，激光束Lh处于连续的振荡条件下。这里使用的术语“连续振荡”可以包括在半导体薄膜3的温度不降低的范围内的暂停(例如，50ns或更短的暂停)的情况。为了进行上面提出的这种照射同时保持激光束Lh的照射能量密度的恒定，希望使用配备有能量反馈功能或聚焦伺服功能的激光束照射器。该能量的反馈功能或聚焦伺服功能可以通过在光盘切割设备中使用的已知的技术建立。
半导体薄膜3上的激光束Lh的照射设定在激光束照射的扫描速度保持恒定的范围内。
激光束Lh对半导体薄膜3的照射位置可以相对移动。更具体地，上面形成了半导体薄膜的衬底可以相对于激光束的固定照射位置移动，或激光束的照射位置可以相对于固定的衬底移动。或者，衬底1和激光束的照射位置都可以分别移动。
在结晶步骤中激光束Lh的平行扫描可以通过使用一个激光振荡器连续地进行，或通过使用多个激光振荡器进行。在考虑到制造用来驱动显示器的薄膜晶体管的情况下，优选在多个有源区上同时进行扫描。更具体地，考虑到产率，优选使用在衬底1的表面侧上排列的多个有源区上将激光束Lh进行多重照射的方法，以便同时结晶多个有源区。
为了实现激光束Lh的多重照射，半导体激光振荡器适当地用作激光束的振荡源。由于半导体激光振荡器的尺寸比其它类型激光振荡器的尺寸小得多，其它激光振荡器例如受激准分子激光器、YAG激光器等，所以多个这种振荡器可以布置在一个设备中，并且能够在连续的照射中产生200mW的额定输出功率。
利用半导体激光振荡器，通过增加对应大面积衬底的半导体激光器的数目，能够对衬底尺寸进行柔性器件设计。在这种情况下，可以获得这样的结构，其中具有相同性能的大量晶体管排列在大尺寸的衬底上，当与在研究层面报道的通过使用掩模控制晶界的方法相比时，在形成具有均匀特性的大面积晶体管方面具有优势。
已在上面中阐述的结晶步骤不仅可以在惰性气体的气氛中进行，还可以在空气气氛中进行。当在空气气氛中进行该步骤时，该设备整体上防止尺寸变大。
根据在上文中示出的结晶步骤，结晶颗粒b均匀地排列在扫描方向y并且多晶结晶化，其中结晶颗粒b是在向激光束Lh的扫描方向y并且向扫描中心伸展的状态下突出的。根据照射条件例如激光束Lh的波长、扫描速度、照射能量等，可以方便地控制晶粒b的形状和排列节距。另外，通过利用激光束Lh照射完全熔化半导体薄膜3并通过液相生长再结晶，由此获得晶粒b，并由此结晶质量优良。
当控制扫描激光束Lh的节距p时，进行凝固同时自然地取代在相邻激光束Lh的扫描位置形成的晶粒b的结晶，并且可以在以节距p排列的晶界a之间形成由半月牙形状晶粒b结合的月牙形晶粒b’。这使得晶粒b’在基本垂直于扫描方向y的方向上均匀地排列。
因而，具有高形状精确性和高质量的晶粒有规律地排列，并由此能够在半导体薄膜中形成多晶区，在该多晶区中可精确地控制载流子迁移率。
<薄膜半导体器件的制造>
接下来，说明在如上所述的结晶方法之后进行的制造薄膜半导体器件的方法。这里描述一种制造半导体器件的方法，其中在相同的衬底1上形成多个薄膜晶体管。在图中应当注意，主要描述仅一个薄膜晶体管形成部分。
最初，如图4A所示，根据在上文中列出的结晶方法，设定在衬底1上的半导体薄膜3上的各个有源区3a被选择性地结晶在其整个表面上。在各个有源区3a内部，晶界a横越有源区3a彼此平行排列。晶界a如上所述以特定节距排列。
接下来，如图4B所示，以特定的形式图案蚀刻半导体薄膜3，留下结晶的有源区3a，并且为了元件隔离，各个有源区3a分开为特定形式的岛状。在这种情况下，如图所示，半导体薄膜3可以以这样的方式图案蚀刻，使得在有源区3a的周围，没有留下半导体薄膜3的非结晶的部分。或者，半导体薄膜3可以被图案蚀刻，使得有源区3a周围留下半导体薄膜3的结晶部分。在这种情况下，岛状图案区内部的全部结晶区域变为有源区，并且在其周围留下的非晶区变为隔离区。应当注意，这种半导体薄膜3的图案蚀刻可在结晶步骤之前实现。在这种情况下，将已经被图案化包括用作有源区3a的区域的岛状形式的各个半导体薄膜3如前所述进行这种结晶步骤。
接下来，栅极绝缘膜(未示出)在衬底1上形成，从而用其覆盖图案化的有源区3a。该栅极绝缘膜可以由氧化硅或氮化硅制成，并且可以通过已知的技术例如通常的PE-CVD形成。此外，可以形成已知的SOG等作为涂布绝缘膜。应当注意，栅极绝缘膜的形成可以在半导体薄膜3的图案蚀刻之前进行。
接下来，如图5所示，在栅极绝缘膜上方形成栅电极5，栅电极5被成形为横越过每个分为岛状的各个有源区3a的中心部分。重要的是，沿着晶界a延伸的方向形成栅电极5。在图6中示出了图5中部分A的放大图。
如这些图中所示，提供栅电极5跨过有源区3a中设计为具有特定宽度W的部分，并且在栅电极5跨过的有源区3a的部分的宽度成为沟道宽度W。换句话说，提供栅电极5下方的沟道部分C以横跨沟道宽度W的方向。
假设，基于在这里形成的薄膜晶体管的标准设计栅电极5的线宽(对应沟道长度L)，并且在其下越过沟道宽度W的方向布置特定数目的晶界a。只要涉及具有相同特性的薄膜晶体管，则重要的是在沟道部分C提供基本相同数目的晶界a。在实施本发明时，“基本相同数目”应该优选在特定数目±1的范围内。
如果在沟道部分C提供的晶界a的数目相对于晶界a的实际数目与其特定数目的比率变化很小，那么薄膜晶体管的特性变化可以一致。在该意义上，在数目为两个以上的条件时，在沟道部分C提供数量越多的晶界a越好。更具体地，如将要在下文中示出的实例中描述的，优选节距p设定为与沟道L一致，使得在沟道部分C提供大约25个在沟道宽度W方向延伸的晶界a。在这里注意，在沟道部分C横跨沟道长度L方向的晶界a数目越大，致使沿着沟道长度L方向的载流子迁移率更低。由此，在载流子迁移率保持高到一定程度的范围内，更大数目的晶界a更好。
如上文所述，相对在各个有源区3a提供的晶界a，重要的是在特定的范围形成栅电极5。在该结晶步骤中，如图7所示，在各个的有源区3a中激光束Lh的扫描方向设定为与栅电极5的布线方向一致，以使晶界a的延伸方向与图7所示的栅电极5的布线方向一致。
对于如上所述的形成栅电极5，通过溅射或真空沉积方法形成例如由铝构成的一层电极材料，随后通过光刻在电极材料层上形成抗蚀剂图案。其后，通过利用抗蚀剂图案掩模蚀刻电极材料层，以形成栅电极5的图案。
应当注意，形成栅电极5不限于上面列出的这种工序。例如，可以通过印刷技术涂布金属细颗粒。或者，在蚀刻电极材料层用于形成栅电极5之后，可以随后蚀刻栅极绝缘膜。
接下来，如图8的截面图所示，通过利用栅电极5作为掩模的离子注入和随后的退火处理形成源/漏极7，在源/漏极7中杂质自对准的注入有源区3a。应当注意图8对应于图5中沿着线X-X’的截面。
用这种方式，在已于栅电极5下方结晶的有源区3a中形成由无杂质部分形成的沟道部分C。在该源/漏极7和栅电极5下方的沟道部分C由通过结晶半导体薄膜3获得的多晶硅构成，以便可以获得薄膜半导体器件10，其中多个顶栅薄膜晶体管TFT(即，多晶硅TFT)布置在同一衬底1上。
例如，如果液晶显示器制作为使用这种薄膜晶体管TFT作为开关元件的显示器，那么进一步进行以下步骤。
最初，如图9A所示，在薄膜半导体器件10的衬底1上方形成层间绝缘膜21，使得用其覆盖薄膜晶体管TFT。接下来，在层间绝缘膜21中形成到达薄膜晶体管TFT的源/漏极7的连接孔21a。在层间绝缘膜21上形成经由连接孔21a连接到源/漏极7的布线23。
形成平坦的绝缘膜25以用其覆盖布线23，并且在该平坦的绝缘膜25中形成到达布线23的连接孔25a。其后，在平坦的绝缘膜25上形成经由连接孔25a和布线23连接到源/漏极7的像素电极27。根据液晶显示器的类型，形成像素电极27作为透明电极或反射电极。该图是一个像素的基本部分的截面。
虽然在图中没有示出，但在平坦的绝缘膜上形成覆盖像素电极27的定向膜，以完成驱动衬底29。
另一方面，如图9B所示，提供与驱动衬底29以面对面关系布置的反向衬底31。反向电极31在其上提供有形成在透明衬底33上的公共电极35，公共电极35覆盖有未示出的定向膜。
以像素电极27和公共电极35彼此面对的方式，驱动衬底29和反向衬底31通过隔离物37以面对面关系布置。液晶相LC密封填塞在衬底29、31之间，并通过隔离物37的方式保持特定的空间，以完成液晶显示器41。
应当注意，如果利用具有上文所述的这种布置的驱动衬底29制造有机EL显示器时，提供布置在驱动衬底29上的像素电极作为阳极(或阴极)，在其上连续形成具有必要功能的有机层，例如空穴注入层、发射层、电子传输层等，随后在有机层上进一步形成作为阴极(或阳极)的公共电极。
参考图5和6，布置通过利用根据该实施例的结晶方法获得的薄膜半导体器件10，使得沿着栅电极5延伸的晶界a穿过沟道部分C，并基于周期排列在沟道长度L的方向上，在其下传过沟道部分C的载流子不变地移动过以特定节距设置的晶界a。这能够使得薄膜半导体器件1中的薄膜晶体管TFT通过控制节距p可以很好地精确控制晶体管特性(载流子迁移率)。因而，控制节距p会导致薄膜半导体器件1中薄膜晶体管TFT的晶体管特性(载流子迁移率)的精确控制。当关于在沟道部分C分配的晶界的节距大小和数目而言多个元件彼此一致时，可以抑制载流子迁移率的变化。也就是，如图3所示，薄膜半导体器件10中的载流子在横跨晶界a的移动方向Xc上移动。晶界a是结晶时最后凝固并且杂质集中的部分，使得该边界比在半月牙形晶界b的扫描方向y之间建立的晶界更清晰。因为载流子移动过特定数目的这种清晰的晶界a，所以相比垂直于移动方向Xc的方向(即扫描方向y)设计为沟道长度L方向的类型的晶体管的晶体管特性，薄膜晶体管TFT的晶体管特性(载流子迁移率)被更好地精确控制。
晶界a-a之间的结晶状态是这样的，以至于每个都在晶界a-a之间上方延伸的晶粒b’沿着晶界a排列。最后，没有包含结晶区，且抑制了元件特性劣化。因为没有载流子穿过晶粒b’-b’之间的边界，所以沿着沟道长度L的载流子迁移率在晶界a-a之间保持得高。
因而，当形成在薄膜半导体器件中的薄膜晶体管TFT用作构成显示器的像素的开关元件时，得到的显示器部分能够防止不均匀亮度和色彩发暗。
在上述的实施例中，如参考图3示出的，扫描激光束Lh的节距p设定在这样的范围内，使得扫描中心与相邻激光束Lh的扫描路径R不重叠，并且自然地进行凝固，以取代形成在相邻激光束Lh的扫描部分的晶粒b的结晶。在这种条件下，已经描述了一种方法，其中多晶结晶化半导体薄膜，使得在晶界a延伸的方向上排列晶粒b’，晶粒b’的尺寸在位于节距p的晶界a-a之间上延伸。然而，在本发明的实施中，可以设定扫描激光束Lh的节距p，以便进行凝固而没有自然地取代形成在相邻激光束Lh扫描位置的晶粒b的结晶。在这种情况，半导体薄膜3以这种方式多晶结晶化，使得以特定节距提供的晶界a-a之间，晶粒b、非晶部分和晶粒b按该次序周期性地形成。即使在该结晶步骤中，以在特定节距的晶界a-a之间有规律地排列晶界b的方式进行结晶。通过完全熔化半导体薄膜并经过液相生长获得的晶粒b质量优良。
即使在留下该非晶区的同时结晶的有源区，当如上所述沿着晶界a提供栅电极时，通过以晶界a之间的节距p高水平地控制晶体管特性的精度，可以获得特性变化很小的薄膜晶体管TFT。
在上面的实施例中，已经示出了通过应用根据本发明一个实施例的多晶结晶方法制造提供有薄膜晶体管的薄膜半导体器件的方法。然而，该多晶结晶方法不限于应用于薄膜晶体管的制造方法，还可以采用其他类型的电子元件的制造方法。在每种情况下，通过设定横过晶界a的电流的通道，可以获得具有高特性精度的电子元件。
在上面实施例中描述的材料、起始材料、工序和数值仅以示例的方式说明。如果需要，也可以使用与其不同的其他类型的材料、起始材料、工序和数值。
基于图3，说明本发明的实例。
<实例1>
根据等离子体CVD方法在石英玻璃衬底上形成120nm厚的氧化硅膜，以提供衬底1。通过等离子体CVD方法在衬底1上形成由非晶硅制成的50nm厚的半导体薄膜。接下来，为了从半导体薄膜3除去多余的氢离子，在真空中，在500℃进行退火处理(脱氢退火处理)持续一个小时。
其后，通过大约500nm的直径r、12mW的衬底表面上的照射能量(表面照射能量)和0.8的物镜的有效NA的GaN点束Lh照射半导体薄膜3，同时平行于特定扫描方向扫描。在实例1中，激光束Lh照射控制在400nm的节距p，同时以1m/秒的扫描速度v平行于扫描方向y扫描。应当注意，通过聚焦伺服的方式不变地控制半导体薄膜3上激光束Lh的照射，使得不错过依据扫描的焦点。为了使照射能量恒定，监控照射能量的部分以承受能量的变化。
当通过扫描电子显微镜(SEM)观察用激光束Lh照射结晶的区域时，确定获得了多晶区域，其中分别向着与扫描方向y相反的方向伸出的均匀月牙形状晶粒b’每个都在提供有400nm节距(间距)p的一对系列的晶界a-a之间有规律的排列。
<实例2>
除了实例1中激光束Lh的照射条件变成包括0.4的物镜有效NA、600nm的节距p和沿着扫描方向3m/s的扫描速度v的照射条件之外，重复实例1的总的工序。
通过用扫描电子显微镜(SEM)观察用激光束Lh照射结晶的区域，显示出获得了多晶区域，其中分别向着与扫描方向y相反的方向伸出的均匀月牙形状晶粒b’每个都在提供有600nm节距(间距)p的一对系列的晶界a-a之间有规律的排列。
<实例3-1，3-2>
利用在实例1中多晶结晶化的区域，如下表1所示，制成了具有10μm和20μm的沟道长度(栅极线宽)L和50μm沟道宽度W的薄膜晶体管。在实例3的薄膜晶体管中，如图5所示，平行于晶界a提供了栅极布线5。由此，如图3所示，平行于晶界a提供了栅极布线5。通过这种方式，如图3所示，布置获得的晶体管，使得载流子在横跨晶界a的移动方向Xc上移动，在结晶时晶界a最后凝固且在其中杂质集中。在实例3-1、3-2的各个薄膜晶体管的沟道部分晶界的数目是大约25和大约50。
表1
  沟道长度L  沟道宽度W  晶界数(周期数)   导通电流的变化±σ   Vth变化   迁移率(cm2/Vs)
  实例3-1   10μm  50μm  25   ±1.9％   0.08V   26
  实例3-2   20μm  50   ±1.3％   0.06V   26
GaN激光；NA＝0.8，晶界节距(节距周期)p＝400nm
测量了由此构成的薄膜晶体管的导通电流变化。结果也在上面的表1中示出了。由表1可以看出，实例3-1中导通电流的变化抑制在±σ＝±1.9％，并且实例3-2中导通电流的变化抑制在±σ＝±1.3％。在实例3-1中阈值电压Vth的变化σ抑制在0.08V，并且在实例3-2中也抑制到0.06V。已确认，当根据本发明的一个实施例多晶结晶的半导体薄膜用于构成沟道部分时，可以高精度的控制晶体管特性。尤其是，由于导通电流的变化可以抑制在±σ＝3％的范围内，所以已经确认：使用薄膜晶体管作为利用有机电致发光元件中的像素电极的开关元件，能够使亮度的变化满意地抑制在肉眼看不到的级别。而且，实例3-1和3-2之间的对照揭示了：晶界a的数目越大导致薄膜晶体管在导通电流变化和阈值电压方面具有更小的变化和导致高的特性精度。已发现TFT迁移率(载流子迁移率)为26cm2/Vs，并由此，可以获得足够用作像素开关的优良晶体管特性。
<实例4-1，4-2>
利用与实例2中相同的方式多晶结晶化的区域，制成了具有10μm或20μm的沟道长度L和50μm沟道宽度W的薄膜晶体管。像实例3一样，布置实例4的这些薄膜晶体管，使得如图5所示平行于晶界a提供栅极布线5，并且载流子在与晶界a交叉的移动方向Xc上移动，其是如图3所示在结晶时最后凝固并且其中杂质集中的部分。实例4-1和4-2的薄膜晶体管中沟道部分的晶界的数目分别为大约17和大约33。应注意为了抑制导通-截止特性中的提高和变化，在实例4中对工艺进行了改变。
表2
  沟道长度L   沟道宽度W  晶界数目(周期数目)   导通电流变化±σ   Vth变化   迁移率(cm2/Vs)
  实例4-1   10μm   50μm  17   ±0.94％   0.10V   18
  实例4-2   20μm  33   ±0.56％   0.06V   18
GaN激光；NA＝0.4，晶界节距(节距周期)p＝600nm(具有工艺的变更)
测量了由此构成的薄膜晶体管的导通电流的变化。结果也在上面的表2中示出了。如表2所示，实例4-1中导通电流的变化抑制在±σ＝±0.94％，并且实例4-2中导通电流的变化抑制在±σ＝±0.56％。在实例4-1中阈值电压Vth的变化σ抑制在0.10V，并且在实例4-2中也抑制到0.06V。通过这种方式，已确认：对于NA＝0.4，当根据本发明的一个实施例的多晶结晶的半导体薄膜用于构成沟道部分时，同样可以高精度的控制晶体管特性。尤其是，由于导通电流的变化可以抑制在±σ＝3％的范围内，已经确认：使用薄膜晶体管作为利用有机电致发光元件的像素电极的开关元件，能够使亮度的变化满意地抑制在肉眼看不到的级别。从实例4-1和4-2之间的对照可以确认：晶界a的数目越大导致导通电流的变化越小，或导致薄膜晶体管具有更好的特性精度。对于实例4-1和4-2，FET迁移率(载流子迁移率)都为18cm2/Vs，说明可以获得足够用作像素开关的优良晶体管特性。
<比较实例>
通过应用利用常规布置的受激准分子激光器的结晶工序，制造多个薄膜晶体管。
最初，在形成与实例1相同的半导体薄膜3之后，KrF受激准分子激光器被光处理成具有沿着短轴的400μm宽度和沿着短轴的100mm长度的线光束，该激光束以这样的方式照射：在每个脉冲中照射位置沿着短轴平移8μm的节距，同时该光束与其他区域重叠。在该阶段，控制关于平行短轴的截面评价的能量分布，以提供礼帽形式(即，梯形形式)。在如上所述的这种条件下进行照射的情况下，大约50次脉冲激光照射在相同的区域上。通过衰减器控制照射激光以确保在一个脉冲中为25ns和对应于310mJ/cm2的能量密度。
用扫描电子显微镜(SEM)观察由这种激光束Lh的照射结晶的区域，揭示出：获得了多晶结晶区，其中大约250nm边长的方形结晶以格子形式有规律地排列。
利用多晶结晶区，制造如表3所描述的具有20μm的沟道长度(栅极线宽)L的薄膜晶体管。该薄膜晶体管的沟道宽度W设定在50μm。
表3
  照射激光束 导通电流变化±σ   Vth变化   迁移率(cm2/Vs)
  实例3-2   GaN激光；Na＝0.8 ±1.3％   0.06V   26
  实例4-2   GaN激光；Na＝0.4 ±0.56％   0.06V   18
  比较实例   受激准分子激光 ±6.2％   0.31V   155
沟道长度L＝20μm，沟道宽度W＝50μm(对于NA＝0.4，工艺改变了)
测量各个薄膜晶体管的导通电流变化和迁移率。表3示出了结果。在表3中，利用与比较实例相同的标准(即，沟道长度L＝20μm，沟道宽度W＝50μm)，还示出了实例3-2和4-2的结果。
由这些结果，利用应用本发明结晶的半导体薄膜的实例3-2和4-2的薄膜晶体管的导通电流和阈值电压Vth的变化比利用没有采用本发明以受激准分子激光的手段结晶的半导体薄膜的比较实例的导通电流变化和阈值电压Vth的变化小得多。应当注意，虽然比较实例的薄膜晶体管关于FET迁移率更高，但是本发明的实例3-2和4-2的值对于像素开关足够了。
应当注意，根据本发明的其他实施例的每个处理工序可以解释为具有工序顺序的方法。另外，每个工序顺序可以解释为可通过计算机执行的程序或解释为用于存储该程序的记录介质。

Claims (8)

1.一种通过在半导体薄膜上连续照射能量光束同时以特定的速度扫描来结晶半导体薄膜的方法，其中
所述的半导体薄膜完全熔化，并且设定能量束的照射条件，使得结合使用所述能量束的扫描使处于所述能量束的中心位置的所述半导体薄膜最后结晶。
2.根据权利要求1的方法，其中沿着每个扫描方向在扫描中心形成一系列晶界。
3.根据权利要求1的方法，其中所述能量束平行扫描，同时保持足够的特定节距以不与所述的扫描中心重叠。
4.根据权利要求3的方法，其中所述特定节距设定在这样的范围内，其中在邻近能量束的扫描位置形成的晶粒的结晶度被自然地取代。
5.根据权利要求4的方法，其中沿着所述扫描方向在所述扫描中心提供一系列晶界，并且向着与所述能量束的扫描方向相反的方向突起的月牙形晶粒排列在相邻晶界之间。
6.根据权利要求1的方法，其中所述能量束具有高斯曲线的束分布。
7.根据权利要求1的方法，其中所述能量束用作点束。
8.根据权利要求1的方法，其中所述能量束包括从半导体激光振荡器振荡产生的激光束。
CN2007101035690A 2006-03-13 2007-03-13 结晶半导体薄膜的方法 Expired - Fee Related CN101038868B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006067270 2006-03-13
JP067270/06 2006-03-13
JP2006344129A JP2007281420A (ja) 2006-03-13 2006-12-21 半導体薄膜の結晶化方法
JP344129/06 2006-12-21

Publications (2)

Publication Number Publication Date
CN101038868A true CN101038868A (zh) 2007-09-19
CN101038868B CN101038868B (zh) 2011-11-23

Family

ID=38479477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101035690A Expired - Fee Related CN101038868B (zh) 2006-03-13 2007-03-13 结晶半导体薄膜的方法

Country Status (5)

Country Link
US (1) US20070212860A1 (zh)
JP (1) JP2007281420A (zh)
KR (1) KR20070093371A (zh)
CN (1) CN101038868B (zh)
TW (1) TW200802613A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632905A (zh) * 2016-01-21 2016-06-01 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管单元及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4169073B2 (ja) * 2006-03-13 2008-10-22 ソニー株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
JP2010034366A (ja) 2008-07-30 2010-02-12 Sony Corp 半導体処理装置および半導体処理方法
TWI459444B (zh) 2009-11-30 2014-11-01 Applied Materials Inc 在半導體應用上的結晶處理
JP6544090B2 (ja) * 2015-07-06 2019-07-17 国立大学法人島根大学 結晶化方法、パターニング方法、および、薄膜トランジスタ作製方法
CN108604532B (zh) * 2016-01-08 2024-03-29 纽约市哥伦比亚大学理事会 用于点波束结晶的方法和系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN85103942B (zh) * 1985-05-16 1988-03-16 中国科学院上海冶金所 绝缘层上多晶硅的激光加热再结晶方法
DE3779672T2 (de) * 1986-03-07 1993-01-28 Iizuka Kozo Verfahren zum herstellen einer monokristallinen halbleiterschicht.
TW445545B (en) * 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device
KR100327087B1 (ko) * 1999-06-28 2002-03-13 구본준, 론 위라하디락사 레이저 어닐링 방법
JP4558262B2 (ja) * 2001-08-30 2010-10-06 シャープ株式会社 半導体装置の製造方法
US7078322B2 (en) * 2001-11-29 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7470602B2 (en) * 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
JP4408667B2 (ja) * 2003-08-22 2010-02-03 三菱電機株式会社 薄膜半導体の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105632905A (zh) * 2016-01-21 2016-06-01 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管单元及其制作方法
CN105632905B (zh) * 2016-01-21 2018-05-11 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管单元及其制作方法

Also Published As

Publication number Publication date
KR20070093371A (ko) 2007-09-18
US20070212860A1 (en) 2007-09-13
CN101038868B (zh) 2011-11-23
TWI352391B (zh) 2011-11-11
JP2007281420A (ja) 2007-10-25
TW200802613A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
CN1149682C (zh) 半导体器件的制造方法
CN1534725A (zh) 单晶硅膜的制造方法
CN1574196A (zh) 有源矩阵衬底的制造方法及使用所述衬底的图象显示设备
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
KR100606450B1 (ko) 주기성을 가진 패턴이 형성된 레이저 마스크 및 이를이용한 결정화방법
CN101038868A (zh) 结晶半导体薄膜的方法
CN101038867B (zh) 结晶半导体薄膜的方法
CN1637483A (zh) 激光掩模及使用它的结晶方法
KR20130045136A (ko) 박막 트랜지스터 어레이 장치, 유기 ｅｌ 표시 장치, 및, 박막 트랜지스터 어레이 장치의 제조 방법
CN1637596A (zh) 激光掩模以及利用其结晶的方法
CN1716529A (zh) 结晶方法及其装置
US7723167B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
CN1604330A (zh) 晶体管基板与显示装置及其制造方法
CN101038937A (zh) 薄膜半导体器件及其制造方法
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
TWI364613B (en) Display
TWI342072B (zh)
KR101259936B1 (ko) 결정 반도체막의 제조 방법
CN1739187A (zh) 结晶半导体元件及其制造方法以及结晶装置
US7838397B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
KR101886862B1 (ko) 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
JP2007281465A (ja) 多結晶膜の形成方法
CN101079432A (zh) 显示装置
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111123

Termination date: 20140313