CN1604330A - 晶体管基板与显示装置及其制造方法 - Google Patents

晶体管基板与显示装置及其制造方法 Download PDF

Info

Publication number
CN1604330A
CN1604330A CNA2004100781765A CN200410078176A CN1604330A CN 1604330 A CN1604330 A CN 1604330A CN A2004100781765 A CNA2004100781765 A CN A2004100781765A CN 200410078176 A CN200410078176 A CN 200410078176A CN 1604330 A CN1604330 A CN 1604330A
Authority
CN
China
Prior art keywords
mentioned
transistor
semiconductor layer
source area
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100781765A
Other languages
English (en)
Inventor
西川龙司
今尾和博
胁田贤
米田清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1604330A publication Critical patent/CN1604330A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的课题为，通过以往的激光回火法使结晶化的多晶硅，因为移动度具备等向性，因此在像素内配置移动度不同的晶体管的情况下，必须使一边的晶体管的大小，相对于另一边的晶体管的大小还大许多。因此使晶体管所占的面积变大，而使开口率下降。本发明的解决手段为，采用于横向结晶的多晶硅来作为晶体管的半导体层，因为此多晶硅的移动度具备异向性，因此通过使一边的晶体管的导电方向与另一边的晶体管的导电方向不同，而可达到，即使采用同一层的半导体层，亦可获得具备不同移动度的晶体管。

Description

晶体管基板与显示装置及其制造方法
技术领域
本发明是关于采用多个晶体管的晶体管基板与显示装置及其制造方法。
背景技术
最近几年，采用EL(Electro Luminescence，电致发光)组件的EL显示装置，乃作为崭新的显示装置而受到瞩目。尤其是在各个像素内具备用于选择像素的切换用薄膜晶体管(S-TFT switching-TFT)，及提供用于因应该切换晶体管的输出来驱动EL组件的电力的驱动用薄膜晶体管(D-TFT Driving-TFT)的主动矩阵型EL显示装置，可显示更精密细致的画像。
图12为显示一般的EL显示装置的概略图。该EL显示装置乃配置了多个闸极信号线151，漏极信号线152及电源线153，由这些信号线及电源线所包围的像素，乃形成为矩阵状。于该像素内配置S-TFT110及D-TFT120及保持电容Sc。
图13为显示以往的EL显示装置的像素区域的剖面图。串联连接的2个S-TFT110，及保持电容电极线154，及保持电容电极155的一部分，配置于确认EL组件发光的发光区域E与门极114之间。2个S-TFT110与门极114各自连接于闸极信号线151。漏极信号线152侧的S-TFT110的漏极区112d，连接于漏极信号线152。经信道区112c而连接于漏极信号线152的S-TFT110的源极区112，系连接于保持电容电极155，该保持电容电极155与保持电容电极线154之间形成电容。此外，S-TFT110的源极区112s连接于闸极124。D-TFT120的源极区122s连接于电源线153。此外，D-TFT120的漏极区122d，经漏极126而连接于EL组件的像素电极161。此外，保持电容电极线154以对向于与S-TFT110的源极区112s连接之兼作保持电容电极155的半导体层112的方式而形成。通过此方式，于保持电容电极线154及保持电容电极155之间，形成蓄积电荷的保持电容Sc。
图14为显示图13的B-B’剖面图。于基板130上，形成由绝缘膜111及多晶硅及微结晶硅(非单晶硅)层所构成的半导体层122，于该半导体层122上形成闸极绝缘膜113与门极124。于半导体层122上设置，漏极区122d及源极区122s，及位于漏极区122d与源极区122s之间的信道长度Ld0的信道区122c。再者，于对应于源极区122s及漏极区122d的位置上，各形成具备接触孔的层间绝缘膜115。贯通此接触孔，配置由金属构成的漏极126及连接于驱动电源线153的源极128。于层间绝缘膜115的上方层迭，由用于使表面平坦化的有机树脂所构成，并于对应于漏极的位置具备接触孔的平坦化膜117。贯通此接触孔，依序形成，连接于漏极126的像素电极161，及由电洞输送层162及发光层163及电子输送层164的3层所构成的发光组件层165，及对向电极166。在此，于电洞输送层162及像素电极161之间，层迭而形成由绝缘树脂所构成的第二平坦化膜167，并通过设置于像素电极161上的开口部，来限制像素电极161所暴露出的区域。
[专利文献1]日本特开2002-157029号公报(主要为图10、图11)
发明内容
在上述的EL显示装置当中，必须具备具有不同功能的S-TFT及D-TFT。在必须具备2种或是2种以上的TFT的晶体管基板或是显示装置当中，要求各个TFT的特性，例如电流供应能力等有所不同。
然而，若是对以往的TFT的半导体层进行相同的结晶化的话，则将成为平均粒径几乎相等，亦即，移动度相同的非单晶硅。在采用如此的非单晶硅的TFT当中，若使TFT大小(信道宽度、信道长度)共通时，则当然将使移动度相同。因此，有必要例如通过用于形成特性相异的多个TFT，使仅仅一方的TFT的通道长度极端地扩大，而意图性的使其驱动能力比另一方降低，或是使一方的TFT的大小变大，而意图性的使其驱动能力提升到大于另一方的TFT的驱动能力。因此造成TFT的不必要的扩大，而无法有效利用空间。
此外，EL组件等电流驱动型的发光组件，乃显示出电流流通愈大则愈劣化的倾向。亦即，于如此的发光组件的长寿命的观点来看，较理想为不要流通超过必要的电流。因此，如图12所示，为了供应所需的最小电流于EL组件，有必要通过使D-TFT120的通道长度Ld0相对于S-TFT110的通道长度为极端的长，来限制流通于D-TFT120的电流。然而，一旦使D-TFT120的通道长度Ld0变长的话，则如上述，将使空间利用效率降低。在必须于有限空间内配置TFT等组件的显示装置当中，因为在显示区当中的可视觉确认的区域的面积比降低，亦即开口率降低，因而导致亮度及透光率的降低。
因此，本发明乃鉴于上述课题而创作出，并具备以下特征。
一种晶体管基板，乃包含，具备于第一方向上延伸存在的第一通道区的第一晶体管，及具备于与第一方向交叉的第二方向上延伸存在的第二通道区的第二晶体管，其特征为，第一及第二通道区是由同一层的半导体层所构成，而半导体层于第一方向中的移动度及第二方向中的移动度不同。
一种晶体管基板，其特征为，第一及第二通道区是由同一层的半导体层所构成，而半导体层于第一方向的粒界数目及第二方向中的粒界数目不同。
一种晶体管基板，其特征为，第一及第二通道区是由同一层的半导体层所构成，而半导体层于第一方向的平均结晶长度及第二方向的平均结晶长度不同。
一种主动矩阵型的显示装置，其特征为，第一及第二通道区是由同一层的半导体层所构成，而半导体层的第一方向的移动度，较第二方向的移动度还大。
一种显示装置，其特征为，第一及第二通道区是由同一层的半导体层所构成，而半导体层的第一方向中的粒界数目，较第二方向中的粒界数目还少。
一种显示装置，其特征为，第一及第二通道区是由同一层的半导体层所构成，半导体层的第一方向的平均结晶长度，较第二方向的平均结晶长度还长。
一种显示装置的制造方法，乃用于制造具备第一晶体管及第二晶体管及像素电极，并因应来自于第一晶体管的输出，经由上述第二晶体管来供应电流至上述像素电极的显示装置，其特征为，具备，于基板上层迭非晶硅的第一制程，及形成至少包覆成为上述第二晶体管的信道区的区域，并使第一晶体管的通道区暴露出的覆盖膜的第二制程，及通过照射激光于上述非晶硅而使该非晶硅结晶化，而作出成为上述第一晶体管及第二晶体管的半导体层的非单结晶硅的第三制程，而于上述第三制程中，经上述覆盖膜，来照射上述激光于上述第二晶体管的通道区。
一种晶体管基板的制造方法，乃用于制造在基板上具备第一晶体管及第二晶体管的晶体管基板，其特征为，具备在基板上层迭非晶硅的第一制程，及形成至少包覆成为上述第二晶体管的信道区的区域，并使成为第一晶体管的通道区暴露出的覆盖膜的第二制程，及通过照射激光于上述非晶硅，而使该非晶硅结晶化而作成成为上述第一晶体管及第二晶体管的半导体层的非单晶硅结晶化的第三制程，而在上述第三制程中，经上述覆盖膜，来照射上述激光于上述第二晶体管的通道区。
一种显示装置，乃具备第一晶体管及第二晶体管，及连接于上述第二晶体管的源极区的第一信号线，及连接于上述第二晶体管的漏极区的像素电极，而上述第一晶体管的源极区连接于上述第二晶体管的闸极，并因应上述第一晶体管的输出，经由上述第二晶体管，供应来自于上述第一信号线的信号至上述像素电极，其特征为，于上述第一及第二信道区上配置共享的绝缘膜，并于上述第二晶体管的通道区及上述绝缘膜之间配置覆盖膜，而构成上述第一晶体管的通道区的半导体层的粒径及构成上述第二晶体管的通道区的半导体层的粒径不同。
一种晶体管基板，乃于基板上具备第一晶体管及第二晶体管，其特征为，于上述第一及第二信道区上配置共享的绝缘膜，并于上述第二晶体管的通道区及上述绝缘膜之间配置覆盖膜，而构成上述第一晶体管的通道区的半导体层的粒径及构成上述第二晶体管的通道区的半导体层的粒径不同。
发明的效果
根据本发明，通过采用于移动度上具备异向性(Anisotropy)的结晶状态的物质来作为晶体管的半导体层，可于一个晶体管基板当中形成，即使采用同一层的半导体层亦可具备不同移动度的多种类型的晶体管。因此，于必须采用移动度不同的多数晶体管的晶体管基板中，不需使各个晶体管的大小极端的不同，因此可有效利用空间。因此可使形成晶体管的区域变小，晶体管基板全体亦可达到小型化.高精密化的目的。
根据本发明，通过采用于移动度上具备异向性的结晶状态的物质来作为晶体管的半导体层，可于一个晶体管基板中形成，即使采用同一层的半导体层亦可具备不同移动度的多种类型的晶体管。于是不需使各个晶体管的大小极端的不同，因此可有效利用空间，而达到高精密化的目的。尤其是在从形成晶体管的一面来确认发光的显示装置的情况下，可使可利用的发光区域的面积变大，亦即可大幅提升开口率。
根据本发明，通过设置于第二TFT的通道区的覆盖膜的存在，即使对第一及第二TFT半导体层进行相同的结晶化，亦可使第二TFT的通道区的非单晶硅的粒径与第一TFT的通道区的非单晶硅的粒径不同。因此，即使采用同一层的半导体层，亦可于一个装置内形成具备不同移动度的多数种类的TFT。此外，由于覆盖膜的存在，可使通道区与门极之间的绝缘膜的厚度不同，因此可意图性的改变有覆盖膜的TFT及无覆盖膜的TFT的电流供应能力。因此，于必须具备不同电流供应能力的多数TFT的装置中，不需使各个TFT的大小极端的不同，因此可有效利用空间。因此可使形成晶体管的区域变小，晶体管基板全体亦可达到小型化。高精密化的目的。
根据本发明，除了上述的效果之外，于从形成TFT的一面来确认发光的显示装置的情况下，可大幅提升开口率，因此可提升亮度及透光率。
附图说明
图1为显示实施例1的EL显示装置的像素区域的平面图。
图2为显示于移动度上具备异向性的半导体层的表面的模式图。
图3(a)为显示图1的X-X剖面图，图3(b)为显示图1的Y-Y剖面图。
图4为显示实施例2的EL显示装置的平面图。
图5为显示实施例3的EL显示装置的平面图。
图6为显示实施例4的EL显示装置的像素区域的平面图。
图7为显示图6的A-A’剖面图。
图8为显示依据覆盖膜的有无的结晶化能量强度及结晶粒径的相关图。
图9为显示依据覆盖膜的膜厚的结晶化能量强度及结晶粒径的相关图。
图10(a)至(e)为显示图7的制程别A-A’剖面图。
图11为显示实施例5的EL显示装置的平面图。
图12为显示一般的EL显示装置的概略图。
图13为显示以往的EL显示装置的像素区域的剖面图。
图14为显示图13的B-B’剖面图。
具体实施方式
以下说明本发明的实施例。
[实施例1]
图1显示本发明的第一实施例的EL显示装置的一个像素的平面图。以下采用图1来说明的EL显示装置的平面构造。EL显示装置的概念图与图6相同，因此可加以采用。
首先，闸极信号线51配置于水平方向，漏极信号线52及多个电源线53则配置于垂直方向。串联连接的2，个S-TFT10，及保持电容电极线54，及保持电容电极线55的一部分，配置于确认EL组件发光的发光区域E与门极信号线51之间。
作为切换组件(switching element，亦称为开关组件)的二个S-TFT10的闸极14，各自连接于闸极信号线51。以闸极14所包覆的半导体层12的一部分区域，乃成为信道区12c，并以包夹各个信道区12c的方式来配置源极区12s及漏极区12d。亦即，S-TFT10的图中的A方向为导电方向，A方向中的通道区12c的长度具备通道长度Ls。此外，接近漏极信号线52的源极区12s，系经由漏极16而连接于漏极信号线52。经由信道区12c而连接于漏极信号线52的S-TFT10的源极区12s，乃连接于保持电容电极线55，并经由接触孔19，连接于作为驱动组件的D-TFT20的闸极24。
D-TFT20的半导体层22之中，以闸极24所包覆的区域乃成为信道区22c，并以包夹各个信道区22c的方式来配置源极区22s及漏极区22d。亦即，D-TFT20的图中的B方向为导电方向，B方向的通道区22c的长度具备通道长度Ld。此外，源极区22s经由源极27而连接于电源线53，漏极区22d则经由漏极26而连接于有机EL组件的像素电极61。
保持电容电极线54经由闸极绝缘膜13，以与连接于S-TFT10的源极区12s兼作为保持电容电极55的半导体层12相对向的方式而形成。通过此方式，于保持电容电极线54及保留电容电极55之间，形成蓄积电荷的电容。此电容即成为用以保持施加于D-TFT20之闸极24的电压的保持电容Sc。
本发明的特征为，以移动度具备异向性的物质来作为晶体管的半导体层，可于不同导电方向配置多种类的晶体管，通过此，即使采用同一层的半导体层，亦可形成并配置具备不同移动度的晶体管。
因此可考虑使用于横向成长结晶的p-Si(多晶硅)，来作为如此的移动度具备异向性的物质。以下说明这样的p-Si。
图2为显示第一的TFT10及第二的TFT20的半导体层的p-Si的结晶化状态的模式图。图中所示的线为结晶与结晶之间的界面，亦即粒界。因为粒界具备于A方向较长而于B方向较短的方向性，因此，此p-Si为于成长方向上具备异向性的横向成长结晶。此外，如图中所示，为S-TFT10的导电方向的A方向乃设定于结晶的纵长方向，亦即横跨粒界的次数(粒界数)较少的方向。另一方面，为D-TFT20的导电方向的B方向乃设定于结晶的短边方向，亦即横跨粒界的次数较多的方向，于本实施例中为与A方向垂直。
粒界数愈多则TFT的移动度μ愈小，因此通过意图性的使B方向的粒界数较A方向的粒界数还多，来使于B方向具有导电方向的D-TFT20的移动度μd，较于B方向具有导电方向的D-TFT20的移动度μs还小。再者，即使Ls＝Ld，若是各个通道宽度无极端的差距的话，则可得到μs＞μd的关系。此外，例如即使于相同导电方向上形成多个第一的TFT10，于半导体层12的导电方向上横跨粒界的次数仍有所不同。于此情况下，取粒界数的平均值，并只要使此平均值小于第二的TFT20的粒界数(第二的TFT基板侧20为多个情况下为粒界数的平均值)还小即可。此时，为了降低包含半导体层的晶体管的制造的全体分散性，较理想为将相同种类的TFT全部配置于导电方向。
一般而言，设TFT的半导体层的导电方向的移动度为μ，设信道宽度为W，信道长度为L时，与于TFT内流通的电流I的关系可以下列式子显示。
I∝μ·W/L                 (公式1)
从此关系当中，为了使与以往的TFT相同的电流值在第二TFT20上流通，只要变更移动度从以往的TFT的移动度μ0改变的量(μs/μ0)，及第二TFT20的通道长度Ld(Ld＝Ld0.μs/μ0)即可。亦即，采用如图2所示的横向成长结晶，并达到，将移动度较慢的方向配置为B方向且使μs＜μ0的关系，可缩短通道长度Ld。
在此，关于形成横向成长的p-Si，来作为于本发明当中所采用的晶体管的半导体层的方法，可考虑以下的方法。
(1)CLC(CW-Laser Lateral Crystallization，连续波激光横向结晶)
所谓的CLC，是指在非晶硅上照射DPSS激光(Diode-Pumped SolidState，二极管激发式固态激光)，使在激光的扫描方向上成长结晶的方法。根据此方法，通过控制扫描激光的速度，可使扫描方向上的结晶长度变长。
(2)SELAX(Selectively Enlarging Laser X′tallization，选择性扩大激光结晶)
所谓的SELAX，是指在非晶硅上照射准分子激光(excimer laser)，形成小粒径的多晶硅之后，通过照射固体的脉冲激光，来形成使扫描方向为长边方向的多晶硅的方法。
(3)SLS(Sequemial Lateral Solidification，循序性侧向结晶)
所谓的SLS法，是指在非晶硅上照射线状的准分子激光，在该激光的两个短边方向成长横向较长的结晶，并使下一次激光照射之际所成长的结晶逐渐重迭，通过此，来形成连续性的结晶的方法。相对于(1)及(2)当中采用低输出的固体激光，在SLS法中，因为较固体激光的输出还高的准分子激光，因此可说是较为理想的手段。
若采用以上的方法的话，即使对基板全体照射同样的激光，亦可以获得于移动度上具备异向性的半导体层。以粒界数较少的方向与第一TFT10的导电方向的A方向互为平行的方式来配置第一TFT10，并以该A方向与第二TFT20的导电方向的B方向互为垂直的方式来配置第二TFT20。藉此，可获得即使采用同一层的半导体层亦可具备不同移动度的多种晶体管的EL显示装置。更为理想的型态为，将A方向配置于粒界数最少的方向，将B方向配置于粒界数最多的方向。根据此型态，可使要求最大移动度的晶体管的第一TFT10的晶体管达到最大，且要求较小移动度的晶体管的第二TFT20的晶体管达到最小，因此，可形成最小的第一TFT10及第二TFT20的晶体管的大小。
在本实施例中，通过采用上述SLS法，可使以往的移动度为90至100cm2/Vs的TFT，在配置于上述A方向的情况时达到100至250cm2/Vs，在配置于上述B方向的情况时达到40至80cm2/Vs。亦即，可获得μ＝(约2.5至6)×μd的关系。以往的S-TFT及D-TFT的通道长度的关系为Ld0＝(约3至4)×Ls0，因此，通过上述公式1，在S-TFT及D-TFT流通的电流Is0及Id0的关系为，Id0＝(约1/4至1/3)×Is0。因此，在形成具备与以往相同的电流供应能力的S-TFT及D-TFT时，使S-TFT成为与以往相同的晶体管大小的话，则可使D-TFT的通道长度达到以往的1/6至1/2.5的长度。因此，可使以往的D-TFT所占有的区域缩小为1/6至1/2.5，因此通过将该缩小的量使用于发光区域，而可提升开口率。
本发明并不限定于第一实施例，例如A方向与B方向亦可不互为垂直，而A方向的TFT的移动度与B方向的TFT的移动度的相对关系亦可为相反。亦即，只要A方向与B方向不同即可。再者，作为配置A方向的基准，亦可为结晶长度而非粒界数。结晶的长边方向乃具备作为半导体层全体的方向性，但是结晶的长度乃因各个结晶的不同而不同。于此情况下，可通过配置A方向中的结晶的平均长度(平均结晶长度)成为较B方向中的平均结晶长度还长，而获得与上述第一实施例相同的EL显示装置。在此情况下，各方向中的平均结晶长度相对关系并不限定于第一实施例。
图3(a)显示图1的X-X剖面图，并显示接续于为切换用顶闸极型(top gate type)TFT的S-TFT10及该TFT的源极区12s的保持电容Sc的构造的附图，以下使用图3(a)来说明此剖面构造。
在基板30上，层迭由例如SiN(氮化硅)膜及SiO2(氧化硅)膜所构成的绝缘膜11。在绝缘膜11上方形成通过上述方法而在横向成长的p-Si层所构成的半导体层12，并连接于由相同的p-Si层所构成的保持电容电极55。在半导体层12上设置漏极区12d及源极区12s，及位于漏极区12d与源极区12s之间的信道长度Ls的信道区12c。再者，以包覆该半导体层12及保持电容电极线55的方式，来层迭由SiO2膜及SiN膜所构成的闸极绝缘膜13。在闸极绝缘膜13之上形成由铬(Cr)、钼(Mo)等高熔点金属等所构成的闸极14及保持电容电极线54。闸极14以横跨信道区12c的方式来设置，而保持电容电极线54以与保持电容电极线55对向的方式来设置。再者，在闸极14与门极绝缘膜13的整个面上，形成SiO2膜，及由SiN膜及SiO2膜所构成的层间绝缘膜15。贯通形成于对应此层间绝缘膜15的漏极区12d的位置的接触孔，来设置由金属所构成的漏极16，更在整个面上形成使表面平坦化的由有机树脂所构成的平坦化膜17。
图3(b)显示图1的Y-Y剖面图。并显示为有机EL组件的驱动用顶闸极型TFT的TFT20的构造的附图，以下使用图3(b)来说明此剖面构造。
在基板30上，层迭由例如SiN(氮化硅)膜及SiO2(氧化硅)膜所组成的绝缘膜11。在绝缘膜11上方形成S-TFT10的半导体层12及同层的由p-Si层所构成的半导体层22。在半导体层22上形成漏极区22d及源极区22s，及位于漏极区22d与源极区22s之间的信道长度Ld的信道区22c。再者，以包覆该半导体层22的方式，来层迭由SiO2膜及SiN膜所构成的闸极绝缘膜13。在闸极绝缘膜13之上，以横跨信道区22c的方式来设置由铬(Cr)、钼(Mo)等高熔点金属等所构成的闸极24。再者，在闸极14与门极绝缘膜13的整个面上，形成SiO2膜，及由SiN膜及SiO2膜所构成的层间绝缘膜15。贯通形成于各自对应此层间绝缘膜15的源极区22s及漏极区22d的位置的接触孔，来配置由金属所构成的漏极26及连接于驱动电源线53的源极27。然后在整个面上层迭使表面平坦化的由有机树脂所组成的平坦化膜17，贯通此平坦化膜17，连接于漏极26的由ITO(Indium Tin Oxide，氧化铟锡)等透明材料所组成的像素电极61，乃形成于平坦化膜17上。接下来，在像素电极61上层迭而形成由电洞输送层62及发光层63及电子输送层64的3层所组成的发光组件层65，然后再以包覆此发光组件层65的方式，形成由铝合金等所构成的对向电极66。通过此对向电极66，从该像素电极61来形成EL组件60。在此，在电洞输送层62及像素电极61之间，层迭而形成由绝缘树脂所组成的第二平坦化膜67，并通过设置于像素电极61上的开口部，来限制像素电极61所暴露出的区域。亦即，图1的发光区域乃由第二平坦化膜67的开口部来定义。
[实施例2]
接下来说明本发明的实施例2的EL显示装置。图4为显示，实施例2的EL显示装置的平面图。与图1相同的层.构造，赋予与图1相同的符号，并省略对相同构造的说明。
通过将闸极信号线51的一部分作为闸极14，使半导体层12的一部分呈”U”字状，来制作与闸极14重迭的区域，而形成信道区12c。此外，以与图1的情况下的方向垂直的方向，来配置TFT20的半导体层22。虽然图中所显示的S-TFT10及D-TFT20的导电方向A’及B’，于图面上与先前所述的A及B方向具有相反的关系，但是可通过改变用于使半导体层结晶化的激光等的扫描方向，可达到与图1的A及B方向具有相同的关系。
[实施例3]
接下来说明本发明的实施例3的EL显示装置。图5为显示，实施例3的EL显示装置的平面图。于本实施例当中，为于像素内各自配置2个S-TFT10及D-TFT20的构造。根据此构造，通过配置多个D-TFT20，可降低D-TFT20的制造的分散性，因此于TFT的制造偏差较大时颇为有效的构造。
本发明并不限定于以上所述的显示装置的概念，亦可适用于更广泛的晶体管基板。例如，将要求快速动作及反应速度的数字接口及交流电路等的导电方向，配置于如图2A所示般的粒界数较少的方向，或是在克服容量及漏电流问题的目的的晶体管等的导电方向，配置于如图2A所示的粒界数较多的方向，通过此，可采用共通的导电层来形成与目标一致的晶体管。此外，若是配置特性相近的晶体管于相同的导电方向的话，则可通过稍微变更晶体管的大小来达到特性上的差异。
[实施例4]
图6为显示本发明的第4个实施例的EL显示装置的一个像素的平面图。此外，图7显示图6的A-A’剖面图，为显示S-TFT10及D-TFT20的构造的附图。与图1及图2相同的层与构造，赋予相同的符号，并省略相同构造的说明。
本实施例与上述实施例不同，乃于D-TFT20的通道区22c上形成由SiO2膜所构成的覆盖膜(caping film)28。此覆盖膜28介于通道区22c与门极绝缘膜之间，通过此，在之后所述的结晶化制程中，可降低到达通道区22c的半导体层的能量。亦即，因为抑制通道区22c的半导体层的结晶化，因此半导体层的结晶粒径较其它区域还小，粒径较小会增加粒界的数目，因此移动度变小。如此可使通道区22c的半导体层的结晶粒径变小且降低移动度，因此可降低从D-TFT20供应的电流。
此外，通过覆盖膜28的存在，在通道区22c与门极24之间的绝缘膜膜厚，较通道区12c与门极14之间的绝缘膜膜厚还厚。在此，设TFT的半导体层的导电方向的移动度为μ，设信道宽度为W，信道长度为L，信道区至闸极之间的绝缘膜膜厚为d，绝缘膜的介电常数为ε时，则与TFT可供应的电流I的关系可以下列式子显示。
I∝μ·(ε/d)·(W/L)               (公式2)
亦即，根据公式2，绝缘膜膜厚d愈大的话，TFT所供应的电流I愈小，因此，D-TFT20所供应的电流I变小的量，为覆盖膜28的厚度的量。覆盖膜28可降低半导体层的移动度，并可通过改变绝缘膜膜厚，来降低电流供应能力。
接下来参照图10(a)至(e)，来说明本实施例的EL显示装置的制造方法。
图10(a)为显示第一制程的附图。首先，在基板30上，层迭由SiN膜及SiO2膜所构成的绝缘膜11。在绝缘膜11上方层迭非晶硅(a-Si)膜。接下来通过CVD(Chemical Vapor Deposition，化学气相沉积)法或旋转涂布法等，在a-Si上层迭80nm的，如SiO2膜由绝缘膜所构成的覆盖膜材料。继之以后来将成为作为D-TFT20的信道区22c的区域上的覆盖膜材料予以残留的方式，通过微影法(Photolithography)等来形成覆盖膜28。作为覆盖膜材料，并不限定于SiO2或是SiN，亦可采用其它绝缘膜或是这些组合，而因为SiO2与半导体层的配合性较佳，因此较理想为以SiO2与半导体层接触的构成，而从制程简化的观点来看，更理想为单层的SiO2的构成。
图10(b)为显示第二制程的附图。首先，对包含形成覆盖膜28的区域的a-Si膜整个面，以准分子激光等激光来进行退火，使a-Si膜结晶化。于结晶化之际，形成覆盖膜28的区域乃通过覆盖膜28来吸收一部分的准分子激光的能量。因此，到达位于以覆盖膜28所覆盖的区域(信道区22c)的a-Si膜的激光能量降低，而于结晶化之际，仅有该区域的半导体层的结晶粒径较其它区域还小。具体而言，通道区22c的结晶粒径为0.2μm，而其它区域的结晶粒径为0.3至0.4μm。此为使激光强度大约为540mJ而进行激光退火的结果。此外，可通过增加覆盖膜28的膜厚或是使结晶化条件最适化，而使半导体层的结晶粒径达到微结晶水平(0.01至0.05μm)。
图10(c)为显示第三制程的附图。首先，通过图案化(patterning)来形成S-TFT10及D-TFT20的半导体层12及22。接下来，从绝缘膜11、半导体层12及22及覆盖膜28上，层迭由SiO2膜及SiN膜所构成的闸极绝缘膜13。接下来于闸极绝缘膜13上，以溅镀法等来层迭由铬(Cr)、钼(Mo)等高熔点金属等，以包覆信道区12c及22c的方式来作成图案，而形成闸极14及24。此外，于以S-TFT10的闸极14所包覆的区域以外的区域，注入磷等N型不纯物离子。藉此来形成源极区12s与漏极区12d，于源极区12s与漏极区12d之间的区域则成为信道区12c。此外，于以D-TFT20的闸极24所包覆的区域以外的区域上，注入硼等P型不纯物离子。藉此来形成源极区22s与漏极区22d，于源极区22s与漏极区22d之间的区域则成为信道区22c。通过以上制程，形成了于基板上形成TFT的TFT基板。
图10(d)为显示第四制程的附图。首先，从闸极绝缘膜13与门极14及24上，层迭SiO2膜，及由SiN膜及SiO2膜所构成的层间绝缘膜15，于对应于层间绝缘膜15的漏极区12d及22d及源极区22s的区域上，各自形成接触孔。贯通这些各个接触孔，以溅镀法于层间绝缘膜整个面上层迭Al等金属，并通过图案化所希望的形状，来形成漏极区16及26及源极27。
图10(e)为显示第五制程的附图。首先，从层间绝缘膜15，漏极区16、26及源极27上，层迭平坦化膜17，并于对应平坦化膜17的漏极区26的区域上形成接触孔。贯通此平坦化膜17，以溅镀法等于平坦化膜的整个面上，层迭ITO等透明电极材料，以在每个像素上独立的方式来作成图案(pattern)，通过此方式来形成像素电极61。接下来，于平坦化膜17及像素电极61上，通过旋转涂布法等来层迭感旋光性的有机树脂材料，并通过曝光.显影，而形成第二平坦化膜67。藉此，在对应发光区域E的形状及位置形成第二平坦化膜67的开口部，于该开口部上暴露出像素电极61。接下来，以包覆所暴露出的像素电极61的方式，于平坦化膜67上的基板全体上，各自蒸镀电洞输送层62及发光层63及电子输送层64。由以上方式所形成的由3层所构成的发光组件层65上，蒸镀对向电极66。
本实施例的制造方法，并不限定于以上的方法。例如，亦可于作成图案a-Si膜之后进行结晶化，或是于形成闸极14及24之后再形成半导体层12及22，亦即适用于底闸极型。此外，为了解决在结晶化之际的融蚀(Ablation)等问题，可于结晶化之前设置脱氢制程。
此外，于结晶化之后可设置去除覆盖膜28的制程。此时，所制造的EL显示装置的S-TFT10及D-TFT20的闸极绝缘膜，均仅仅为闸极绝缘膜13，因此介电常数几乎相等。因此，仅仅通过形成各个通道区的非单晶硅的结晶粒径的不同，亦即移动度的不同来降低D-TFT20所供应的电流。此方法于难以控制覆盖膜的膜厚的情况下极为有效，因为可降低用于控制结晶粒径的参数，因此具备容易控制的优点。
此外，于本实施例当中，通过控制覆盖膜的膜厚及激光的能量强度，可控制位于覆盖膜下层的半导体层的结晶粒径。以下，使用图8及图9来说明非单晶硅的粒径的控制。
图8为显示以膜厚为80nm来形成覆盖膜的区域及未形成区域中的激光的能量强度及半导体层的结晶粒径的关系的附图。从此图中，在未形成覆盖膜时，一旦能量的强度上升，粒径则从某点开始急剧增大，在形成覆盖膜28时，一旦能量的强度上升，粒径则逐渐增大。因此，在某能量强度(I0)以上，可使形成覆盖膜的区域的粒径变小。
图9为显示于改变覆盖膜的膜厚之际的激光能量的强度及半导体层的结晶粒径的关系的附图。从此图中，使覆盖膜愈厚的话，则于照射相同能量强度的激光之际所得到的粒径变小。于本实施例中，相对于满足未形成覆盖膜的区域(例如S-TFT10)所要求的移动度的结晶粒径的在一般结晶化条件下所得到的非单晶硅的粒径，必须降低形成覆盖膜的区域的非单晶硅的粒径。因此，在采用激光强度为540mJ的激光时，较理想为层迭而形成70nm以上的覆盖膜，在考虑误差等情形下，更理想为层迭而形成80nm以上的覆盖膜。此外，在获得0.05μm以下的微结晶水平的半导体层的情况，较理想为层迭而形成100nm以上的覆盖膜。
[实施例5]
接下来说明本发明的第5个实施例的EL显示装置。图11为显示实施例5的EL显示装置的平面图。于本实施例中，为于像素内配置2个S-TFT10及1个D-TFT20的构造。根据此构造，通过仅配置1个D-TFT20，可较实施例1提升开口率。于本实施例当中，较理想为使D-TFT20的通道区22c达到微结晶的水平。此时，相对于约300nm的结晶粒径的情况，因为微结晶水平的结晶性分散较小，因此伴随于此的晶体管特性的分散性亦变小。因此，如上述，使覆盖膜28的膜厚达到100nm。
本发明并不限定于本实施例，只要于使D-TFT20的通道区22c上设置覆盖膜28，且不于S-TFT10的通道区12c上设置覆盖膜28即可。
在以上的实施例中，乃以例子显示，具备于像素内配置2个S-TFT10及1个D-TFT20的构造的EL显示装置，但本发明并不限定于此，亦可为各配置数个S-TFT10及D-TFT20的构造。而从制造的偏差的观点来看，较理想为在导电方向平行设置相同的晶体管。再者，并不限定于，来自发光层的光，通过TFT基板侧往内侧输出的底放射型的EL显示装置，亦可适用于，从TFT基板表面侧输出来自发光层的光的底放射型的EL显示装置。此外，本发明亦可为，采用EL组件以外的电流驱动型发光组件的显示装置，或是在1个像素区域中必须具备功能不同的多个晶体管的显示装置。再者，在必须采用3个以上的特性不同的晶体管的显示装置时，可配置各个晶体管的导电方向于互为不同的3个方向以上，亦可配置不同的覆盖膜的厚度。

Claims (30)

1.一种晶体管基板，其包含，具备在第一方向延伸存在的第一通道区的第一晶体管，及具备在与上述第一方向交叉的第二方向延伸存在的第二通道区的第二晶体管，其特征为：上述第一及第二通道区是由同一层的半导体层所构成，而上述半导体层于上述第一方向中的移动度及上述第二方向中的移动度不同。
2.如权利要求1所述的晶体管基板，其中，上述第一晶体管的源极区或是漏极区连接于上述第二晶体管的闸极，而上述半导体层的上述第一方向的移动度，较上述第二方向的移动度还大。
3.如权利要求2所述的晶体管基板，其中，上述第一方向为，上述半导体层的移动度为最大的方向，而上述第二方向与上述第一方向垂直交叉。
4.一种晶体管基板，其包含，具备在第一方向延伸存在的第一通道区的第一晶体管，及具备在与上述第一方向交叉的第二方向延伸存在的第二通道区的第二晶体管，其特征为：上述第一及第二通道区是由同一层的半导体层所构成，而上述半导体层于上述第一方向中的粒界数目及上述第二方向中的粒界数目不同。
5.如权利要求4所述的晶体管基板，其中，上述第一晶体管的源极区或是漏极区系接于上述第二晶体管的闸极，而上述半导体层的上述第一方向中的粒界数目，较上述第二方向中的粒界数目还少。
6.如权利要求5所述的晶体管基板，其中，上述第一方向为，上述粒界数目为最少的方向，而上述第二方向与上述第一方向垂直交叉。
7.一种晶体管基板，乃包含，具备在第一方向延伸存在的第一通道区的第一晶体管，及具备在与上述第一方向交叉的第二方向延伸存在的第二通道区的第二晶体管，其特征为：上述第一及第二通道区是由同一层的半导体层所构成，而上述半导体层于上述第一方向中的平均结晶长度及上述第二方向中的平均结晶长度不同。
8.如权利要求7所述的晶体管基板，其中，上述第一晶体管的源极区或是漏极区系接于上述第二晶体管的闸极，而上述半导体层的上述第一方向的平均结晶长度，较上述第二方向的平均结晶长度还长。
9.如权利要求8所述的晶体管基板，其中，上述第一方向为，上述平均结晶长度为最长的方向，而上述第二方向与上述第一方向垂直交叉。
10.一种显示装置，其具备，具有显示组件，及第一信号线，及与上述第一信号线交叉的第二信号线，及第三信号线，及以第一方向为导电方向的第一通道区，及具有第一源极区及漏极区的第一晶体管，以及，以与上述第一方向交叉的第二方向为导电方向的第二通道区，及具有第二源极区及漏极区的第二晶体管，而上述第一晶体管的闸极系连接于上述第一信号线，上述第一源极区及漏极区中的一个被连接于上述第二信号线，上述第一源极区及漏极区的另一个连接于第二晶体管的闸极，上述第地源极区及漏极区中的一个连接于上述第三信号线，上述第地源极区及漏极区的另一个连接于上述显示组件，其特征为：上述第一及第二通道区是由同一层的半导体层所构成，而上述半导体层的上述第一方向的移动度，较上述第二方向的移动度还大。
11.如权利要求10所述的显示装置，其中，上述第一晶体管的源极区或是漏极区连接于上述第二晶体管的闸极，而上述半导体层的上述第一方向的移动度，较上述第二方向的移动度还大。
12.一种显示装置，其具备，具有显示组件，及第一信号线，及与上述第一信号线交叉的第二信号线，及第三信号线，及以第一方向为导电方向的第一通道区，及具有第一源极区及漏极区的第一晶体管，以及，以与上述第一方向交叉的第二方向为导电方向的第二通道区，及具有第二源极区及漏极区的第二晶体管，而上述第一晶体管的闸极系连接于上述闸极线，上述第一源极区及漏极区中的一个连接于上述第一信号线，而上述第一源极区及漏极区的另一个连接于第二晶体管的闸极，上述第一源极区及漏极区中的一个连接于上述第三信号线，上述第一源极区及漏极区的另一个个连接于上述显示组件，其特征为：上述第一及第二通道区是由同一层的半导体层所构成，而上述半导体层的上述第一方向的粒界数目，较上述第二方向的粒界数目还少。
13.如权利要求12所述的显示装置，其中，上述第一方向为，上述粒界数目为最少的方向，而上述第二方向与上述第一方向垂直交叉。
14.一种显示装置，其具备，具有显示组件，及第一信号线，及与上述第一信号线交叉的第二信号线，及第三信号线，及以第一方向为导电方向的第一通道区，及具有第一源极区及漏极区的第一晶体管，以及，以与上述第一方向交叉的第二方向为导电方向的第二通道区，及具有第二源极区及漏极区的第二晶体管，而上述第一晶体管的闸极连接于上述闸极线，上述第一源极区及漏极区中之一个连接于上述第一信号线，上述第一源极区及漏极区的另一个连接于第二晶体管的闸极，上述第一源极区及漏极区中的一个连接于上述第三信号线，上述第一源极区及漏极区的另一个连接于上述显示组件，其特征为：上述第一及第二通道区是由同一层的半导体层所构成，上述半导体层的上述第一方向中的平均结晶长度，较上述第二方向中的平均结晶长度还长。
15.如权利要求14所述的显示装置，其中，上述第一方向为，上述平均结晶长度为最长的方向，而上述第二方向与上述第一方向垂直交叉。
16.如权利要求10项至第一5项中的任一所述的显示装置，其中，上述显示组件为电致发光组件。
17.一种显示装置的制造方法，其用于制造显示装置，该显示装置具备第一晶体管及第二晶体管及像素电极，并使来自于第一晶体管的输出，经由上述第二晶体管来供应电流至上述像素电极，其特征为：具备在基板上层迭非晶硅的第一制程，及形成至少包覆为上述第二晶体管的信道区的区域，并使第一晶体管的通道区暴露出的覆盖膜的第二制程，及通过照射激光于上述非晶硅，使上述非晶硅结晶化的第三制程，而于上述第三制程当中，经由上述覆盖膜，来照射上述激光于上述第二晶体管的通道区。
18.如权利要求17所述的显示装置的制造方法，其中还具备，在上述第三制程之后去除上述覆盖膜的第四制程。
19.如权利要求17项或18所述的显示装置的制造方法，其中，上述覆盖膜由氧化硅所构成。
20.一种晶体管基板的制造方法，其用于制造在基板上具备第一晶体管及第二晶体管的晶体管基板，其特征为：具备在基板上层迭非晶硅的第一制程，及形成至少包覆为上述第二晶体管的信道区的区域，并使第一晶体管的通道区暴露出的覆盖膜的第二制程，及通过照射激光于上述非晶硅，使上述非晶硅结晶化的第三制程，而于上述第三制程中，经由上述覆盖膜，来照射上述激光于上述第二晶体管的通道区。
21.如权利要求20所述的晶体管基板的制造方法，其中还具备，在上述第三制程之后去除上述覆盖膜的第四制程。
22.如权利要求20项或21所述的晶体管基板的制造方法，其中，上述覆盖膜由氧化硅所构成。
23.一种显示装置，其具备第一晶体管及第二晶体管，及连接于上述第二晶体管的源极区的第一信号线，及连接于上述第二晶体管的漏极区的像素电极，而上述第一晶体管的源极区连接于上述第二晶体管的闸极，并使上述第一晶体管的输出，经由上述第二晶体管供应来自于上述第一信号线的信号至上述像素电极，其特征为：于上述第一及第二信道区上配置共享的绝缘膜，并于上述第二晶体管的通道区及上述绝缘膜之间配置覆盖膜，而构成上述第一晶体管的通道区的半导体层的粒径及构成上述第二晶体管的通道区的半导体层的粒径不同。
24.如权利要求23所述的显示装置，其中，上述覆盖膜的膜厚为80nm以上。
25.如权利要求23所述的显示装置，其中，上述覆盖膜的膜厚为100nm以上。
26.如权利要求23项至25项中的任一所述的显示装置，其中，上述覆盖膜由氧化硅所构成。
27.一种晶体管基板，其在基板上具备第一晶体管及第二晶体管，其特征为：在上述第一及第二信道区上配置共享的绝缘膜，并于上述第二晶体管的通道区及上述绝缘膜之间配置覆盖膜，而构成上述第一晶体管的通道区的半导体层的粒径及构成上述第二晶体管的通道区的半导体层的粒径不同。
28.如权利要求27所述的晶体管基板，其中，上述覆盖膜的膜厚为80nm以上。
29.如权利要求27-所述的晶体管基板，其中，上述覆盖膜的膜厚为100nm以上。
30.如权利要求27项至29项中的任一所述的晶体管基板，其中，上述覆盖膜由氧化硅所构成。
CNA2004100781765A 2003-09-22 2004-09-17 晶体管基板与显示装置及其制造方法 Pending CN1604330A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003330123 2003-09-22
JP2003330123 2003-09-22
JP2004201925 2004-07-08
JP2004201925A JP2005123571A (ja) 2003-09-22 2004-07-08 トランジスタ基板、表示装置及びそれらの製造方法

Publications (1)

Publication Number Publication Date
CN1604330A true CN1604330A (zh) 2005-04-06

Family

ID=34315701

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100781765A Pending CN1604330A (zh) 2003-09-22 2004-09-17 晶体管基板与显示装置及其制造方法

Country Status (5)

Country Link
US (1) US20050062047A1 (zh)
JP (1) JP2005123571A (zh)
KR (1) KR20050029709A (zh)
CN (1) CN1604330A (zh)
TW (1) TWI244357B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714549A (zh) * 2008-09-30 2010-05-26 三星电子株式会社 薄膜晶体管基板及具有薄膜晶体管基板的有机发光显示器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4577114B2 (ja) * 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007287945A (ja) * 2006-04-18 2007-11-01 Mitsubishi Electric Corp 薄膜トランジスタ
JP5167707B2 (ja) 2006-08-04 2013-03-21 株式会社リコー 積層構造体、多層配線基板、アクティブマトリックス基板、並びに電子表示装置
US20080157081A1 (en) * 2006-12-28 2008-07-03 Samsung Electronics Co., Ltd. Organic light emitting device and method for manufacturing the same
TWI367565B (en) * 2008-02-05 2012-07-01 Chimei Innolux Corp Double-layered active area structure with a polysilicon layer and a microcrystalline silicon layer, method for manufactruing the same and its application
TWI371223B (en) * 2008-02-20 2012-08-21 Chimei Innolux Corp Organic light emitting display device and fabrications thereof and electronic device
CN102549638B (zh) 2009-10-09 2015-04-01 株式会社半导体能源研究所 发光显示器件以及包括该发光显示器件的电子设备
KR101666661B1 (ko) * 2010-08-26 2016-10-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 평판 표시 장치
US8928010B2 (en) * 2011-02-25 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
CN108598040B (zh) 2017-03-10 2021-03-16 京东方科技集团股份有限公司 阵列基板及其制造方法、驱动晶体管、显示面板
CN108615680B (zh) * 2018-04-28 2020-03-10 京东方科技集团股份有限公司 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法
CN208507683U (zh) * 2018-07-25 2019-02-15 京东方科技集团股份有限公司 静电保护电路、阵列基板及显示装置
CN109309099B (zh) * 2018-09-21 2020-05-12 武汉华星光电半导体显示技术有限公司 一种柔性显示装置及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JPH07135323A (ja) * 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法
US6307322B1 (en) * 1999-12-28 2001-10-23 Sarnoff Corporation Thin-film transistor circuitry with reduced sensitivity to variance in transistor threshold voltage
US6363798B1 (en) * 2000-07-24 2002-04-02 Norm Gitis Method and device for measuring forces
JP5030345B2 (ja) * 2000-09-29 2012-09-19 三洋電機株式会社 半導体装置
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
KR100753568B1 (ko) * 2003-06-30 2007-08-30 엘지.필립스 엘시디 주식회사 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
US8441049B2 (en) * 2003-07-16 2013-05-14 Samsung Display Co., Ltd. Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714549A (zh) * 2008-09-30 2010-05-26 三星电子株式会社 薄膜晶体管基板及具有薄膜晶体管基板的有机发光显示器

Also Published As

Publication number Publication date
JP2005123571A (ja) 2005-05-12
TW200513149A (en) 2005-04-01
KR20050029709A (ko) 2005-03-28
US20050062047A1 (en) 2005-03-24
TWI244357B (en) 2005-11-21

Similar Documents

Publication Publication Date Title
CN1604330A (zh) 晶体管基板与显示装置及其制造方法
CN1678952A (zh) 包括薄膜电路元件的电子器件的制造
CN1218291C (zh) 半导体显示装置及其制造方法和有源矩阵型显示装置
CN1288715C (zh) 硅薄膜结晶方法、用该方法的薄膜晶体管及其平板显示器
CN1236476C (zh) 半导体显示装置及其制造方法
CN101043047A (zh) 显示装置及其制造方法
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1310284C (zh) 薄膜晶体管用非晶硅的结晶方法
TWI301329B (en) Thin film semiconductor device
JP2007005508A (ja) 薄膜トランジスタの製造方法および表示装置の製造方法
JP2004304140A (ja) 薄膜トランジスタとその製造方法
CN1825629A (zh) 顶栅型薄膜晶体管
CN1353448A (zh) 一种用于结晶硅层的方法
CN1703126A (zh) 有机发光显示器件及其制造方法
CN1794069A (zh) 薄膜晶体管阵列面板
CN1521806A (zh) 多晶硅薄膜晶体管阵列板及其制造方法
CN1630027A (zh) 结晶用掩模、结晶方法及包括该结晶方法的制造薄膜晶体管阵列面板的方法
CN1489217A (zh) 薄膜晶体管阵列面板
US20150129854A1 (en) Thin-film transistor, method of manufacturing the same, and organic light-emitting diode (oled) display including the same
CN1183604C (zh) 薄膜晶体管及其制造方法和包括该晶体管的半导体器件
CN1402357A (zh) 场效应型晶体管及制造方法、液晶显示装置及制造方法
CN1835194A (zh) 半导体装置的制造方法及半导体装置
CN101038868A (zh) 结晶半导体薄膜的方法
CN101060140A (zh) 薄膜晶体管、有源矩阵型显示装置及其制造方法
CN1577434A (zh) 薄膜半导体器件和薄膜半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication