CN101060140A - 薄膜晶体管、有源矩阵型显示装置及其制造方法 - Google Patents

薄膜晶体管、有源矩阵型显示装置及其制造方法 Download PDF

Info

Publication number
CN101060140A
CN101060140A CNA2007101012862A CN200710101286A CN101060140A CN 101060140 A CN101060140 A CN 101060140A CN A2007101012862 A CNA2007101012862 A CN A2007101012862A CN 200710101286 A CN200710101286 A CN 200710101286A CN 101060140 A CN101060140 A CN 101060140A
Authority
CN
China
Prior art keywords
film
semiconductor film
impurity concentration
basilar memebrane
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101012862A
Other languages
English (en)
Inventor
竹口彻
本并薰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101060140A publication Critical patent/CN101060140A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种薄膜晶体管及其制造方法和有源矩阵型显示装置及其制造方法。本发明的一种实施方式的TFT20包括：设置在TFT阵列基板(10)上的绝缘性的基底膜(21)；以及包含设置在基底膜(21)上的沟道区(222)的半导体膜(22)，沟道区(222)内的半导体膜(22)中的杂质浓度在半导体膜(22)的膜厚方向上大致恒定，在沟道区(222)内的半导体膜(22)与基底膜(21)的界面处，杂质浓度是不连续的，基底膜(21)中的杂质浓度比半导体膜(22)中的杂质浓度低，而且朝向TFT阵列基板(10)一侧单调地减少。

Description

薄膜晶体管、有源矩阵型显示装置及其制造方法
技术领域
本发明涉及薄膜晶体管及其制造方法和有源矩阵型显示装置及其制造方法。
背景技术
作为现有的一般的薄型面板(panel)之一，可举出液晶显示装置(LCD)。液晶显示装置具有低功耗和小型轻量的优点(merit)。从而，液晶显示装置被广泛地用于个人计算机(personal computer)的监视器(monitor)和便携式信息终端设备的监视器等中。另外，近年来，液晶显示装置作为TV用途也得到广泛应用。象这样，液晶显示装置将要取代现有的阴极射线管(Braun管)。
另外，作为下一代的薄型显示面板用器件(device)，有机EL显示装置等电致发光型EL显示装置也一直得到应用。在电致发光型EL显示装置中，将EL元件那样的发光体用作像素显示部。从而，电致发光型EL显示装置在视角、对比度(contrast)的控制等方面比液晶显示装置优越。此外，电致发光型EL显示装置由于响应速度高，适合于处理动画。这样，电致发光型EL显示装置由于是自发光型，所以在宽视角、高对比度、高速响应等方面比液晶显示装置优越。
作为液晶显示装置或有机EL显示装置等的像素的驱动方式，使用了排列成阵列状的薄膜晶体管(TFT：Thin Film Transistor)的有源矩阵方式被广泛地采用。在有源矩阵型显示装置中，采用将TFT排列成阵列状的TFT阵列基板。用于这样的有源矩阵型显示装置的TFT一般具有在玻璃(glass)基板上所形成的硅(silicon)层内设置了源(source)区、漏(drain)区和沟道区的结构。
作为在这样的显示装置中所使用的TFT，多采用使用了硅膜的MOS结构。在显示装置用的TFT中，有逆交错排列(stagger)型和顶栅(Top-gate)型的种类。此外，硅膜也可以利用非晶硅(无定形硅(amorphous silicon)：a-Si)膜和多晶硅(多晶硅(polycrystalline silicon)：p-Si)膜。可根据显示装置的用途和性能适当地选择这些硅膜。在小型的面板中，在能够提高显示区域的开口率方面，多使用可将TFT小型化的多晶硅膜。
使用了多晶硅膜的TFT的制造方法已公开(参照特开平11-163367号公报)。该方法首先在作为基底膜而形成的氧化硅(oxidized silicon)膜等上形成非晶硅膜。用激光照射该非晶硅膜。由此，可使非晶硅膜多晶化。
然后，在多晶硅膜上形成由氧化硅构成的栅绝缘膜。在栅绝缘膜上形成栅电极。然后，隔着栅电极和栅绝缘膜，向多晶硅膜注入磷(phosphorus)或硼等杂质。由此，在多晶硅膜内可形成源/漏(Source/Drain)区，其后，在栅电极和栅绝缘膜上形成层间绝缘膜。在层间绝缘膜和栅绝缘膜上形成达到源/漏区的接触孔(contacthole)。
接着，在层间绝缘膜上形成金属模。进行构图(patterning)，以使该金属模与源/漏区连接。由此，形成源电极和漏电极，完成TFT。在显示装置中，将像素电极或自发光元件与该漏电极连接。此时，为了改善TFT的特性，例如，隔着栅绝缘膜将硼等杂质适当地注入到作为有源区的沟道区内的方法也为人们所知(参照特开平11-68114号公报)。
在特开平11-68114号公报的制造方法中，作为将用于改善TFT特性的硼注入到硅膜中的沟道区内的方法，采用离子(ion)注入法。而且，硼隔着栅绝缘膜注入到沟道区内。因此，硅膜中的沿膜厚方向的硼浓度分布(profile)由注入条件及绝缘膜的膜质量决定。例如，浓度分布在膜厚方向有倾斜度，在特定的深度处配置极大点和极小点。例如，如图8所示，在栅绝缘膜与多晶硅膜的截面附近存在杂质浓度的极大点。在采用了这样的浓度分布的半导体膜的情况下，发生了以下问题。
在具有上述分布的TFT中，在多晶硅膜的底面部，杂质浓度降低。从而，在多晶硅膜的底面部很容易形成耗尽层。因此，存在TFT中容易流过漏泄(leak)电流，进而引起源极/漏极耐压的降低的问题。
此外，在硼离子(boron ion)的注入工序中，硼离子也被注入到处于硅膜上层的栅绝缘膜或处于硅膜下层的基底膜内。注入到硅膜以外的硼的一部分由于作为固定电荷工作，所以影响到TFT的阈值电压。例如，在栅绝缘膜中存在硼离子的情况下，由TFT的工作来确定是否对沟道区预先施加了正电压。因此，阈值电压看上去向负(minus)方向移动(shift)。在栅绝缘膜中具有硼的浓度分布的极大点的情况下，TFT的工作不稳定。
另外，栅绝缘膜由于通常由CVD法形成，所以膜厚往往产生了分散性。此时，膜中存在的硼离子的数量也在基板上产生分散性。从而，TFT的阈值电压产生分散性。
此外，在基底膜中存在硼离子的情况下，基底膜中的硼离子的一部分作为固定电荷工作。因此，形成对沟道区始终施加反向偏压(back bias)的状态。此时，这也成为使TFT的阈值电压产生分散性的主要原因。这样，在现有的TFT中，存在无法使特性稳定的问题。
发明内容
本发明就是以上述情况为背景而进行的，本发明的目的在于，提供一种具有稳定的特性的薄膜晶体管及其制造方法和有源矩阵型显示装置及其制造方法。
本发明第一方面的薄膜晶体管包括：设置在基板上的绝缘性的基底膜；以及包含设置在上述基底膜上的沟道区的半导体膜，上述沟道区内的上述半导体膜的杂质浓度在上述半导体膜的膜厚方向上大致恒定，在上述沟道区内的上述半导体膜与上述基底膜的界面处上述杂质浓度是不连续的，上述基底膜中的杂质浓度比上述半导体膜中的杂质浓度低，而且朝向上述基板一侧单调地减少。
本发明第二方面的薄膜晶体管的制造方法具有：在基板上依次形成绝缘性的基底膜、非晶质的半导体膜和绝缘膜的工序；隔着在上述半导体膜上所形成的上述绝缘膜向上述半导体膜注入杂质的工序；除去在注入了上述杂质的半导体膜上所形成的绝缘膜，以露出上述半导体膜的工序；对上述露出的半导体膜进行退火使之多晶化的工序；在上述已多晶化了的上述半导体膜上形成栅绝缘膜的工序；以及在上述栅绝缘膜上形成栅电极的工序。
按照本发明，可提供一种具有稳定的特性的薄膜晶体管及其制造方法和有源矩阵型显示装置及其制造方法。
附图说明
图1是表示实施方式1的有源矩阵型有机EL显示装置的结构的俯视图。
图2是模式性地表示实施方式1的TFT结构的俯视图。
图3是图2的III-III剖面图。
图4是表示实施方式1的TFT的杂质浓度分布的图。
图5是表示实施方式1的TFT制造工序的工序剖面图。
图6是表示实施方式2的TFT的杂质浓度分布的图。
图7是表示本发明实施方式的TFT和现有的TFT的特性的图。
图8是表示现有的TFT的杂质浓度分布的图。
具体实施方式
以下，说明可应用本发明的实施方式。以下说明涉及本发明的实施方式，本发明并不限定于以下的实施方式。
实施方式1
参照图1说明本发明实施方式1的有源矩阵型显示装置。图1是表示本实施方式的有源矩阵型显示装置结构的正视图。
本实施方式的显示装置具有薄膜晶体管阵列(transistorarray)基板(以下，称为TFT阵列基板)10。在TFT阵列基板10上，设置显示区11和为包围显示区而设置的外围区12。在该显示区11上，形成多条扫描信号线13和多条显示信号线14。多条扫描信号线13被平行地设置。同样，多条显示信号线14也被平行地设置。扫描信号线13与显示信号线14相互交叉地形成。扫描信号线13与显示信号线14正交。而且，被相邻的扫描信号线13和显示信号线14包围的区域成为像素17。从而，在TFT阵列基板10上，像素17被排列成矩阵(matrix)状。
进而，在TFT阵列基板10的外围区12上，设置扫描信号驱动电路15和显示信号驱动电路16。扫描信号线13从显示区11延伸到外围区12。然后，扫描信号线13在TFT阵列基板10的端部与扫描信号驱动电路15连接。显示信号线14也同样地从显示区11延伸到外围区12。然后，显示信号线14在TFT阵列基板10的端部与显示信号驱动电路16连接。在扫描信号驱动电路15附近，连接外部布线18。另外，在显示信号驱动电路16附近，连接外部布线19。外部布线18、19例如是FPC(柔性印刷电路：Flexible Printed Circuit)等布线基板。
来自外部的各种信号经外部布线18、19供给到扫描信号驱动电路15和显示信号驱动电路16。扫描信号驱动电路15根据来自外部的控制信号，将扫描信号供给扫描信号线13。按照该扫描信号，依次选择扫描信号线13。显示信号驱动电路16根据来自外部的控制信号及显示数据(data)，将显示信号供给到显示信号线14。由此，可将与显示数据对应的显示电压供给到各像素17。再有，扫描信号驱动电路15和显示信号驱动电路16并不限于配置在TFT阵列基板10上的结构。例如，亦可借助于TCP(带载封装：Tape CarrierPackage)连接驱动电路。
在有机EL显示装置的情况下，除了扫描信号线13和显示信号线14以外，还设置用于供给公共电位的公共布线(未图示)及用于供给电源电压的电源电压布线(未图示)。公共布线和电源电压布线也与扫描信号线13或显示信号线14同样地从显示区11延伸到外围区12。由此，可从外部将公共电位和电源电压供给到像素17。
在像素17内，至少形成了1个薄膜晶体管(TFT)20。例如，在该TFT20是将驱动电流供给有机EL发光元件的驱动用TFT的情况下，将有机EL发光元件与TFT20的漏极连接。具体地说，将像素电极与TFT20的漏极连接。另外，经开关(switching)用TFT(未图示)将显示信号供给TFT20的栅极。此外，将电源电压供给TFT20的源极。然后，与像素电极相向配置对置电极。通过在该像素电极与对置电极之间配置有机发光层，构成有机EL发光元件。另外，将公共电位供给到对置电极。这样，夹着有机发光层来配置像素电极和对置电极。从而，TFT20成为控制流过有机发光层的驱动电流的控制元件。
一旦开关用TFT由扫描信号接通，则显示电压经开关用TFT被供给到驱动用的TFT20的栅极上。在此处，经显示信号线14供给基于显示数据的显示电压。由此，驱动用的TFT20可将与显示电压对应的驱动电流供给有机EL发光元件。在此处，扫描信号依次选择扫描信号线13各1条。然后，只有与所选择的扫描信号线13连接的像素的开关用TFT导通(on)。继而，按开关用TFT导通的定时(timing)，从显示信号线14将与像素17对应的显示电压供给该像素17。这样，对每个像素供给与显示数据对应的规定的驱动电流。由此，有机EL发光元件以与显示数据对应的亮度发光。然后，通过由扫描信号依次对扫描信号线13进行扫描，可在显示区11上显示所希望的图像。
接着，用图2和图3说明TFT20的结构。图2是模式性地表示TFT20的结构的俯视图。图3是图2的III-III剖面图，模式性地表示TFT20的结构。21是基底膜，22是半导体膜，23是栅绝缘膜，24是栅电极，25是层间绝缘膜，26是源电极，27是漏电极，28是平坦化膜，31是接触孔，32是接触孔，33是接触孔。在此处，以栅电极24具有位于由多晶硅层构成的半导体膜22上的顶栅结构来说明TFT20。在该有源矩阵型显示装置中，该TFT20被配置在显示区11内的像素17中。
作为TFT基板10，可采用透明玻璃(glass)基板等绝缘性基板。或者，作为TFT基板10，也可采用Al或不锈钢(stainlesssteel)等金属基板。在TFT基板10上形成绝缘性的基底膜21。基底膜21在TFT基板10的大致整个面上形成。基底膜21可采用作为透过性绝缘膜的氮化硅膜(SiN膜)或氧化硅膜(SiO2膜)。当然，基底膜21也可以是它们的层叠结构。在基底膜21上形成半导体膜22。即，在半导体膜22的底面上配置基底膜21。从而，半导体膜22的底面与基底膜21的上表面相接。半导体膜22被构成岛状图形。由此，基底膜21上的半导体膜22呈矩形的图形。
半导体膜22包括源区221、沟道区222和漏区223。源区221、沟道区222和漏区223的下表面被配置成与基底膜21相接。沟道区222被配置在源区221与漏区223之间。源区221和漏区223是含杂质的导电性区域，夹着沟道区222相向配置。在此处，所谓沟道区222，表示在对栅电极施加栅电压时形成沟道的区域。该半导体膜22例如由多晶硅膜形成。再有，在半导体膜22构图时，也可将半导体膜22的端部加工成圆锥形。由此，半导体膜22被后述的栅绝缘膜23可靠地覆盖。从而，可充分地控制绝缘击穿等缺陷。
在半导体膜22上形成栅绝缘膜23。以覆盖整个半导体膜22的方式形成栅绝缘膜23。从而，栅绝缘膜23的下表面与半导体膜22的上表面相接。进而，在栅绝缘膜23上形成栅电极24。栅电极24被配置在半导体膜22的沟道区222上。即，栅电极24与半导体膜22的沟道区222夹着栅绝缘膜23被相向地配置。这样，栅电极24隔着栅绝缘膜23被配置在半导体膜22的沟道区222的对面。从而，一旦对栅电极24施加栅电压，则在沟道区222的表面内形成沟道。从而，在源区221与漏区223之间供给规定的电压的状态下，一旦对栅电极24施加栅电压，则在源区221与漏区223之间流过与栅电压对应的漏电流。
进而，在栅电极24和栅绝缘膜23上形成层间绝缘膜25。以覆盖栅电极24的方式形成层间绝缘膜25。在层间绝缘膜25和栅绝缘膜23内形成接触孔31和接触孔32。以贯通层间绝缘膜25和栅绝缘膜23的方式形成接触孔31、32。由此，接触孔31、32到达半导体膜22。在此处，接触孔31与源区221相对应，接触孔32与漏区223相对应。即，接触孔31在源区221上形成。接触孔32在漏区223上形成。
在该接触孔31内埋设源电极26。设置于该接触孔31内的源电极26与源区221连接。经该源电极26对源区221供给电位。同样地，在该接触孔32内埋设了漏电极27。设置于该接触孔32内的漏电极27与漏区223连接。经漏电极27和源电极26施加TFT20的源极-漏极电压。在此处，如图2所示，在源区221形成3个接触孔31。同样地，在漏区223形成3个接触孔32。
这样，源电极26和漏电极27从层间绝缘膜25上形成至半导体膜22。从而，源电极26和漏电极27在层间绝缘膜上露出。进而，以覆盖源电极26和漏电极27的方式在层间绝缘膜25上形成平坦化膜28。再有，在平坦化膜28内也可形成用于与源电极26和漏电极27连接的接触孔33。
例如，如假定TFT20是用于上述有机EL显示装置的驱动用TFT，则如图3所示，在漏电极27上形成接触孔33。漏电极27通过设置在平坦化膜28内的接触孔33而露出。然后，像素电极(未图示)经该接触孔33与漏电极27连接。该像素电极成为阳极(anode)，上述的对置电极(未图示)成为阴极(cathode)。从而，驱动电流经TFT20供给设置在像素电极与对置电极之间的有机发光层(未图示)。由此，有机发光层发光。而且，对每个像素，一旦控制驱动电流，即可显示所希望的图像。
在本实施方式的TFT20中，向由多晶硅形成的半导体膜22注入杂质。可用硼(B)作为杂质。通过改变该杂质的浓度来控制TFT20的阈值电压等特性。在此处，半导体膜22中的杂质浓度的分布示于图4。在图4中，横轴表示膜厚方向深度，纵轴表示杂质浓度。另外，在图4中，示出了从沟道区222正上方的栅绝缘膜23至沟道区222正下方的基底膜21的杂质浓度分布。在本实施方式中，沟道区222内的半导体膜22中的杂质浓度沿膜厚方向大致恒定。即，在沟道区222内，杂质浓度的分布变得均匀。
而且，沟道区222的杂质浓度比基底膜21中的杂质浓度增高。即，基底膜21中的硼离子的浓度降低。此外，在半导体膜22与基底膜21的界面处，杂质浓度的分布变得不连续。即，在半导体膜22与基底膜21的界面处，杂质浓度急剧地发生变化。此外，在基底膜21内，杂质浓度单调减少。即，在基底膜21中，杂质浓度朝向TFT阵列基板10一侧单调减少。换言之，向TFT阵列基板10一侧，杂质浓度分布单调减少。
通过将半导体膜22中的杂质浓度形成上述的分布，可使TFT20的特性稳定。例如，在现有的晶体管中，多晶硅膜中的杂质浓度在膜厚方向有倾斜度。此外，多晶硅膜中的杂质浓度在多晶硅膜与在多晶硅膜上所形成的栅绝缘膜的界面附近为极大。从而，杂质最少的区域为多晶硅膜的底面部。在此处，在杂质浓度低的区域，容易形成耗尽层。由此，在现有的薄膜晶体管中，发生了在对沟道几乎没有贡献的多晶硅膜的底面部容易流过漏泄电流这样的问题。在本实施方式的TFT20中，在膜厚方向上杂质浓度在沟道区222中变为恒定。从而，在沟道区222内形成耗尽层受到抑制。即，可防止在半导体膜22的底面部形成耗尽层。由此，漏泄电流小，可提高源极-漏极耐压，因而可得到优良的特性。由此，通过形成上述结构，可抑制多晶硅膜中的耗尽层延伸，从而抑制了短路(short)沟道效应。因而，可使TFT20的特性稳定。
此外，基底膜21中的杂质浓度比半导体膜22中的杂质浓度大幅度降低。由此，可降低反向偏置电压，可使TFT的特性稳定。即，可减少作为固定电荷而工作的基底膜21中的硼离子的数量。因而，可降低背栅电位，并可使TFT的特性稳定。
在栅绝缘膜23中几乎不含杂质。具体地说，栅绝缘膜23中的杂质浓度为5×1016/cm3或其以下。从而，可抑制TFT20的阈值电压的变动。由此，可使TFT20的特性稳定。
接着，用图5说明本实施方式的TFT20的制造工序。图5是表示TFT20的制造工序的工序剖面图。另外，准备透明玻璃基板等绝缘性基板作为TFT阵列基板10。然后，在TFT阵列基板10上依次形成基底膜21、半导体膜22和注入用绝缘膜29。由此，如图5(a)所示，在TFT阵列基板10上，3层的薄膜处于已成膜的状态。在此处，由CVD法连续地形成SiO2膜、无定形硅膜和SiO2膜。从而，下层的SiO2膜为基底膜21，中间的无定形硅膜为半导体膜22，上层的SiO2膜为注入用绝缘膜29。在此处，基底膜21的膜厚定为200nm，半导体膜22的膜厚定为70nm，注入用绝缘膜29的膜厚定为80nm。在TFT阵列基板10的大致整个面上形成基底膜21、半导体膜22和注入用绝缘膜29。再有，基底膜21不限于SiO2膜，为SiN膜亦可，也可以是它们的层叠结构。此外，注入用绝缘膜29可以是由其它材料构成的膜。此外，也可以在半导体膜22上形成绝缘膜以外的导电膜。
接着，隔着上层的注入用绝缘膜29进行杂质的离子注入。在此处，注入硼(B)作为杂质。TFT20的阈值电压受该硼控制。此时，设定硼离子的加速电压，使得膜厚方向上的杂质浓度的极大点在半导体膜22与注入用绝缘膜29的界面附近形成。在此处，将硼离子的注入能量(energy)设定为40keV，进行离子注入。另外，注入硼离子，使得极大点处的杂质浓度为7×1016/cm3。在该状态下，半导体膜22中的杂质浓度在膜厚方向有倾斜度。即，半导体膜22中的杂质浓度从极大点向基底膜21一侧单调减少。再有，杂质被注入到半导体膜22的大致整个面内。这样，在本实施方式中，隔着注入用绝缘膜29，将杂质注入到半导体膜22内。从而，硼离子在注入用绝缘膜29内减速。由此，可较容易地将杂质浓度的极大点定在半导体膜22与注入用绝缘膜29的界面附近。再有，杂质浓度的极大点不限于在界面附近，也可以位于注入用绝缘膜29内。另外，通过用硼作为杂质，可容易地控制阈值电压。
接着，用药液等除去注入用绝缘膜29。在此处，可用BHF(缓冲氢氟酸：Buffered Hydrofluoric Acid)除去作为SiO2膜的注入用绝缘膜29。由此，几乎完全除去半导体22上的注入用绝缘膜29。从而，在几乎整个面上露出半导体膜22。另外，在该状态下，半导体膜22的杂质浓度的极大点在表面附近。
接着，将激光照射在露出的半导体膜22上，并进行退火。由此，形成图5(b)所示的结构。激光一经照射，由无定形硅构成的半导体膜22便多晶化。由此，可使半导体膜22成为多晶硅膜。在此处，将波长为308nm的准分子激光器(excimer laser)发出的激光从TFT阵列基板10的表面一侧照射到半导体膜22上。此时，激光通过指定的光学系统变换成线状光束(beam)分布后，朝向半导体膜22照射。再有，在本实施方式中，使用了准分子激光器，但也可以使用YAG激光器。另外，也可以使用CW(连续波：Continuous-Wave)激光器或脉冲激光器(pulsed laser)。在此处，既可以将激光照射在半导体膜22的整个面上，又可以将激光只照射到必要的区域。即，也可以将激光只照射到在以后的构图工序中残留区域的半导体膜22上。此外，不限于激光退火，也可以实施热退火。在实施热退火的情况下，如使用Ni等催化剂，则可得到较大粒径的多晶硅。
这样，通过将半导体膜22退火，将无定形硅膜熔融。此时，在进行多晶化的同时，半导体膜22中的杂质进行扩散。即，半导体膜22中的杂质从浓度高的区域向浓度低的区域进行浓度扩散。由此，在半导体膜22中，杂质从杂质浓度高的表面附近向基底膜一侧扩散。然后，照射激光，使半导体膜22中的杂质浓度充分地扩散。由此，可使深度方向上的半导体膜中的杂质浓度均匀。即，沟道区的杂质沿膜厚方向均匀地进行分布。例如，杂质浓度为5×1016/cm3，杂质的分布为15％或其以下。由此，可形成在膜厚方向具有恒定的杂质浓度的半导体膜22。另外，激光的照射条件例如为，送料节距(pitch)：10μm，激光功率(power)密度：370mJ/cm2。这样，通过用激光将半导体膜22加热，可使半导体膜22中的杂质的分布均匀。
再有，将难以吸收激光的SiO2膜用作基底膜21。因此，基底膜21不会熔融。即，采用通过基底膜21的波长的激光后，可防止将基底膜21加热。由此，基底膜21中的杂质不会从刚注入杂质后的分布而改变。即，在退火前后，基底膜21中的杂质浓度的分布不变。
如上所述，半导体膜22中的杂质浓度因退火而发生变化，但基底膜21中的杂质浓度却不变。另外，由于在半导体膜22中杂质扩散，所以在半导体膜22的底面附近，杂质浓度因退火而上升。另一方面，在半导体膜22的上表面附近，杂质浓度降低。此时，在半导体膜22内所包含的全部杂质的数量几乎不变。从而，如考虑半导体膜22与基底膜21的界面附近，则因为退火，在半导体膜22一侧杂质浓度增高，在基底膜21一侧杂质浓度不变。从而，即使在刚注入后杂质浓度在半导体膜22与基底膜21的界面附近是连续的，在退火后也并不连续。即，即使在退火前在界面附近杂质浓度的分布平缓，退火后也变得陡峭。由此，可使在半导体膜22与基底膜21的界面处的杂质浓度成为不连续。此外，在注入工序中，将硼浓度的极大点设定在界面附近。因此，半导体膜22的底面附近处的杂质浓度的变化增大。即，因为退火，可增大在半导体膜22与基底膜21的界面附近所发生的杂质浓度分布的阶差。
进而，在杂质的注入工序中，杂质浓度的极大点被设定为在半导体膜22与注入用绝缘膜29的界面附近。因此，基底膜21中的杂质浓度比半导体膜22低。此外，在基底膜21中，在深度方向杂质浓度单调减少。即，在基底膜21中，杂质浓度分布向TFT阵列基板10一侧单调减少。这样，隔着注入用绝缘膜29向半导体膜22注入杂质。然后，在注入后除去注入用绝缘膜29，将半导体膜22退火。由此，可使杂质在深度方向的分布形成所希望的分布，并可获得上述效果。再有，在半导体膜2 2的源区221、沟道区222和漏区223，杂质浓度变得大体相同。
在退火后，用照相制版法对半导体膜22进行加工。由此，半导体膜22形成规定的图形(pattern)。例如，进行抗蚀剂(resist)涂敷、曝光、显影、刻蚀(etching)、抗蚀剂去除，对半导体膜22进行构图。由此，形成图5(c)所示的结构。在对半导体膜22进行构图后，形成栅绝缘膜23。栅绝缘膜23例如用CVD法形成。在栅绝缘膜内，与半导体膜22的界面处，重要的是不形成电子或空穴的陷阱(trap)能级。较难形成陷阱能级的CVD膜例如可用TEOS系的材料形成，并可通过在成膜后进行湿式的热处理而得到。
这样，在注入工序后，除去注入用绝缘膜29，使半导体膜22露出。进而，在向所露出的半导体膜22注入杂质后，形成栅绝缘膜23。由此，可形成不含杂质的栅绝缘膜23。通过上述的工序，可使栅绝缘膜2 3中的杂质浓度为5×1016/cm3或其以下。从而，可使TFT20的特性稳定。即，在现有的TFT20中，由于隔着栅绝缘膜23注入了杂质，所以在栅绝缘膜23中残留有杂质。在现有的薄膜晶体管中，残留于栅绝缘膜23中的杂质作为固定电荷工作，阈值电压往往发生变动。然而，在本实施方式的TFT20中，由于在杂质注入后才形成栅绝缘膜23，所以在栅电极24正下方的栅绝缘膜23中并不残留杂质。因此，可使TFT20的阈值电压稳定。
然后，从栅绝缘膜23上形成栅电极24。栅电极24可使用金属或掺杂(doping)后的多晶硅。例如，在对铝(aluminium)或其合金成膜后，用照相制版法进行构图。由此，可在栅绝缘膜23上形成栅电极24。栅电极24的图形被配置在半导体膜22的沟道区222上。由此，形成图5(d)所示的结构，完成TFT20。
其后，隔着栅电极24和栅绝缘膜23向半导体膜22注入P(磷)或As(砷)。在此处，由于栅电极24成为掩模(mask)，所以不向沟道区222注入P离子，而向源区221和漏区223注入P离子。由此，源区221和漏区223变为n型。再有，磷的剂量(dose)被设定成远高于硼的剂量。由此，源区221和漏区223均成为导电性区域。或者，也可隔着栅电极24上的抗蚀剂层注入P离子。即，在对栅电极进行构图后，除去抗蚀剂前，也可进行P离子的注入。此时，在离子注入时，栅电极24和其上的抗蚀剂层成为掩模。
进而，如图3所示，形成层间绝缘膜25、源电极26、漏电极27、平坦化膜28等。它们可用通常的照相制版法形成。即，重复进行薄膜形成、抗蚀剂涂敷、曝光、显影、刻蚀、抗蚀剂去除。另外，这些薄膜的材料可从熟知的材料中适当地选取，使之符合各层的特性。例如，在形成层间绝缘膜25后，形成接触孔31、32。形成接触孔31、32为的是使源区221和漏区223露出。然后，在层间绝缘膜25上形成Al或其合金等的导电膜。如用照相制版法对该导电膜进行构图，则形成与源区221连接的源电极26和与漏区223连接的漏电极27。另外，在平坦化膜28上形成像素电极、有机发光层和对置电极等的图形。进而，也可形成未图示的公共布线或者电源电压布线等。这样，就完成了将TFT20配置成矩阵状的TFT阵列基板10。
该TFT阵列基板10适合于有源矩阵型显示装置。如上所述，通过将具有稳定特性的TFT20配置在像素内，可提高显示品质。特别是，TFT20适合于在无机EL显示装置或有机EL显示装置等电流驱动型显示装置中所使用的驱动用TFT。当然，也可以将本实施方式的TFT20用于液晶显示装置。由此，可提供一种显示品质优越的显示装置。
实施方式2
本实施方式的TFT20中的半导体膜22和基底膜21的杂质浓度与实施方式1不同。由于本实施方式的TFT的基本结构与实施方式1中所示的TFT20相同，故省略其说明。即，本实施方式的TFT具有图1和图2中所示的结构。而且，可用图5中所说明的工序进行制造。
本实施方式的TFT20的杂质浓度的分布示于图6。图6是表示深度方向上的杂质浓度的分布。如图6所示，半导体膜22中的杂质浓度在基底膜21一侧存在极大点。即，在膜厚方向上，在靠半导体膜22中央的基底膜21一侧有杂质浓度的极大点。这样，就使半导体膜22的底面一侧形成杂质浓度的峰值(peak)。
本实施方式由于实现了上述的分布，所以要将注入能量设定为高于实施方式1。即，设定硼离子的加速电压，使得杂质浓度的极大点位于靠半导体膜22中央部的底面一侧。例如，可将硼离子的加速电压定为60keV。由此，在距半导体膜22的底面40nm处存在杂质浓度的极大点。由此，可增高半导体膜22的底面一侧的杂质浓度。
然后，在注入了杂质后，与实施方式1同样地进行注入用绝缘膜的去除和退火。一经退火，就产生杂质的浓度扩散。在此处，在退火工序中，进行退火，以使杂质浓度不为恒定值。例如，可将退火条件定为与实施方式1相同的条件。由此，可使杂质浓度的极大点位于距半导体膜22的膜厚方向的中央部的基底膜21一侧。
这样，在本实施方式中，杂质浓度的极大点位于半导体膜22的底部。从而，在半导体膜22的底部，表现出p型的特性，可抑制在晶体管的常规工作时因电离碰撞而发生的沟道正下方的空穴的积累。由此，可改善源极-漏极耐压。进而，可改善Id-Vd特性中的扭折(kink)特性。即，可减少TFT20的饱和区中的漏电流的增加。这样，就可使TFT20的特性稳定。
另外，与实施方式1同样地，沟道区222的杂质浓度比基底膜21增高。此外，在半导体膜22与基底膜21的界面处，杂质浓度的分布变得不连续。即，在半导体膜22与基底膜21的界面处，杂质浓度急剧地发生变化。此外，在基底膜21中，杂质浓度单调减少。即，在基底膜21中，朝向TFT阵列基板10一侧，杂质浓度单调减少。换言之，向TFT阵列基板10一侧，杂质浓度分布单调减少。
在此处，与实施方式1同样地，栅绝缘膜23中的杂质浓度为5×1016/cm3或其以下。即，由于在硼离子注入后形成栅绝缘膜23，所以可使栅绝缘膜23中的杂质浓度降低。由此，可抑制由固定电荷造成的阈值电压的变动。因而，可得到稳定的TFT特性。
再有，用图7说明本发明的TFT与现有的TFT的特性的差异。在图7中，用虚线表示现有的TFT中的TFT特性，用实线表示由本发明得到的TFT中的TFT特性。横轴表示漏电压(Vd)，纵轴表示漏电流(Id)。在现有的TFT中，在Id-Vd的饱和区，形成漏电流随漏电压的上升而上升的特性。即，在现有的TFT中，强烈地表现出扭折特性。另一方面，在本发明的TFT中，在Id-Vd的饱和区，Id-Vd曲线的平坦性增加，漏泄电流减小。这样，可用实施方式1、2的结构来改善TFT特性。
其它的实施方式
再有，在上述的实施方式中，用离子注入法掺杂，但不限于此。例如，也可用等离子体掺杂(plasma doping)法。另外，上述的TFT20不限于用于有机EL显示装置，也可应用于无机EL显示装置和液晶显示装置等其它的有源矩阵型显示装置。

Claims (15)

1.一种薄膜晶体管，其特征在于，
包括：设置在基板上的绝缘性的基底膜；以及包含设置在所述基底膜上的沟道区的半导体膜，
所述沟道区内的所述半导体膜中的杂质浓度在所述半导体膜的膜厚方向上大致恒定，
在所述沟道区内的所述半导体膜与所述基底膜的界面处，所述杂质浓度是不连续的，
所述基底膜中的杂质浓度比所述半导体膜中的杂质浓度低，而且朝向所述基板一侧单调地减少。
2.一种薄膜晶体管，其特征在于，
包括：设置在基板上的绝缘性的基底膜；以及包含设置在所述基底膜上的沟道区的半导体膜，
所述沟道区内的所述半导体膜中的杂质浓度在所述半导体膜的膜厚方向的靠近中央部的所述基底膜一侧成为极大，
在所述沟道区内的所述半导体膜与所述基底膜的界面处，所述杂质浓度是不连续的，
所述基底膜中的杂质浓度比所述半导体膜中的杂质浓度低，而且朝向所述基板一侧单调地减少。
3.如权利要求1或2所述的薄膜晶体管，其特征在于，
还包括在所述半导体膜的沟道区上所形成的栅绝缘膜，所述栅绝缘膜的杂质浓度为5×1016/cm3或其以下。
4.如权利要求1或2所述的薄膜晶体管，其特征在于，
所述基底膜和半导体膜内所包含的杂质是硼。
5.如权利要求3所述的薄膜晶体管，其特征在于，
所述基底膜和半导体膜内所包含的杂质是硼。
6.一种有源矩阵型显示装置，其特征在于，
包括将权利要求1或2所述的薄膜晶体管排列成阵列状的TFT阵列基板。
7.一种有源矩阵型显示装置，其特征在于，
包括将权利要求3所述的薄膜晶体管排列成阵列状的TFT阵列基板。
8.一种有源矩阵型显示装置，其特征在于，
包括将权利要求4所述的薄膜晶体管排列成阵列状的TFT阵列基板。
9.一种薄膜晶体管的制造方法，其特征在于，包括：
在基板上依次形成绝缘性的基底膜、非晶质的半导体膜和绝缘膜的工序；
隔着在所述半导体膜上所形成的所述绝缘膜向所述半导体膜注入杂质的工序；
除去注入了所述杂质的半导体膜上的所述绝缘膜，以露出所述半导体膜的工序；
对所述露出的半导体膜进行退火使之多晶化的工序；
在所述已多晶化的所述半导体膜上形成栅绝缘膜的工序；以及
在所述栅绝缘膜上形成栅电极的工序。
10.如权利要求9所述的薄膜晶体管的制造方法，其特征在于，
在注入所述杂质的工序中，注入所述杂质，使所述半导体膜的膜厚方向上的所述杂质的浓度在所述半导体膜与所述绝缘膜的界面附近成为极大。
11.如权利要求10所述的薄膜晶体管的制造方法，其特征在于，
在所述多晶化工序中，进行退火，使所述半导体膜的沟道区内所包含的杂质浓度在膜厚方向上变得大致恒定。
12.如权利要求9所述的薄膜晶体管的制造方法，其特征在于，
在注入所述杂质的工序中，注入所述杂质，使所述半导体膜的膜厚方向的所述杂质的浓度在所述半导体膜的膜厚的靠近中央部的所述基底膜一侧成为极大。
13.如权利要求9至12的任一项中所述的薄膜晶体管的制造方法，其特征在于，
在所述多晶化工序中，向所述半导体膜照射激光以进行退火。
14.一种有源矩阵型显示装置的制造方法，其特征在于，
具有按照权利要求9至12的任一项中所述的薄膜晶体管的制造方法，将所述薄膜晶体管形成为阵列状的工序。
15.一种有源矩阵型显示装置的制造方法，其特征在于，
具有按照权利要求13所述的薄膜晶体管的制造方法，将所述薄膜晶体管形成为阵列状的工序。
CNA2007101012862A 2006-04-20 2007-04-20 薄膜晶体管、有源矩阵型显示装置及其制造方法 Pending CN101060140A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006117237A JP2007294491A (ja) 2006-04-20 2006-04-20 薄膜トランジスタ、及びその製造方法、並びに、アクティブマトリクス型表示装置及びその製造方法
JP2006117237 2006-04-20

Publications (1)

Publication Number Publication Date
CN101060140A true CN101060140A (zh) 2007-10-24

Family

ID=38748718

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101012862A Pending CN101060140A (zh) 2006-04-20 2007-04-20 薄膜晶体管、有源矩阵型显示装置及其制造方法

Country Status (5)

Country Link
US (1) US20070272927A1 (zh)
JP (1) JP2007294491A (zh)
KR (1) KR20070104252A (zh)
CN (1) CN101060140A (zh)
TW (1) TW200742090A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706231A (zh) * 2017-10-21 2018-02-16 河南大学 一种高稳定性氧化物半导体薄膜晶体管及其制备方法
CN110554004A (zh) * 2018-06-04 2019-12-10 考姆爱斯株式会社 一种半导体基板用保护膜剥离与否监视装置及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130137232A1 (en) 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072093A (ja) * 2003-08-20 2005-03-17 Oki Electric Ind Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706231A (zh) * 2017-10-21 2018-02-16 河南大学 一种高稳定性氧化物半导体薄膜晶体管及其制备方法
CN110554004A (zh) * 2018-06-04 2019-12-10 考姆爱斯株式会社 一种半导体基板用保护膜剥离与否监视装置及方法

Also Published As

Publication number Publication date
JP2007294491A (ja) 2007-11-08
KR20070104252A (ko) 2007-10-25
US20070272927A1 (en) 2007-11-29
TW200742090A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
CN1302560C (zh) 电子电路
CN1041973C (zh) 半导体器件
CN1156016C (zh) 金属绝缘体半导体类型的半导体器件及其制造方法
KR100503581B1 (ko) 박막 트랜지스터 및 액티브 매트릭스형 표시 장치 및이들의 제조 방법
CN1104043C (zh) 带有自对准单元的mos栅极器件及其制造方法
CN1196201C (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置
CN1249818C (zh) 半导体器件及其制造方法
CN1038885C (zh) 半导体器件及其制造方法
CN100426527C (zh) 薄膜晶体管衬底和其制造方法
CN1267768C (zh) 平板显示器以及制造平板显示器的方法
CN1678952A (zh) 包括薄膜电路元件的电子器件的制造
CN1691340A (zh) 电子装置及制造该电子装置的方法
CN1716617A (zh) 半导体装置及其制造方法
CN1825629A (zh) 顶栅型薄膜晶体管
WO2015007053A1 (zh) 阵列基板制备方法、阵列基板以及显示装置
CN1262018C (zh) 场效应型晶体管及制造方法、液晶显示装置及制造方法
CN104900532A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104538402A (zh) 阵列基板及其制作方法、和显示装置
US20130230976A1 (en) Flat panel display device comprising polysilicon thin film transistor and method of manufacturing the same
CN1523679A (zh) 薄膜晶体管衬底及其制造方法
CN106098629B (zh) Tft基板及其制作方法
CN101060140A (zh) 薄膜晶体管、有源矩阵型显示装置及其制造方法
CN1716634A (zh) 半导体器件
CN1581514A (zh) 栅体短路的薄膜晶体管、其制造方法及相关显示器
CN1366349A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication